CN103606624A - 一种具有异质侧壁结构加热电极的相变存储器及其制备方法 - Google Patents
一种具有异质侧壁结构加热电极的相变存储器及其制备方法 Download PDFInfo
- Publication number
- CN103606624A CN103606624A CN201310574066.7A CN201310574066A CN103606624A CN 103606624 A CN103606624 A CN 103606624A CN 201310574066 A CN201310574066 A CN 201310574066A CN 103606624 A CN103606624 A CN 103606624A
- Authority
- CN
- China
- Prior art keywords
- electrode
- phase transition
- transition storage
- phase
- heating electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明记载的一种具有异质侧壁结构加热电极的相变存储器及其制备方法,通过采用具有异质侧壁的加热电极,且该加热电极邻近相变材料层附近的区域的电阻率大于远离该相变材料层的区域的电阻率,进而在保证侧壁电极厚度均匀性的同时,还使得加热电极主要在相变材料附近产生的温度场,在有效预防加热电极断路的同时,还大大提高了加热电极的加热效率,降低功耗,且其制备工艺简单,易实现。
Description
技术领域
本发明涉及一种半导体器件及其制备方法,尤其涉及一种具有异质侧壁结构加热电极的相变存储器及其制备方法。
背景技术
相变存储器(Phase Change Memory,简称PCM)是一种新兴的非易失性存储器技术,其主要通过电脉冲使相变材料在有序的晶态(低电阻率)和无序的非晶态(高电阻率)之间进行快速的转化,从而实现数据的存储。
由于相变存储器具有非易失性、速度快、更容易缩小到较小尺寸及可靠性高等优点,业界将其作为闪存技术的主要替代产品进行研发,如美国的Micron公司已经宣布了45nm相变存储器的量产。
目前,业界主要是通过减小相变材料体积或减小加热电极尺寸的方法,来制备具有低功耗、高容量和速度的相变存储器,例如Samsung公司的Confine结构就是通过减小相变材料的体积来提高相变存储器的性能,而Micron公司的utrench狭缝加热电极结构则通过减小加热电极的尺寸来其提高相变存储器的性能。
图1是传统的相变存储器存储单元的结构示意图;如图1所示,衬底15与上电极12之间设置有介质层14,接触孔13、加热电极16和相变材料层11按照从下至上顺序依次设置于上述的介质层14中,且上电极12依次通过相变材料层11、加热电极16和接触孔13与衬底15连接;即加热电极16直接与相变材料层11接触连接,若加热电极16的尺寸越小,相应的其电阻就会越大,所需加热的电流也就越小,速度就会更快,功耗也会降低;所以,可通过减少加热电极尺寸的方法来降低相变存储器的功耗,并同时提升其读写速度;但在实际的相变存储器的制备工艺中,由于传统的加热电极均为同质材料,使得减小加热电极尺寸的工艺技术要求很高,造成制备产品的良率很低,大大增加了生产成本。
另外,相变材料层的加热部分只在加热电极16侧壁的顶部区域17,而同质材料的加热电极16在侧壁的中部区域18以及其底部区域19中就会同顶部区域一样会产生相同的热量,这些热量不仅会影响产品的性能,还造成大量功耗的浪费。
同时,因为传统相变存储器的加热电极的材料均为一种物质(同质结构),这就增加了加热电极的制备难度,而为了得到尺寸更小的加热电极,则需要采用更先进的设备,相应的制备成本必然会上升。
传统制备相变存储器的加热电极的工艺方法一般包括:
①物理气相淀积(PVD),即通过在真空环境中利用气体放电将成型的材料(TiN)蒸发,并在电场的加速作用下沉积在基体上,进而形成加热电极;采用该PVD工艺制备的加热电极纯度高,且其制备工艺的在低温下即可进行,但其成膜的质量较差,且采用该PVD工艺制备的加热电极侧壁顶部的厚度远大于其底部的厚度;图2为传统的采用物理气相淀积制备的加热电极的结构示意图,如图2所示,采用物理气相沉积工艺制备的加热电极薄膜20的顶部区域201的厚度可达其底部区域202厚度的1.5倍,且较薄的加热电极薄膜20的底部区域202在后续制备完成的结构进行工作时,极易导致加热电极断路,甚至导致产品的报废。
②化学气相淀积(CVD),即通过利用化学反应形成固体沉积在基体上,进而形成加热电极(如可用TiCl4和NH3反应来形成TiN薄膜);该CVD工艺的成膜质量好,且其制备的加热电极速度快,但膜的纯度低,且对反应气体的纯度要求较高。
③金属有机物化学气相淀积(MOCVD),即利用有机物材料的分解和化学反应生成淀积在基体上的薄膜,例如用有机物Ti(NH3)4和NH3反应形成TiN;该MOCVD工艺虽然能够生长超薄外延层,且还能获得很陡的界面过渡,但是由于引入碳原子会使得生成的TiN纯度下降,进而导致制备的加热电极的导电性能下降。
④原子层淀积(ALD),即将物质以单原子膜形式一层一层的镀在基底表面,进而形成加热电极;该ALD工艺虽然可将加热电极的尺寸做到很小,但其制备工艺设备昂贵,生产成本较高。
即,上述制备相变存储器中加热电极的制备方法及其制备的结构均存在一定的缺陷,均不能达到在提高减小加热电极尺寸的同时,提高产品的良率,进而降低生产成本的目的。
发明内容
针对上述存在的问题,本发明记载了一种相变存储器及其制备方法,通过采用具有异质侧壁的加热电极,在保证侧壁电极厚度均匀性的同时,还使得加热电极主要在相变材料附近产生的温度场,提高加热效率,降低功耗,且其制备工艺简单,易实现。
为了实现上述目的,本发明采用如下技术方案:
一种异质侧壁加热电极结构的相变存储器,包括一设置有器件结构的衬底,一介质层设置于该衬底的上表面,所述介质层中设置有相变材料层,其中,所述相变存储器还包括:
加热电极,该加热电极包括上部电极和下部电极;
所述相变材料层依次通过所述上部电极和所述下部电极与所述衬底中的器件结构电连接;
其中,所述上部电极的电阻率大于所述底部电极的电阻率。
上述的相变存储器,其中,还包括:
位于所述介质层上的顶部电极;
所述顶部电极覆盖所述相变材料层的上表面。
上述的相变存储器,其中,还包括:
接触孔;
所述下部电极覆盖所述接触孔的上表面,以通过该接触孔与所述衬底中的器件结构电连接。
上述的相变存储器,其中,所述上部电极与所述下部电极的材质不同。
上述的相变存储器,其中,所述上部电极的材质为TiN,所述下部电极的材质为Ti。
一种制备相变存储器的方法,其中,所述方法包括:
提供一具有器件结构的衬底结构;
于该衬底结构的表面制备一介质层后,刻蚀部分所述介质层至所述衬底结构的上表面,形成一凹槽;
于所述凹槽中制备一金属层后,继续进行平坦化工艺,以暴露位于所述凹槽中的金属层;
对暴露的金属层进行氮化处理,形成金属氮化物层;
于所述金属氮化物层上继续相变材料层的制备工艺;
其中,所述相变材料层依次通过所述金属氮化物层和剩余的金属层与所述器件结构电连接。
上述的制备相变存储器的方法,其中,所述衬底结构包括具有器件结构的衬底和底部介质层,且该介质层中设置有一接触孔;
所述器件结构通过所述接触孔与所述剩余的金属层电连接。
上述的制备相变存储器的方法,其中,所述方法还包括:
于所述相变材料层的上表面进行上电极的制备工艺。
上述的制备相变存储器的方法,其中,所述方法还包括:
于所述凹槽中制备一金属层后,于所述金属层的上表面制备一加热材料层,并继续沉积一介质层充满所述凹槽后,再进行所述平坦化工艺。
上述的制备相变存储器的方法,其中,所述金属层的材质为Ti,所述金属氮化物层和所述加热材料层的材质均为TiN。
具体附图说明
图1是传统的相变存储器存储单元的结构示意图;
图2是传统的采用物理气相淀积制备的加热电极的结构示意图;
图3是本发明一种相变存储器一实施例中存储单元的结构示意图;
图4是图3所示的存储单元结构中不含有接触孔的结构示意图;
图5是本发明一种相变存储器另一实施例中存储单元的结构示意图;
图6是图5所示的存储单元结构中不含有接触孔的结构示意图;
图7~19是本发明一种制备相变存储器的方法一实施例中制备存储单元的流程结构示意图;
图20~23是本发明一种制备相变存储器的方法另一实施例中制备存储单元的流程结构示意图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明,但是不作为本发明的限定。
由于相变存储器的主要器件结构为存储单元,下面就针对具有异质结构加热电极的存储单元进行详细说明:
图3是本发明一种相变存储器一实施例中存储单元的结构示意图;如图3所示,一种具有异质侧壁结构加热电极的相变存储器,主要包括一设置有器件结构的衬底21,该衬底21可以为各种晶体管前段工艺中制备金属互连层工艺前的晶圆,或者是包括各种晶体管和部分金属互连层的晶圆等;该衬底21的上表面还覆盖一材质为绝缘材料(如SiO2、Si3N4或其二者组合或低介电常数材料等)的介质层23。
上述的介质层23中预设有材质为导电材质的接触孔22、加热电极24和相变材料层25,该相变材料层25依次通过加热电极24、接触孔22与设置于衬底21中的器件结构电连接。
优选的,上述的导电材质可为金属(如W、Cu、Ti或Al等)、非金属材料(如TiN、TiSiN等)或金属材料与非金属材料的组合等;上述的接触孔的下表面与位于衬底21中的器件结构接触,如该接触孔22可直接与上述的设置于晶圆中的晶体管或通过金属互连层与晶体管连接。
进一步的,上述的加热电极24包括上部电极241和下部电极242,相变材料层25依次通过上部电极241和下部电极242与接触孔22电连接,且该上部电极241电阻率大于下部电极242的电阻率,优选的,可将该上部电极241与下部电极242设置为不同的材质,该上部电极242的材质优选的为金属化合物如TiN等,而下部电极242的材质可选用金属如Ti等。
优选的,该下部电极241的形状可根据制备工艺的不同设置为相应的形状结构,优选的可设置为“L”形状,该“L”形状的下部电极241的横向部分覆盖于接触孔22的上表面,而上部电极242的底部可与该底部电极241相同也设置为“L”形状,以叠加于该下部电极241的上表面,且以于底部电极241的竖直部分形成异质结构,进而形成具有异质侧壁结构的加热电极24;相变材料层25覆盖于上部电极242部分的上表面(即下部电极241与相变材料层25不接触,上部电极242与接触孔22不接触)与的下表面接触。
优选的,上述下部电极242的竖直部分的宽度为2~100nm(如2nm、20nm、50nm、80nm或100nm等),上部电极241的底部“L”形状部分的竖直部分的宽度为2~20nm(如2nm、5nm、10nm、15nm或20nm等)。
进一步的,相变材料层25的上表面暴露于介质层23的上表面,即由相变材料层25、加热电极24和接触孔22构成的结构贯穿所述介质层23,且位于该介质层23的上表面还覆盖有一顶部电极26,该顶部电极26还全覆盖于相变材料层25的上表面,即该顶部电极26依次通过相变材料层25、上部电极241、下部电极242和接触孔22与设置于衬底21中的器件结构(图中未标示)电连接。
由于,上述具有异质侧壁结构的加热电极24,在其侧壁顶部主要是与相变材料层直接接触的加热电极TiN结构,具备高电阻率,以主要对相变材料层25进行加热,而在侧壁底部则是金属材料Ti,具备低电阻率,以主要应用于导电的作用,这样侧壁厚度就可以做的很薄,其厚度范围可以从2nm到100nm,且由于该加热电极24的底部的厚度大于或等于其上部的厚度,就能有效的避免出现断路现象,进而使得相变存储单元能够达到优异的性能。
图4是图3所示的存储单元结构中不含有接触孔的结构示意图;在相变存储器的制备工艺中,为了减少存储单元的面积,如图3中所示的接触孔22可省略,即如图4所示,加热电极24可直接与设置于衬底21中的器件结构电连接。
图5是本发明一种相变存储器另一实施例中存储单元的结构示意图;如图5所示,在上述实施例及图3的基础上,加热电极24可由相同形状(如柱状)的上部电极243和下部电极244构成,且该上部电极243电阻率大于下部电极244的电阻率,优选的,可将该上部电极243与下部电极244设置为不同的材质,该上部电极243的材质优选的为金属化合物如TiN等,而下部电极244的材质可选用金属如Ti等。
图6是图5所示的存储单元结构中不含有接触孔的结构示意图;同样,在相变存储器的制备工艺中,为了减少存储单元的面积,如图5中所示的接触孔22也可省略,即如图6所示,加热电极24也可直接与设置于衬底21中的器件结构电连接。
图7~19是本发明一种制备相变存储器的方法一实施例中制备存储单元的流程结构示意图;如图7~19所示,一种制备相变存储器的方法,首先,提供一具有器件结构的衬底31,该衬底31可为制备好相变存储器电路的衬底晶圆,此衬底晶圆可以是制备好各种晶体管前段工艺还未制备金属互连层的晶圆,或者是包括各种晶体管和部分金属互连层的晶圆。
继续在衬底31的上表面进行接触孔的制备工艺(在实际的相变存储器制备工艺中,为了减少存储单元的面积,可省略该接触线的制备工艺,即在衬底31的上表面直接进行加热电极的制备工艺,本实施例则是以制备具有接触线的存储单元结构进行说明),即在衬底31的上表面采用物理沉积(PVD)、化学沉积(CVD)、原子层沉积(ALD)或旋涂法等工艺制备材质为绝缘材料的第一介质层321覆盖于上述衬底31的上表面,上述的绝缘材料可为低介电常数材料如SiO2、Si3N4或二者组合等,进而形成如图7所示的结构。
其次,旋涂光刻胶覆盖于第一介质层321的上表面,曝光、显影后形成具有接触孔图形的第一光阻,并以该第一光阻为掩膜,采用干法刻蚀工艺刻蚀上述的第一介质层321至衬底31的上表面后,去除第一光阻,以于剩余的第一介质层32中形成接触孔33,形成如图8所示的结构;继续于上述的接触孔33中填充导电材料(该导电材料为W、Cu、Ti或Al等金属材料,也可为TiN、TiSiN等非金属材料,及由金属材料与非金属材料组合而成的材料),形成充满接触孔33的导电材料层341,且该导电材料层341还覆盖剩余的第一介质层32的上表面,即形成如图9所示的结构;采用平坦化工艺如化学机械抛光(CMP)工艺等,去除部分的导电金属材料层341至剩余的第一介质层32的上表面,形成如图10所示的位于剩余的第一介质层32中的接触孔34,且该接触孔34与设置与衬底31中的器件结构电连接。
优选的,上述制备接触孔34的工艺步骤于实际的生产中,可根据工艺需求进行省略或保留,均不影响本实施例相变存储器的制备。
之后,沉积第二介质层351覆盖于上述接触线34和剩余的第一介质层32的上表面(若省略上述制备接触线34的工艺步骤,则沉积的第二介质层351则覆盖于衬底31的上表面),进而形成如图11所示的结构;其中,采用物理沉积(PVD)、化学沉积(CVD)、原子层沉积(ALD)或旋涂法等工艺制备材质也为绝缘材料的上述第二介质层351,且该绝缘材料也可为低介电常数材料如SiO2、Si3N4或二者组合等;继续旋涂光刻胶覆盖于第二介质层351的上表面,经曝光、显影后形成具有凹槽图形的第二光阻,并以该第二光阻为掩膜,采用干法刻蚀工艺刻蚀上述的第二介质层351至剩余的第一介质层32和接触线34的上表面后,去除该第二光阻,以于剩余的第二介质层35中形成凹槽36,即形成如图12所示的结构。
优选的,上述的凹槽36横跨相邻的两个接触孔34,且将每个接触线34的上表面部分暴露(绝大部分被暴露),以于暴露的接触线34的上表面进行加热电极的制备工艺。
然后,沉积厚度为2~100nm(如2nm、30nm、60nm、90nm或110nm等)的下部电极层371覆盖上述凹槽36的底部及其侧壁,且该下部电极层371还覆盖剩余的第二介质层35的上表面,并继续沉积厚度为2~20nm(如2nm、6nm、11nm、16nm或20nm等)的上部电极层381覆盖上述下部电极层371的上表面,且该下部电极层371未充满凹槽36,即形成如图13所示的结构。
优选的,上述的下部电极层371的电阻率小于上部电极层381的电阻率,并可选用采用物理沉积(PVD)工艺进行上述的下部电极层371和上部电极层381的制备工艺。
优选的,下部电极层371的材质为金属如Ti等,而上部电极层381的材质为金属化合物如TiN等。
之后,继续沉积第三介质层391覆盖于上述上部电极层381的上表面,且第三介质层391充满上述的凹槽36,进而形成如图14所示的结构;其中,也可采用物理沉积(PVD)、化学沉积(CVD)、原子层沉积(ALD)或旋涂法等工艺制备材质也为绝缘材料的上述第三介质层391,且该绝缘材料也可为低介电常数材料如SiO2、Si3N4或二者组合等;继续采用化学机械抛光工艺去除多余的第三介质层、上部电极层和下部电极层,以将位于凹槽36侧壁部分的剩余的上部电极层382和剩余的下部电极层372暴露。
继续于等离子体增强化学气相淀积(PECVD)机器的腔体中对暴露的剩余的底部电极层372进行氮化处理,即在只开N源(如NH3)的前提下对暴露的剩余的底部电极层372进行氮化,使得剩余的底部电极层372的上段部分被氮化为具有高电阻率的金属氮化物层373(即让表面的金属Ti反应生成TiN,这使得加热电极侧壁顶部形成TiN的高电阻率区,而加热电极的侧壁底部是金属Ti的低电阻率区)和剩余的底部电极层374,即形成如图16所示的结构。
再采用干法刻蚀的工艺于两个加热电极之间在凹槽部分刻蚀形成两个相邻存储单元的隔离,如可再次旋涂光刻胶覆盖于剩余的第二介质层35的上表面、金属氮化物层373暴露的表面、剩余的上部电极层382暴露的表面和剩余的第三介质层392的上表面,经过曝光、显影工艺后,形成具有隔离凹槽图形的光阻,并以该光阻为掩膜刻蚀剩余的第三介质层392至剩余的第一介质层32的上表面,去除该光阻后形成如图17所示具有隔离凹槽41的结构;此时最后剩余的上部电极层383和金属氮化物层373共同构成加热电极3的上部电极38,而最后剩余的底部电极层则作为加热电极3的下部电极37。
最后,于隔离凹槽41中填充第四介质层42,该第四介质层42还覆盖于剩余的第二介质层35和上部电极38及最后剩余的第三介质层39的上表面,并在位于加热电极3上方的该第四介质中制备相变材料层4,且该相变材料层4覆盖于上部电极38的上表面,即如图18所示的结构;继续于该第四介质层42的上表面制备顶部电极5,该顶部电极5还覆盖于上述相变材料层4的上表面,进而形成如图19所示的结构,并继续后续的标准CMOS工艺继续其他金属互联层的制备工艺,进而完成相变存储器的制备。
优选的,可采用物理沉积(PVD)、化学沉积(CVD)、原子层沉积(ALD)或旋涂法等工艺制备材质也为绝缘材料的上述第四介质层42,且该绝缘材料也可为低介电常数材料如SiO2、Si3N4或二者组合等。
采用上述工艺制备的相变存储器,由于具有异质侧壁结构的加热电极,在其侧壁顶部主要是与相变材料层直接接触的加热电极TiN结构,具备高电阻率,以主要对相变材料层进行加热,而在侧壁底部则是金属材料Ti,具备低电阻率,以主要应用于导电的作用,这样侧壁厚度就可以做的很薄,其厚度范围可以从2nm到100nm,且由于该加热电极的底部的厚度大于或等于其上部的厚度,就能有效的避免出现断路现象,进而使得相变存储单元能够达到优异的性能。
图20~23是本发明一种制备相变存储器的方法另一实施例中制备存储单元的流程结构示意图;如图20~23所示,首先,在上述制备相变存储器的方法的实施例的基础上,于介质层351中进行电极通孔311的制备工艺,该电极通孔311的深度要大于上述实施例中凹槽36的深度,优选的可采用干法刻蚀工艺刻蚀介质层351至接触线34的上表面,以形成孔径为3~20nm(如3nm、6nm、11nm、16nm或20nm等)的电极通孔311,进而形成如图20所示的结构,该结构包括具有器件结构的衬底31及位于介质层32中的接触孔(该接触孔34和介质层32可根据工艺需求舍去)。
其次,于上述的电极通孔311中进行填充工艺,以形成充满该电极通孔311及覆盖剩余的介质层351上表面的导电材料层43,进而形成如图21所示的结构;优选的,该导电材料层43的材质为金属(如W、Cu、Ti或Al等)、非金属材料(如TiN、TiSiN等)或金属材料与非金属材料的组合等。
之后,对导电材料层43进行平坦化工艺,以去除位于剩余的介质层351的上表面上的导电材料层43,以将位于电极通孔311中导电材料层43暴露,形成如图22所示的结构;继续对暴露的剩余的导电材料层431进行处理,以使得其形成具有高电阻率的上部电极38和具有低电阻率的下部电极37;具体的,如上述的导电材料层43的材质为Ti,可对上述剩余的导电材料层431进行氮化工艺(请参考上个实施例氮化工艺),以将该剩余的导电材料层431的上部区域氮化为TiN,而下部区域中的材质仍然为Ti,这样材质为TiN的上部区域就形成加热电极3的上部电极38,而材质为Ti的下部区域则相应的形成为加热电极3的下部电极37,进而形成如图23所示的结构。
最后,参见上述实施例的基础上继续进行相变材料层和顶部电极的制备工艺,并进行后续的标准CMOS工艺继续其他金属互联层的制备工艺,进而完成相变存储器的制备。
根据上述制备方法制备的异质侧壁加热电极结构均具有异质结构,如在侧壁顶部主要是与相变材料层直接接触的加热电极TiN结构,具备高电阻率,而在侧壁底部则是金属材料Ti,具备低电阻率。侧壁厚度可以做的很薄,范围可以从2~100nm(如2nm、10nm、20nm、60nm或100nm等),并且侧壁下部区域的厚度大于或等于其上部区域的厚度,即有效避免断路现象的产生,因此相变存储单元能够达到优异的性能。
另外,也可采用相应的工艺,使得上述制备的具有异质侧壁的相变存储器,其中的加热电极按照从上到下顺序形成TiNx(x=0.05~1.2)的分布梯度,如在加热电极顶部向下的区域中,x=1.2~0.9,为高电阻率区,而在中间的的位置处,x=1.0~0.2,为中电阻率区,且在的底部,x=0.2~0.05,其主要介质则为金属Ti,为低电阻区,以使得按照从加热电极侧壁顶部到其侧壁底部TiNx的分布梯度具有相应的电阻率的梯度分布。
上述实施例中,通过采用具有异质侧壁的加热电极,在保证侧壁电极厚度均匀性的同时,还使得加热电极主要在相变材料附近产生的温度场,提高加热效率,降低功耗,且其制备工艺简单,易实现。
本领域技术人员应该理解,本领域技术人员在结合现有技术以及上述实施例可以实现所述变化例,在此不做赘述。这样的变化例并不影响本发明的实质内容,在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是,本发明并不局限于上述特定实施方式,其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施;任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例,这并不影响本发明的实质内容。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种具有异质侧壁结构加热电极的相变存储器,包括一设置有器件结构的衬底,一介质层设置于该衬底的上表面,所述介质层中设置有相变材料层,其特征在于,所述相变存储器还包括:
加热电极,该加热电极包括上部电极和下部电极;
所述相变材料层依次通过所述上部电极和所述下部电极与所述衬底中的器件结构电连接;
其中,所述上部电极的电阻率大于所述底部电极的电阻率。
2.如权利要求1所述的相变存储器,其特征在于,还包括:
位于所述介质层上的顶部电极;
所述顶部电极覆盖所述相变材料层的上表面。
3.如权利要求1所述的相变存储器,其特征在于,还包括:
接触孔;
所述下部电极覆盖所述接触孔的上表面,以通过该接触孔与所述衬底中的器件结构电连接。
4.如权利要求1~3中任意一项所述的相变存储器,其特征在于,所述上部电极与所述下部电极的材质不同。
5.如权利要求4所述的相变存储器,其特征在于,所述上部电极的材质为TiN,所述下部电极的材质为Ti。
6.一种制备相变存储器的方法,其特征在于,所述方法包括:
提供一具有器件结构的衬底结构;
于该衬底结构的表面制备一介质层后,刻蚀部分所述介质层至所述衬底结构的上表面,形成一凹槽;
于所述凹槽中制备一金属层后,继续进行平坦化工艺,以暴露位于所述凹槽中的金属层;
对暴露的金属层进行氮化处理,形成金属氮化物层;
于所述金属氮化物层上继续相变材料层的制备工艺;
其中,所述相变材料层依次通过所述金属氮化物层和剩余的金属层与所述器件结构电连接。
7.如权利要求6所述的制备相变存储器的方法,其特征在于,所述衬底结构包括具有器件结构的衬底和底部介质层,且该介质层中设置有一接触孔;
所述器件结构通过所述接触孔与所述剩余的金属层电连接。
8.如权利要求6所述的制备相变存储器的方法,其特征在于,所述方法还包括:
于所述相变材料层的上表面进行上电极的制备工艺。
9.如权利要求6~8中任意一项所述的制备相变存储器的方法,其特征在于,所述方法还包括:
于所述凹槽中制备一金属层后,于所述金属层的上表面制备一加热材料层,并继续沉积一介质层充满所述凹槽后,再进行所述平坦化工艺。
10.如权利要求9所述的制备相变存储器的方法,其特征在于,所述金属层的材质为Ti,所述金属氮化物层和所述加热材料层的材质均为TiN。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310574066.7A CN103606624B (zh) | 2013-11-15 | 2013-11-15 | 一种具有异质侧壁结构加热电极的相变存储器及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310574066.7A CN103606624B (zh) | 2013-11-15 | 2013-11-15 | 一种具有异质侧壁结构加热电极的相变存储器及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103606624A true CN103606624A (zh) | 2014-02-26 |
CN103606624B CN103606624B (zh) | 2017-12-05 |
Family
ID=50124838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310574066.7A Active CN103606624B (zh) | 2013-11-15 | 2013-11-15 | 一种具有异质侧壁结构加热电极的相变存储器及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103606624B (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105244437A (zh) * | 2014-07-08 | 2016-01-13 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其形成方法 |
CN106997924A (zh) * | 2016-01-22 | 2017-08-01 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其制造方法和电子设备 |
CN107305924A (zh) * | 2016-04-18 | 2017-10-31 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器的制备方法 |
CN107833967A (zh) * | 2015-12-04 | 2018-03-23 | 江苏时代全芯存储科技有限公司 | 相变化记忆体及其制造方法 |
CN111969107A (zh) * | 2020-08-25 | 2020-11-20 | 长江存储科技有限责任公司 | 相变存储器及其制造方法 |
CN115867124A (zh) * | 2023-02-15 | 2023-03-28 | 长鑫存储技术有限公司 | 相变存储单元、相变存储器及其制备方法、电子设备 |
CN116568128A (zh) * | 2023-07-12 | 2023-08-08 | 江苏鲁汶仪器股份有限公司 | 一种干法刻蚀制备侧壁加热电极的方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1564337A (zh) * | 2004-04-16 | 2005-01-12 | 中国科学院上海微系统与信息技术研究所 | 一种减小相变存储器写入电流的单元结构的改进及方法 |
US20080308784A1 (en) * | 2007-06-18 | 2008-12-18 | Oh Gyu-Hwan | Variable resistance non-volatile memory cells and methods of fabricating same |
CN101523505A (zh) * | 2006-08-30 | 2009-09-02 | 美光科技公司 | 具有双层底部电极的相变存储器 |
US20090275198A1 (en) * | 2008-05-01 | 2009-11-05 | Smuruthi Kamepalli | Vapor Phase Methods for Forming Electrodes in Phase Change Memory Devices |
US20110073832A1 (en) * | 2009-09-29 | 2011-03-31 | Hyun-Seok Lim | Phase-change memory device |
CN103000515A (zh) * | 2011-09-14 | 2013-03-27 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件及其制造方法 |
-
2013
- 2013-11-15 CN CN201310574066.7A patent/CN103606624B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1564337A (zh) * | 2004-04-16 | 2005-01-12 | 中国科学院上海微系统与信息技术研究所 | 一种减小相变存储器写入电流的单元结构的改进及方法 |
CN101523505A (zh) * | 2006-08-30 | 2009-09-02 | 美光科技公司 | 具有双层底部电极的相变存储器 |
US20080308784A1 (en) * | 2007-06-18 | 2008-12-18 | Oh Gyu-Hwan | Variable resistance non-volatile memory cells and methods of fabricating same |
US20090275198A1 (en) * | 2008-05-01 | 2009-11-05 | Smuruthi Kamepalli | Vapor Phase Methods for Forming Electrodes in Phase Change Memory Devices |
US20110073832A1 (en) * | 2009-09-29 | 2011-03-31 | Hyun-Seok Lim | Phase-change memory device |
CN103000515A (zh) * | 2011-09-14 | 2013-03-27 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件及其制造方法 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105244437A (zh) * | 2014-07-08 | 2016-01-13 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其形成方法 |
CN107833967A (zh) * | 2015-12-04 | 2018-03-23 | 江苏时代全芯存储科技有限公司 | 相变化记忆体及其制造方法 |
CN107833967B (zh) * | 2015-12-04 | 2020-08-25 | 江苏时代全芯存储科技股份有限公司 | 相变化记忆体及其制造方法 |
CN106997924A (zh) * | 2016-01-22 | 2017-08-01 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其制造方法和电子设备 |
CN106997924B (zh) * | 2016-01-22 | 2019-11-26 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其制造方法和电子设备 |
CN107305924A (zh) * | 2016-04-18 | 2017-10-31 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器的制备方法 |
CN107305924B (zh) * | 2016-04-18 | 2019-11-26 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器的制备方法 |
CN111969107A (zh) * | 2020-08-25 | 2020-11-20 | 长江存储科技有限责任公司 | 相变存储器及其制造方法 |
CN115867124A (zh) * | 2023-02-15 | 2023-03-28 | 长鑫存储技术有限公司 | 相变存储单元、相变存储器及其制备方法、电子设备 |
CN115867124B (zh) * | 2023-02-15 | 2023-04-28 | 长鑫存储技术有限公司 | 相变存储单元、相变存储器及其制备方法、电子设备 |
CN116568128A (zh) * | 2023-07-12 | 2023-08-08 | 江苏鲁汶仪器股份有限公司 | 一种干法刻蚀制备侧壁加热电极的方法 |
CN116568128B (zh) * | 2023-07-12 | 2023-10-03 | 江苏鲁汶仪器股份有限公司 | 一种干法刻蚀制备侧壁加热电极的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103606624B (zh) | 2017-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10763426B2 (en) | Method for forming a flat bottom electrode via (BEVA) top surface for memory | |
CN103606624A (zh) | 一种具有异质侧壁结构加热电极的相变存储器及其制备方法 | |
US10692572B2 (en) | Variable resistance memory stack with treated sidewalls | |
CN101383397B (zh) | 相变化存储器元件及其制造方法 | |
WO2013039496A1 (en) | Electrodes for resistance change memory devices | |
US10854708B2 (en) | Capacitor having multiple graphene structures | |
KR100861296B1 (ko) | 컨파인드 셀 구조를 갖는 상변환 기억 소자 및 그의제조방법 | |
JP2006344976A (ja) | 相変化記憶素子及びその製造方法 | |
US9209387B2 (en) | Phase change memory and fabrication method | |
TW202304030A (zh) | 半導體積體電路器件及其製造方法 | |
TW202114258A (zh) | 記憶體元件 | |
JP2014042028A (ja) | 半導体素子及びその製造方法 | |
US11476417B2 (en) | Phase change memory and method of fabricating the same | |
US20230157181A1 (en) | Embedded magnetoresistive random access memory top electrode structure | |
TW202133233A (zh) | 包括碳化矽材料之電子裝置及相關之方法及系統 | |
CN104425709B (zh) | 相变存储器的形成方法 | |
US11031250B2 (en) | Semiconductor structures of more uniform thickness | |
CN110085589B (zh) | 碳纳米管模块、半导体器件及制造方法 | |
CN105720191B (zh) | 相变存储器及其形成方法 | |
US11444243B2 (en) | Electronic devices comprising metal oxide materials and related methods and systems | |
US20230270024A1 (en) | Memory device structure for reducing thermal crosstalk | |
CN105206745B (zh) | 相变化存储装置的制造方法 | |
CN103956334B (zh) | 集成电路中rdl和tsv金属层一次成型方法 | |
Herner | Application of Thin Films in Semiconductor Memories | |
KR20100059328A (ko) | 상변화 메모리 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |