CN103000515A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN103000515A
CN103000515A CN2011102705855A CN201110270585A CN103000515A CN 103000515 A CN103000515 A CN 103000515A CN 2011102705855 A CN2011102705855 A CN 2011102705855A CN 201110270585 A CN201110270585 A CN 201110270585A CN 103000515 A CN103000515 A CN 103000515A
Authority
CN
China
Prior art keywords
material layer
hearth electrode
insulation material
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102705855A
Other languages
English (en)
Other versions
CN103000515B (zh
Inventor
任万春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN201110270585.5A priority Critical patent/CN103000515B/zh
Priority to US13/324,885 priority patent/US8466065B2/en
Publication of CN103000515A publication Critical patent/CN103000515A/zh
Priority to US13/895,185 priority patent/US8829483B2/en
Application granted granted Critical
Publication of CN103000515B publication Critical patent/CN103000515B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体器件及其制造方法。根据该方法，在台阶状的底电极材料层上沉积了停止层，然后通过高深宽比工艺沉积绝缘材料层。先执行第一化学机械抛光工艺至所述停止层。再执行第二化学机械抛光工艺，以去除所述底电极材料层的上部水平部分。然后，在底电极材料层的垂直部分上方形成相变材料以形成相变元件。通过设置停止层，将化学机械抛光工艺分为两个阶段。因此在对底电极材料层进行的第二化学机械抛光工艺过程中，能够精确控制抛光过程，避免底电极过多不必要的损失。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体技术，尤其涉及半导体器件及其制造方法。
背景技术
随着半导体技术的发展，相变随机存取存储器(PCRAM)被广泛地视为最有前景的存储器候选。作为一种新兴的非易失性计算机存储器技术，相变随机存取存储器利用相变材料在不同状态下具有不同电阻值的特性来记录数据。相变材料在非晶相具有高电阻，相反地，在结晶相具有低电阻。因此，可以通过使相变材料在结晶相与非晶相之间转换来记录数据，也可以通过测量相变材料的电阻值来读取数据。
图1示意性地示出了相变随机存取存储器中一个存储单元的结构图。
绝缘材料层150中的上电极160与绝缘材料层110中的底电极120之间夹着相变材料130和140。当前常用的相变材料为硫属化合物，例如Ge2Sb2Te5。在具有上述结构的相变存储单元中，电流在上电极160和底电极120之间流动时引起的焦耳热改变相变材料中的硫属化合物的结晶状态。当底电极120附近的晶态硫属化合物转换为非晶相时，产生非晶相区域140。
下面参考图2A至图2F描述现有的一种制造相变随机存储器的方法。
如图2A所示，在衬底200上依次形成第一绝缘材料层210和第二绝缘材料层220，其中，第一绝缘材料层210中形成有接触插塞230。蚀刻去除第二绝缘材料层220的一部分以露出第一绝缘材料层210的部分上表面。沉积底电极材料，形成底电极材料层240。图2B是与图2A相对应的俯视图，其中，图2A是沿图2B中“A-A”线的截面图。
如图2C所示，蚀刻底电极材料层240，以形成图案化的台阶状底电极材料层250。底电极材料层250具有上部水平部分260、垂直部分262和下部水平部分264，其中，下部水平部分264与第一绝缘材料层210中的接触插塞230接触。图2D为与图2C相对应的俯视图，其中，图2C是沿图2D中“B-B”线的截面图。
如图2E所示，以高深宽比工艺(HARP)沉积绝缘材料层270以覆盖底电极材料层250。
如图2F所示，执行化学机械抛光工艺(CMP)，直到去除底电极材料层250的上部水平部分260。
在完成上述步骤后，在底电极材料层的垂直部分上方依次形成相变材料。
根据以上方案，在执行化学机械抛光工艺以去除底电极材料层250的上部水平部分260的过程中，按照各个层堆叠的顺序，依次去除绝缘材料层270及底电极材料层250的上部水平部分260。
在底电极材料层250和绝缘材料层270的抛光速率接近的情况下，往往以抛光时间作为化学机械抛光的停止条件。而由于绝缘材料层270中需要去除的部分较厚，而底电极材料层250较薄，并且绝缘材料层270的厚度可能不均匀，因此难以精确控制抛光时间以在去除底电极材料层250的上部水平部分260之后尽快停止抛光。因此，在去除底电极材料层250的上部水平部分260之后，有可能过多地去除底电极材料层250的垂直部分262，导致不必要的底电极损失。
发明内容
本发明的发明人发现了上述现有技术中存在的底电极损失问题。本发明的一个目的是提供一种新的技术方案来控制底电极的化学机械抛光工艺过程，以避免底电极的过度损失。
根据本方面的一个方面，提供了一种用于制造半导体器件的方法，包括：在衬底上形成台阶状的底电极材料层，该底电极材料层具有上部水平部分、垂直部分和下部水平部分；沉积停止层；沉积绝缘材料层；执行第一化学机械抛光工艺至该停止层；执行第二化学机械抛光工艺，以去除该底电极材料层的上部水平部分。
优选地，该停止层包括非晶碳、Al2O3、SiCNH、TiO2、HfO2、Ta2O5、SiN中的至少一种。
优选地，该停止层的厚度为200埃至1000埃。
优选地，采用高深宽比工艺(HARP)来沉积该绝缘材料层。
优选地，该绝缘材料层包括氧化硅。
优选地，还包括：在该底电极材料层的垂直部分上方形成相变材料。
优选地，该相变材料是硫属化合物。
优选地，该在衬底上形成台阶状的底电极材料层的步骤包括：
在衬底上依次形成第一绝缘材料层和第二绝缘材料层；蚀刻去除该第二绝缘材料层的一部分以露出该第一绝缘材料层的部分上表面；沉积底电极材料。
优选地，该在衬底上形成台阶状的底电极材料层的步骤还包括：蚀刻该底电极材料，以形成图案化的该台阶状的底电极材料层。
优选地，该第一绝缘材料层中形成有接触插塞，该底电极材料层的下部水平部分与该接触插塞接触。
根据本发明的另一方面，还提供了一种半导体器件，包括：衬底上的“L”形底电极，该底电极具有垂直部分和下部水平部分；绝缘材料层；“L”形停止材料层，该“L”形停止材料层位于该底电极和该绝缘材料层之间，该“L”形停止材料层具有垂直部分和水平部分，其中，垂直部分位于该底电极的垂直部分的侧壁上，水平部分位于该底电极的下部水平部分上；该“L”形停止材料层和该绝缘材料层在化学机械抛光工艺中具有不同的选择比。
优选地，该“L”形停止材料层包括非晶碳、Al2O3、SiCNH、TiO2、HfO2、Ta2O5、SiN中的至少一种。
优选地，该“L”形停止材料层的厚度为200埃至1000埃。
优选地，该绝缘材料层包括氧化硅。
优选地，还包括：该底电极的垂直部分上方的相变材料。
优选地，该相变材料是硫属化合物。
优选地，还包括：衬底上的第一绝缘材料层；第一绝缘材料层上的第二绝缘材料层，该第二绝缘材料层未完全覆盖第一绝缘层，该第二绝缘层具有侧壁，其中该底电极的水平部分位于该第一绝缘材料层上，该底电极的垂直部分位于该第二绝缘材料层的侧壁上。
优选地，还包括：该第二绝缘材料层中的接触插塞，该底电极的下部水平部分与该接触插塞接触。
本发明的一个优点在于，通过在底电极材料层上沉积停止层，将平坦化绝缘材料层和去除底电极材料层的上部水平部分的化学机械抛光过程划分为两个阶段。第一个阶段停止于停止层。即使绝缘材料层较厚也易于控制停止抛光的时间。而第二个阶段只需去除底电极材料层的上部水平部分及其上的停止层。而停止层的厚度较小，只需要确保能够使第一阶段的化学机械抛光停止即可，底电极材料层也较薄。因此，能够较为精确地控制抛光时间，从而避免过多地去除底电极材料层的垂直部分，减少不必要的底电极损失。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1是示出常见相变存储器中的一个存储单元的结构示意图；
图2A至2F示意性地示出了根据现有技术制造相变随机存储器的各个步骤，其中图2A、2C、2E-2F为截面图，图2B、2D为俯视图；
图3A至3I示意性地示出了根据本发明的实施例制造半导体器件的工艺流程的各个阶段，其中图3A、3C、3E-3I为截面图，图3B、3D为俯视图；以及
图4是示出根据本发明的实施例制造半导体器件的方法的流程图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
下面参考图3A至3I以及图4，描述根据本发明的实施例制造半导体器件的方法。图3A至3I示意性地示出了根据本发明的实施例制造半导体器件的工艺流程的各个阶段，其中图3A、3C、3E-3I为截面图，图3B、3D为俯视图。图4是示出根据本发明的实施例制造半导体器件的方法的流程图。
步骤S410，在衬底上形成台阶状的底电极材料层。
首先，在衬底上形成台阶状的底电极材料层350，如图3C的截面图和图3D的俯视图所示。底电极材料层350具有上部水平部分360、垂直部分362和下部水平部分364。
图3D为形成了台阶状底电极材料层350后的存储单元的俯视图，而图3C则是沿图3D中“D-D”线的截面图。
可以采用如下方法来形成图3C所示出的台阶状底电极材料层350。
首先，在衬底300上依次形成第一绝缘材料层310和第二绝缘材料层320。
蚀刻去除第二绝缘材料层320的一部分，以露出第一绝缘材料层310的部分上表面。
沉积底电极材料层340，如图3A的截面图和图3B的俯视图所示，其中图3A是沿图3B中“C-C”线的截面图。
接下来，蚀刻底电极材料层340，以形成如图3C和3D所示的图案化的台阶状底电极材料层350。
另外，第一绝缘材料层310中可以形成有接触插塞330。底电极材料层350的下部水平部分364可以与第一绝缘材料层310中的接触插塞330接触。
步骤S420，沉积停止层。
接下来，沉积停止层380，以覆盖底电极材料层350及第一绝缘材料层310上表面露出的部分，如图3E所示。
停止层380的作用是将化学机械抛光工艺分为两个阶段。因此，停止层380的材料与将在其上沉积的绝缘材料层370的材料需要在化学机械抛光工艺中具有不同的选择比。停止层可以包括非晶碳、Al2O3、SiCNH、TiO2、HfO2、Ta2O5、SiN中的至少一种，其厚度可以为200埃至1000埃。在另一个实施例中，停止层的厚度可以为200埃至500埃。
步骤S430，沉积绝缘材料层。
接下来，沉积绝缘材料层370以覆盖停止层380，如图3F所示。
可以采用高深宽比工艺(HARP)来沉积绝缘材料层。
绝缘材料层的材料可以包括氧化硅。
步骤S440，执行第一化学机械抛光工艺至停止层。
如图3G所示，由于停止层380和绝缘材料层370在化学机械抛光工艺中具有不同的选择比，当通过第一化学机械抛光工艺去除绝缘材料层370后，对停止层380的抛光将变得缓慢。因此，可以控制第一化学机械抛光工艺的执行过程，当抛光速度变得相对缓慢时，即抛光过程进入停止层时，第一化学机械抛光工艺结束。
步骤S450，执行第二化学机械抛光工艺，以去除台阶状底电极材料层的上部水平部分。
接下来，执行第二化学机械抛光工艺，以进一步对停止层380和底电极材料层350的水平部分360进行抛光，直至露出第二绝缘层320的表面，如图3H所示。
作为比较，在现有技术中，在没有停止层的情况下，通过一次化学机械抛光工艺，在使绝缘材料层平坦化的同时，去除底电极材料层的水平部分。由于需要抛光的总厚度较大，难以通过控制抛光时间来精确控制对底电极材料层的蚀刻。
而在本发明中，通过设置停止层，将化学机械抛光工艺划分为两个阶段。
与绝缘材料层370相比，停止层380和底电极材料层350的水平部分360相对较薄。
对于较厚的绝缘材料层370的第一化学机械抛光工艺在停止层380中停止。
对相对较薄的停止层380和底电极材料层350的水平部分360的第二化学机械抛光工艺需要精确地控制。而由于停止层380和底电极材料层350的水平部分360相对较薄，所以容易通过控制抛光时间来控制抛光深度，以避免过多地去除底电极材料层350的垂直部分362，减少不必要的底电极损失。
由于能够精确地控制底电极材料层的抛光过程，所以底电极材料层350的垂直部分362的高度也能被精确控制。
接下来，可以如图3I所示，在底电极材料层350的垂直部分362上方形成相变材料390。相变材料可以是硫属化合物，例如Ge2Sb2Te5。
下面参考图3H描述通过本发明实施例的方法制造的半导体器件。
衬底上形成有“L”形底电极和绝缘材料层375。“L”形底电极具有垂直部分362和下部水平部分364。
“L”形底电极和绝缘材料层375之间形成有“L”形停止材料层385。“L”形停止材料层385具有垂直部分和水平部分。垂直部分位于“L”形底电极的垂直部分362的侧壁上，水平部分位于底电极的下部水平部分364上。
“L”形停止材料层385和绝缘材料层375在化学机械抛光工艺中具有不同的选择比。在如上文所述的半导体器件制造过程中，在底电极材料层350的上部水平部分360上方与“L”形停止材料层385同时沉积的停止层将化学机械抛光工艺划分为两个阶段，从而可以容易地控制第二阶段的化学机械抛光工艺，以避免“L”形底电极的垂直部分362过多不必要的损失。
绝缘材料层375可以包括氧化硅。
“L”形停止材料层385可以包括非晶碳、Al2O3、SiCNH、TiO2、HfO2、Ta2O5、SiN中的至少一种。“L”形停止材料层385的厚度可以为200埃至1000埃。在另一个实施例中，停止层的厚度可以为200埃至500埃。
作为形成“L”形底电极350的一种方式，该半导体器件还可以包括：第一绝缘材料层310和第二绝缘材料层320。
第二绝缘材料层320未完全覆盖第一绝缘层310，因此，第二绝缘层具有侧壁。“L”底电极的下部水平部分364位于第一绝缘材料层310上，“L”底电极的垂直部分362位于第二绝缘材料层320的侧壁上。
另外，半导体器件还可以包括：第一绝缘材料层310中的接触插塞330。“L”形底电极350的下部水平部分362与接触插塞330接触。
为形成相变元件，如图3I所示，该半导体器件还可以包括：“L”形底电极的垂直部分362上方的相变材料390。相变材料390可以是硫属化合物。
至此，已经详细描述了根据本发明的制造半导体器件的方法和所形成的半导体器件。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (18)

1.一种制造半导体器件的方法，包括：
在衬底上形成台阶状的底电极材料层，所述底电极材料层具有上部水平部分、垂直部分和下部水平部分；
沉积停止层；
沉积绝缘材料层；
执行第一化学机械抛光工艺至所述停止层；
执行第二化学机械抛光工艺，以去除所述底电极材料层的上部水平部分。
2.如权利要求1所述的方法，其中所述停止层包括非晶碳、Al2O3、SiCNH、TiO2、HfO2、Ta2O5、SiN中的至少一种。
3.如权利要求2所述的方法，其中所述停止层的厚度为200埃至1000埃。
4.如权利要求1所述的方法，其中采用高深宽比工艺来沉积所述绝缘材料层。
5.如权利要求1所述的方法，其中所述绝缘材料层包括氧化硅。
6.如权利要求1所述的方法，还包括：
在所述底电极材料层的垂直部分上方形成相变材料。
7.如权利要求6所述的方法，其中所述相变材料是硫属化合物。
8.如权利要求1所述的方法，其中所述在衬底上形成台阶状的底电极材料层的步骤包括：
在衬底上依次形成第一绝缘材料层和第二绝缘材料层；
蚀刻去除所述第二绝缘材料层的一部分以露出所述第一绝缘材料层的部分上表面；
沉积底电极材料。
9.如权利要求8所述的方法，其中所述在衬底上形成台阶状的底电极材料层的步骤还包括：
蚀刻所述底电极材料，以形成图案化的所述台阶状的底电极材料层。
10.如权利要求9所述的方法，其中所述第一绝缘材料层中形成有接触插塞，所述底电极材料层的下部水平部分与所述接触插塞接触。
11.一种半导体器件，包括：
衬底上的“L”形底电极，所述底电极具有垂直部分和下部水平部分；
绝缘材料层；
“L”形停止材料层，所述“L”形停止材料层位于所述底电极和所述绝缘材料层之间，所述“L”形停止材料层具有垂直部分和水平部分，其中，所述垂直部分位于所述底电极的垂直部分的侧壁上，所述水平部分位于所述底电极的下部水平部分上；
所述“L”形停止材料层和所述绝缘材料层在化学机械抛光工艺中具有不同的选择比。
12.如权利要求11所述的半导体器件，其中所述“L”形停止材料层包括非晶碳、Al2O3、SiCNH、TiO2、HfO2、Ta2O5、SiN中的至少一种。
13.如权利要求11所述的半导体器件，其中所述“L”形停止材料层的厚度为200埃至1000埃。
14.如权利要求11所述的半导体器件，其中所述绝缘材料层包括氧化硅。
15.如权利要求11所述的半导体器件，还包括：
所述底电极的垂直部分上方的相变材料。
16.如权利要求15所述的半导体器件，其中所述相变材料是硫属化合物。
17.如权利要求11所述的半导体器件，还包括：
衬底上的第一绝缘材料层；
第一绝缘材料层上的第二绝缘材料层，所述第二绝缘材料层未完全覆盖第一绝缘层，所述第二绝缘层具有侧壁；
其中所述底电极的水平部分位于所述第一绝缘材料层上，所述底电极的垂直部分位于所述第二绝缘材料层的侧壁上。
18.如权利要求17所述的半导体器件，还包括：
所述第一绝缘材料层中的接触插塞，所述底电极的下部水平部分与所述接触插塞接触。
CN201110270585.5A 2011-09-14 2011-09-14 半导体器件及其制造方法 Active CN103000515B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110270585.5A CN103000515B (zh) 2011-09-14 2011-09-14 半导体器件及其制造方法
US13/324,885 US8466065B2 (en) 2011-09-14 2011-12-13 Semiconductor device and manufacturing method thereof
US13/895,185 US8829483B2 (en) 2011-09-14 2013-05-15 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110270585.5A CN103000515B (zh) 2011-09-14 2011-09-14 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN103000515A true CN103000515A (zh) 2013-03-27
CN103000515B CN103000515B (zh) 2015-07-08

Family

ID=47829006

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110270585.5A Active CN103000515B (zh) 2011-09-14 2011-09-14 半导体器件及其制造方法

Country Status (2)

Country Link
US (2) US8466065B2 (zh)
CN (1) CN103000515B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103497688A (zh) * 2013-09-30 2014-01-08 上海新安纳电子科技有限公司 一种相变材料化学机械抛光方法
CN103606624A (zh) * 2013-11-15 2014-02-26 上海新储集成电路有限公司 一种具有异质侧壁结构加热电极的相变存储器及其制备方法
CN108735897A (zh) * 2017-04-18 2018-11-02 意法半导体(克洛尔2)公司 相变存储器

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8962384B2 (en) 2012-01-20 2015-02-24 Micron Technology, Inc. Memory cells having heaters with angled sidewalls
US8956974B2 (en) * 2012-06-29 2015-02-17 Micron Technology, Inc. Devices, systems, and methods related to planarizing semiconductor devices after forming openings
US10062845B1 (en) * 2016-05-13 2018-08-28 Crossbar, Inc. Flatness of memory cell surfaces
US10522754B2 (en) 2016-06-15 2019-12-31 Crossbar, Inc. Liner layer for dielectric block layer
US10749110B1 (en) 2016-07-15 2020-08-18 Crossbar, Inc. Memory stack liner comprising dielectric block layer material
CN110277389B (zh) * 2018-03-14 2021-10-08 联华电子股份有限公司 具有导电线的半导体结构以及停止层的制作方法
US11177436B2 (en) * 2019-04-25 2021-11-16 International Business Machines Corporation Resistive memory with embedded metal oxide fin for gradual switching
CN111146339B (zh) * 2019-12-19 2023-01-31 上海集成电路研发中心有限公司 一种相变存储器单元及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010042734A1 (en) * 1996-09-20 2001-11-22 Beilin Solomon I. Methods of planarizing structures on wafers and substrates by polishing
US20080064200A1 (en) * 2002-12-13 2008-03-13 Johnson Brian G Method to manufacture a phase change memory
US20080220560A1 (en) * 1997-10-01 2008-09-11 Patrick Klersy Programmable resistance memory element and method for making same
US20080315174A1 (en) * 2007-06-20 2008-12-25 Samsung Electronics Co., Ltd. Variable resistance non-volatile memory cells and methods of fabricating same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150260A (en) * 1998-07-06 2000-11-21 Chartered Semiconductor Manufacturing Ltd. Sacrificial stop layer and endpoint for metal CMP
DE102008032067A1 (de) * 2007-07-12 2009-01-15 Samsung Electronics Co., Ltd., Suwon Verfahren zum Bilden von Phasenänderungsspeichern mit unteren Elektroden
KR20110135285A (ko) * 2010-06-10 2011-12-16 삼성전자주식회사 상변화 메모리 소자의 제조방법
US8580687B2 (en) * 2010-09-30 2013-11-12 Infineon Technologies Ag Semiconductor structure and method for making same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010042734A1 (en) * 1996-09-20 2001-11-22 Beilin Solomon I. Methods of planarizing structures on wafers and substrates by polishing
US20080220560A1 (en) * 1997-10-01 2008-09-11 Patrick Klersy Programmable resistance memory element and method for making same
US20080064200A1 (en) * 2002-12-13 2008-03-13 Johnson Brian G Method to manufacture a phase change memory
US20080315174A1 (en) * 2007-06-20 2008-12-25 Samsung Electronics Co., Ltd. Variable resistance non-volatile memory cells and methods of fabricating same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103497688A (zh) * 2013-09-30 2014-01-08 上海新安纳电子科技有限公司 一种相变材料化学机械抛光方法
CN103497688B (zh) * 2013-09-30 2015-03-11 上海新安纳电子科技有限公司 一种相变材料化学机械抛光方法
CN103606624A (zh) * 2013-11-15 2014-02-26 上海新储集成电路有限公司 一种具有异质侧壁结构加热电极的相变存储器及其制备方法
CN103606624B (zh) * 2013-11-15 2017-12-05 上海新储集成电路有限公司 一种具有异质侧壁结构加热电极的相变存储器及其制备方法
CN108735897A (zh) * 2017-04-18 2018-11-02 意法半导体(克洛尔2)公司 相变存储器

Also Published As

Publication number Publication date
US20130248811A1 (en) 2013-09-26
US20130062586A1 (en) 2013-03-14
CN103000515B (zh) 2015-07-08
US8829483B2 (en) 2014-09-09
US8466065B2 (en) 2013-06-18

Similar Documents

Publication Publication Date Title
CN103000515B (zh) 半导体器件及其制造方法
TWI521757B (zh) 具有自對準垂直加熱器及低電阻率介面之相變化記憶體單元
US20070040159A1 (en) Manufacturing method and structure for improving the characteristics of phase change memory
CN108831887A (zh) 三维存储器的制备方法及半导体结构的制备方法
CN105118917B (zh) 相变化存储器单元的形成方法
CN103682094A (zh) 一种相变存储器结构及其制备方法
CN103746073A (zh) 相变随机存取存储器的菱形式四电阻器单元
CN102122700B (zh) 一种双轨相变存储器及其制备方法
CN108807667B (zh) 一种三维堆叠存储器及其制备方法
CN109065547A (zh) 三维存储器的制作方法
CN102881823A (zh) 相变随机存取存储器件及其制造方法
CN102664236B (zh) 低功耗相变存储器用环形电极结构及制备方法
CN103187523B (zh) 半导体器件及其制造方法
CN104282833A (zh) 阻变存储器件及其制造方法
CN103219462B (zh) 环形垂直结构相变存储器的制备方法
CN101916822A (zh) 一种相变储存器单元器件及其制备方法
CN105405972B (zh) 保留空气层的三维阻变存储器的制备方法
CN101651097B (zh) 非挥发性存储单元及其制造方法
US8748958B1 (en) Phase-change random access memory device and method of manufacturing the same
CN102637823B (zh) 低功耗相变存储器用限制型电极结构及制备方法
CN209016057U (zh) 三维存储器
CN103560205B (zh) 相变存储结构及制作方法
CN103258953B (zh) 阻变存储器中下电极层的形成方法
CN103943775B (zh) 电阻式存储元件
CN103325940B (zh) 相变存储单元及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant