TWI521757B - 具有自對準垂直加熱器及低電阻率介面之相變化記憶體單元 - Google Patents

具有自對準垂直加熱器及低電阻率介面之相變化記憶體單元 Download PDF

Info

Publication number
TWI521757B
TWI521757B TW099121092A TW99121092A TWI521757B TW I521757 B TWI521757 B TW I521757B TW 099121092 A TW099121092 A TW 099121092A TW 99121092 A TW99121092 A TW 99121092A TW I521757 B TWI521757 B TW I521757B
Authority
TW
Taiwan
Prior art keywords
phase change
layer
change memory
dielectric layer
heater element
Prior art date
Application number
TW099121092A
Other languages
English (en)
Other versions
TW201114081A (en
Inventor
芭芭拉 山卓里奇
法蘭斯科 彼皮亞
Original Assignee
美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美光科技公司 filed Critical 美光科技公司
Publication of TW201114081A publication Critical patent/TW201114081A/zh
Application granted granted Critical
Publication of TWI521757B publication Critical patent/TWI521757B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/32—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the bipolar type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/008—Write by generating heat in the surroundings of the memory material, e.g. thermowrite

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Description

具有自對準垂直加熱器及低電阻率介面之相變化記憶體單元
本發明之實施例係關於一種用於製造具有完全自對準垂直加熱器元件之一相變化記憶體單元之製程。
藉由連接於位元線與字線交叉點且其各者包括一記憶體元件及一選擇元件之若干記憶體單元形成相變化記憶體。一記憶體元件包括由一相變化材料(亦即，一種可跨完全非晶狀態與完全結晶狀態之間的整個範圍而在大體上非晶狀態與大體上結晶狀態之間電切換之材料)製成之一相變化區域。
適用於記憶體元件之相變化區域之典型材料包含各種硫族化物元素。該相變化材料之狀態係非揮發性、缺少經延長期之超溫應用(諸如超過150℃之該等者)。當將該記憶體設定在表示一電阻值之一結晶狀態、半結晶狀態、非晶狀態或半非晶狀態時，即使移除電力，仍可保留該值直至重新程式化。
可根據不同技術形成選擇元件。例如，可藉由二極體、金氧半導體(MOS)電晶體或雙極電晶體來實施該等選擇元件。為將熱提供至硫族化物元素，加熱器元件係結合該等選擇元件一起供應。
本發明之實施例係關於具有完全自對準垂直加熱器元件之一相變化記憶體單元及用於製造該相變化記憶體單元之製程。
參考圖式描述本文中描述的各種實施例。然而，可在無此等特定細節之一或多者的情況下或結合其他已知的方法及組態實踐特定實施例。貫穿本說明書引用之「一項實施例」或「一實施例」意味結合該實施例描述之一特定特徵部、組態、組合物或特性係包含於本發明之至少一項實施例中。因此，在貫穿本說明書之各處出現的片語「在一項實施例中」或「一實施例」不必指本發明之相同實施例。此外，可在一或多個實施例中依任何合適的方式組合該等特定特徵部、組態、組合物或特性。
本發明之實施例揭示一種相變化記憶體單元，其包含直接沈積於一低電阻介面層(其係直接沈積於一選擇元件之一矽化物接觸區域上)上之一自對準垂直加熱器元件。一相變化材料係直接沈積於該垂直加熱器元件上。該低電阻介面層減小該選擇元件之矽化物接觸區域與該加熱器元件之間之介面的電阻率，藉此降低電壓要求並改良讀取及寫入該相變化材料之能力。如本文中所使用，術語低電阻率意味具有低於用以形成該加熱器元件之該材料的電阻率之一電阻率。
在一實施例中，選擇元件係一垂直pnp雙極接面電晶體(BJT)，且該垂直加熱器元件係L形、具有沿著字線方向延伸之一彎曲垂直壁及與該彎曲垂直壁正交之一水平基底。自對準製程允許該彎曲垂直壁與該相變化記憶體單元之字線方向之經控制對準以及該相變化材料與加熱器元件之間之經控制對準。該彎曲垂直壁及該水平基底可具有相同厚度。
藉由下列操作形成L形垂直加熱器元件：執行一各向異性蝕刻操作以在一介電層中形成一溝渠，後續接著藉由一等向蝕刻操作以在該溝渠側壁中產生一負輪廓。在該經各向異性蝕刻溝渠中利用一單向沈積技術沈積一低電阻率介面層，使得該低電阻率介面層不沈積於該負輪廓上。在一實施例中，所沈積的低電阻率介面層包含一上漸縮鳥喙狀延伸部，其中該低電阻率介面層係沈積於該經各向異性蝕刻之溝渠側壁。接著，一保形導電層係沈積於該結構(其經後續處理以形成具有一彎曲垂直壁及一水平基底之該L形垂直加熱器元件)之上。
在一項實施例中，一pnp BJT陣列包含具有FxF(F為微影節點)之一寬度及深度之射極柱。例如，利用193奈米浸潤式微影術，該等射極柱之寬度及深度係約50奈米。在此實施例中，L形垂直加熱器元件可具有介於5奈米至10奈米之間之一厚度及介於50奈米至150奈米之間之一高度。在一實施例中，彎曲垂直壁部分具有至少5:1高度：寬度之一縱橫比，該寬度係在中點量測。
圖1係根據一實施例之一pnp-BJT陣列100之一等角視圖。如圖1中所示，該陣列包含由一行基極接觸件柱18共用之四行射極柱16。藉由一行較寬基極接觸件18分離每一射極行集16。在圖解中，填充所有區域用於該等柱之間之隔離之介電質係透明的。使用一p型摻雜物摻雜一半導體基板以在一較淺基極摻雜物(其形成包含上部分14a及下部分14b之一n型字線14)下形成P型集極(共有)12。
射極柱16之每一列係藉由淺溝渠隔離22而與x方向上之一鄰近列分離。同樣地，射極柱16之每一行係藉由淺溝渠隔離20而與y方向上之鄰近射極柱16分離。該等淺溝渠隔離22可比該等淺溝渠隔離20更淺。較深淺溝渠隔離20可一直延伸至該p型集極12中而淺溝渠隔離22僅可延伸至該n型字線14中。因此，該n型字線14係由一下部分14b(其係在該等淺溝渠隔離22之下)及一上部分14a(其係在淺溝渠隔離20之底部之上)組成。
基極接觸件18係n+基極接觸件，射極16為p型，且字線為n型。矽化物接觸區域26係形成於p+射極區域17及n+基極區域19之頂部。BJT電晶體係使用射極16、基極接觸件18、字線14及集極12形成。該字線14為x方向上之每一列所共有。該集極12為所有電晶體所共有。在特定實施例中，該等電晶體之極性可反轉。此外，基極接觸件18之間之射極16的行數可多於或少於四個。
在一實施例中，每一射極柱16具有FxF之一寬度及深度，F係微影節點。在x方向上，藉由具有F之一寬度之淺溝渠隔離22分離射極16，且在y方向上，藉由具有F之一寬度之淺溝渠隔離20分離射極16。藉由實例，可利用193奈米浸潤式微影術製造pnp-BJT陣列，其中射極柱之寬度及深度係約50奈米，沿著x方向之該等射極柱高度係約100奈米，且沿著y方向之該等射極柱高度係約250奈米。儘管可使用其他金屬矽化物，矽化物26可包括矽化鈷。若該pnp-BJT陣列之尺寸為更大，則矽化鈦可為較佳。若該pnp-BJT陣列之尺寸為更小，則矽化鎳可為較佳。但實施例係不限於藉由微影節點F決定之此等尺寸。
圖2係佈置於一pnp-BJT陣列之x方向上之一射極柱列上之L形加熱器元件之一等角視圖。該L形加熱器元件50具有一彎曲垂直壁52(其之寬度沿著字線方向延伸)及與該字線方向正交之一水平基底54。該水平基底54係與一低電阻率介面層44(其係與該射極柱16上之矽化物接觸區域26直接接觸)直接接觸。一相變化材料60(諸如硫族化物)係與該L形加熱器元件50之彎曲垂直壁52直接接觸。一金屬蓋帽62係形成於相變化材料60上。如圖2中所示，且如在下列圖式中將變得更清楚般，該相變化材料60及L形加熱器元件50係與相變化記憶體單元之位元線方向自對準。
圖3係沿著形成於毯覆式沈積於圖1之該pnp-BJT陣列上之一介電層中之溝渠之x方向(平行於字線方向)及y方向(平行於位元線方向)之一橫截面圖解。在一實施例中，介電層30及31係毯覆式沈積於該pnp-BJT陣列之上，經圖案化及各向異性蝕刻以形成溝渠32。接著，溝渠32經等向蝕刻以在介電層30中形成具有負輪廓之側壁34。
可利用習知氣相沈積技術(諸如化學氣相沈積(CVD))沈積介電層30及31至大於加熱器元件之最終高度之一厚度，因為在一後續平坦化操作中將移除某些厚度。在一實施例中，為在化學機械拋光(CMP)期間針對終點決定而提供差異蝕刻選擇性及折射率，介電層30及31係由兩種不同材料形成。在一實施例中，儘管可使用其他材料及厚度，介電層30係厚度介於50奈米與200奈米之間之一氮化物(諸如氮化矽)，且介電層31係厚度介於20奈米與100奈米之間之氧化物(諸如，二氧化矽)。
可利用習知微影技術及各向異性蝕刻形成溝渠32。後續接著一等向蝕刻操作。在一實施例中，使用利用包含氟化蝕刻劑(例如HF)與緩衝劑(例如NH4F)或溶劑之已知化學物之一濕緩衝氧化物蝕刻。在一實施例中，等向蝕刻劑具有對介電層30及介電層31之至少5:1或10:1之一蝕刻選擇性。
圖3中之放大視圖繪示在等向蝕刻操作之後之側壁34之一經放大之視圖。如所示，介電層30中之側壁34具有自至少中點部分之一負輪廓且以上導致介電層30具有一沙漏形狀。歸因於對介電層30及31之不同蝕刻選擇性，介電層31之邊緣懸掛於各自側壁34之上，表示為圖3中之懸垂體。在一實施例中，儘管實施例不必要求形成一唇狀部，整個側壁表面34經蝕刻使得一唇狀部係形成於介電層31之底面之下(其中已經完全蝕刻掉層30)。在一實施例中，該唇狀部係介於0奈米與20奈米之間且該懸垂體為至少5奈米。
如上所述，本發明之實施例描述包含介電層30及31之兩層介電系統，使得可利用不同蝕刻選擇性以在層30中產生一懸垂體及/或唇狀部，而介電層31保持介電層30之頂面之實體品質，藉此產生一負輪廓。應了解存在額外的實施例，其中僅利用一單一介電層30以產生該負輪廓，或利用兩個以上介電層。
在一實施例中，為促進加熱器元件50之彎曲垂直壁52直接放置在射極柱16(及圖式中未展示之基極柱18)之中心垂直軸上，溝渠32經形成具有近似直接在該射極柱16之中心垂直軸上之彎曲側壁34。在此實施例中，接著利用193奈米浸潤式微影術，溝渠32具有2F或約100奈米之一寬度。但應了解，根據本發明之實施例之自對準製程不要求此種對準。如下列圖式中將變得更顯而易見般，為適合在射極柱16之下方矽化物26上放置加熱器元件50之彎曲垂直壁組件52，溝渠32之寬度可為更寬或更窄。一較寬溝渠32將導致具有一較長水平基底組件54及低電阻率介面層44之一加熱器元件50，而一較窄溝渠32導致具有一較短或不存在水平基底組件54及低電阻率介面層44之一加熱器元件50。
如圖4中所繪示，接著，將一低電阻率介面層44沈積於圖3之該pnp-BJT陣列上。低電阻率介面層44提供介於選擇裝置之矽化物接觸區域26與後續形成的加熱元件50之間之一低電阻介面。在一實施例中，低電阻率介面層44係一金屬層。合適的金屬包含(但不限於)鈷、鈦、鉭及鎢。在一實施例中，低電阻率介電層44可為一單一層，且替代性地可包含多層。該低電阻率介面層44僅需厚至足以在該矽化物接觸區域26與後續形成的加熱器元件50之間提供一導電介面，且無需為此項技術中已知之一功能互連件或導通體之大小。在一實施例中，沈積於該矽化物接觸區域26之一近似水平面上之低電阻率介面層44之厚度係約5奈米至10奈米。
利用一單向沈積技術(其不沈積於負輪廓之上)沈積低電阻率介電層44。例如，藉由一物理氣相沈積(PVD)技術(諸如濺鍍)沈積低電阻率介面層。如圖4中所示，低電阻率介面層44經以一均勻厚度沈積於水平面上。低電阻率介面層44亦係沈積於彎曲側壁34之曝露基底區域上且可在最上部分形成一漸縮鳥喙狀延伸部。該漸縮鳥喙狀延伸部至多可垂直上升至介電層30之總高度之中點。單向沈積技術(諸如PVD)不沈積於負輪廓之上，且因此該漸縮鳥喙狀延伸部不上升超過介電層30之總高度之中點。因此，一PVD沈積技術係尤其適用於僅在側壁34之底部或曝露基底區域處沈積低電阻率介面層44，因為即使在側壁34上存在少量的低電阻率介面層44，仍可顯著減小後續形成的加熱器元件50之電阻。
如圖5中所繪示，接著，將一保形導電層36(其將經後續處理以形成加熱元件50)沈積於該pnp-BJT陣列上。取決於所要的電氣性質，各種導電材料係可用的。在一實施例中，該導電材料可為一金屬氮化物(例如，WN、TiN)或一金屬氮化物複合物(例如，WCN、TiAlN、TiSiN)。可利用各種保形沈積技術，諸如化學氣相沈積(CVD)。該導電層36之厚度亦係取決於所要的電氣性質。在一實施例中，一金屬氮化物或金屬氮化物複合物保形導電層在低電阻率介面層44之頂部上及該等溝渠32中之厚度係介於3奈米與15奈米之間。該保形導電層不完全填充溝渠32。藉由該保形導電層36之厚度以及該溝渠32之放置及寬度兩者來決定加熱器元件50之彎曲垂直壁組件52之放置。因此，形成於該溝渠32中之導電層36之該彎曲垂直部分將變成加熱器元件50之該彎曲垂直壁組件52。在一實施例中，該彎曲垂直壁組件52(亦即，導電層36之彎曲垂直部分)係直接在一下方射極柱16之中心垂直軸之上。在此實施例中，水平基底組件54可具有約該下方射極柱16之寬度之一半之一長度。
如圖6中所繪示，接著，將一保形介電層38沈積於該保形導電層36之上。在一實施例中，介電層38及介電層30係由相同的材料形成以在一後續蝕刻及/或平坦化操作期間提供均勻移除。例如，為了在氧化條件下之一後續平坦化操作或沈積操作期間防止導電層36氧化，介電層38及介電層30係由氮化物(諸如氮化矽)形成。但實施例亦預見介電層30及38係不必由一氮化物形成及/或不是由相同材料形成。當形成於該溝渠32中之導電層36之該彎曲垂直部分係直接在一下方射極柱之中心垂直軸上時，保形介電層38之厚度可為約一下方射極柱16寬度之一半(或同樣約1/2 F)。
接著，保形介電層38、保形導電層36及低電阻率介面層44經各向異性回蝕以提供圖7中之結構。如所示，自介電層31之頂面及填充溝渠20之該介電材料21之頂面完全移除保形介電層38、保形導電層36及低電阻率介面層44以形成間隔件42及加熱器元件50。在一實施例中，在各向異性蝕刻操作期間，大體上未蝕刻之該等間隔件42(亦即，介電層38之垂直部分)之厚度及間隔件42之邊緣大體上保持與該等下方射極柱16及基極柱18之側壁垂直對準。藉由大體上未蝕刻，吾人意欲介電層38之該垂直部分之該厚度係約1/2 F。但如圖7之放大部分中所示，實際上，介電層38(間隔件42)之頂部可為略微圓形。
如圖8中所示，接著，將一介電層56毯覆式沈積於該pnp-BJT陣列上及溝渠32中且對其進行平坦化。介電層56可為數百奈米厚以填充該等溝渠32。在一實施例中，介電層56係氧化物，諸如氧化矽。在一實施例中，使用化學機械拋光(CMP)執行平坦化。如所示，在此操作中，可降低該等加熱器元件50及周圍介電材料30、42、56之高度。亦移除介電層31。在一實施例中，該等加熱器元件50之經平坦化高度係介於50奈米與150奈米之間。在一實施例中，介電層56可包括多個介電層。
如圖8中所示，鄰近L形加熱器元件50形成本發明之實施例專有的重複書擋組態。如所示，一第一L形加熱器元件50可面向一第一方向，具有在該第一L形加熱器元件之水平部分上之一間隔件42。鄰近該第一L形加熱器元件之一第二L形加熱器元件係面向與該第一方向相反之一第二方向，具有在該第二L形加熱器元件之水平部分上之一間隔件42。如本文中所使用，藉由水平基底54及對應的彎曲垂直壁52與該水平基底平面中之與該對應彎曲垂直壁52正交之方向的關係來決定該L形加熱器元件所面向的方向。其中該等第一及第二L形加熱器元件50之該等彎曲垂直壁52係在一經圖案化之介電層30之相對側，且該等第一及第二水平基底54係面向相反方向，該等第一及第二L形加熱器元件50擋住介於該等第一及第二彎曲垂直壁52之間之該經圖案化介電層30。應了解，雖然圖8中繪示的實施例展示該等彎曲垂直壁52係直接在該等下方射極柱16之中心垂直軸上，間隔件42之厚度為約1/2 F，且該等間隔件42係與該等下方射極柱16之側壁對準，但根據本發明之實施例之自對準製程不要求此種對準。
如圖9中所示，接著，將一相變化層60(諸如硫族化物)及金屬蓋帽層62毯覆式沈積於該pnp-BJT陣列上。在一實施例中，該相變化層60係直接沈積於該加熱器元件50上，藉此避免可在其他組態(其中，一相變化材料係沈積於一經圖案化溝渠中)中找到之對準容限問題。將取決於特定裝置要求及所需相來選擇該相變化材料。在一實施例中，一硫族化物層60係GST(Ge2Sb2Te5)，且該對應蓋帽層62係TiN。例如，可藉由PVD濺鍍沈積一GST硫族化物層60且可使用相同的沈積技術沈積蓋帽層62。為了降低整體電阻，可將一額外金屬層沈積於蓋帽層62之頂部上。如圖10中所繪示，接著，該金屬蓋帽層62、相變化層60及介電層30經蝕刻成為平行於y方向延伸且與若干射極柱列16對準，且落於溝渠22之介電材料23及基極柱18之矽化物26之頂面上之線(或溝渠)。雖然圖10中未明確展示，但自該圖解可清楚在圖10中亦蝕刻形成該等加熱器元件50之導電層36、低電阻率介面層44、介電層54及間隔件42。因此，圖10中繪示的蝕刻操作針對位元線方向上之每一記憶體單元自對準該加熱器元件50及相變化材料60，且在字線方向上分離鄰近加熱器元件50及相變化材料60。
如圖11中所示，接著增加一最終後段(BEOL)製程以形成平行於y方向之金屬位元線70、平行於x方向之金屬字線72及所有所需的介電層及金屬化層。例如，插塞74可將金屬位元線70連接至蓋帽層62，且插塞76可將金屬字線72連接至基極接觸件18之矽化物26。
參考圖12，其描述根據本發明之一實施例之一系統1200之一部分。系統1200可用於無線裝置(舉例而言，諸如一個人數位助理(PDA)、具有無線能力之一膝上型電腦或可攜式電腦、一手持網頁顯示板、一無線電話、一傳呼機、一即時傳訊裝置、一數位音樂播放器、一數位相機或可經調適以無線傳送及/或接收資訊之其他裝置)。系統1200可用於以下系統之任一者：無線區域網路(WLAN)系統、一無線個人區域網路(WPAN)系統、一蜂巢式網路，但本發明之範疇不限於此方面。
系統1200可包含一控制器1210、一輸入/輸出(I/O)裝置1220(例如，一小鍵盤、顯示器)、靜態隨機存取記憶體(SRAM)1260、一記憶體1230及經由一匯流排1250耦合至每一其他者之一無線介面1240。一電池1280可用於某些實施例中。應注意，本發明之範疇不限於具有此等組件之任一者或具有所有此等組件之實施例。
控制器1210可包括(例如)一或多個微處理器、數位信號處理器、微控制器或類似物。記憶體1230可用以儲存傳送至系統1200或藉由系統1200傳送之訊息。記憶體1230亦可視情況地用以儲存在系統1200之操作期間藉由控制器1210執行之指令，且可用以儲存使用者資料。可藉由一或多種不同類型的記憶體提供記憶體1230。例如，記憶體1230可包括任何類型的隨機存取記憶體、一揮發性記憶體、一非揮發性記憶體(諸如一快閃記憶體及/或本文中論述之一記憶體)。
一使用者可將I/O裝置1220用以產生一訊息。系統1200可使用無線介面1240來傳送及接收往返於具有一射頻(RF)信號之一無線通信網路之訊息。無線介面1240之實例可包含一天線或一無線收發器，但本發明之範疇不限於此方面。
在上述說明書中，已描述本發明之各種實施例。然而，顯而易見的是，在不偏離如隨附申請專利範圍中闡述般之本發明之更廣精神及範疇之情況下，可對本發明實行各種修改及變化。所提議的記憶體單元架構可結合放置於加熱器元件之下或硫族化物層之頂部上之若干其他類型的選擇元件(諸如矽二極體、MOSFET選擇器、OTS材料、以ZnO為主的二極體、二進制氧化物二極體)一起使用。取決於所選擇的選擇器類型，多堆疊陣列亦係可行的。因此，本說明書及圖式係視為繪示性而非限制性。吾人意欲隨附申請專利範圍涵蓋如落入本發明之真實精神及範疇內之所有的此等修改及變更。
12．．．集極
14．．．字線
14a．．．字線上部分
14b．．．字線下部分
16．．．射極
17．．．p+射極區域
18．．．基極接觸件
19．．．n+基極區域
20．．．淺溝渠隔離
21．．．填充溝渠之介電材料
22．．．淺溝渠隔離
23．．．介電材料
26．．．矽化物接觸區域
30．．．介電層
31．．．介電層
32．．．溝渠
34．．．介電層之側壁
36．．．保形導電層
38．．．保形介電層
42．．．間隔件
44．．．低電阻率介面層
50．．．加熱器元件
52．．．彎曲垂直壁
54．．．水平基底
56．．．介電層
60．．．相變化材料
62．．．金屬蓋帽
70．．．金屬位元線
72．．．金屬字線
74．．．插塞
76．．．插塞
100．．．pnp雙極接面電晶體(pnp-BJT)陣列
1200．．．系統
1210．．．控制器
1220．．．輸入/輸出裝置
1230．．．記憶體
1240．．．無線介面
1250．．．匯流排
1260．．．靜態隨機存取記憶體
1280．．．電池
圖1係根據一實施例之一pnp-BJT陣列之一等角視圖；
圖2係佈置於圖1之該pnp-BJT陣列之x方向上之一射極柱列上之垂直加熱器元件之一等角視圖；
圖3係沿著在毯覆式沈積於圖1之該pnp-BJT陣列上之一介電層中蝕刻之溝渠之x方向(平行於字線方向)及y方向(平行於位元線方向)之一橫截面圖解；
圖4係沈積於圖3之該pnp-BJT陣列上之一低電阻率介面層之一橫截面圖解；
圖5係沈積於圖4之該pnp-BJT陣列上之一保形導電層之一橫截面圖解；
圖6係沈積於圖5之該保形導電層上之一保形介電層之一橫截面圖解；
圖7係經各向異性回蝕之圖6之該保形介電層、保形導電層及低電阻率介面層之一橫截面圖解；
圖8係沈積於圖7之該pnp-BJT陣列上及溝渠中且經平坦化之一介電層之一橫截面圖解；
圖9係沈積於圖8中之該結構上之一相變化層及金屬蓋帽層之一橫截面圖解；
圖10係在y方向上之各向異性蝕刻線之一圖解；
圖11係根據一實施例之後段(BEOL)金屬化之一圖解；及
圖12係根據一實施例之一系統之一圖解。
12．．．集極
14．．．字線
16．．．射極
18．．．基極接觸件
26．．．矽化物接觸區域
44．．．低電阻率介面層
50．．．加熱器元件
52．．．彎曲垂直壁
54．．．水平基底
60．．．相變化材料
62．．．金屬蓋帽

Claims (17)

  1. 一種相變化記憶體單元，其包括：一選擇裝置；一接觸區域，其係在該選擇裝置上；一介面層，其與該接觸區域直接接觸；一L形垂直加熱器元件，其與該介面層直接接觸，其中該L形垂直加熱器元件包含一彎曲垂直壁及一水平基底，其中該L形垂直加熱器元件之該垂直壁及該水平基底分別具有彼此垂直延伸之一高度及一長度，且其中該L形垂直加熱器元件之該垂直壁具有沿垂直於該水平基底之該長度之一方向延伸且沿著一字線方向延伸之一寬度；及一相變化材料，其與該垂直加熱器元件直接接觸。
  2. 如請求項1之相變化記憶體，其中該接觸區域係矽化物，且該選擇裝置係一pnp雙極接面電晶體(pnp-BJT)。
  3. 如請求項1之相變化記憶體，其中該相變化材料包括一硫族化物。
  4. 如請求項1之相變化記憶體，其中該垂直加熱器元件包括一金屬氮化物。
  5. 如請求項1之相變化記憶體，其中該介面層係一金屬層。
  6. 如請求項5之相變化記憶體，其中該金屬層包括選自由鈷、鈦、鉭及鎢組成之群組之一金屬。
  7. 如請求項5之相變化記憶體，其中該金屬層具有約5奈米 至10奈米之一厚度。
  8. 如請求項1之相變化記憶體，其中該介面層之一最上部分包括一漸縮鳥喙狀延伸部。
  9. 如請求項1之相變化記憶體，其進一步包括佈置於該水平基底上之一間隔件。
  10. 一種相變化記憶體陣列，其包括：複數個選擇裝置；一矽化物接觸區域，其係在該複數個選擇裝置之各者上；一介面材料，其形成於該等矽化物接觸區域之各者上且與該等矽化物接觸區域之各者直接接觸；複數個L形加熱器元件，其沿著該相變化記憶體陣列之一字線方向延伸且與該複數個介面材料直接接觸，其中每一L形垂直加熱器元件包括一彎曲垂直壁及一水平基底，該L形垂直加熱器元件之該垂直壁及該水平基底分別具有彼此垂直延伸之一高度及一長度，該垂直壁具有沿垂直於該水平基底之該長度之一方向延伸且沿著該相變化記憶體陣列之該字線方向延伸之一寬度，且每一L形垂直加熱器元件與該介面材料直接接觸；及一相變化材料，其與該複數個L形加熱器元件直接接觸；其中該複數個L形加熱器元件係與沿著該相變化記憶體陣列之一位元線方向延伸之該相變化材料自對準。
  11. 如請求項10之相變化記憶體陣列，其中該介面材料之一 最上部分包括一漸縮鳥喙狀延伸部。
  12. 一種形成一相變化記憶體單元之方法，其包括：在一選擇裝置之一接觸區域上沈積一第一介電層；在該第一介電層中形成一溝渠以曝露在該溝渠之一底部之該接觸區域；蝕刻該第一介電層以形成具有一負輪廓之溝渠側壁；在該溝渠中沈積一介面層；在該介面層上及該溝渠中沈積一保形導電層；處理該導電層以形成與該介面層直接接觸之一L形垂直加熱器元件，其中該L形垂直加熱器元件包含一彎曲垂直壁及一水平基底，其中該L形垂直加熱器元件之該垂直壁及該水平基底分別具有彼此垂直延伸之一高度及一長度，且其中該L形垂直加熱器元件之該垂直壁具有沿垂直於該水平基底之該長度之一方向延伸且沿著一字線方向延伸之一寬度；在該導電層上及該溝渠中沈積一第二保形介電層，其中該導電層及該第二保形介電層不完全填充該溝渠；及各向異性回蝕該介面層、導電層及該第二介電層；及沈積與該導電層之一頂面直接接觸之一相變化材料。
  13. 如請求項12之方法，其中在該第一介電層中形成一溝渠以曝露在該溝渠之一底部之該接觸區域包括：在該第一介電層上沈積一第三介電層；及蝕刻該第一介電層及該第二介電層以在該第一介電層中形成該溝渠。
  14. 如請求項12之方法，其進一步包括在該相變化材料上沈積一金屬蓋帽。
  15. 如請求項12之方法，其中該接觸區域係一矽化物，且該選擇裝置係一pnp雙極接面電晶體(pnp-BJT)。
  16. 如請求項12之方法，其中介面層係一金屬層。
  17. 如請求項16之方法，其中該金屬層之一最上部分包括漸縮鳥喙狀延伸部。
TW099121092A 2009-07-01 2010-06-28 具有自對準垂直加熱器及低電阻率介面之相變化記憶體單元 TWI521757B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/496,503 US9246093B2 (en) 2009-07-01 2009-07-01 Phase change memory cell with self-aligned vertical heater and low resistivity interface

Publications (2)

Publication Number Publication Date
TW201114081A TW201114081A (en) 2011-04-16
TWI521757B true TWI521757B (zh) 2016-02-11

Family

ID=43412134

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099121092A TWI521757B (zh) 2009-07-01 2010-06-28 具有自對準垂直加熱器及低電阻率介面之相變化記憶體單元

Country Status (6)

Country Link
US (2) US9246093B2 (zh)
JP (1) JP5631645B2 (zh)
KR (1) KR101619069B1 (zh)
CN (1) CN101944568A (zh)
DE (1) DE102010023957A1 (zh)
TW (1) TWI521757B (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100308296A1 (en) * 2009-06-09 2010-12-09 Agostino Pirovano Phase change memory cell with self-aligned vertical heater
US9246093B2 (en) 2009-07-01 2016-01-26 Micron Technology, Inc. Phase change memory cell with self-aligned vertical heater and low resistivity interface
US8243506B2 (en) * 2010-08-26 2012-08-14 Micron Technology, Inc. Phase change memory structures and methods
KR20120080951A (ko) 2011-01-10 2012-07-18 삼성전기주식회사 스위치드 릴럭턴스 모터
US8486743B2 (en) 2011-03-23 2013-07-16 Micron Technology, Inc. Methods of forming memory cells
US9673102B2 (en) * 2011-04-01 2017-06-06 Micron Technology, Inc. Methods of forming vertical field-effect transistor with self-aligned contacts for memory devices with planar periphery/array and intermediate structures formed thereby
CN102800696B (zh) * 2011-05-24 2014-12-10 华邦电子股份有限公司 半导体元件及其制造方法
KR20120135628A (ko) 2011-06-07 2012-12-17 삼성전자주식회사 반도체 장치 및 그 제조 방법
US8421127B2 (en) 2011-07-15 2013-04-16 Windbond Electronics Corp. Semiconductor device and method for fabricating the same
US8994489B2 (en) 2011-10-19 2015-03-31 Micron Technology, Inc. Fuses, and methods of forming and using fuses
US8723155B2 (en) 2011-11-17 2014-05-13 Micron Technology, Inc. Memory cells and integrated devices
US9252188B2 (en) 2011-11-17 2016-02-02 Micron Technology, Inc. Methods of forming memory cells
US8546231B2 (en) 2011-11-17 2013-10-01 Micron Technology, Inc. Memory arrays and methods of forming memory cells
US8592250B2 (en) 2012-02-01 2013-11-26 International Business Machines Corporation Self-aligned process to fabricate a memory cell array with a surrounding-gate access transistor
US8692373B2 (en) 2012-02-21 2014-04-08 Micron Technology, Inc. Methods of forming a metal silicide region on at least one silicon structure
KR101908062B1 (ko) 2012-03-29 2018-10-15 삼성전자주식회사 상변화 메모리 장치 및 이의 제조 방법
US9136467B2 (en) 2012-04-30 2015-09-15 Micron Technology, Inc. Phase change memory cells and methods of forming phase change memory cells
US8765555B2 (en) 2012-04-30 2014-07-01 Micron Technology, Inc. Phase change memory cells and methods of forming phase change memory cells
US8971104B2 (en) * 2012-06-22 2015-03-03 Micron Technology, Inc. Memory programming to reduce thermal disturb
KR101684916B1 (ko) 2012-11-02 2016-12-09 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9553262B2 (en) * 2013-02-07 2017-01-24 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of memory cells
US9112150B2 (en) 2013-07-23 2015-08-18 Micron Technology, Inc. Methods of forming memory cells and arrays
WO2015075819A1 (ja) * 2013-11-22 2015-05-28 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置、及び半導体装置の製造方法
US9881971B2 (en) 2014-04-01 2018-01-30 Micron Technology, Inc. Memory arrays
US9362494B2 (en) 2014-06-02 2016-06-07 Micron Technology, Inc. Array of cross point memory cells and methods of forming an array of cross point memory cells
US9343506B2 (en) 2014-06-04 2016-05-17 Micron Technology, Inc. Memory arrays with polygonal memory cells having specific sidewall orientations
KR102192895B1 (ko) 2014-08-21 2020-12-21 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102475041B1 (ko) 2016-02-22 2022-12-07 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
KR20180066325A (ko) 2016-12-07 2018-06-19 삼성전자주식회사 가변 저항 메모리 소자
KR102307058B1 (ko) 2017-07-06 2021-10-01 삼성전자주식회사 분리 라인들 사이의 정보 저장 패턴을 포함하는 반도체 소자
US10147876B1 (en) * 2017-08-31 2018-12-04 Sandisk Technologies Llc Phase change memory electrode with multiple thermal interfaces
KR102593112B1 (ko) * 2017-10-23 2023-10-25 삼성전자주식회사 가변 저항 메모리 소자 및 이의 제조 방법
KR102476354B1 (ko) 2018-04-23 2022-12-09 삼성전자주식회사 반도체 소자의 제조 방법
US10388658B1 (en) 2018-04-27 2019-08-20 Micron Technology, Inc. Transistors, arrays of transistors, arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, and methods of forming an array of transistors
US10573808B1 (en) 2018-08-21 2020-02-25 International Business Machines Corporation Phase change memory with a dielectric bi-layer
US11659780B2 (en) 2019-03-05 2023-05-23 International Business Machines Corporation Phase change memory structure with efficient heating system
US10903422B2 (en) 2019-04-11 2021-01-26 International Business Machines Corporation Vertically oriented memory structure
US11121318B2 (en) 2020-01-29 2021-09-14 International Business Machines Corporation Tunable forming voltage for RRAM device
US11211556B1 (en) 2020-07-20 2021-12-28 International Business Machines Corporation Resistive element for PCM RPU by trench depth patterning
US11456415B2 (en) 2020-12-08 2022-09-27 International Business Machines Corporation Phase change memory cell with a wrap around and ring type of electrode contact and a projection liner
US11476418B2 (en) 2020-12-08 2022-10-18 International Business Machines Corporation Phase change memory cell with a projection liner
US20230029141A1 (en) * 2021-07-23 2023-01-26 Taiwan Semiconductor Manufacturing Company Embedded double side heating phase change random access memory (pcram) device and method of making same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6646297B2 (en) 2000-12-26 2003-11-11 Ovonyx, Inc. Lower electrode isolation in a double-wide trench
US20060138467A1 (en) * 2004-12-29 2006-06-29 Hsiang-Lan Lung Method of forming a small contact in phase-change memory and a memory cell produced by the method
EP1684352B1 (en) 2005-01-21 2008-09-17 STMicroelectronics S.r.l. Phase-change memory device and manufacturing process thereof
DE602005011111D1 (de) 2005-06-03 2009-01-02 St Microelectronics Srl Selbstjustiertes Verfahren zur Herstellung von Phasenwechselspeicherzellen
US7606056B2 (en) 2005-12-22 2009-10-20 Stmicroelectronics S.R.L. Process for manufacturing a phase change memory array in Cu-damascene technology and phase change memory array thereby manufactured
EP1845567A1 (en) 2006-04-11 2007-10-17 STMicroelectronics S.r.l. Phase-change memory device and manufacturing process thereof.
US7875513B2 (en) * 2006-04-26 2011-01-25 Fabio Pellizzer Self-aligned bipolar junction transistors
US20080012079A1 (en) * 2006-07-17 2008-01-17 Shoaib Zaidi Memory cell having active region sized for low reset current and method of fabricating such memory cells
KR100827661B1 (ko) * 2006-10-31 2008-05-07 삼성전자주식회사 이중의 하부 전극을 갖는 상변화 기억소자 및 그 제조방법
US7834341B2 (en) * 2007-02-05 2010-11-16 Marvell World Trade Ltd. Phase change material (PCM) memory devices with bipolar junction transistors and methods for making thereof
TWI419321B (zh) 2007-04-03 2013-12-11 Marvell World Trade Ltd 記憶體裝置及其製造方法
US7709835B2 (en) * 2007-04-03 2010-05-04 Marvell World Trade Ltd. Method to form high efficiency GST cell using a double heater cut
US8030128B1 (en) * 2007-04-23 2011-10-04 Marvell International Ltd. Method to form high density phase change memory (PCM) top contact every two bits
DE102008032067A1 (de) * 2007-07-12 2009-01-15 Samsung Electronics Co., Ltd., Suwon Verfahren zum Bilden von Phasenänderungsspeichern mit unteren Elektroden
KR20090006628A (ko) 2007-07-12 2009-01-15 삼성전자주식회사 상변화 기억 소자 및 그 제조방법들
KR101574746B1 (ko) * 2009-03-04 2015-12-07 삼성전자주식회사 가변저항 메모리 소자 및 그 형성 방법
US20100308296A1 (en) * 2009-06-09 2010-12-09 Agostino Pirovano Phase change memory cell with self-aligned vertical heater
US9246093B2 (en) 2009-07-01 2016-01-26 Micron Technology, Inc. Phase change memory cell with self-aligned vertical heater and low resistivity interface

Also Published As

Publication number Publication date
TW201114081A (en) 2011-04-16
US20110001114A1 (en) 2011-01-06
US9246093B2 (en) 2016-01-26
US9412941B2 (en) 2016-08-09
CN101944568A (zh) 2011-01-12
JP2011014909A (ja) 2011-01-20
KR101619069B1 (ko) 2016-05-10
JP5631645B2 (ja) 2014-11-26
KR20110002436A (ko) 2011-01-07
DE102010023957A1 (de) 2011-02-24
US20150188040A1 (en) 2015-07-02

Similar Documents

Publication Publication Date Title
TWI521757B (zh) 具有自對準垂直加熱器及低電阻率介面之相變化記憶體單元
US7422926B2 (en) Self-aligned process for manufacturing phase change memory cells
TWI716548B (zh) 半導體記憶體裝置及其製造方法
US8377741B2 (en) Self-heating phase change memory cell architecture
US8901009B2 (en) Methods of manufacturing semiconductor devices
US9196827B2 (en) Non-volatile memory devices having dual heater configurations and methods of fabricating the same
US20100308296A1 (en) Phase change memory cell with self-aligned vertical heater
US7566646B2 (en) Three dimensional programmable device and method for fabricating the same
US8766344B2 (en) Vertical mosfet transistor, in particular operating as a selector in nonvolatile memory devices
KR101613217B1 (ko) Ｐｒａｍ의 다이아몬드 타입 쿼드-저항기 셀들
US20180114813A1 (en) Double patterning method to form sub-lithographic pillars
US7985959B2 (en) Self-aligned vertical bipolar junction transistor for phase change memories
US20190081104A1 (en) Methods of operating memory devices and electronic systems
US8686393B2 (en) Integrated circuit semiconductor devices including channel trenches and related methods of manufacturing
CN102569336A (zh) 非易失性半导体存储器件及其制造方法
US8084759B2 (en) Integrated circuit including doped semiconductor line having conductive cladding
US8853660B2 (en) Semiconductor memory devices having lower and upper interconnections, selection components and memory components
US10971548B2 (en) Variable resistance memory device including symmetrical memory cell arrangements and method of forming the same