CN101944568A - 具有自对准垂直加热器和低电阻率接口的相变存储器单元 - Google Patents

具有自对准垂直加热器和低电阻率接口的相变存储器单元 Download PDF

Info

Publication number
CN101944568A
CN101944568A CN2010102153018A CN201010215301A CN101944568A CN 101944568 A CN101944568 A CN 101944568A CN 2010102153018 A CN2010102153018 A CN 2010102153018A CN 201010215301 A CN201010215301 A CN 201010215301A CN 101944568 A CN101944568 A CN 101944568A
Authority
CN
China
Prior art keywords
phase
dielectric layer
layer
memory unit
raceway groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102153018A
Other languages
English (en)
Inventor
B·扎德里吉
F·皮皮亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NUMONYX BV
Micron Technology Inc
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN101944568A publication Critical patent/CN101944568A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/32—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the bipolar type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/008—Write by generating heat in the surroundings of the memory material, e.g. thermowrite

Abstract

在自对准垂直加热器元件和选择设备的触点区域之间提供了一种低电阻率接口材料。相变硫族化物材料直接沉积在垂直加热器元件上。在一个实施方式中，L形的垂直加热器元件具有弯曲垂直壁和水平底座，所述弯曲垂直壁沿字线方向。在一个实施方式中，低电阻率接口材料使用PVD技术沉积到具有凹形剖面的沟道中。低电阻率接口材料的上表面可以具有锥形鸟嘴延伸。

Description

具有自对准垂直加热器和低电阻率接口的相变存储器单元
技术领域
本发明的实施方式涉及制造具有完全自对准垂直加热器元件的相变存储器单元的过程。
背景技术
相变存储器由在位线和字线的交点处连接的存储器单元形成，每个所述存储器单元包括存储器元件和选择元件。存储器元件包括由相变材料制成的相变区域，所述相变材料是可以在完全非结晶和完全结晶状态之间的整个光谱中在基本非结晶与基本结晶状态之间电切换的材料。
适用于存储器元件的相变区域的典型材料包括各种硫族化物。在没有在一段持续时间内应用过高温度(例如超过150℃)的情况下，相变材料的状态是非易失性的。当存储器被设置在代表电阻值的结晶、半结晶、非结晶或半非结晶状态中时，即使移除功率所述电阻值也被保持，直到存储器被重新编程。
可以根据不同的工艺形成选择元件。例如，可以用二极管、金属氧化半导体(MOS)晶体管或双极型晶体管来实施选择元件。加热器元件可以被提供来与选择元件连接，从而向硫族化物供热。
发明内容
本发明提供了一种相变存储器单元，该相变存储器单元包括：选择设备；在所述选择设备上的触点区域；与所述触点区域直接接触的接口层；与所述接口层直接接触的垂直加热器元件；以及与所述垂直加热器元件直接接触的相变材料。
本发明还提供了一种相变存储器阵列，该相变存储器阵列包括：多个选择设备；在所述多个选择设备的每个选择设备上的硅化物触点区域；形成在每个所述硅化物触点区域上并与每个所述硅化物触点区域直接接触的接口材料；沿所述相变存储器阵列的字线方向延伸并与所述多个接口材料直接接触的多个L形加热器元件；以及与所述多个L形加热器元件直接接触的相变材料；其中所述多个L形加热器元件与沿所述相变存储器阵列的位线方向延伸的所述相变材料自对准。
本发明还提供了一种形成相变存储器单元的方法，该方法包括：在选择设备的触点区域上沉积第一介电层；在所述第一介电层中形成沟道以暴露在所述沟道的底部的所述触点区域；蚀刻所述第一介电层以形成具有凹形剖面的沟道侧壁；在所述沟道中沉积接口层；在所述接口层上和在所述沟道中沉积适形导电层；在所述导电层上和在所述沟道中沉积第二适形介电层，其中所述导电层和所述第二适形介电层不完全填充所述沟道；各向异性地回蚀刻所述接口层、所述导电层和所述第二介电层；以及沉积与所述导电层的顶表面直接接触的相变材料。
附图说明
图1是根据一个实施方式的pnp-BJT阵列的等轴视图；
图2是在图1的pnp-BJT阵列的x方向上沉积于一行发射极柱(pillar)上的垂直加热器元件的等轴视图；
图3是沿蚀刻在沉积于图1的pnp-BJT阵列上的介电层覆盖层(dielectriclayer blanket)中的沟道的x方向(平行于字线方向)和y方向(平行于位线方向)的截面示意图；
图4是沉积于图3的pnp-BJT阵列上的低电阻率接口层的截面示意图；
图5是沉积于图4的pnp-BJT阵列上的适形导电层(conformal conductivelayer)的截面示意图；
图6是沉积于图5的适形导电层上的适形介电层(conformal dielectriclayer)的截面示意图；
图7是各向异性回蚀刻的图6的适形介电层、适形导电层和低电阻率接口层的截面示意图；
图8是沉积于图7的pnp-BJT阵列上和沟道内并被平坦化的介电层的截面示意图；
图9是沉积于图8的结构上的相变层和金属帽层(metallic cap layer)的截面示意图；
图10是在y方向上各向异性地蚀刻线的示意图；
图11是根据一个实施方式的线的后段(BEOL)金属化的示意图；以及
图12是根据一个实施方式的系统的示意图。
具体实施方式
本发明的实施方式涉及具有完全自对准垂直加热器元件的相变存储器单元和制造该相变存储器单元的过程。
参考附图来描述在此所述的各种实施方式。然而，某些实施方式可以在没有这些特定细节中的一个或多个细节的情况下被实施，或者可以在结合其他已知的方法和配置的情况下被实施。贯穿本说明书，所涉及的“一个实施方式”或“实施方式”指结合实施方式所述的特定的特征、配置、成分或特性被包括在本发明的至少一个实施方式中。从而，贯穿本说明书在各处出现的短语“在一个实施方式中”或“实施方式”不是必须指本发明的相同的实施方式。而且，特定的特征、配置、成分或特性可以以任何合适的方式被结合在一个或多个实施方式中。
本发明的实施方式公开了一种相变存储器单元，该相变存储器单元包括直接沉积于低电阻率接口层上面的自对准垂直加热器元件，所述低电阻率接口层直接沉积于选择元件的硅化物触点区域上。相变材料直接沉积于垂直加热器单元上。低电阻率接口层减少在选择元件的硅化物触点区域和加热器元件之间的接口处的电阻，从而减少电压需求并改善读取和写入相变材料的能力。如这里所用的，术语低电阻率意思是具有小于用于形成加热器元件的材料的电阻率的电阻率。
在一个实施方式中，选择元件是垂直pnp双极结型晶体管(BJT)，垂直加热器元件是L形，该垂直加热器元件具有沿字线方向延伸的弯曲垂直壁和与弯曲垂直壁正交的水平底座。自对准制作过程允许弯曲垂直壁可控对准到相变存储器单元的位线方向，还允许在相变材料和加热器元件之间的可控对准。弯曲垂直壁和水平底座可以具有相同的厚度。
通过执行各向异性的蚀刻操作来形成介电层中的沟道，随后执行各向同性的蚀刻操作来在沟道侧壁中创建凹形剖面(negative profile)，从而形成L形垂直加热器元件。低电阻率接口层利用单向沉积技术被沉积于各向异性蚀刻的沟道中，从而低电阻率接口层不被沉积于凹形剖面上。在一个实施方式中，沉积的低电阻率接口层包括上面的锥形鸟嘴延伸，其中低电阻率接口层沉积于被各向异性蚀刻的沟道侧壁。然后适形导电层沉积于结构上，所述结构然后被加工以形成具有弯曲垂直壁和水平底座的L形垂直加热器元件。
在一个实施方式中，pnp-BJT阵列包括具有F×F的宽度和深度的发射极柱，F为光刻节点。例如，利用193nm浸没式光刻技术，发射极柱的宽度和深度为大约50nm。在该实施方式中，L形垂直加热器元件可以具有5-10nm的厚度，和50-150nm的高度。在一个实施方式中，弯曲垂直壁部分具有至少5∶1的高宽比，宽度在中点被测量。
图1是根据一个实施方式的pnp-BJT阵列100的等轴视图。如图1中所示，阵列包括由一列基极触点柱18所共享的四列发射极柱16。每组发射极列16被一列更宽的基极触点列18所分开。填充在柱之间的所有绝缘区域的介电质在图示中是透明的。半导体基底掺杂有p型掺杂物以在浅的基极掺杂物下形成p型集电极(公共)12，所述浅的基极掺杂物形成包括上部14a和下部14b的n型字线14。
浅的沟道绝缘体22在x方向上将每行发射极柱16与邻近行分开。同样，浅的沟道绝缘体20在y方向上将每列发射极柱16与邻近发射极柱16分开。浅的沟道绝缘体22可以比浅的沟道绝缘体20更浅。较深的浅的沟道绝缘体20可以一直延伸到p型集电极12，而浅的沟道绝缘体22只可以延伸到n型字线14。所以，n型字线14由下部14b和上部14a组成，所述下部14b在浅的沟道绝缘体22下面，上部14a在浅的沟道绝缘体20的底部之上。
基极触点18是n+基极触点，发射极16是p型，字线是n型。硅化物触点区域26形成在p+发射极区域17和n+基极区域19的顶部上。BJT晶体管形成有发射极16、基极触点18、字线14和集电极12。字线对于x方向上的每一行是公共的。集电极12对于所有晶体管是公共的。在某些实施方式中，晶体管的极性可以颠倒。另外，在基极触点18之间的发射极16的列的数目可以多于或者少于4个。
在一个实施方式中，每个发射极柱16具有F×F的宽度和深度，F为光刻节点。发射极16在x方向上被具有宽度F的浅的沟道绝缘体22分开，在y方向上被具有宽度F的浅的沟道绝缘体20分开。例如，pnp-BJT阵列可以利用193nm浸没式光刻技术制造，其中柱的宽度和深度为大约50nm，沿x方向的柱的高度为大约100nm，沿y方向的柱的高度为大约250nm。硅化物26可以包括硅化钴，虽然其他金属硅化物也可以被使用。在pnp-BJT阵列的尺寸较大的情况下，可以优选硅化钛。在pnp-BJT阵列的尺寸较小的情况下，可以优选硅化镍。虽然实施方式不限于光刻节点F所限定的尺寸。
图2是在pnp-BJT阵列的x方向上沉积于一行发射极柱上的L形加热器元件的等轴视图。L形加热器元件50具有弯曲垂直壁52，其宽度沿着字线方向延伸，以及水平底座54与字线方向正交。水平底座54与低电阻率接口层44直接接触，该低电阻率接口层44与发射极柱16上的硅化物触点区域26直接接触。诸如硫族化物的相变材料60与L形加热器元件50的弯曲垂直壁52直接接触。金属帽62形成在相变材料60上。如图2所示，在下面附图中将会更加明显的是，相变材料60和L形加热器元件50与相变存储器单元的位线方向自对准。
图3是沿形成在沉积于图1的pnp-BJT阵列上的介电层覆盖层(dielectriclayer blanket)中的沟道的x方向(平行于字线方向)和y方向(平行于位线方向)的截面示意图。在一个实施方式中，介电层30和31是沉积于pnp-BJT阵列上的覆盖层，该介电层30和31形成图案并被各向异性地蚀刻以形成沟道32。沟道32然后被各向同性地蚀刻以形成具有在介电层30中的凹形剖面的侧壁34。
介电层30和31可以利用诸如化学汽相沉积(CVD)的传统的汽相沉积技术被沉积成大于加热器元件的最终高度的厚度，因为一些厚度会在随后的平坦化操作中被移除。在一个实施方式中，介电层30和31可以由两种不同的材料组成，从而在化学机械抛光(CMP)期间提供有区别的蚀刻选择性和用于端点确认的折射指标。在一个实施方式中，介电层30是氮化物，诸如厚度在50与200nm之间的氮化硅，介电层31是氧化物，诸如厚度在20与100nm之间的氧化硅，虽然其他材料和厚度也可以被使用。
沟道32可以使用传统的光刻技术和各向异性蚀刻被形成。之后是各向同性蚀刻操作。在一个实施方式中，使用湿缓冲氧化蚀刻，该湿缓冲氧化蚀刻利用包括具有缓冲剂(例如NH4F)或溶剂的氟化的蚀刻剂(例如HF)的已知的化学物质。在一个实施方式中，各向同性的蚀刻剂具有对于介电层30和介电层31至少5∶1或10∶1的蚀刻选择性。
图3的展开图示出了在各向同性的蚀刻操作后的侧壁34的放大视图。如图所示，介电层30中的侧壁34从至少中点部分往上具有凹形剖面，造成介电层30具有沙漏形。由于对介电层30和31的不同的蚀刻选择性，层31的边缘伸出于各个侧壁34之上，如图3中所示的悬空(overhang)。在一个实施方式中，整个侧壁表面34被蚀刻从而边(lip)形成在层31的底表面下，其中层30完全被蚀刻成相分开，虽然实施方式不必须要求形成边。在一个实施方式中，边在0与20nm之间，悬空至少5nm。
如上所述，本发明的实施方式描述了包括层30和31的两层介电系统，从而在层31保持层30的顶表面的物理质量的同时可以利用不同的蚀刻选择性的优点来在层30中创建悬空和/或边，从而产生凹形剖面。可以理解，存在另外的实施方式，其中只有单个介电层30被使用来创建凹形剖面，或多于两个介电层被使用来创建凹形剖面。
在一个实施方式中，沟道32形成有弯曲侧壁34，该弯曲侧壁34大约直接在发射极柱16(基极柱18未示出)的中央垂直轴的上面，从而便于将加热器元件50的弯曲垂直壁52直接放置在发射极柱16的中央垂直轴的上面。在该实施方式中，沟道32则具有2F的宽度，或使用193浸没式光刻技术大约为100nm。虽然可以理解，根据本发明的实施方式这种对准不需要用于自对准过程。在后面的附图中更加明显的是，沟道32的宽度可以更宽或更窄从而适应加热器元件50的弯曲垂直壁组件52放置在发射极柱16的底层的硅化物26上。较宽的沟道32会造成具有较长的水平底座组件54和低电阻率接口层44的加热器元件50，较窄的沟道32会造成具有较短的水平底座组件54(或没有水平底座组件54)和低电阻率接口层44的加热器元件50。
如图4所示，低电阻率接口层44然后被沉积在图3的pnp-BJT阵列之上。低电阻率接口层44提供选择设备的硅化物触点区域26和随后形成的加热元件50之间的低电阻率接口。在一个实施方式中，低电阻率接口层44是金属层。合适的金属包括但不限于钴、钛、钽和钨。在一个实施方式中，低电阻率接口层44可以是单个层，可替换地，可以包括多个层。低电阻率接口层44只需要足够厚以提供硅化物触点区域26和随后形成的加热元件50之间的导电接口，不需要是本领域公知的功能性互连的大小。在一个实施方式中，沉积在硅化物触点区域44的近似水平表面上的低电阻率接口层44的厚度为大约5到10nm。
使用单向沉积技术来沉积低电阻率接口层44，该单相沉积技术不沉积到凹形剖面上。例如，低电阻率接口层由诸如喷溅涂覆法(sputtering)的物理汽相沉积(PVD)技术来沉积。如图4中所示，低电阻率接口层44在水平表面上沉积有均匀的厚度。低电阻率接口层44也被沉积在弯曲侧壁34的暴露的基极区域上，并可以在最上部形成锥形鸟嘴延伸。锥形鸟嘴延伸可以最多垂直达到介电层30的总高度的中点。诸如PVD的单向沉积技术不沉积到凹形剖面上，从而锥形鸟嘴延伸不达到介电层30的总高度的中点以上。因此，PVD沉积技术对于将低电阻率接口层44只沉积在侧壁34的底部或暴露的基极区域上是特别有用的，因为即使在侧壁34上的小量低电阻率接口层44也能显著减小随后形成的加热器元件50的电阻。
如图5所示，随后被处理以形成加热器组件50的适形导电层36然后被沉积在pnp-BJT阵列上。根据所需的电属性可以使用各种导电材料。在一个实施方式中，导电材料可以是金属氮化物(例如WN、TiN)或金属氮化物合成物(例如WCN、TiAIN、TiSiN)。诸如化学汽相沉积(CVD)的各种适形沉积技术可以被使用。导电层36的厚度也可以取决于所需的电属性。在一个实施方式中，金属氮化物或金属氮化物合成物适形导电层在低电阻率接口层44顶部上和在沟道32内的厚度在2与15nm之间。适形导电层不完全填充沟道32。加热器元件50的弯曲垂直壁组件52的放置由适形导电层36的厚度和沟道32的放置和宽度决定。从而，形成在沟道32中的导电层36的弯曲垂直部分将变成加热器元件50的弯曲垂直壁组件52。在一个实施方式中，弯曲垂直壁组件52(即导电层36的弯曲垂直部分)直接在下面的发射极柱16的中央垂直轴的上面。在该实施方式中，水平底座组件54可以具有下面的发射极柱16的宽度的大约一半的长度。
适形介电层38然后被沉积在适形导电层36上，如图6所示。在一个实施方式中，介电层38和介电层30由相同的材料形成以在随后的蚀刻和/或平坦化操作中提供均匀的移除。例如，介电层38和介电层30由诸如氮化硅的氮化物形成，从而防止导电层36在随后的在氧化条件下的平坦化操作或沉积操作期间氧化。虽然实施方式也认为介电层30和38不必须由氮化物形成和/或不必须由相同的材料形成。当形成在沟道32中的导电层36的弯曲垂直部分直接在下面的发射极柱的中央垂直轴的上面时，适形介电层38的厚度可以大约是下面的发射极柱16宽度的一半，或者也可以是1/2F。
在图7中，适形介电层38、适形导电层36和低电阻率接口层44然后被各向异性地回蚀刻以提供结构。如图所示，适形介电层38、适形导电层36和低电阻率接口层44完全从介电层31的顶表面和填充沟道20的介电材料21的顶表面被移除以形成隔离片42和加热器组件50。在一个实施方式中，在各向异性的蚀刻操作期间，隔离片42(即介电层38的垂直部分)的厚度不被充分蚀刻并且隔离片42的边缘保持与下面的发射极柱16和基极柱18的侧壁基本上垂直对准。通过不被充分蚀刻，目的是介电层38的垂直部分的厚度大约为1/2F。虽然，如图7的展开部分所示，介电层38(隔离片42)的顶部在实际中可以有点圆。
然后，介电层56是沉积于pnp-BJT阵列上和沟道32内并且被平坦化的覆盖层，如图8所示。介电层56可以是几百纳米厚以填充沟道32。在一个实施方式中，介电层56是氧化物，诸如氧化硅。在一个实施方式中，利用化学机械抛光(CMP)来执行平坦化。如图所示，加热器元件50的高度和周围的介电材料30、42、56可以在该操作中被减少。介电层31也被移除。在一个实施方式中，加热器元件50的平坦化后的高度在50与150nm之间。在一个实施方式中，介电层56可以包括多个介电层。
如图8所示，邻近的L形加热器元件50形成本发明的实施方式独有的重复的书夹(book-end)配置。如图所示，第一L形加热器元件50可以以第一方向面向在第一L形加热器元件的水平部分上的隔离片42。邻近第一L形加热器元件的第二L形加热器元件以与第一方向相反的第二方向面向在第二L形加热器元件的水平部分上的隔离片42。如这里所用的，L形加热器元件面向的方向由水平底座54和相应的弯曲垂直壁52的关系确定，该方向在与相应的弯曲垂直壁52正交的水平底座54的平面中。在第一和第二L形加热器元件50的弯曲垂直壁52在形成图案的介电层30的相反侧，以及第一和第二水平底座54面向相反的方向的情况下，第一和第二L形加热器元件50将形成图案的介电层30夹在(book-end)第一和第二弯曲垂直壁52之间。可以理解，在图8示出的实施方式显示了直接在下面的发射极柱16的中央垂直轴上面的弯曲垂直壁52时，隔离片42的厚度大约为1/2F，并且隔离片42与下面的发射极柱16的侧壁对准，根据本发明的实施方式的自对准过程不需要该对准。
如图9所示，相变层60(诸如硫族化物)和金属帽层62然后被覆盖沉积在pnp-BJT阵列上。在一个实施方式中，相变层60被直接沉积在加热器元件50上从而避免在相变材料被沉积到形成图案的沟道中的其他配置中可能发现的对准公差的问题。相变材料的选择取决于特定设备需求和所需的相位。在一个实施方式中，硫族化物层60是GST(Ge2Sb2Te5)，以及相应的帽层62是TiN。例如，GST硫族化物层60可以由PVD喷溅涂覆法沉积，帽层62可以用相同的沉积技术沉积。另外的金属层可以被沉积在帽层62的顶部上从而减少整体电阻。金属帽层62、相变层60和介电层30然后被蚀刻为与发射极柱16的y方向平行并与其行对准的线(或沟道)，并且落在沟道22的介电材料23和基极柱18的硅化物26的顶表面上，如图10所示。虽然图10中没有明确显示，但是根据图示很明显的是，在图10中导电层36(导电层36形成加热器组件50)、低电阻率接口层44、介电层54和隔离片42也被蚀刻。从而，图10中示出的蚀刻操作对于每个存储器单元在位线方向上自对准加热器组件50和相变材料60，并且将在字线方向上的邻近的加热器组件50和相变材料60分开。
如图11所示，最终的线的后段(back end of the line，BEOL)过程然后被添加以形成平行于y方向的金属位线70、平行于x方向的金属字线72和所有所需的介电层和金属化层。例如，柱状物(plug)74可以将金属位线70连接到帽层62，以及柱状物76可以将金属字线72连接到基极触点18的硅化物26。
转到图12，描述了根据本发明的实施方式的系统1200的部分。系统1200可以用在诸如个人数字助理(PDA)、具有无线性能的膝上或便携式计算机、网络板、无线电话、寻呼机、即时消息设备、数字音乐播放器、数码相机或可以适用于无线地传送和/或接收信息的其他设备的无线设备中。系统1200可以用在任意下述系统中：无线局域网(WLAN)系统、无线个域网(WPAN)系统、蜂窝网络，虽然本发明的范围不在该方面受限制。
系统1200可以包括控制器1210、输入/输出(I/O)设备1220(例如键盘、显示器)、静态随机存取存储器(SRAM)1260、存储器1230和经由总线1250彼此耦合的无线接口1240。电池1280可以被用在一些实施方式中。应该注意，本发明的范围不局限于具有任意上述组件或所有上述组件的实施方式。
控制器1210可以包括例如一个或多个微处理器、数字信号处理器、微控制器等等。存储器1230可以被用于存储发送到系统1200或由系统1200发送的消息。存储器1230还可以可选地用于存储在系统1200的操作期间由控制器1210执行的指令，以及可以用于存储用户数据。存储器1230可以由一种或多种不同类型的存储器提供。例如，存储器1230可以包括任意类型的随机存取存储器、易失性存储器、诸如闪存存储器和/或这里讨论的存储器的非易失性存储器。
I/O设备1220可以被用户使用以生成消息。系统1200可以使用无线接口1240来使用射频(RF)信号向无线通信网络发送和从无线通信网络接收消息。无线接口1240的示例可以包括天线或无线收发器，虽然本发明的范围不在该方面受限制。
在前面的说明中，描述了本发明的各个实施方式。然而，显而易见的是，可以在不脱离所附权利要求所列出的本发明的宽泛的精神和范围的情况下做出各种修改和改变。所提出的单元构造可以利用诸如置于加热器元件下面或硫族化物层的顶部上的硅二极管、MOSFET选择器、OTS材料、基于ZnO的二极管、双成份氧化物二极管的一些其他类型的选择元件。根据所选的选择器的类型，多堆叠阵列也是可行的。因此，说明书和附图被认为是示例性的而不是限制性的。所附权利要求意于覆盖落入本发明的真实精神和范围内的所有这样的修改和变化。

Claims (20)

1.一种相变存储器单元，该相变存储器单元包括：
选择设备；
在所述选择设备上的触点区域；
与所述触点区域直接接触的接口层；
与所述接口层直接接触的垂直加热器元件；以及
与所述垂直加热器元件直接接触的相变材料。
2.根据权利要求1所述的相变存储器单元，其中所述触点区域是硅化物，以及所述选择设备是pnp双极结型晶体管。
3.根据权利要求1所述的相变存储器单元，其中所述垂直加热器元件是L形。
4.根据权利要求3所述的相变存储器单元，其中L形的加热器元件具有水平底座和弯曲的垂直壁。
5.根据权利要求1所述的相变存储器单元，其中所述相变材料包括硫族化物。
6.根据权利要求1所述的相变存储器单元，其中所述垂直加热器元件包括金属氮化物。
7.根据权利要求1所述的相变存储器单元，其中所述接口层是金属层。
8.根据权利要求7所述的相变存储器单元，其中所述金属层包括选自由钴、钛、钽和钨组成的组中的金属。
9.根据权利要求7所述的相变存储器单元，其中所述金属层具有5～10nm的厚度。
10.根据权利要求1所述的相变存储器单元，其中所述接口层的最上部包括锥形鸟嘴延伸。
11.根据权利要求4所述的相变存储器单元，该相变存储器单元还包括置于所述水平底座上的隔离片。
12.一种相变存储器阵列，该相变存储器阵列包括：
多个选择设备；
在所述多个选择设备的每个选择设备上的硅化物触点区域；
形成在每个所述硅化物触点区域上并与每个所述硅化物触点区域直接接触的接口材料；
沿所述相变存储器阵列的字线方向延伸并与所述多个接口材料直接接触的多个L形加热器元件；以及
与所述多个L形加热器元件直接接触的相变材料；
其中所述多个L形加热器元件与沿所述相变存储器阵列的位线方向延伸的所述相变材料自对准。
13.根据权利要求12所述的相变存储器阵列，其中每个所述L形加热器元件包括弯曲的垂直壁。
14.根据权利要求12所述的相变存储器阵列，其中所述接口材料的最上部包括锥形鸟嘴延伸。
15.一种形成相变存储器单元的方法，该方法包括：
在选择设备的触点区域上沉积第一介电层；
在所述第一介电层中形成沟道以暴露在所述沟道的底部的所述触点区域；
蚀刻所述第一介电层以形成具有凹形剖面的沟道侧壁；
在所述沟道中沉积接口层；
在所述接口层上和在所述沟道中沉积适形导电层；
在所述导电层上和在所述沟道中沉积第二适形介电层，其中所述导电层和所述第二适形介电层不完全填充所述沟道；
各向异性地回蚀刻所述接口层、所述导电层和第二介电层；以及
沉积与所述导电层的顶表面直接接触的相变材料。
16.根据权利要求15所述的方法，其中在所述第一介电层中形成沟道以暴露在所述沟道的底部的所述触点区域包括：
在所述第一介电层上沉积第三介电层；以及
蚀刻所述第一介电层和所述第三介电层以在所述第一介电层中形成所述沟道。
17.根据权利要求15所述的方法，该方法还包括在所述相变材料上沉积金属帽。
18.根据权利要求15所述的方法，其中所述触点区域是硅化物，以及所述选择设备是pnp双极结型晶体管。
19.根据权利要求15所述的方法，其中所述接口层是金属层。
20.根据权利要求19所述的方法，其中所述金属层的最上部包括锥形鸟嘴延伸。
CN2010102153018A 2009-07-01 2010-06-29 具有自对准垂直加热器和低电阻率接口的相变存储器单元 Pending CN101944568A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/496,503 2009-07-01
US12/496,503 US9246093B2 (en) 2009-07-01 2009-07-01 Phase change memory cell with self-aligned vertical heater and low resistivity interface

Publications (1)

Publication Number Publication Date
CN101944568A true CN101944568A (zh) 2011-01-12

Family

ID=43412134

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102153018A Pending CN101944568A (zh) 2009-07-01 2010-06-29 具有自对准垂直加热器和低电阻率接口的相变存储器单元

Country Status (6)

Country Link
US (2) US9246093B2 (zh)
JP (1) JP5631645B2 (zh)
KR (1) KR101619069B1 (zh)
CN (1) CN101944568A (zh)
DE (1) DE102010023957A1 (zh)
TW (1) TWI521757B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800696A (zh) * 2011-05-24 2012-11-28 华邦电子股份有限公司 半导体元件及其制造方法
US8999781B2 (en) 2011-07-15 2015-04-07 Winbond Electronics Corp. Method for fabricating semiconductor device
US9412941B2 (en) 2009-07-01 2016-08-09 Micron Technology, Inc. Phase change memory cell with self-aligned vertical heater and low resistivity interface
CN109427969A (zh) * 2017-08-31 2019-03-05 桑迪士克科技有限责任公司 具有多个热界面的相变存储器电极
CN109698271A (zh) * 2017-10-23 2019-04-30 三星电子株式会社 可变电阻存储器件及其制造方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100308296A1 (en) * 2009-06-09 2010-12-09 Agostino Pirovano Phase change memory cell with self-aligned vertical heater
US8243506B2 (en) * 2010-08-26 2012-08-14 Micron Technology, Inc. Phase change memory structures and methods
KR20120080951A (ko) 2011-01-10 2012-07-18 삼성전기주식회사 스위치드 릴럭턴스 모터
US8486743B2 (en) 2011-03-23 2013-07-16 Micron Technology, Inc. Methods of forming memory cells
US9673102B2 (en) * 2011-04-01 2017-06-06 Micron Technology, Inc. Methods of forming vertical field-effect transistor with self-aligned contacts for memory devices with planar periphery/array and intermediate structures formed thereby
KR20120135628A (ko) 2011-06-07 2012-12-17 삼성전자주식회사 반도체 장치 및 그 제조 방법
US8994489B2 (en) 2011-10-19 2015-03-31 Micron Technology, Inc. Fuses, and methods of forming and using fuses
US9252188B2 (en) 2011-11-17 2016-02-02 Micron Technology, Inc. Methods of forming memory cells
US8546231B2 (en) 2011-11-17 2013-10-01 Micron Technology, Inc. Memory arrays and methods of forming memory cells
US8723155B2 (en) 2011-11-17 2014-05-13 Micron Technology, Inc. Memory cells and integrated devices
US8592250B2 (en) 2012-02-01 2013-11-26 International Business Machines Corporation Self-aligned process to fabricate a memory cell array with a surrounding-gate access transistor
US8692373B2 (en) 2012-02-21 2014-04-08 Micron Technology, Inc. Methods of forming a metal silicide region on at least one silicon structure
KR101908062B1 (ko) 2012-03-29 2018-10-15 삼성전자주식회사 상변화 메모리 장치 및 이의 제조 방법
US8765555B2 (en) 2012-04-30 2014-07-01 Micron Technology, Inc. Phase change memory cells and methods of forming phase change memory cells
US9136467B2 (en) 2012-04-30 2015-09-15 Micron Technology, Inc. Phase change memory cells and methods of forming phase change memory cells
US8971104B2 (en) * 2012-06-22 2015-03-03 Micron Technology, Inc. Memory programming to reduce thermal disturb
KR101684916B1 (ko) 2012-11-02 2016-12-09 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9553262B2 (en) * 2013-02-07 2017-01-24 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of memory cells
US9112150B2 (en) 2013-07-23 2015-08-18 Micron Technology, Inc. Methods of forming memory cells and arrays
WO2015075819A1 (ja) 2013-11-22 2015-05-28 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置、及び半導体装置の製造方法
US9881971B2 (en) 2014-04-01 2018-01-30 Micron Technology, Inc. Memory arrays
US9362494B2 (en) 2014-06-02 2016-06-07 Micron Technology, Inc. Array of cross point memory cells and methods of forming an array of cross point memory cells
US9343506B2 (en) 2014-06-04 2016-05-17 Micron Technology, Inc. Memory arrays with polygonal memory cells having specific sidewall orientations
KR102192895B1 (ko) 2014-08-21 2020-12-21 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102475041B1 (ko) 2016-02-22 2022-12-07 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
KR20180066325A (ko) 2016-12-07 2018-06-19 삼성전자주식회사 가변 저항 메모리 소자
KR102307058B1 (ko) 2017-07-06 2021-10-01 삼성전자주식회사 분리 라인들 사이의 정보 저장 패턴을 포함하는 반도체 소자
KR102476354B1 (ko) 2018-04-23 2022-12-09 삼성전자주식회사 반도체 소자의 제조 방법
US10388658B1 (en) 2018-04-27 2019-08-20 Micron Technology, Inc. Transistors, arrays of transistors, arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, and methods of forming an array of transistors
US10573808B1 (en) 2018-08-21 2020-02-25 International Business Machines Corporation Phase change memory with a dielectric bi-layer
US11659780B2 (en) 2019-03-05 2023-05-23 International Business Machines Corporation Phase change memory structure with efficient heating system
US10903422B2 (en) 2019-04-11 2021-01-26 International Business Machines Corporation Vertically oriented memory structure
US11121318B2 (en) 2020-01-29 2021-09-14 International Business Machines Corporation Tunable forming voltage for RRAM device
US11211556B1 (en) 2020-07-20 2021-12-28 International Business Machines Corporation Resistive element for PCM RPU by trench depth patterning
US11456415B2 (en) 2020-12-08 2022-09-27 International Business Machines Corporation Phase change memory cell with a wrap around and ring type of electrode contact and a projection liner
US11476418B2 (en) 2020-12-08 2022-10-18 International Business Machines Corporation Phase change memory cell with a projection liner
US20230029141A1 (en) * 2021-07-23 2023-01-26 Taiwan Semiconductor Manufacturing Company Embedded double side heating phase change random access memory (pcram) device and method of making same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1819295A (zh) * 2004-12-29 2006-08-16 旺宏电子股份有限公司 记忆胞及其制造方法、记忆胞数组及记忆胞的操作方法
US20080012079A1 (en) * 2006-07-17 2008-01-17 Shoaib Zaidi Memory cell having active region sized for low reset current and method of fabricating such memory cells
TW200834908A (en) * 2006-10-31 2008-08-16 Samsung Electronics Co Ltd Phase change memory devices having dual lower electrodes and methods of fabricating the same
TW200849480A (en) * 2007-02-05 2008-12-16 Marvell World Trade Ltd Phase change material (PCM) memory devices with bipolar junction transistors and methods for making thereof
CN101393965A (zh) * 2007-07-12 2009-03-25 三星电子株式会社 用于形成具有底电极的相变存储器件的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6646297B2 (en) * 2000-12-26 2003-11-11 Ovonyx, Inc. Lower electrode isolation in a double-wide trench
EP1684352B1 (en) * 2005-01-21 2008-09-17 STMicroelectronics S.r.l. Phase-change memory device and manufacturing process thereof
DE602005011111D1 (de) * 2005-06-03 2009-01-02 St Microelectronics Srl Selbstjustiertes Verfahren zur Herstellung von Phasenwechselspeicherzellen
US7606056B2 (en) * 2005-12-22 2009-10-20 Stmicroelectronics S.R.L. Process for manufacturing a phase change memory array in Cu-damascene technology and phase change memory array thereby manufactured
EP1845567A1 (en) * 2006-04-11 2007-10-17 STMicroelectronics S.r.l. Phase-change memory device and manufacturing process thereof.
US7875513B2 (en) * 2006-04-26 2011-01-25 Fabio Pellizzer Self-aligned bipolar junction transistors
TWI419321B (zh) 2007-04-03 2013-12-11 Marvell World Trade Ltd 記憶體裝置及其製造方法
US7709835B2 (en) * 2007-04-03 2010-05-04 Marvell World Trade Ltd. Method to form high efficiency GST cell using a double heater cut
US8030128B1 (en) * 2007-04-23 2011-10-04 Marvell International Ltd. Method to form high density phase change memory (PCM) top contact every two bits
DE102008032067A1 (de) * 2007-07-12 2009-01-15 Samsung Electronics Co., Ltd., Suwon Verfahren zum Bilden von Phasenänderungsspeichern mit unteren Elektroden
KR101574746B1 (ko) * 2009-03-04 2015-12-07 삼성전자주식회사 가변저항 메모리 소자 및 그 형성 방법
US20100308296A1 (en) * 2009-06-09 2010-12-09 Agostino Pirovano Phase change memory cell with self-aligned vertical heater
US9246093B2 (en) 2009-07-01 2016-01-26 Micron Technology, Inc. Phase change memory cell with self-aligned vertical heater and low resistivity interface

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1819295A (zh) * 2004-12-29 2006-08-16 旺宏电子股份有限公司 记忆胞及其制造方法、记忆胞数组及记忆胞的操作方法
US20080012079A1 (en) * 2006-07-17 2008-01-17 Shoaib Zaidi Memory cell having active region sized for low reset current and method of fabricating such memory cells
TW200834908A (en) * 2006-10-31 2008-08-16 Samsung Electronics Co Ltd Phase change memory devices having dual lower electrodes and methods of fabricating the same
TW200849480A (en) * 2007-02-05 2008-12-16 Marvell World Trade Ltd Phase change material (PCM) memory devices with bipolar junction transistors and methods for making thereof
CN101393965A (zh) * 2007-07-12 2009-03-25 三星电子株式会社 用于形成具有底电极的相变存储器件的方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412941B2 (en) 2009-07-01 2016-08-09 Micron Technology, Inc. Phase change memory cell with self-aligned vertical heater and low resistivity interface
CN102800696A (zh) * 2011-05-24 2012-11-28 华邦电子股份有限公司 半导体元件及其制造方法
CN102800696B (zh) * 2011-05-24 2014-12-10 华邦电子股份有限公司 半导体元件及其制造方法
US8999781B2 (en) 2011-07-15 2015-04-07 Winbond Electronics Corp. Method for fabricating semiconductor device
CN109427969A (zh) * 2017-08-31 2019-03-05 桑迪士克科技有限责任公司 具有多个热界面的相变存储器电极
CN109427969B (zh) * 2017-08-31 2022-08-02 桑迪士克科技有限责任公司 具有多个热界面的相变存储器电极
CN109698271A (zh) * 2017-10-23 2019-04-30 三星电子株式会社 可变电阻存储器件及其制造方法
CN109698271B (zh) * 2017-10-23 2023-08-25 三星电子株式会社 可变电阻存储器件及其制造方法

Also Published As

Publication number Publication date
TWI521757B (zh) 2016-02-11
US20110001114A1 (en) 2011-01-06
TW201114081A (en) 2011-04-16
JP5631645B2 (ja) 2014-11-26
US9412941B2 (en) 2016-08-09
JP2011014909A (ja) 2011-01-20
US9246093B2 (en) 2016-01-26
KR20110002436A (ko) 2011-01-07
US20150188040A1 (en) 2015-07-02
DE102010023957A1 (de) 2011-02-24
KR101619069B1 (ko) 2016-05-10

Similar Documents

Publication Publication Date Title
CN101944568A (zh) 具有自对准垂直加热器和低电阻率接口的相变存储器单元
US7422926B2 (en) Self-aligned process for manufacturing phase change memory cells
US7436692B2 (en) Phase change memory cell with junction selector and manufacturing method thereof
US8377741B2 (en) Self-heating phase change memory cell architecture
US8404514B2 (en) Fabricating current-confining structures in phase change memory switch cells
KR100808365B1 (ko) 상 변화 메모리 셀 내에 상 변화층 형성
CN101442103B (zh) 用于多比特存储的相变存储设备
KR101486984B1 (ko) 가변 저항 메모리 소자 및 그 형성방법
US20100308296A1 (en) Phase change memory cell with self-aligned vertical heater
US8222627B2 (en) Process for manufacturing a copper compatible chalcogenide phase change memory element and corresponding phase change memory element
US9450182B2 (en) Self-aligned memory cell contact
CN101483185B (zh) 存储器单元和存储器阵列
US20100078619A1 (en) Resistive memory cell and method for manufacturing a resistive memory cell
US20090108248A1 (en) Integrated circuit including doped semiconductor line having conductive cladding
US9203024B2 (en) Copper compatible chalcogenide phase change memory with adjustable threshold voltage
US7829879B2 (en) Integrated circuit including U-shaped access device
US20100061140A1 (en) Integrated circuit including doped semiconductor line having conductive cladding
US7994536B2 (en) Integrated circuit including U-shaped access device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: HENGYI COMPANY

Free format text: FORMER OWNER: BARBARA ZANDERIGHI?

Effective date: 20150519

Free format text: FORMER OWNER: FRANCESCO PIPIA

Effective date: 20150519

Owner name: MICRON TECHNOLOGY, INC.

Free format text: FORMER OWNER: HENGYI COMPANY

Effective date: 20150519

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150519

Address after: Idaho

Applicant after: Micron Technology, Inc.

Address before: Swiss Rolle

Applicant before: NUMONYX B.V.

Effective date of registration: 20150519

Address after: Swiss Rolle

Applicant after: NUMONYX B.V.

Address before: Milan Italy

Applicant before: Zanderighi Barbara

Applicant before: Pipia Francesco

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110112