CN109698271A - 可变电阻存储器件及其制造方法 - Google Patents

可变电阻存储器件及其制造方法 Download PDF

Info

Publication number
CN109698271A
CN109698271A CN201811215895.5A CN201811215895A CN109698271A CN 109698271 A CN109698271 A CN 109698271A CN 201811215895 A CN201811215895 A CN 201811215895A CN 109698271 A CN109698271 A CN 109698271A
Authority
CN
China
Prior art keywords
layer
pattern
heating
variable resistance
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811215895.5A
Other languages
English (en)
Other versions
CN109698271B (zh
Inventor
郑智贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109698271A publication Critical patent/CN109698271A/zh
Application granted granted Critical
Publication of CN109698271B publication Critical patent/CN109698271B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H10N70/8613—Heating or cooling means other than resistive heating electrodes, e.g. heater in parallel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种制造可变电阻存储器件的方法。该方法包括：在第一导电层上形成开关层；在所述开关层上形成加热层，所述加热层沿第一方向延伸；对所述第一导电层、所述开关层和所述加热层执行第一图案化工艺，以形成沿与所述第一方向交叉的第二方向延伸的第一沟槽；在所述加热层上形成可变电阻图案；在所述可变电阻图案上形成第二导电层；以及对所述开关层、所述加热层和所述第二导电层执行第二图案化工艺，以形成沿所述第一方向延伸并且在所述可变电阻图案之间的第二沟槽。

Description

可变电阻存储器件及其制造方法
相关申请的交叉引用
本申请要求于2017年10月23日在韩国知识产权局提交的韩国专利申请No.10-2017-0137413的优先权，该韩国申请的全部公开内容以引用的方式合并于本申请中。
技术领域
本公开涉及可变电阻存储器件及其制造方法。
背景技术
半导体器件可以分为存储器件和逻辑器件。半导体存储器件包括易失性存储器件和非易失性存储器件。当电源中断时，易失性存储器件丢失存储的数据，而非易失性存储器件即使在电源中断时也可以保留存储的数据。
根据对高性能和低功率半导体存储器件日益增加的需求，已经开发了诸如铁电存取存储器(FRAM)、磁随机存取存储器(MRAM)和相变随机存取存储器(PRAM)的非易失性存储器件。这种非易失性存储器件的材料具有取决于施加到其上的电流或电压的可变电阻，并且即使在电流或电压供应中断之后也保持均匀的电阻。
发明内容
根据示例性实施方式，一种制造可变电阻存储器件的方法，包括：在第一导电层上形成开关层；在所述开关层上形成加热层，所述加热层沿第一方向延伸；对所述第一导电层、所述开关层和所述加热层执行第一图案化工艺，以形成沿与所述第一方向交叉的第二方向延伸的第一沟槽；在所述加热层上形成可变电阻图案；在所述可变电阻图案上形成第二导电层；以及对所述开关层、所述加热层和所述第二导电层执行第二图案化工艺，以形成沿所述第一方向延伸并且在所述可变电阻图案之间的第二沟槽。
根据示例性实施方式，一种制造可变电阻存储器件的方法，包括：形成沿第一方向延伸的第一导线；形成沿与所述第一方向相交的第二方向延伸的第二导线；以及形成设置在所述第一导线与所述第二导线之间的相交处的第一存储单元。每个所述第一存储单元包括串联连接在相应的一条所述第一导线与相应的一条所述第二导线之间的第一开关元件、第一中间电极、第一加热图案和第一可变电阻图案。所述第一加热图案可以包括第一底部和第一侧部。所述第一底部电连接到所述第一中间电极并沿所述第一方向延伸。所述第一侧部从所述第一底部的端部朝向所述第一可变电阻图案延伸。
根据示例性实施方式，一种制造可变电阻存储器件的方法，包括：依次形成第一导电层、第一开关层和第一加热层，所述第一加热层沿第一方向延伸；图案化所述第一导电层、所述第一开关层和所述第一加热层，以形成沿与所述第一方向相交的第二方向延伸的第一沟槽；在所述第一加热层上形成第一可变电阻图案；在所述第一可变电阻图案上堆叠第二导电层、第二开关层和第二加热层，所述第二加热层沿所述第二方向延伸；图案化所述第一开关层、所述第一加热层、所述第二导电层、所述第二开关层和所述第二加热层，以形成沿所述第一方向延伸的第二沟槽，所述第二沟槽位于所述第一可变电阻图案之间；在所述第二加热层上形成第二可变电阻图案；在所述第二可变电阻图案上形成第三导电层；以及图案化所述第二开关层、所述第二加热层和所述第三导电层以形成沿所述第二方向延伸的第三沟槽，所述第三沟槽位于第二可变电阻图案之间。
附图说明
图1至图10是示出根据示例性实施方式的制造可变电阻存储器件的方法的透视图；
图11是根据示例性实施方式的可变电阻存储器件的概念性视图；以及
图12至图17是示出根据示例性实施方式的制造可变电阻存储器件的方法的透视图。
具体实施方式
下面将参考附图更全面地描述各种示例性实施方式。在本申请中，相同的附图标记可以指代相同的元件。
图1至图10是示出根据示例性实施方式的制造可变电阻存储器件的方法的透视图。
参考图1，第一导电层110、第一预备电极层210、第一开关层310和第二预备电极层220顺序堆叠在衬底(未示出)上。第一导电层110可以包括金属(例如Cu或Al)，和/或导电金属氮化物(例如TiN或WN)。第一预备电极层210和第二预备电极层220可以包括导电材料，例如W、Ti、Al、Cu、C和/或CN。第一开关层310可以包括基于具有非线性(例如，S形)I-V曲线的阈值开关现象的元件。例如，第一开关层310可以是具有双向特性的双向阈值开关(OTS)元件。第一开关层310可以包括通过组合至少一种硫系元素(例如，Te和Se)与Ge、Sb、Bi、Al、Pb、Sn、Ag、As、S、Si、In、Ti、Ga和P中的至少一种形成的化合物。第一开关层310还可以包括热稳定元素，例如，C、N和O中的至少一种。例如，第一开关层310可以包括AsTe、AsSe、GeTe、SnTe、GeSe、SnTe、SnSe、碲化锌(ZnTe)、AsTeSe、AsTeGe、AsSeGe、AsTeGeSe、AsSeGeSi、AsSeGeC、AsTeGeSi、AsTeGeS、AsTeGeSiln、AsTeGeSiP、AsTeGeSiSbS、AsTeGeSiSbP、AsTeGeSeSb、AsTeGeSeSi、AsTeGeSiSeNS、SeTeGeSi、GeSbTeSe、GeBiTeSe、GeAsSbSe、GeAsBiTe和/或GeAsBiTe。
第一绝缘层410形成在第二预备电极层220上。例如，可以通过在第二预备电极层220上沉积绝缘材料然后蚀刻该绝缘材料来形成第一绝缘层410。第一绝缘层410包括至少一个第一沟槽T1。第一沟槽T1可以沿第一方向D1延伸。第一沟槽T1可以暴露第二预备电极层220的上表面的一部分。第一绝缘层410可以包括例如氮化硅。
参考图2，在第二预备电极层220上形成第一导电膜420和第一间隔膜430。第一导电膜420可以沿着由第一沟槽T1暴露的第一绝缘层410的侧壁、第一绝缘层410的上表面以及第二预备电极层220的暴露的上表面共形地形成。例如，第一导电膜420可以沿着第一沟槽T1的底表面和侧表面以及第一绝缘层410的上表面共形地形成。第一间隔膜430可以形成为共形地覆盖第一导电膜420的上表面。
第一导电膜420可以包括导电材料，例如，W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN、TaSiN和/或TiO。
第一间隔膜430可以包括绝缘材料，例如氧化硅。或者，第一间隔膜430可以包括导电材料，例如多晶硅。第一间隔膜430可以相对于第一绝缘层410和第二预备电极层220具有蚀刻选择性。
参考图3，在第一沟槽T1中形成第二绝缘层460。例如，在第一间隔膜430上沉积绝缘材料以填充第一沟槽T1之后，可以对第一导电膜420、第一间隔膜430和绝缘材料执行平坦化工艺以暴露第一绝缘层410的上表面。因此，在第一沟槽T1中依次形成第一加热层440、第二间隔膜450和第二绝缘层460。第一绝缘层410、第一加热层440、第二间隔膜450和第二绝缘层460均可以沿第一方向D1延伸。第一加热层440可以具有U形横截面。例如，第一加热层440包括与第二预备电极层220接触的底部440a和沿垂直于第一方向D1的第三方向D3从底部440a的两个端部向上延伸的侧部440b。侧部440b可以沿与第一方向D1相交且垂直于第三方向D3的第二方向D2，用其之间的底部440a彼此间隔开。第二间隔膜450可以共形地覆盖第一加热层440并且具有与第一加热层440基本相同的横截面(例如，U形横截面)。
第二绝缘层460可以包括相对于第二间隔膜450具有蚀刻选择性的绝缘材料。例如，第二绝缘层460可以包括氮化硅。
参考图4，在第一绝缘层410、第一加热层440、第二间隔膜450和第二绝缘层460上形成第一掩模图案M1。第一掩模图案M1可以沿第二方向D2彼此平行地延伸。第一掩模图案M1可以暴露第一绝缘层410、第一加热层440、第二间隔膜450和第二绝缘层460。第一掩模图案M1可以包括例如氧化硅、氮化硅和/或多晶硅。
对第二绝缘层460执行第一图案化工艺。例如，可以使用第一掩模图案M1作为蚀刻掩模来执行蚀刻工艺。通过第一图案化工艺，形成沿第三方向D3穿透第一导电层110、第一预备电极层210、第一开关层310、第二预备电极层220、第一绝缘层410、第一加热层440、第二间隔膜450和第二绝缘层460的至少一个第二沟槽T2。可以图案化第一导电层110以形成第一导线CL1。第一预备电极层210、第一开关层310、第二预备电极层220、第一绝缘层410、第一加热层440、第二间隔膜450和第二绝缘层460均可以通过第一图案化工艺被划分为在第一方向D1上分离的多个图案。
参考图5，可以在第一图案化工艺之后去除第一掩模图案M1。在第二沟槽T2中形成第三绝缘层510。第三绝缘层510可以包括与第一绝缘层410和第二绝缘层460相同的材料。例如，第三绝缘层510可以包括氮化硅。在一些实施方式中，可以在形成第三绝缘层510之后去除第一掩模图案M1。
参考图6，蚀刻第一加热层440和第二间隔膜450的上部。例如，可以蚀刻第一加热层440的侧部440b的部分。第一加热层440和第二间隔膜450的上表面可以从第一至第三绝缘层410、460和510的上表面凹进，以在第一加热层440和第二间隔膜450上形成由第一至第三绝缘层410、460和510围绕的凹进区域RS。例如，第二间隔膜450和第一加热层440的侧部440b两者的上表面可以暴露在凹进区域RS的底部，并且凹进区域RS的所有其他表面由第一至第三绝缘层410、460和510形成。此后，可以执行蚀刻工艺以扩大凹进区域RS。例如，可以选择性地蚀刻第一绝缘层410和第二绝缘层460，以在第二方向D2上扩大凹进区域RS的宽度。
参考图7，第一可变电阻图案VR1分别形成在凹陷区域RS中。第一可变电阻图案VR1可以分别设置在第一加热层440的侧部440b上。第一可变电阻图案VR1可以接触第一加热层440的侧部440b的上表面和第二间隔膜450的上表面。
第一可变电阻图案VR1可以包括能够存储信息(或数据)的材料。在一些实施方式中，第一可变电阻图案VR1可以具有能够基于温度在晶相与非晶相之间可逆地变化的相变材料。例如，第一可变电阻图案VR1的相变温度可以是约250℃至约350℃。在一些实施方式中，第一可变电阻图案VR1可以包括通过组合至少一种硫系元素(例如，Te和Se)与Ge、Sb、Bi、Pb、Sn、Ag、As、S、Si、In、Ti、Ga、P、O和C中的至少一种形成的化合物。例如，第一可变电阻图案VR1可以包括GeSbTe、GeTeAs、SbTeSe、GeTe、SbTe、SeTeSn、GeTeSe、SbSeBi、GeBiTe、GeTeTi、InSe、GaTeSe和/或InSbTe。在一些实施方式中，第一可变电阻图案VR1可以包括包含Ge的层和不包含Ge的层交替堆叠的超晶格结构(例如，GeTe层和SbTe层交替和/或反复堆叠的结构)。
在一些实施方式中，第一可变电阻图案VR1可以包括钙钛矿化合物和/或导电金属氧化物。例如，第一可变电阻图案VR1可以包括氧化铌、氧化钛、氧化镍、氧化锆、氧化钒、PCMO((Pr，Ca)MnO3)、锶-钛氧化物、钡-锶-钛氧化物、锶-锆氧化物、钡-锆氧化物和/或钡-锶-锆氧化物。在一些实施方式中，第一可变电阻图案VR1可以具有导电金属氧化物层/隧道绝缘层的双重结构，或者第一导电金属氧化物层/隧道绝缘层/第二导电金属氧化物层的三重结构。隧道绝缘层可以包括例如氧化铝、氧化铪或氧化硅。
参考图8，在第一至第三绝缘层410、460和510以及第一可变电阻图案VR1上顺序地形成第一阻挡层125和第二导电层120。第一阻挡层125和第二导电层120可以覆盖第一至第三绝缘层410、460和510的上表面以及第一可变电阻图案VR1的上表面。例如，当在俯视图中观察时，第一阻挡层125和第二导电层120中的每一个可以延伸遍布第一至第三绝缘层410、460和510以及第一可变电阻图案VR1的整个区域。第一阻挡层125可以包括例如TiN、Ti/TiN、TiSiN或WN。第二导电层120可以包括金属(例如Cu或Al)，和/或导电金属氮化物(例如TiN或WN)。
参考图9，对第二导电层120执行第二图案化工艺。例如，在第二导电层120上形成沿第一方向D1延伸的掩模图案之后，可以执行使用掩模图案作为蚀刻掩模的蚀刻工艺。通过第二图案化工艺，形成至少一个第三沟槽T3，第三沟槽T3沿第三方向D3穿透第一预备电极层210、第一开关层310、第二预备电极层220、第一绝缘层410、第一加热层440、第二间隔膜450、第二绝缘层460、第三绝缘层510、第一阻挡层125和第二导电层120。第三沟槽T3可以不穿透第一导线CL1，并且可以暴露第一导线CL1的上表面。第一可变电阻图案VR1不会被蚀刻。在一些实施例中，第三沟槽T3可以形成在第一可变电阻图案VR1之间。例如，第一可变电阻图案VR1可以沿第二方向D2设置在第三沟槽T3的两侧。第一可变电阻图案VR1可以在第二方向D2上与第三沟槽T3间隔开。通过第二图案化工艺，形成第一电极215、第一开关图案SW1、第二电极225、第一加热图案HT1、第一间隔图案SL1和第二导线CL2。例如，可以蚀刻第一预备电极层210和第二预备电极层220以分别形成第一电极215和第二电极225。可以蚀刻第一开关层310以形成第一开关图案SW1。可以蚀刻第一加热层440以形成第一加热图案HT1。可以蚀刻第二间隔膜450以形成第一间隔图案SL1。第一加热图案HT1和第一间隔图案SL1可以分别具有L形横截面。第二导电层120可以被图案化以形成第二导线CL2。在一些实施方式中，通过第二图案化工艺，第一加热层440的底部440a可以被蚀刻以分离成第一加热图案HT1的底部HT1a。每个第一电极215、每个第一开关图案SW1、每个第二电极225、每个第一加热图案HT1和每个间隔图案SL1可以构成每个第一存储单元MC1。例如，每个第一存储单元MC1可以包括第一电极215、第一开关图案SW1、第二电极225、第一加热图案HT1和间隔图案SL1。在每个第一存储单元MC1中，第二电极225可以用作用于电连接第一开关图案SW1和第一加热图案HT1的中间电极。如这里所使用的，被描述为“电连接”的物品被配置为使得电信号可以从一个物品传递到另一个。
参考图10，在第二图案化工艺之后，在第三沟槽T3中形成第四绝缘层520。第四绝缘层520可以包括与第一至第三绝缘层410、460和510的材料相同的材料。例如，第四绝缘层520可以包括氮化硅。通过上述工艺，可以制造根据示例性实施方式的可变电阻存储器件。
根据示例性实施方式，当执行用于在第一方向D1上分离第一加热层440的第一图案化工艺和用于在第二方向D2上分离第一加热层440的第二图案化工艺时，可以对第一导电层110和第二导电层120、第一预备电极层210和第二预备电极层220、第一开关层310、第一至第三绝缘层410、460和510以及第二间隔膜450一起进行图案化。例如，用于分离第一导电层110和第二导电层120、第一预备电极层210和第二预备电极层220、第一开关层310、第一至第三绝缘层410、460和510以及第二间隔膜450的图案化工艺可以不单独执行。因此，可以减少用于形成第一存储单元MC1的图案化工艺的数量，从而简化了形成存储器件的工艺。
此外，第一可变电阻图案VR1可以掩埋在第一至第三绝缘层410、460和510中，并且在图案化工艺期间不暴露于蚀刻剂，使得第一可变电阻图案VR1不会被蚀刻剂损坏。
图11是示出根据示例性实施方式的可变电阻存储器件的概念性视图。
参考图11，可变电阻存储器件包括顺序堆叠在衬底100上的多个单元堆叠层MCA。每个存储单元堆叠层MCA都可以包括二维布置的多个存储单元。可变电阻存储器件可以包括多条导线，这些导线设置在存储单元堆叠层MCA之间并且被提供用于存储单元的写入操作、读取操作和/或擦除操作。尽管在图11示出了堆叠在衬底100上的五个存储单元堆叠层MCA，但示例性实施方式并不限于此。
图10中所示的可变电阻存储器件可以对应于图11的单个存储单元堆叠层MCA。在下文中，将基于单个存储单元堆叠层MCA详细描述根据示例性实施方式的可变电阻存储器件。
参考图10，第一导线CL1和第二导线CL2设置在衬底(例如，图11的衬底100)上。第一导线CL1可以彼此平行地沿第二方向D2上延伸，并且可以沿第一方向D1彼此间隔开。第一导线CL1可以是字线。第二导线CL2可以是位线。第二导线CL2可以沿第三方向D3与第一导线CL1间隔开。第二导线CL2可以彼此平行地沿第一方向D1延伸，并且可以沿第二方向D2彼此间隔开。每条第二导线CL2都可以包括位于其下方的第一阻挡层125。第一导线CL1和第二导线CL2可以包括例如金属(例如，铜、钨或铝)和/或金属氮化物(例如，氮化钽、氮化钛或氮化钨)。第一阻挡层125可以包括例如TiN、Ti/TiN、TiSiN、TaN或WN。
第一存储单元MC1分别设置在第一导线CL1与第二导线CL2之间的交点处。第一存储单元MC1可以沿第一方向D1和第二方向D2二维地布置。尽管如图10所示提供了单个存储单元堆叠层(参见例如图11的MCA)，但示例性实施方式并不限于此。例如，多个存储单元堆叠层可以沿第三方向D3堆叠在衬底上，如图11所示。在这种情况下，对应于第一存储单元MC1以及第一导线CL1和第二导线CL2的结构可以交替地堆叠在衬底上。
每个第一存储单元MC1包括第一电极215、第一开关图案SW1、第二电极225、第一加热图案HT1、第一间隔图案SL1和第一可变电阻图案VR1。每个第一存储单元MC1的第一电极215、第一开关图案SW1、第二电极225、第一加热图案HT1、第一间隔图案SL1和第一可变电阻图案VR1可以串联连接在与其连接的一对第一导线CL1和第二导线CL2之间。以下，将描述一个第一存储单元MC1的配置元件。
第一电极215可以电连接第一导线CL1和第一开关图案SW1。第二电极225可以是用于电连接第一开关图案SW1和第一加热图案HT1的中间电极。第一电极215和第二电极225可以包括例如W、Ti、Al、Cu、C和/或CN。
第一开关图案SW1可以是基于具有非线性(例如，S形)I-V曲线的阈值开关现象的元件。例如，第一开关图案SW1可以是具有双向特性的双向阈值开关(OTS)元件。在一些实施方式中，第一开关图案SW1可以包括能够基于温度在晶相与非晶相之间可逆地变化的相变材料。第一开关图案SW1的相变温度可以是从大约350℃到大约450℃。第一开关层310可以包括通过组合至少一种硫系元素(例如，Te和Se)与Ge、Sb、Bi、Al、Pb、Sn、Ag、As、S、Si、In、Ti、Ga和P中的至少一种形成的化合物。第一开关图案SW1还可以包括热稳定元素。
第一可变电阻图案VR1可以包括用于存储信息的材料。第一可变电阻图案VR1可以具有比第一开关图案SW1低的晶相与非晶相之间的相变温度。例如，第一可变电阻图案VR1的相变温度可以是约250℃至约350℃。因此，当操作可变电阻存储器件时，在施加工作电压时第一可变电阻图案VR1可以在晶相与非晶相之间可逆地相变，但是第一开关图案SW1可以保持基本上非晶态，而没有相变。这里，术语“基本上非晶态”意味着局部结晶的晶界可以存在于物体的一部分中，或者局部结晶的部分可以存在于物体中。例如，基本上非晶态可以不排除在物体(例如，第一开关图案SW1)中存在局部结晶的晶界或局部结晶的部分。第一可变电阻图案VR1可以包括通过组合至少一种硫系元素(例如，Te和Se)与Ge、Sb、Bi、Al、Pb、Sn、Ag、As、S、Si、In、Ti、Ga和P中的至少一种形成的化合物。在一些实施方式中，第一可变电阻图案VR1可以包括包含Ge的层和不包含Ge的层交替地堆叠的超晶格结构(例如，GeTe层与SbTe层交替和/或反复堆叠的结构)。
在一些实施方式中，第一可变电阻图案VR1可以包括钙钛矿化合物和/或导电金属氧化物。在一些实施方式中，第一可变电阻图案VR1可以具有导电金属氧化物层/隧道绝缘层的双重结构，或者第一导电金属氧化物层/隧道绝缘层/第二导电金属氧化物层的三重结构。隧道绝缘层可以包括例如氧化铝、氧化铪或氧化硅。
第一加热图案HT1可以设置在第二电极225与第一可变电阻图案VR1之间。第一加热图案HT1可以包括底部HT1a和侧部HT1b。底部HT1a可以接触第二电极225的上表面并且在第二电极225上沿第二方向D2延伸。侧部HT1b可以从底部HT1a的端部沿第三方向D3延伸以接触第一可变电阻图案VR1。第一加热图案HT1可以具有L形横截面。第一加热图案HT1可以包括导电材料，例如，W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN、TaSiN和/或TiO。
第一间隔图案SL1可以设置在第一加热图案HT1上。例如，第一间隔图案SL1可以覆盖第一加热图案HT1的底部HT1a的上表面和侧部HT1b的侧壁表面。第一间隔图案SL1可以具有L形横截面。第一间隔图案SL1可以包括绝缘材料，例如氧化硅。或者，第一间隔图案SL1可以包括导电材料。
第一加热图案HT1、第一间隔图案SL1和第一可变电阻图案VR1可以被第一绝缘层410和第二绝缘层460覆盖。例如，第一绝缘层410可以设置在第一加热图案HT1和第一可变电阻图案VR1各自的一个侧壁上。第二绝缘层460可以设置在第一间隔图案SL1和第一可变电阻图案VR1各自的另一侧壁上。第二绝缘层460可以暴露第一加热图案HT1的所述另一侧壁的一部分。例如，第一加热图案HT1的底部HT1a可以在第二绝缘层460与第二电极225之间从侧部HT1b延伸到第四绝缘层520。第二绝缘层460的侧壁和第二电极225的侧壁可以共面。例如，第二绝缘层460的侧壁和第二电极225的侧壁可以在第三方向D3上位于同一平面上。第一可变电阻图案VR1在第二方向D2上的宽度可以小于第二电极225在第二方向D2上的宽度。第一可变电阻图案VR1可以在第二方向D2上被第一绝缘层410和第二绝缘层460覆盖，从而不被暴露。
第一绝缘层410和第二绝缘层460可以暴露第一加热图案HT1、第二间隔图案SL1和第一可变电阻图案VR1在第一方向D1上的侧壁。第二电极225以及第一绝缘层410和第二绝缘层460在第一方向D1上的侧壁可以与第一加热图案HT1、第一间隔图案SL1和第一可变电阻图案VR1在第一个方向D1上的侧壁共面。
当涉及取向、布局、位置、形状、尺寸、数量或其他度量时，诸如“相同”、“相等”、“平面的”或“共面的”的术语不一定意味着确切地相同的取向、布局、位置、形状、尺寸、数量或其他度量，而是旨在涵盖可能例如由于制造工艺发生的可接受差异内的几乎相同的取向、布局、位置、形状、尺寸、数量或其他度量。除非上下文或其他陈述另有说明，否则本文可以使用术语“基本上”来强调该含义。例如，描述为“基本上相同”、“基本上相等”或“基本上平面的”的术语可以是完全相同、相等或平面的，或者可以在可能例如由于制造工艺发生的可接受差异内相同、相等或平面的。
第三绝缘层510和第四绝缘层520可以填充第一存储单元MC1之间的空间。第三绝缘层510和第四绝缘层520可以使第一存储单元MC1电绝缘，从而将第一存储单元MC1彼此隔离。
根据示例性实施方式，一对相邻的第一存储单元MC1可以镜像对称地布置，其间具有第四绝缘层520。例如，沿第二方向D2的成对相邻的第一存储单元MC1中，一对相邻的第一存储单元MC1中的一个第一存储单元MC1的第一加热图案HT1的底部HT1a可以沿第二方向D2从其侧部HT1b延伸，这对相邻的第一存储单元MC1中的另一个第一存储单元MC1的第一加热图案HT1的底部HT1a可以沿与第二方向D2相反的方向从其侧部HT1b延伸。
图12至图17是示出了根据示例性实施方式的制造可变电阻存储器件的方法的透视图。
参照图12，第三预备电极层230、第二开关层320和第四预备电极层240顺序堆叠在图8的所得结构上。第三预备电极层230和第四预备电极层240可以包括导电材料，例如W、Ti、Al、Cu、C和/或CN。第二开关层320可以是基于具有非线性(例如，S形)I-V曲线的阈值开关现象的元件。第二开关层320可以是双向阈值开关(OTS)元件。
第五绝缘层610形成在第四预备电极层240上并且包括沿第二方向D2延伸的至少一个第六沟槽T6。第五绝缘层610可以包括例如氮化硅。
第二导电膜620形成为共形地覆盖由第六沟槽T6暴露的第五绝缘层610的表面和第四预备电极层240的上表面的一部分。第二导电膜620可以包括导电材料。第三间隔膜630共形地形成在第二导电膜620的表面上。第三间隔膜630可以包括绝缘材料(例如氧化硅)或导电材料(例如多晶硅)。第三间隔膜630可以相对于第五绝缘层610和第四预备电极层240具有蚀刻选择性。
参考图13，在第三间隔膜630上形成第六绝缘层660。例如，可以在第三间隔膜630上沉积绝缘材料以填充第六沟槽T6的剩余部分，然后可以对第二导电膜620、第三间隔膜630和绝缘材料执行平坦化工艺以暴露第五绝缘层610的上表面。因此，第二加热层640、第四间隔膜650和第六绝缘层660顺序地形成在第六沟槽T6中。第五绝缘层610、第二加热层640、第四间隔膜650和第六绝缘层660可以沿第二方向D2延伸。第二加热层640和第四间隔膜650可以各自具有U形横截面。第六绝缘层660可以包括相对于第四间隔膜650具有蚀刻选择性的绝缘材料(例如，氮化硅)。
参考图14，对第六绝缘层660执行第三图案化工艺。例如，在第六绝缘层660上形成沿第一方向D1延伸的掩模图案之后，可以使用掩模图案作为蚀刻掩模来执行蚀刻工艺。因此，形成第四沟槽T4以沿第三方向D3穿透第一预备电极层210、第一开关层310、第二预备电极层220、第一绝缘层410、第一加热层440、第二间隔膜450、第二绝缘层460、第三绝缘层510、第一阻挡层125、第二导电层120、第三预备电极层230、第二开关层320、第四预备电极层240、第五绝缘层610、第二加热层640、第四间隔膜650和第六绝缘层660。第四沟槽T4可以不穿透第一导线CL1，并且可以暴露第一导线CL1的上表面。第一可变电阻图案VR1不会被蚀刻。在一些实施例中，第四沟槽T4可以形成在第一可变电阻图案VR1之间。例如，第一可变电阻图案VR1可以沿第二方向D2设置在第四沟槽T4的两侧。第一可变电阻图案VR1可以与第四沟槽T4间隔开。通过第三图案化工艺，形成第一电极215、第一开关图案SW1、第二电极225、第一加热图案HT1以及第一间隔图案SL1和第二导线CL2。每个第一电极215、每个第一开关图案SW1、每个第二电极225、每个第一加热图案HT1和每个间隔图案SL1可以构成每个第一存储单元MC1。例如，每个第一存储单元MC1都可以包括第一电极215、第一开关图案SW1、第二电极225、第一加热图案HT1和间隔图案SL1。在每个第一存储单元MC1中，第一加热图案HT1和第一间隔图案SL1可以各自具有L形横截面。第一加热图案HT1可以包括底部HT1a和侧部HT1b。底部HT1a可以在第二电极225的上表面上沿第二方向D2或者第二方向D2的反方向从侧部HT1b延伸。侧部HT1b可以沿第三方向D3从底部HT1a的端部延伸。在第三图案化工艺之后，在第四沟槽T4中形成第七绝缘层530。第七绝缘层530可以包括例如氮化硅。
参考图15，第二加热层640和第四间隔膜650的上部被蚀刻，从而使第二加热层640和第四间隔膜650的上表面从第五至第七绝缘层610、660和530的上表面凹进以形成凹进区域。例如，第四间隔膜650和第二加热层640的上表面可以暴露在凹进区域的底部。此后，可以执行蚀刻工艺以扩大凹进区域在第一方向D1上的宽度。
第二可变电阻图案VR2形成在第二加热层640和第四间隔膜650上。例如，第二可变电阻图案VR2可以形成在凹进区域中。第二可变电阻图案VR2可以分别形成在第二加热层640的沿第一方向D1彼此间隔开的两个端部上。第二可变电阻图案VR2可以接触第二加热层640和第四间隔膜650的上表面。
第二可变电阻图案VR2可以包括能够存储信息(或数据)的材料。在一些实施方式中，第二可变电阻图案VR2可以包括能够基于温度在晶相与非晶相之间可逆地变化的相变材料。
参考图16，在第五至第七绝缘层610、660和530以及第二可变电阻图案VR2上顺序地形成第二阻挡层135和第三导电层130。第二阻挡层135和第三导电层130可以覆盖第五至第七绝缘层610、660和530以及第二可变电阻图案VR2的上表面。例如，当在俯视图中观察时，第二阻挡层135和第三导电层130中的每一个都可以延伸遍布第五至第七绝缘层610、660和530以及第二可变电阻图案VR2的整个区域。第二阻挡层135可以包括例如TiN、Ti/TiN、TiSiN、TaN或WN。第三导电层130可以包括金属(例如Cu或Al)，和/或导电氮化物(例如TiN或WN)。
参考图17，在第三导电层130上执行第四图案化工艺。例如，在第三导电层130上形成沿第二方向D2延伸的掩模图案之后，可以使用掩模图案作为蚀刻掩模来执行蚀刻工艺。因此，形成第五沟槽T5以沿第三方向D3穿透第三预备电极层230、第二开关层320、第四预备电极层240、第五绝缘层610、第二加热层640、第四间隔膜650、第六绝缘层660、第七绝缘层530、第二阻挡层135和第三导电层130。第五沟槽T5可以不穿透第二导线CL2，并且可以暴露第二导线CL2的上表面。第二可变电阻图案VR2不会被蚀刻。在一些实施例中，第五沟槽T5可以形成在第二可变电阻图案VR2之间。例如，第二可变电阻图案VR2可以沿第一方向D1设置在第五沟槽T5的两侧。第二可变电阻图案VR2可以沿第一方向D1与第五沟槽T5间隔开。通过第四图案化工艺，形成第三电极235、第二开关图案SW2、第四电极245、第二加热图案HT2、第二间隔图案SL2和第三导线CL3。每个第三电极235、每个第二开关图案SW2、每个第四电极245、每个第二加热图案HT2和每个第二间隔图案SL2可以构成每个第二存储单元MC2。例如，每个第二存储单元MC2可以包括第三电极235、第二开关图案SW2、第四电极245、第二加热图案HT2和第二间隔图案SL2。在每个第二存储单元MC2中，第四电极245可以用作用于电连接第二开关图案SW2和第二加热图案HT2的中间电极。在每个第二存储单元MC2中，第二加热图案HT2和第二间隔图案SL2可以各自具有L形横截面。第二加热图案HT2可以包括底部HT2a和侧部HT2b。底部HT2a可以在第四电极245的上表面上从侧部HT2b沿第一方向D1或者第一方向D1的反方向延伸。侧部HT2b可以从底部HT2a的端部沿第三方向D3延伸。
在第四图案化工艺之后，在第五沟槽T5中形成第八绝缘层540。第八绝缘层540可以包括与第五至第七绝缘层610、660和530相同的绝缘材料。例如，第八绝缘层540可以包括氮化硅。因此，可以制造根据示例性实施方式的可变电阻存储器件。
根据示例性实施方式，当形成包括多个存储单元堆叠层的可变电阻存储器件时，同时执行形成第一存储单元MC1的工艺中的至少一个和形成第二存储单元MC2的工艺中的至少一个。因此，可以减少用于形成可变电阻存储器件的图案化工艺的数量，从而简化了制造工艺。
尽管已经参考本发明的示例性实施方式示出并描述了本发明构思，但是本领域普通技术人员将理解，在不脱离如下面的权利要求所述的本发明构思的精神和范围的情况下，可以对形式和细节进行各种改变。

Claims (20)

1.一种制造可变电阻存储器件的方法，包括：
在第一导电层上形成开关层；
在所述开关层上形成加热层，所述加热层沿第一方向延伸；
对所述第一导电层、所述开关层和所述加热层执行第一图案化工艺，以形成沿与所述第一方向相交的第二方向延伸的第一沟槽；
在所述加热层上形成可变电阻图案；
在所述可变电阻图案上形成第二导电层；以及
对所述开关层、所述加热层和所述第二导电层执行第二图案化工艺，以形成沿所述第一方向延伸并且位于所述可变电阻图案之间的第二沟槽。
2.根据权利要求1所述的方法，其中形成所述加热层包括：
在所述开关层上形成包括沿所述第一方向延伸的第三沟槽的第一绝缘层；
形成沿所述第三沟槽的底表面和侧表面延伸的导电膜；以及
在所述导电膜上形成第二绝缘层以填充所述第三沟槽。
3.根据权利要求2所述的方法，其中，执行所述第二图案化工艺包括：
去除在俯视图中位于所述可变电阻图案之间的所述第三沟槽的底表面上的所述加热层的一部分。
4.根据权利要求2所述的方法，还包括：在形成所述第二绝缘层之前，在所述第三沟槽中形成间隔膜以共形地覆盖所述导电膜。
5.根据权利要求2所述的方法，其中，形成所述可变电阻图案包括：
蚀刻所述第三沟槽中的所述导电膜的上部以形成凹进区域；
扩大每个所述凹进区域在所述第二方向上的宽度；以及
在所述凹进区域中形成可变电阻材料。
6.根据权利要求1所述的方法，其中，所述可变电阻图案在所述第二方向上与所述第二沟槽间隔开。
7.根据权利要求1所述的方法，其中，所述可变电阻图案沿所述第二方向设置在所述加热层的两个端部上。
8.根据权利要求1所述的方法，还包括：
形成第三绝缘层以填充所述第一沟槽；以及
形成第四绝缘层以填充所述第二沟槽。
9.根据权利要求1所述的方法，还包括：在形成所述第二导电层之前，在所述可变电阻图案上形成阻挡层。
10.一种制造可变电阻存储器件的方法，包括：
形成沿第一方向延伸的第一导线；
形成沿与所述第一方向相交的第二方向延伸的第二导线；以及
形成设置在所述第一导线与所述第二导线之间的相交处的第一存储单元，
其中，每个所述第一存储单元包括串联连接在相应的一条所述第一导线与相应的一条所述第二导线之间的第一开关元件、第一中间电极、第一加热图案和第一可变电阻图案，以及
其中，所述第一加热图案包括第一底部和第一侧部，所述第一底部电连接到所述第一中间电极并沿所述第一方向延伸，并且所述第一侧部从所述第一底部的端部朝向所述第一可变电阻图案延伸。
11.根据权利要求10所述的方法，还包括：
提供覆盖所述第一可变电阻图案的一部分的绝缘层，
其中，所述绝缘层在所述第二方向上的第一侧壁暴露所述第一可变电阻图案的第一侧壁和所述第一加热图案的第一侧壁，并与所述第一可变电阻图案的所述第一侧壁、所述第一加热图案的所述第一侧壁和所述第一中间电极的第一侧壁共面。
12.根据权利要求11所述的方法，其中，所述绝缘层在所述第一方向上的第二侧壁暴露所述第一加热图案的所述第一底部的一部分，并与所述第一中间电极的第二侧壁共面。
13.根据权利要求12所述的方法，其中，所述第一可变电阻图案在所述第一方向上的宽度小于所述第一中间电极在所述第一方向上的宽度。
14.根据权利要求10所述的方法，其中，所述第一存储单元包括成对的相邻的第一存储单元，以及
其中，所述成对的相邻的第一存储单元在所述第一方向上呈镜像对称关系。
15.根据权利要求14所述的方法，其中，所述成对的相邻的第一存储单元的第一加热图案的第一底部相对于彼此沿相反的方向延伸。
16.根据权利要求10所述的方法，其中，所述第一中间电极设置在所述第一开关元件与所述第一加热图案之间。
17.根据权利要求10所述的方法，还包括：
提供覆盖所述第一加热图案的所述第一底部的上表面和所述第一加热图案的所述第一侧部的侧壁的间隔图案。
18.根据权利要求10所述的方法，还包括：
在所述第二导线上提供沿与所述第二导线相交的方向延伸的第三导线；以及
提供设置在所述第二导线与所述第三导线之间的相交处的第二存储单元。
19.根据权利要求18所述的方法，其中，每个所述第二存储单元包括串联连接在相应的一条所述第二导线与相应的一条所述第三导线之间的第二开关元件、第二中间电极、第二加热图案和第二可变电阻图案，并且
其中，所述第二加热图案包括第二底部和第二侧部，所述第二侧部从所述第二底部的端部朝向所述第二可变电阻图案延伸。
20.一种制造可变电阻存储器件的方法，包括：
依次形成第一导电层、第一开关层和第一加热层，所述第一加热层沿第一方向延伸；
图案化所述第一导电层、所述第一开关层和所述第一加热层，以形成沿与所述第一方向相交的第二方向延伸的第一沟槽；
在所述第一加热层上形成第一可变电阻图案；
在所述第一可变电阻图案上堆叠第二导电层、第二开关层和第二加热层，所述第二加热层沿所述第二方向延伸；
图案化所述第一开关层、所述第一加热层、所述第二导电层、所述第二开关层和所述第二加热层，以形成沿所述第一方向延伸的第二沟槽，所述第二沟槽位于所述第一可变电阻图案之间；
在所述第二加热层上形成第二可变电阻图案；
在所述第二可变电阻图案上形成第三导电层；以及
图案化所述第二开关层、所述第二加热层和所述第三导电层以形成沿所述第二方向延伸的第三沟槽，所述第三沟槽位于所述第二可变电阻图案之间。
CN201811215895.5A 2017-10-23 2018-10-18 可变电阻存储器件及其制造方法 Active CN109698271B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170137413A KR102593112B1 (ko) 2017-10-23 2017-10-23 가변 저항 메모리 소자 및 이의 제조 방법
KR10-2017-0137413 2017-10-23

Publications (2)

Publication Number Publication Date
CN109698271A true CN109698271A (zh) 2019-04-30
CN109698271B CN109698271B (zh) 2023-08-25

Family

ID=66169524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811215895.5A Active CN109698271B (zh) 2017-10-23 2018-10-18 可变电阻存储器件及其制造方法

Country Status (3)

Country Link
US (1) US10566386B2 (zh)
KR (1) KR102593112B1 (zh)
CN (1) CN109698271B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110931636A (zh) * 2019-10-30 2020-03-27 华中科技大学 一种具有新型结构与材料的VOx选通管的制备方法
CN113594201A (zh) * 2021-07-07 2021-11-02 长江先进存储产业创新中心有限责任公司 相变存储器及其制作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220051243A (ko) 2019-08-28 2022-04-26 마이크론 테크놀로지, 인크. 2-트랜지스터 수직 메모리 셀과 공통 플레이트를 갖는 메모리 디바이스
CN111725395B (zh) * 2019-11-27 2022-06-07 中国科学院上海微系统与信息技术研究所 一种选通管材料、选通管单元以及其制作方法
FR3107138B1 (fr) * 2020-02-06 2022-02-11 Commissariat Energie Atomique Cellule mémoire à changement de phase

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110001114A1 (en) * 2009-07-01 2011-01-06 Barbara Zanderighi Phase change memory cell with self-aligned vertical heater and low resistivity interface
US20120305522A1 (en) * 2011-05-31 2012-12-06 Doo-Hwan Park Memory devices and method of manufacturing the same
US20130126510A1 (en) * 2011-11-23 2013-05-23 Samsung Electronics Co., Ltd. Non-volatile memory devices having dual heater configurations and methods of fabricating the same
US20130320290A1 (en) * 2012-06-01 2013-12-05 Samsung Electronics Co., Ltd. Phase change memory devices and methods of manufacturing the same
US20150340408A1 (en) * 2014-05-22 2015-11-26 Micron Technology, Inc. Phase change memory apparatuses and methods of forming such apparatuses
CN106992196A (zh) * 2016-01-13 2017-07-28 三星电子株式会社 可变电阻存储器件
CN107017276A (zh) * 2015-10-27 2017-08-04 三星电子株式会社 存储器装置及其制造方法
CN107104104A (zh) * 2016-02-22 2017-08-29 三星电子株式会社 半导体器件及其制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100650720B1 (ko) * 2004-06-30 2006-11-27 주식회사 하이닉스반도체 상변화 기억 소자 및 그 제조방법
US20060138467A1 (en) 2004-12-29 2006-06-29 Hsiang-Lan Lung Method of forming a small contact in phase-change memory and a memory cell produced by the method
US8765581B2 (en) 2009-11-30 2014-07-01 Micron Technology, Inc. Self-aligned cross-point phase change memory-switch array
KR101097440B1 (ko) 2009-12-16 2011-12-23 주식회사 하이닉스반도체 크로스 패터닝 기법을 이용한 상변화 메모리 장치의 제조방법
US8729521B2 (en) 2010-05-12 2014-05-20 Macronix International Co., Ltd. Self aligned fin-type programmable memory cell
KR20120012095A (ko) * 2010-07-30 2012-02-09 주식회사 하이닉스반도체 상변화 메모리 장치 및 그 제조 방법
JP5279879B2 (ja) 2011-08-09 2013-09-04 株式会社東芝 不揮発性半導体記憶装置
US8988926B2 (en) 2013-01-11 2015-03-24 Micron Technology, Inc. Method, system and device for phase change memory with shunt
US9806129B2 (en) 2014-02-25 2017-10-31 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US9306165B2 (en) 2014-03-27 2016-04-05 Micron Technology, Inc. Replacement materials processes for forming cross point memory
KR102293859B1 (ko) * 2014-12-22 2021-08-25 삼성전자주식회사 가변 저항 메모리 소자 및 이의 제조 방법
KR102316317B1 (ko) 2015-06-05 2021-10-22 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR20170099214A (ko) * 2016-02-23 2017-08-31 삼성전자주식회사 가변 저항 메모리 소자 및 그 제조 방법
US10305032B2 (en) * 2016-11-30 2019-05-28 Samsung Electronics Co., Ltd. Memory device and method of fabricating the same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110001114A1 (en) * 2009-07-01 2011-01-06 Barbara Zanderighi Phase change memory cell with self-aligned vertical heater and low resistivity interface
CN101944568A (zh) * 2009-07-01 2011-01-12 B·扎德里吉 具有自对准垂直加热器和低电阻率接口的相变存储器单元
US20120305522A1 (en) * 2011-05-31 2012-12-06 Doo-Hwan Park Memory devices and method of manufacturing the same
US20130126510A1 (en) * 2011-11-23 2013-05-23 Samsung Electronics Co., Ltd. Non-volatile memory devices having dual heater configurations and methods of fabricating the same
US20130320290A1 (en) * 2012-06-01 2013-12-05 Samsung Electronics Co., Ltd. Phase change memory devices and methods of manufacturing the same
US20150340408A1 (en) * 2014-05-22 2015-11-26 Micron Technology, Inc. Phase change memory apparatuses and methods of forming such apparatuses
CN107017276A (zh) * 2015-10-27 2017-08-04 三星电子株式会社 存储器装置及其制造方法
CN106992196A (zh) * 2016-01-13 2017-07-28 三星电子株式会社 可变电阻存储器件
CN107104104A (zh) * 2016-02-22 2017-08-29 三星电子株式会社 半导体器件及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110931636A (zh) * 2019-10-30 2020-03-27 华中科技大学 一种具有新型结构与材料的VOx选通管的制备方法
CN110931636B (zh) * 2019-10-30 2021-07-06 华中科技大学 一种具有新型结构与材料的VOx选通管的制备方法
CN113594201A (zh) * 2021-07-07 2021-11-02 长江先进存储产业创新中心有限责任公司 相变存储器及其制作方法

Also Published As

Publication number Publication date
KR102593112B1 (ko) 2023-10-25
CN109698271B (zh) 2023-08-25
KR20190044885A (ko) 2019-05-02
US10566386B2 (en) 2020-02-18
US20190123277A1 (en) 2019-04-25

Similar Documents

Publication Publication Date Title
CN106992196B (zh) 可变电阻存储器件
CN109698271A (zh) 可变电阻存储器件及其制造方法
KR20170107163A (ko) 반도체 메모리 소자 및 이의 제조방법
CN110858623B (zh) 可变电阻存储器件及其制造方法
US11127900B2 (en) Variable resistance memory devices, and methods of forming variable resistance memory devices
US10991880B2 (en) Variable resistance memory device and method of fabricating the same
US20180158872A1 (en) Variable resistance memory device
KR20170085409A (ko) 가변 저항 메모리 소자 및 이의 제조 방법
CN109216350A (zh) 包括在隔离线之间的数据存储图案的半导体器件
CN110729302A (zh) 可变电阻非易失性存储器装置
KR20200028549A (ko) 가변 저항 메모리 장치 및 그 제조방법
KR102357987B1 (ko) 가변 저항 메모리 소자 및 이의 제조 방법
CN109768159B (zh) 存储器件
US10547000B2 (en) Variable resistance memory device and method of manufacturing the same
CN109659430A (zh) 包括数据存储图案的半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant