TWI419321B - 記憶體裝置及其製造方法 - Google Patents
記憶體裝置及其製造方法 Download PDFInfo
- Publication number
- TWI419321B TWI419321B TW97112165A TW97112165A TWI419321B TW I419321 B TWI419321 B TW I419321B TW 97112165 A TW97112165 A TW 97112165A TW 97112165 A TW97112165 A TW 97112165A TW I419321 B TWI419321 B TW I419321B
- Authority
- TW
- Taiwan
- Prior art keywords
- heater
- emitter
- trench
- layer
- etching
- Prior art date
Links
Description
本發明的實施例涉及電子記憶體裝置領域,更具體地涉及相變化材料(PCM)記憶體裝置及其製造方法。
例如動態隨機存取記憶體的電子記憶體裝置的記憶體單元通常使用大量電子元件來保存資料。例如,為了儲存資料,通常在這樣的記憶體單元中使用諸如電晶體、二極體和/或電容器之類的電子元件來儲存或不儲存電荷。如果該記憶體單元中儲存電荷,則可以表示邏輯值“1”;如果該記憶體單元中不儲存電荷,則可以表示邏輯值“0”。
儲存資料的另一種方法是使用由相變化材料(PCM)製成的記憶體單元。PCM是可以處於至少兩種物理狀態,經由升高或降低溫度而處於結晶態和非結晶態的材料。藉由改變PCM的物理狀態,還可以改變該材料的某些特性,例如其電阻性。可以利用這些性質來形成由PCM製成的記憶體單元(“PCM單元”)。
通常,這種記憶體單元製造工藝複雜且成本高昂。因此,以保證準確性和可靠性從而降低材耗的方式來製造這種記憶體單元十分重要。一種解決方案涉及使加熱器元件(heater element)與PCM接觸。由於加熱PCM是不期望的,因此期望PCM與加熱器元件以小面積接觸。同樣期望的是,在確保品質的同時,以高效且經濟的方式製造記憶體單元。
本發明的各種實施例提供了一種方法,該方法包括:提供包括多個單元的晶圓,每個單元包括至少一個射極,在晶圓上進行微影蝕刻(lithographic operation)。微影蝕刻包括在射極的相鄰位置形成加熱器溝渠,每個加熱器溝渠的寬度延伸至兩個單元各自的至少一部分。
根據各種實施例,微影蝕刻沿著字線(word-line)方向在整個晶圓上進
行。根據其他實施例,微影蝕刻沿著位元線(bit-line)方向在整個晶圓上進行。
根據各種實施例,微影蝕刻還包括在每個加熱器溝渠內沉積加熱器合金層以及在該加熱器合金層上沉積氮化物層。微影蝕刻還包括對氮化物層和加熱器合金層進行非等向性蝕刻(anisotropic etching)以及在氮化物層上沉積氧化物層,從而在每個加熱器溝渠內形成加熱器元件預配置。
根據各種實施例,為了在每個加熱器溝渠內形成兩個加熱器元件,該方法還包括在整個晶圓的加熱器預配置上進行另一個微影蝕刻。
根據各種實施例,該方法還包括進行第三微影蝕刻,包括在加熱器元件上沉積氮化物層並在第二氮化物層內蝕刻溝渠、在溝渠內沉積鍺銻碲(亦稱為硫族化合物;簡稱GST)材料以及對GST材料進行非等向性蝕刻。
根據各種實施例,每個溝渠的寬度延伸至一個單元的至少一部分。根據其他實施例,每個溝渠的寬度延伸至兩個單元各自的至少一部分。
根據各種實施例,該方法還包括為至少一個射極在GST材料上形成頂部射極界面。
根據各種實施例,該方法還包括進行金屬化,從而在頂部射極界面的頂部表面上提供金屬保護層。根據這樣的實施例,可用鎢來進行金屬化。
根據各種實施例,每個加熱器元件包含氮化鈦(TiN)或氮化鉭(TaN)其中之一。
本發明的各種實施例提供了一種方法,該方法包括提供包括多個單元的晶圓,其中每個單元包括加熱器元件和該加熱器元件上的氮化物層。該方法還包括在氮化物層內形成溝渠,該溝渠的深度可使加熱器元件的一部分被曝露。該方法還包括在溝渠內沉積GST材料並對GST材料進行非等向性蝕刻,從而在該部分的相鄰區域形成記憶體單元。
根據各種實施例,溝渠的寬度延伸至一個單元的至少一部分。根據其他實施例,溝渠的寬度延伸至兩個單元各自的至少一部分,並且溝渠的深度可使所述兩個單元的各自加熱器元件的該部分被曝露。
本發明的各種實施例提供了一種裝置,該裝置包含包括多個單元的基體,其中每個單元包括至少一個在射極層內的射極。該裝置還包括與該射
極層相鄰的加熱器溝渠。該加熱器溝渠的寬度延伸至兩個單元各自的至少一部分。
根據各種實施例,該裝置還包括在加熱器溝渠內的加熱器元件。加熱器元件與所述至少一個射極相鄰且其形狀基本為L形。
根據本發明的各種實施例,每個加熱器元件包含TiN或TaN其中之一。
根據各種實施例,記憶體單元上包括頂部射極界面。根據各種實施例,頂部射極界面包含鎢。根據其他實施例,記憶體單元包含GST。本發明的各種實施例提供了一種方法,該方法包括提供包括多個單元的晶圓,每個單元包括至少一個射極。該方法還包括:沿所述晶圓的第一方向在整個所述單元上進行微影蝕刻以形成加熱器元件預配置;沿所述晶圓的第二方向在整個所述加熱器元件預配置上進行微影蝕刻以在每個射極的相鄰位置形成加熱器預元件;以及沿所述第一方向在每個所述加熱器預元件上的一部分上進行微影蝕刻以在每個射極的相鄰位置形成加熱器元件。
根據各種實施例,每個加熱器元件可包含氮化鈦(TiN)或氮化鉭(TaN)其中之一。
根據各種實施例,該方法還包括沉積與加熱器元件相鄰的加熱器密封層。
根據各種實施例,該方法還包括沿第二方向進行微影蝕刻,從而橫跨每個單元的微型溝渠以使每個加熱器元件被曝露。
根據各種實施例,該方法還包括在每個微型溝渠內沉積鍺銻碲(GST)材料。
根據各種實施例,該方法還包括為至少一個射極在GST材料上形成頂部射極界面。
根據各種實施例,該方法還包括進行金屬化,從而在至少一個頂部射極界面的頂部表面上提供金屬保護層。根據這樣的實施例,可用鎢來進行金屬化。
根據各種實施例,第一方向是字線方向,第二方向是位元線方向。
本發明還提供了一種裝置,該裝置包括基體,該基體包括射極層和該射極層內的至少一個射極,以及與每個射極相鄰且形狀基本為方U形的加
熱器元件,其中U形的第一部分比U形的第二部分短。
根據各種實施例,該第一部分基本上與方U形的底部平齊。
根據各種實施例,每個加熱器元件可包含TiN或TaN其中之一。
根據各種實施例,該裝置還包括與第二部分相鄰的記憶體單元。
根據各種實施例,該裝置還可在記憶體單元上包括頂部射極界面。根據這樣的實施例,頂部射極界面的頂部表面可包含鎢。
根據各種實施例,記憶體單元可包含GST。
在下面的具體描述中,附圖構成描述的一部分並作為參考,其中類似的標號表示類似的部分,並且透過可實施本發明的示例性實施例來描述。應當理解,在不脫離本發明範圍的前提下,可以採用其他實施例以及進行結構或邏輯變化。因此,下面的詳細描述並無限制意義,本發明的實施例的範圍由所附申請專利範圍及其等同物定義。
為了便於理解本發明的實施例,各種操作以多個獨立操作依次描述;然而,描述的順序不應當被解釋為這些操作是有順序的。
描述中會採用透視法進行說明,例如上/下、前/後以及頂/底。採用這種描述僅僅是為了便於討論,並無意限制本發明的實施例的應用。
為了本發明的目的,用語“A/B”表示A或B。為了本發明的目的,用語“A和/或B”表示“(A)、(B)或(A和B)”。為了本發明的目的,用語“A、B和C中至少一種”表示“(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)”。為了本發明的目的,用語“(A)B”表示“(B)或(AB)”,即A為可選項。
在描述中,用語“在實施例中”是指一種或多種相同或不同的實施例。此外,本發明的實施例中所用術語“包含”、“包括”、“含有”等為同義詞。
本發明的實施例提供了一種超高密度(UHD)相變化記憶體(PCM)裝置及其製造方法。
參見圖1,可以由在矽蒸汽基體101上進行的記憶體單元區域100微影蝕刻(Clear Tone Mask,透明色調遮罩)開始來形成記憶體單元區域。進行
集極摻雜(collector doping)操作以產生P+
集極區102,然後進行基極摻雜操作以產生N基極區104。接著,進行淺溝渠隔離(STI)微影蝕刻,包括蝕刻並用氧化物填充溝渠106。這通常完成了記憶體單元區域,因而可進行化學機械平坦化(CMP)操作以使基體101的各個區域平滑。
參見圖2,可以用例如氧化物進行層間電介質沉積(ILD)107,然後微影蝕刻以形成射極。然後可以蝕刻記憶體單元區域100從而曝露射極區域(隨後在此形成射極108)並形成ILD層107。高溫矽鍺(SiGe)被Epi(外延)形成在射極區域中,以使射極區域填充P+
SiGe,由此形成射極。如果需要,可進行CMP操作以使表面平滑。根據各種實施例,如果需要,可以跳過該Epi步驟,射極108可僅為矽。
然後,為了曝露儲存區域,可進行基極微影蝕刻,並對N基極區104提供解離金屬電漿(IMP)。所期望的是確保IMP N+覆蓋基極拾取器(pick-up)。然後可進行另一個射極微影蝕刻並對射極108提供IMP。這樣做有利於在Epi形成SiGe之後確保N基極區104和射極108保持適當的摻雜量。
根據本發明的各種實施例,可進行矽化以在層109沉積矽化物。矽化可包括沉積一層例如鎳或鈷。然後蝕刻該層,得到層109。如果射極108為矽而非Epi生長的SiGe,則可省略矽化。如果省略矽化,則可進在矽化物層109上或直接在射極108上進行金屬化,設置金屬(例如鎢)保護層110。
參見圖3及圖4,根據本發明的各種實施例,然後可沉積層間電介質層112。然後在射極108上方蝕刻該層112,直至達到矽化物層109(如果包括矽化物層)或直至達到射極108(如果不包括矽化物層)。然後可進行金屬化步驟,用鎢保護層110填充被蝕刻的溝渠。其後可進行CMP以使鎢保護層110和ILD層112光滑平坦。如果需要,可沉積氮化物(Si3
N4
)層116並進行CMP。
根據本發明的各種實施例,為了形成加熱器溝渠400,可進行微影蝕刻300。圖3為包括多個前述單元100的晶圓俯視圖。圖4為沿直線A-A’的穿過四個單元的剖視圖。
微影蝕刻300包括蝕刻加熱器溝渠400穿過氮化物層116。從圖3和圖4可以看出,加熱器溝渠400的寬度延伸至跨越兩個單元各自的至少一部分。蝕刻加熱器溝渠400以使其深度延伸到鎢保護層110和ILD層112中。
然後,可在加熱器溝渠內保形沉積加熱器合金層(例如TiN或TaN)。然後在加熱器合金層上沉積氮化物層。
如圖3所示,微影蝕刻300沿字線方向W在整個晶圓上進行。本領域技術人員應已知悉,如果需要,微影蝕刻300可沿位元線方向B進行。
參見圖5至圖8,隨後進行加熱器溝渠400的非等向性蝕刻。這去除了氮化物層和加熱器合金層的平坦部分,以使加熱器合金層分為兩部分402a、402b,如圖6所示。因此,加熱器合金層現被分成兩個加熱器元件預配置(pre-heater element arrangement),該加熱器元件預配置還包括氮化物間隔體404a、404b。根據各種實施例,在加熱器溝渠400內沉積氧化物層506。然後進行CMP操作以使氮化物層116和氧化物層506平滑。進行CMP程序,直到加熱器合金層部分402a、402b的垂直部403曝露。
根據本發明的各種實施例,微影蝕刻沿位元線方向進行,從而橫切加熱器元件預配置,由此將加熱器合金層形成加熱器元件。如圖6至圖8所示,加熱器元件402a、402b基本為L形。如果微影蝕刻300沿位元線方向進行,則第二微影蝕刻則沿字線方向在整個晶圓上進行。然後可沉積氮化物層904。
參見圖9至圖11,根據本發明的各種實施例,可在氮化物層904上沿位元線方向B進行微影蝕刻,從而形成溝渠900並曝露加熱器元件402a、402b的垂直部以便與PCM部分接觸,作為記憶體單元。溝渠900內曝露的加熱器元件402a、402b面積相對較小。因此,加熱器元件402a、402b與GST材料層902的接觸面積也會較小。根據各種實施例,溝渠側壁900a、900b可以是傾斜的。
根據各種實施例,PCM材料是保形沉積在溝渠900內的鍺銻碲(GST)材料902。根據各種實施例,可在GST材料頂部沉積頂電極層908。頂電極層908的材料實例包括Ti、Ta、TiN和TaN。然後進行非等向性蝕刻,在溝
渠900的側壁900a上留下GST材料薄層902a。或者,可進行ILD以填充該溝渠。然後進行CMP以使表面平滑並曝露GST材料。如果需要,可進行CMP程序,直到曝露GST材料的所欲寬度。
根據各種實施例,為了形成GST行,可沿位元線方向B在層902和908上進行微影蝕刻。然後進行非等向性蝕刻,在溝渠900表面和內部留下GST材料薄層902a和902b。還可以根據需要進行金屬化,從而在頂電極908上提供例如鎢的金屬保護層。該保護層可作為頂部射極界面。
參見圖12至圖14,可蝕刻溝渠900以使其寬度延伸至跨越兩個單元各自的一部分,從而曝露兩個相鄰的加熱器元件的垂直部。然後在溝渠內保形沉積GST材料層,並進行非等向性蝕刻,在溝渠900的側壁900a、900b上留下GST材料的薄層902a、902b。如圖所示,側壁900a、900b分別與加熱器元件402a、402b的曝露垂直部相鄰。然後可在兩個GST材料薄層之間沉積氮化物層906以填充溝渠,或者可進行ILD以填充溝渠900。然後可進行CMP程序以使各層平滑並曝露GST材料薄層902a、902b。如果需要,可在每個GST部分上提供頂電極和保護層。
參見圖15和圖16,根據本發明的各種實施例,尚有其他形成加熱器元件的程序。圖15示意性地示出了包括多個上述單元100的晶圓1300。每個單元包括至少一個射極。例如,四個射極被標記為1302、1304、1306和1308。字線方向以W表示。行式溝渠微影蝕刻1301可沿字線方向進行。圖16為射極1302沿直線A-A’的剖視圖。
根據各種實施例,在進行行式溝渠微影蝕刻之前,先行沉積氧化物層1400。然後蝕刻行式溝渠,在射極108的矽化物層109停止。然而圖中並未顯示,如前所述,如果需要,矽化物層109上可包括金屬層(例如鎢保護層110)。然後可沉積氮化矽(Si3
N4
)薄層,隨後進行Si3
N4
層的非等向性蝕刻以去除一部分Si3
N4
層,但保留加熱器溝渠側壁的Si3
N4
以提供加熱器密封1402。
然後可以沉積加熱器合金層1404,例如氮化鈦(TiN)或氮化鉭(TaN)。然後在加熱器合金層1404上沉積Si3
N4
薄層1406以提供第二加熱器密封。
然後沉積氧化物層1408。然後可在Si3
N4
層1406進行等向性蝕刻。可進行CMP操作以去除氧化物,直到曝露出Si3
N4
層1406。層1404、1406和1408因而形成加熱器元件預配置。如圖16所示,加熱器合金層1404基本為方U形。
參見圖17,隨後可沿位元線方向B在整個晶圓1300上進行微影蝕刻1500。此微影蝕刻沿位元線方向橫切單元100和加熱器元件預配置以形成加熱器預元件(pre-heater element)。加熱器預元件仍然具有與圖16所示,由層1404、1406和1408所形成的加熱器元件預配置相同的形狀和外觀。
參見圖18和19,根據各種實施例,沿字線方向W在整個晶圓1300上進行微影蝕刻1600,從而完成加熱器元件1700的形成。如圖18所示,該微影蝕刻相對於射極“偏移”進行。因此,加熱器合金層的第一部分或垂直部1702被蝕刻以使其短於第二部分或垂直部1704。理想地為,垂直部1702被蝕刻以使其與加熱器合金層1704的底部1706基本上平齊。圖19為射極1302沿直線A-A’的剖視圖。
參見圖20,現在可沉積Si3
N4
層1802,從而替代加熱器合金層1404被去除的部分以及Si3
N4
薄層1406和Si3
N4
加熱器密封1402的任何被去除部分。然後可進行CMP程序以使層1802平滑。
根據各種實施例,參見圖21、圖22和圖23,可在Si3
N4
層1802上進行位元線方向B的微影蝕刻1900,從而曝露欲與GST材料部分1902接觸的垂直部1604。根據各種實施例,進行微影蝕刻1900以形成微型溝渠1904,微型溝渠1904的側壁1904a、1904b具有與垂直方向夾角約為30至40度的適當斜度。圖22和圖23為射極1302沿直線C-C’的剖視圖。
如圖22所示,加熱器元件1700(位在氧化物層1400後)的垂直部1604在微型溝渠1904內的曝露面積相對較小。因此,加熱器元件1700與GST材料1902(一旦沉積後)的接觸面積也較小。
再參見圖23,隨後在微型溝渠內沉積GST材料1902。如果GST材料1902的表面不平坦,則可進行CMP操作。然後可在GST材料1902上沉積頂電極1906。頂電極材料的實例包括Ti、Ta、TiN和TaN。最後,對微型
溝渠內的GST材料1902和頂電極1906進行微影蝕刻和蝕刻操作。根據各種實施例,Si3
N4
薄層被沉積,然後被蝕刻以提供GST密封1908。為了在GST上提供電介質,沉積氧化物(圖中未示)。如果氧化物的表面不夠平坦,則可進行CMP操作。進行微影蝕刻和蝕刻操作,以在GST材料1902上提供頂部射極觸點1912。根據各種實施例,該操作是金屬化,並由鎢形成頂觸點。
前文係針對本發明之較佳實施例為本發明之技術特徵進行具體之說明,唯熟悉此項技術之人士當可在不脫離本發明之精神與原則下對本發明進行變更與修改,而該等變更與修改,皆應涵蓋於如下申請專利範圍所界定之範疇中。
100‧‧‧區域/單元
101‧‧‧矽蒸汽基體
102‧‧‧P+
集極區
104‧‧‧N基極區
106‧‧‧溝渠
107‧‧‧ILD層
108‧‧‧射極
109‧‧‧矽化物層
110‧‧‧鎢保護層
116‧‧‧氮化物層
300‧‧‧微影蝕刻
400‧‧‧加熱器溝渠
402a‧‧‧加熱器合金層/加熱器元件
402b‧‧‧加熱器合金層/加熱器元件
404a‧‧‧氮化物間隔體
404b‧‧‧氮化物間隔體
506‧‧‧氧化物層
900‧‧‧溝渠
900a‧‧‧溝渠側壁
900b‧‧‧溝渠側壁
902‧‧‧GST材料層
902a‧‧‧GST材料薄層
902b‧‧‧GST材料薄層
904‧‧‧氮化物層
906‧‧‧氮化物/氮化物層
908‧‧‧頂電極層/頂電極
1300‧‧‧晶圓
1301‧‧‧行式溝渠微影蝕刻
1302‧‧‧射極
1304‧‧‧射極
1306‧‧‧射極
1308‧‧‧射極
1400‧‧‧氧化物層
1402‧‧‧加熱器密封
1406‧‧‧Si3
N4
薄層
1408‧‧‧氧化物層
1500‧‧‧微影蝕刻
1600‧‧‧微影蝕刻
1604‧‧‧垂直部
1700‧‧‧加熱器元件
1802‧‧‧Si3
N4
層
1900‧‧‧微影蝕刻
1902‧‧‧GST材料
1904‧‧‧微型溝渠
1904a‧‧‧側壁
1904b‧‧‧側壁
1906‧‧‧頂電極
1908‧‧‧GST密封
圖1和圖2為根據本發明的各種實施例的經過各種操作後的基體剖視圖;圖3為根據本發明的各種實施例的顯示微影蝕刻的基體俯視圖;圖4為根據本發明的各種實施例的經圖3的微影蝕刻後的基體剖視圖(沿圖3中的直線A-A’);圖5為根據本發明的各種實施例的顯示微影蝕刻的基體俯視圖;圖6至圖8為根據本發明的各種實施例的經圖3和圖5的微影蝕刻後的基體剖視圖(沿圖5中的直線A-A’);圖9至圖14為根據本發明的各種實施例的基體剖視圖(沿圖5中的直線C-C’);圖15為根據本發明的各種實施例的顯示微影蝕刻的基體俯視圖;圖16為根據本發明的各種實施例的經圖15的微影蝕刻後的基體剖視圖(沿圖15中的直線A-A’);圖17和圖18為根據本發明的各種實施例的顯示微影蝕刻的基體俯視圖;圖19和圖20為根據本發明的各種實施例的經圖17和圖18的微影蝕刻後的基體剖視圖(沿圖18中的直線A-A’);圖21為根據本發明的各種實施例的顯示微影蝕刻的基體俯視圖;
圖22和圖23根據本發明的各種實施例的經圖21的微影蝕刻後的基體剖視圖(沿圖21中的直線C-C’);圖24為根據本發明的各種實施例的經圖21的至少一部分微影蝕刻後的基體俯視圖。
107‧‧‧ILD層
1400‧‧‧氧化物層
1802‧‧‧Si3
N4
層
1902‧‧‧GST材料
1906‧‧‧頂電極
1908‧‧‧GST密封
1912‧‧‧頂部射極觸點
Claims (36)
- 一種製造記憶體裝置的方法,包括:提供包括多個單元的晶圓,每個單元包括至少一個射極;對所述晶圓進行微影蝕刻,以在所述射極的相鄰位置形成加熱器溝渠,每個加熱器溝渠的寬度延伸至兩個單元各自的至少一部分,其中進行所述微影蝕刻還包括:在每個加熱器溝渠內沉積加熱器合金層,並在所述加熱器合金層上沉積氮化物層,對所述氮化物層和所述加熱器合金層進行非等向性蝕刻,以及在所述氮化物層上沉積氧化物層以在每個加熱器溝渠內形成加熱器元件預配置;在所述加熱器元件預配置上對所述晶圓進行另一個微影蝕刻,從而在每個加熱器溝渠內形成兩個加熱器元件;以及進行第三微影蝕刻,所述第三微影蝕刻包括:在所述加熱器元件上沉積第二氮化物層並在所述第二氮化物層內蝕刻溝渠,在所述溝渠內沉積鍺銻碲(GST)材料並對所述GST材料進行非等向性蝕刻。
- 如申請專利範圍第1項所述之方法,其中所述微影蝕刻沿字線方向在整個所述晶圓上進行。
- 如申請專利範圍第1項所述之方法,其中所述微影蝕刻沿位元線方向在整個所述晶圓上進行。
- 如申請專利範圍第1項所述之方法,其中每個溝渠的寬度延伸至一個單元的至少一部分。
- 如申請專利範圍第1項所述之方法,其中每個溝渠的寬度延伸至兩個單元各自的至少一部分。
- 如申請專利範圍第1項所述之方法,還包括為至少一個射極在GST材料上形成頂部射極界面。
- 如申請專利範圍第6項所述之方法,還包括進行金屬化從而在頂部射極界面的頂部表面上提供金屬保護層。
- 如申請專利範圍第7項所述之方法,其中所述金屬化用鎢進行。
- 如申請專利範圍第1項所述之方法,其中每個加熱器元件包含TiN或TaN其中之一。
- 一種製造記憶體裝置的方法,包括:提供包括多個單元的晶圓,每個單元包括加熱器元件和所述加熱器元件上的氮化物層;在所述氮化物層內形成溝渠,所述溝渠的深度使得所述加熱器元件的一部分被曝露;在所述溝渠內沉積GST材料;以及對所述GST材料進行非等向性蝕刻以在所述部分的相鄰位置形成記憶體單元。
- 如申請專利範圍第10項所述之方法,其中所述溝渠的寬度延伸至一個單元的至少一部分。
- 如申請專利範圍第10項所述之方法,其中所述溝渠的寬度延伸至兩個單元各自的至少一部分,並且所述溝渠的深度使得所述兩個單元各自的加熱器元件的所述部分被曝露。
- 如申請專利範圍第10項所述之方法,還包括在每個記憶體單元上形成頂部射極界面。
- 如申請專利範圍第13項所述之方法,還包括進行金屬化從而在頂部射極界面的頂部表面上提供金屬保護層。
- 如申請專利範圍第14項所述之方法,其中所述金屬化用鎢進行。
- 如申請專利範圍第10項所述之方法,其中每個加熱器元件包含TiN或TaN其中之一。
- 一種記憶體裝置,包括:包括多個單元的基板,每個單元在射極層內包括至少一個射極;與所述射極層相鄰的加熱器溝渠,所述加熱器溝渠的寬度延伸至兩個單元各自的至少一部分;在所述加熱器溝渠內的加熱器元件,所述加熱器元件與至少一個所述射極相鄰,每個加熱器元件基本上為L形,其中在每個加熱器元件的垂直部的相鄰位置還包括記憶體單元;以及在所述記憶體單元上的頂部射極界面。
- 如申請專利範圍第17項所述之裝置,其中每個加熱器元件包含TiN或TaN其中之一。
- 如申請專利範圍第17項所述之裝置,其中所述頂部射極界面包含鎢。
- 如申請專利範圍第19項所述之裝置,其中所述記憶體單元包含GST。
- 一種製造記憶體裝置的方法,包括:提供包括多個單元的晶圓,每個單元包括至少一個射極;沿所述晶圓的第一方向在所述單元上進行微影蝕刻以形成加熱器元件預配置; 沿所述晶圓的第二方向在所述加熱器元件預配置上進行微影蝕刻以在每個射極的相鄰位置形成加熱器預元件;以及沿所述第一方向在每個所述加熱器預元件上的一部分上進行微影蝕刻以在每個射極的相鄰位置形成加熱器元件。
- 如申請專利範圍第21項所述之方法,其中每個加熱器元件包含氮化鈦(TiN)或氮化鉭(TaN)其中之一。
- 如申請專利範圍第21項所述之方法,還包括沉積與所述加熱器元件相鄰的加熱器密封層。
- 如申請專利範圍第23項所述之方法,還包括沿所述第二方向進行微影蝕刻形成橫跨每個單元的微型溝渠,以使每個加熱器元件被曝露。
- 如申請專利範圍第24項所述之方法,還包括在每個微型溝渠內沉積鍺銻碲(GST)材料。
- 如申請專利範圍第25項所述之方法,還包括為至少一個射極在GST材料上形成頂部射極界面。
- 如申請專利範圍第26項所述之方法,還包括進行金屬化從而在至少一個頂部射極界面的頂部表面上提供金屬保護層。
- 如申請專利範圍第27項所述之方法,其中所述金屬化用鎢進行。
- 如申請專利範圍第21項所述之方法,其中所述第一方向為字線方向,所述第二方向為位元線方向。
- 一種記憶體裝置,包括:包括射極層的基體,所述射極層內包括至少一個射極;以及與每個射極相鄰且基本上為方U形的加熱器元件,其中所述U形的第一部分短於其第二部分。
- 如申請專利範圍第30項所述之裝置,其中所述第一部分基本上與所述方U形的底部平齊。
- 如申請專利範圍第30項所述之裝置,其中每個加熱器元件包含TiN或TaN其中之一。
- 如申請專利範圍第32項所述之裝置,還包括與所述第二部分相鄰的記憶體單元。
- 如申請專利範圍第32項所述之裝置,還包括在所述記憶體單元上的頂部射極界面。
- 如申請專利範圍第34項所述之裝置,其中所述頂部射極界面的頂部表面包含鎢。
- 如申請專利範圍第35項所述之裝置,其中所述記憶體單元包含GST。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US90981307P | 2007-04-03 | 2007-04-03 | |
US91024007P | 2007-04-05 | 2007-04-05 | |
US91038907P | 2007-04-05 | 2007-04-05 | |
US12/060,810 US7985616B1 (en) | 2007-04-05 | 2008-04-01 | Methods to form wide heater trenches and to form memory cells to engage heaters |
US12/060,792 US7709835B2 (en) | 2007-04-03 | 2008-04-01 | Method to form high efficiency GST cell using a double heater cut |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200849579A TW200849579A (en) | 2008-12-16 |
TWI419321B true TWI419321B (zh) | 2013-12-11 |
Family
ID=44824186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW97112165A TWI419321B (zh) | 2007-04-03 | 2008-04-03 | 記憶體裝置及其製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI419321B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9246093B2 (en) | 2009-07-01 | 2016-01-26 | Micron Technology, Inc. | Phase change memory cell with self-aligned vertical heater and low resistivity interface |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050001284A1 (en) * | 2001-12-05 | 2005-01-06 | Stmicroelectronics S.R.L. | Self-aligned process for manufacturing a phase change memory cell and phase change memory cell thereby manufactured |
US20050006681A1 (en) * | 2003-07-09 | 2005-01-13 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory device and method for fabricating the same |
US20060091492A1 (en) * | 2004-10-28 | 2006-05-04 | Jong-Won Lee | Depositing titanium silicon nitride films for forming phase change memories |
TW200616151A (en) * | 2004-09-17 | 2006-05-16 | Ovonyx Inc | Phase change memory with ovonic threshold switch |
US20070020797A1 (en) * | 2005-06-03 | 2007-01-25 | Stmicroelectronics S.R.L. | Self-aligned process for manufacturing phase change memory cells |
US20070045606A1 (en) * | 2005-08-30 | 2007-03-01 | Michele Magistretti | Shaping a phase change layer in a phase change memory cell |
-
2008
- 2008-04-03 TW TW97112165A patent/TWI419321B/zh not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050001284A1 (en) * | 2001-12-05 | 2005-01-06 | Stmicroelectronics S.R.L. | Self-aligned process for manufacturing a phase change memory cell and phase change memory cell thereby manufactured |
US20050006681A1 (en) * | 2003-07-09 | 2005-01-13 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory device and method for fabricating the same |
TW200616151A (en) * | 2004-09-17 | 2006-05-16 | Ovonyx Inc | Phase change memory with ovonic threshold switch |
US20060091492A1 (en) * | 2004-10-28 | 2006-05-04 | Jong-Won Lee | Depositing titanium silicon nitride films for forming phase change memories |
US20070020797A1 (en) * | 2005-06-03 | 2007-01-25 | Stmicroelectronics S.R.L. | Self-aligned process for manufacturing phase change memory cells |
US20070045606A1 (en) * | 2005-08-30 | 2007-03-01 | Michele Magistretti | Shaping a phase change layer in a phase change memory cell |
Also Published As
Publication number | Publication date |
---|---|
TW200849579A (en) | 2008-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10014347B2 (en) | Arrays of memory cells and methods of forming an array of memory cells | |
US7803679B2 (en) | Method of forming a vertical diode and method of manufacturing a semiconductor device using the same | |
US10453854B2 (en) | Three-dimensional memory device with thickened word lines in terrace region | |
KR101620396B1 (ko) | 상변화 메모리 소자들에서 전극들의 제조 방법들 | |
JP5241717B2 (ja) | 抵抗スイッチング装置の抵抗スイッチング材料の制御された形成方法および該方法によって得られる装置 | |
US8030128B1 (en) | Method to form high density phase change memory (PCM) top contact every two bits | |
WO2015126664A1 (en) | A multilevel memory stack structure and methods of manufacturing the same | |
US20080142776A1 (en) | Phase change random access memory device with transistor, and method for fabricating a memory device | |
TW201036146A (en) | Semiconductor device with vertical transistor and method for fabricating the same | |
US8384135B2 (en) | Phase-change random access memory device and method of manufacturing the same | |
CN102569336A (zh) | 非易失性半导体存储器件及其制造方法 | |
US7745809B1 (en) | Ultra high density phase change memory having improved emitter contacts, improved GST cell reliability and highly matched UHD GST cells using column mirco-trench strips | |
US20100243981A1 (en) | Phase-change random access memory device | |
TWI419321B (zh) | 記憶體裝置及其製造方法 | |
KR101298258B1 (ko) | 상변화 메모리 장치의 제조 방법 | |
US11062940B2 (en) | Organometallic precursors, methods of forming a layer using the same and methods of manufacturing semiconductor devices using the same | |
US7888166B2 (en) | Method to form high efficiency GST cell using a double heater cut | |
US8481426B2 (en) | Method of forming pattern structure and method of fabricating semiconductor device using the same | |
US7985616B1 (en) | Methods to form wide heater trenches and to form memory cells to engage heaters | |
US20220352193A1 (en) | Three-dimensional memory device with metal-barrier-metal word lines and methods of making the same | |
US20120273741A1 (en) | Phase change memory devices and methods of manufacturing the same | |
JP2013187549A (ja) | 半導体装置 | |
US8138572B2 (en) | Semiconductor device and method for fabricating the same | |
WO2008124444A1 (en) | Methods to form wide heater trenches and to form memory cells to engage heaters | |
CN116568046B (zh) | 一种半导体结构的制备方法和半导体结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |