CN102881823A - 相变随机存取存储器件及其制造方法 - Google Patents
相变随机存取存储器件及其制造方法 Download PDFInfo
- Publication number
- CN102881823A CN102881823A CN2012101956884A CN201210195688A CN102881823A CN 102881823 A CN102881823 A CN 102881823A CN 2012101956884 A CN2012101956884 A CN 2012101956884A CN 201210195688 A CN201210195688 A CN 201210195688A CN 102881823 A CN102881823 A CN 102881823A
- Authority
- CN
- China
- Prior art keywords
- change material
- phase change
- material pattern
- insulating film
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 9
- 239000012782 phase change material Substances 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 230000008859 change Effects 0.000 claims abstract description 12
- 239000011229 interlayer Substances 0.000 claims description 31
- 239000010410 layer Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 21
- 238000002955 isolation Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 238000009413 insulation Methods 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 150000004770 chalcogenides Chemical class 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 2
- 239000002178 crystalline material Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000011669 selenium Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 229910000763 AgInSbTe Inorganic materials 0.000 description 1
- 229910000618 GeSbTe Inorganic materials 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 239000005864 Sulphur Substances 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052798 chalcogen Inorganic materials 0.000 description 1
- 150000001787 chalcogens Chemical class 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000011343 solid material Substances 0.000 description 1
- 238000013517 stratification Methods 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种相变随机存取存储器件即PCRAM器件及其制造方法。所述PCRAM器件包括底电极接触，所述底电极接触形成在包括下结构的半导体衬底上；相变材料图案，所述相变材料图案分别与所述底电极接触接触；以及热绝缘单元，所述热绝缘单元形成在所述相变材料图案之间。
Description
相关申请的交叉引用
本申请要求2011年7月13日向韩国专利局提交的申请号为10-2011-0069323的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明涉及一种半导体器件，更具体而言，涉及一种相变随机存取存储(PCRAM)器件及其制造方法。
背景技术
相变随机存取存储(PCRAM)器件经由流动在顶电极与底电极之间的电流将插入在顶电极与底电极的相变层改变为晶态或非晶态。利用相变层在晶态中的电阻与相变层在非晶态中的电阻之间的差来读取储存在单元中的信息。
PCRAM器件可以使用硫族化物层作为相变材料。硫族化物层表示诸如硫(S)、硒(Se)以及碲(Te)的硫族元素的化合物。作为硫族化物材料，可以使用锗-锑-碲(GST，Ge2Sb2Te5)或银-铟-锑-碲(Ag-In-Sb-Te)。一般地，固体材料可以被分成原子规则排列的晶态材料诸如金属，以及原子不规则排列的非晶材料诸如玻璃。硫族化物材料具有在晶态与非晶态之间的转变特性。因而，硫族化物材料被称作相变材料。当加热硫族化物材料并达到熔点时，原子排列无序并且硫族化物材料被熔化。在硫族化物材料被熔化之后，当熔化的材料被快速冷却时，原子的规则排列有序并且材料变成非晶态(复位状态，逻辑“1”)。当再次加热处于非晶态的材料时，无序的原子排列重新排列有序并且材料再次处于晶态(设置状态，逻辑“0”)。
图1是说明现有的PCRAM器件的截面图。
参见图1，现有的PCRAM包括以垂直结构形成在半导体衬底101上的开关器件103、底电极105、相变材料图案107以及顶电极109。
相变材料图案107具有阵列型，以及由于器件的设计规则按比例缩减到60nm等级，所以相邻单元之间的距离较窄。在60nm等级的情况下，当为选中的单元A产生用于相变的焦耳热时，旨在用于单元A的热被传递到周围的单元B和C。通过将热传递到附近的单元B和C，不希望的单元可能会发生相变。更具体而言，当对选中的单元进行复位时，施加给选中的单元的热被传播到附近的单元，且因而，附近的单元的温度增加。当逻辑数据“1”被记录在附近的单元时，通过从用于选中的单元产生的热中传播的热来改变相变材料图案107的晶态，且因而，附近单元的数据可能从逻辑数据“1”改变到逻辑数据“0”。附近单元中的逻辑数据的改变可以称为干扰。
施加600℃以上的加热温度来执行复位操作，但是在大约200℃的加热温度执行设置操作。
已经建议了一种形成短线型(dash type)的底电极的方法来防止热干扰。然而仍然存在不足。
发明内容
根据示例性实施例的一个方面，一种相变随机存取存储器(PCRAM)器件包括底电极接触，所述底电极接触被形成在包括下结构的半导体衬底上：相变材料图案，所述相变材料图案分别与底电极接触接触；以及热绝缘单元，所述热绝缘单元被形成在所述相变材料图案之间。
根据示例性实施例的另一个方面，一种制造PCRAM器件的方法包括以下步骤：在半导体衬底上形成相变材料层，所述半导体衬底包括由第一层间绝缘层绝缘的底电极接触；通过将相变材料层图案化来形成相变材料图案以分别与所述底电极接触电接触，其中，形成相变材料图案的步骤包括对在相变材料图案之间的第一层间绝缘进行刻蚀；以及在半导体衬底上形成第二层间绝缘层，所述半导体衬底包括相变材料图案和经刻蚀的第一层间绝缘层。
在以下标题为“具体实施方式”的部分中描述这些和其它的特点、方面和实施例。
附图说明
从以下结合附图的详细描述中将更加清楚地理解本发明的主题的以上和其它的方面、特征以及其它的优点，其中：
图1是说明现有的相变随机存取存储器(PCRAM)器件的截面图；
图2至5是说明根据本发明的一个示例性实施例的制造PCRAM器件的方法的截面图；
图6是说明根据本发明的另一个示例性实施例的PCRAM的布局图；以及
图7是说明在PCRAM器件的写操作中传播到相邻单元的热的程度的图。
具体实施方式
在下文中，将参照附图来更详细地描述示例性实施例。
本发明参照截面图来描述示例性实施例，截面图是示例性实施例(以及中间结构)的示意性说明。因此，可以预料到例如由于制造技术和/或公差所带来的形状的变化。因而，示例性实施例不应解释为限于本发明所说明的区域的具体形状，而是可以包括例如源自制造的形状差异。在附图中，为了清晰可以夸大层和区域的长度和尺寸。相同的附图标记在附图中表示相同的元件。也可以理解当提及一层在另一层或衬底“上”时，其可以直接在另一层或衬底上或可以存在中间层。
图2至5是说明根据本发明构思的一个示例性实施例的制造相变随机存取存储(PCRAM)器件的方法的截面图。
首先，参见图2，在形成下结构的半导体衬底201上形成底电极接触203。例如，下结构可以包括开关器件、字线等。底电极接触203通过包括例如氮化物层的第一层间绝缘层205而被绝缘。随后，在包括底电极接触203和第一层间绝缘层205的半导体衬底201的整个结构上形成相变材料层207。
参见图3，执行刻蚀工艺以形成相变材料图案207A。当刻蚀相变材料层207时，第一层间绝缘层205可以用作刻蚀停止层。可替换地，可以刻蚀第一层间绝缘层205到指定的深度。因此，相变材料图案207A之间的空间的高宽比增大。
参见图4，在包括相变材料图案207A和经刻蚀的第一层间绝缘层205的半导体衬底的整个结构上形成第二层间绝缘层209。第二层间绝缘层209可以包括具有差的间隙填充属性的材料。例如，可以使用高密度等离子体(HDP)沉积法由氧化硅(SiO2)来形成第二层间绝缘层209。
当形成第二层间绝缘层209时，由于相变材料图案207A之间的空间的高宽比已经增大，所以引起悬空211。悬空211引起要掩埋在第二层间绝缘层209中的孔，更具体而言，相变材料图案207A之间的第二层间绝缘层209的空隙。图5说明出现空隙的一个实施例。
如图5所示，在形成第二层间绝缘层209之后在相变材料图案207A之间形成空隙。
第二层间绝缘层，例如HDP SiO2层具有大约1.4W/mK的热导率。第一层间绝缘层，例如通过等离子体增强化学气相沉积(PECVD)法形成的Si3N4具有大约20W/mK的热导率。然而，当空隙213被空气填充时，空隙213具有大约0.024W/mK的很低的热导率。
因此，在本示例性实施例中，在形成相变材料图案207A的刻蚀工艺中，当刻蚀第一层间绝缘层205以增大相变材料图案207A之间的空间的高宽比并且形成第二层间绝缘层209以有意地形成空隙213时，可以最小化相变材料图案207A之间的热转移。因而，空隙213可以称作为热绝缘单元。空隙213或更具体而言热绝缘单元，可以维持在真空状态，或可以将干空气或氮气置于空隙213或更具体而言热绝缘单元中。
另外，空隙213允许在相变材料图案207A中产生的热不扩散到附近的单元，但传播到顶电极或底电极。当PCRAM器件操作时，可以最小化热损失。因此，当在复位操作中通过与施加到现有的PCRAM器件的电流量相同的电流量来操作PCRAM器件时，相变材料图案207A的加热温度增加。因此，可以通过与施加到现有PCRAM器件的电流量的60％至70％相对应的电流量来记录期望的数据，由此与现有的PCRAM器件相比将功耗最小化。
在本示例性实施例的PCRAM器件中，通过在字线方向和位线方向上将相变材料层图案化来制造相变材料层。因而，在位线方向上也引起空隙。
图6是根据本发明的另一个示例性实施例的PCRAM器件的布局图。
图6说明空隙213A出现在字线方向上并且空隙213B出现在位线方向上。
相变图案207A通过包括空隙213A和213B的层间绝缘层而在x轴和y轴方向上与相邻的相变材料图案207A绝缘。
因而，可以去除由于相邻单元之间的热干扰引起的干扰，并且可以确保PCRAM器件的可靠性。
图7是说明在PCRAM器件的写入操作中传播到相邻单元的热的程度的图。
图7示出在对特定单元进行的记录操作中传播到相邻单元的热效果，由符号“◆”来表示在不包括形成在相变材料图案之间的空隙的现有PCRAM器件中传播到相邻单元的热效果，由符号“■”来表示在包括形成在相变材料图案之间的空隙的本发明的示例性实施例的PCRAM器件中传播到相邻单元的热效果，并且由符号“▲”来表示在现有的PCRAM器件中的热效果与在本示例性实施例的PCRAM器件中的热效果之间的温度差。
如图7所示，与现存的PCRAM器件相比，本发明的示例性实施例的PCRAM器件的热效果得到了改善，并且在100℃热效果减弱到最大程度。
如上所述，根据本发明的示例性实施例的PCRAM器件包括相变材料图案之间的热绝缘单元。热绝缘单元可以包括干空气或氮气，或热绝缘单元可以处于真空状态。
与相变材料图案之间的绝缘层(HDP SiO2层)或底电极接触之间的绝缘层(PECVDSi3N4层)相比，热绝缘单元的热导率相当低，且因而，空隙用作热绝缘单元，由此改善相邻的单元之间的干扰。
可以通过形成热绝缘单元来改善热损耗的量，且因而，可以用较小的电流量将数据记录在单元中，由此降低PCRAM器件的总功耗。
尽管以上已经描述了某些实施例，但是可以理解的是描述的实施例仅仅是示例性的。因此，本发明描述的器件和方法不应基于所描述的实施例受限制。更确切地说，应当仅根据结合以上描述和附图来考虑下述权利要求来限定本文描述的系统和方法。
Claims (20)
1.一种相变随机存取存储器件即PCRAM器件，包括：
底电极接触，所述底电极接触被形成在包括下结构的半导体衬底上；
相变材料图案，所述相变材料图案分别与所述底电极接触接触；以及
热绝缘单元，所述热绝缘单元被形成在所述相变材料图案之间。
2.如权利要求1所述的PCRAM器件，其中，将所述相变材料图案在字线方向和位线方向上图案化为岛型。
3.如权利要求1所述的PCRAM器件，其中，所述热绝缘单元包括空隙。
4.如权利要求1所述的PCRAM器件，其中，所述热绝缘单元被干空气填充。
5.如权利要求1所述的PCRAM器件，其中，所述热绝缘单元被氮气填充。
6.如权利要求1所述的PCRAM器件，其中，所述热绝缘单元处于真空状态。
7.如权利要求1所述的PCRAM器件，还包括层间绝缘层，所述层间绝缘层被形成在所述相变材料图案之间以将所述相变材料图案绝缘，
其中，所述热绝缘单元被形成在所述相变材料图案之间的所述层间绝缘层中。
8.如权利要求1所述的PCRAM器件，其中，所述衬底的下结构包括开关器件、字线或位线。
9.一种制造相变随机存取存储器件即PCRAM器件的方法，包括以下步骤：
在包括被第一层间绝缘层绝缘的底电极接触的半导体衬底上形成相变材料层；
通过将分别要与所述底电极接触电接触的所述相变材料层图案化，来形成相变材料图案，其中，形成所述相变材料图案的步骤包括刻蚀在所述相变材料图案之间的所述第一层间绝缘层；以及
在包括所述相变材料图案和经刻蚀的第一层间绝缘层的所述半导体衬底上形成第二层间绝缘层。
10.如权利要求9所述的方法，其中，形成所述相变材料图案的步骤包括在字线方向和位线方向上刻蚀所述相变材料层。
11.如权利要求9所述的方法，其中，形成所述第二层间绝缘层的步骤包括在所述相变材料图案之间造成空隙。
12.如权利要求11所述的方法，还包括在所述空隙中填充干空气的步骤。
13.如权利要求11所述的方法，还包括在所述空隙中填充氮气的步骤。
14.如权利要求11所述的方法，还包括在所述空隙中执行真空处理的步骤。
15.如权利要求10所述的方法，其中，形成所述第二层间绝缘层的步骤包括在所述相变材料图案之间造成空隙。
16.如权利要求15所述的方法，还包括在所述空隙中填充干空气的步骤。
17.如权利要求15所述的方法，还包括在所述空隙中填充氮气的步骤。
18.如权利要求15所述的方法，还包括在所述空隙中执行真空处理的步骤。
19.如权利要求9所述的方法，其中，所述第二层间绝缘层包括具有差的间隙填充特性的材料。
20.如权利要求19所述的方法，其中，所述第二层间绝缘层是利用高密度等离子体沉积法由氧化硅SiO2层形成的。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20110069323 | 2011-07-13 | ||
| KR10-2011-0069323 | 2011-07-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102881823A true CN102881823A (zh) | 2013-01-16 |
Family
ID=47483076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012101956884A Pending CN102881823A (zh) | 2011-07-13 | 2012-06-14 | 相变随机存取存储器件及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20130015421A1 (zh) |
| CN (1) | CN102881823A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103682094A (zh) * | 2013-12-11 | 2014-03-26 | 上海新安纳电子科技有限公司 | 一种相变存储器结构及其制备方法 |
| WO2022073222A1 (en) * | 2020-10-10 | 2022-04-14 | Yangtze Advanced Memory Industrial Innovation Center Co., Ltd | Method to reduce thermal cross talk in 3d x-point memory array |
| WO2023221220A1 (zh) * | 2022-05-18 | 2023-11-23 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
| US11948616B2 (en) | 2021-11-12 | 2024-04-02 | Changxin Memory Technologies, Inc. | Semiconductor structure and manufacturing method thereof |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102075032B1 (ko) * | 2013-11-07 | 2020-02-10 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| KR102079599B1 (ko) * | 2013-11-29 | 2020-02-21 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| KR102539122B1 (ko) | 2016-02-17 | 2023-06-01 | 삼성전자주식회사 | 가변 저항 메모리 장치 및 그 제조 방법 |
| US10892413B2 (en) * | 2017-01-17 | 2021-01-12 | International Business Machines Corporation | Integration of confined phase change memory with threshold switching material |
| US11437571B2 (en) * | 2019-06-25 | 2022-09-06 | International Business Machines Corporation | Integration of selector on confined phase change memory |
-
2011
- 2011-12-29 US US13/339,691 patent/US20130015421A1/en not_active Abandoned
-
2012
- 2012-06-14 CN CN2012101956884A patent/CN102881823A/zh active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103682094A (zh) * | 2013-12-11 | 2014-03-26 | 上海新安纳电子科技有限公司 | 一种相变存储器结构及其制备方法 |
| CN103682094B (zh) * | 2013-12-11 | 2016-08-17 | 上海新安纳电子科技有限公司 | 一种相变存储器结构及其制备方法 |
| WO2022073222A1 (en) * | 2020-10-10 | 2022-04-14 | Yangtze Advanced Memory Industrial Innovation Center Co., Ltd | Method to reduce thermal cross talk in 3d x-point memory array |
| US11948616B2 (en) | 2021-11-12 | 2024-04-02 | Changxin Memory Technologies, Inc. | Semiconductor structure and manufacturing method thereof |
| WO2023221220A1 (zh) * | 2022-05-18 | 2023-11-23 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130015421A1 (en) | 2013-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102881823A (zh) | 相变随机存取存储器件及其制造方法 | |
| CN100435373C (zh) | 半导体存储器件及其制造方法 | |
| KR100639206B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| JP4722634B2 (ja) | オボニック閾値スイッチを有する相変化メモリ | |
| JP5313522B2 (ja) | 相変化材料を有するマルチレベル・データ記憶装置 | |
| CN1992368B (zh) | 半导体器件以及该半导体器件的制造方法 | |
| US9276202B2 (en) | Phase-change storage unit containing TiSiN material layer and method for preparing the same | |
| CN110808332B (zh) | 半导体存储装置 | |
| CN102237390A (zh) | 半导体装置及其制造方法 | |
| EP2417601A2 (en) | Diamond type quad-resistor cells of pram | |
| US20130087756A1 (en) | Heat shield liner in a phase change memory cell | |
| KR20180022097A (ko) | 이차원 물질을 포함하는 상변화 메모리소자 및 그 동작방법 | |
| JP2006229238A (ja) | 相変化メモリ素子及びその製造方法 | |
| CN103855300A (zh) | 相变存储器及其形成方法 | |
| KR100945790B1 (ko) | 상변화 메모리 소자 및 그 제조 방법 | |
| CN103545338B (zh) | 具有热局限间隔物的存储装置及其制造方法 | |
| CN101882627A (zh) | 相变存储器件及其制造方法 | |
| TW201117367A (en) | Semiconductor memory device and manufacturing method thereof | |
| US9276208B2 (en) | Phase change memory cell with heat shield | |
| CN104934531A (zh) | 制造具有相变层的半导体集成电路的方法 | |
| CN102637821B (zh) | 一种相变存储单元及其形成方法 | |
| KR20060127808A (ko) | 링 콘택트들을 구비한 상 변화 메모리 셀 | |
| US20140158972A1 (en) | Memory Cells and Methods of Forming Memory Cells | |
| CN104078563A (zh) | 相变存储器及其形成方法、相变存储器阵列 | |
| CN103794722A (zh) | 新型相变存储单元结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130116 |