CN103258953B - 阻变存储器中下电极层的形成方法 - Google Patents
阻变存储器中下电极层的形成方法 Download PDFInfo
- Publication number
- CN103258953B CN103258953B CN201310204962.4A CN201310204962A CN103258953B CN 103258953 B CN103258953 B CN 103258953B CN 201310204962 A CN201310204962 A CN 201310204962A CN 103258953 B CN103258953 B CN 103258953B
- Authority
- CN
- China
- Prior art keywords
- electrode layer
- layer
- metal
- electrode
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明公开一种阻变存储器中下电极层的形成方法，包括以下步骤：提供衬底，在衬底之上形成隔离层，在隔离层之上形成金属互连层；在金属互连层之上形成图形化的介质层；沉积电极金属材料并进行化学机械抛光处理，在金属互连层之上并且在介质层之间形成初始电极层；对初始电极层进行刻蚀，以使初始电极层的顶部表面低于介质层的顶部表面；再次沉积电极金属材料并进行化学机械抛光处理，在初始电极层之上并且在介质层之间形成增生电极层，初始电极层与增生电极层连成整体，作为下电极层。本发明消除了金属电极上的小孔，保证金属电极的均一性，优化了金属电极的性能，进而有利于微小尺寸的新型器件的发展。
Description
技术领域
本发明属于半导体加工技术，具体涉及一种阻变存储器中电极层的形成方法。
背景技术
随着半导体技术的不断发展和电子设备在社会中的进一步普及，特别是手机等便携电子的普及和特殊电子设备如医疗仪器等的发展，微电子尺寸在不断地进行缩小过程。同时影音娱乐等的发展导致数据规模不断增大，进而导致存储器，特别是非易失性存储器的应用变得越来越重要。当今社会的非易失性存储器中FLASH存储器占据着绝对主流，但是随着微电子尺寸进入深纳米以下，传统的FLASH存储器出现了大量的缺陷。而新型阻变存储器（RRAM）有着众多的优势，包括良好的scaling性能、方便进行3D堆叠、结构简单、存储密度高、操作电压低、操作电流小、读写速度快、功耗低、且与传统CMOS兼容等。新型阻变存储器RRAM结构为上下电极间填充一元或多元金属氧化物的三明治结构，其中填充的一元或多元金属氧化物层为阻变层。其工作机理是根据施加在此结构上的电压的不同，阻变层的电阻在高阻态和低阻态间发生相应变化，从而开启或阻断电流流动通道，利用高阻和低阻状态的显著差别储存信息。
新型阻变存储器尺寸较小，对于工艺要求较高。由于工艺制造条件限制，现有阶段制作的金属电极随机性布满了小孔，器件在高低阻不同状态间的转换时因为小孔会产生无法控制和预测的误操作，对于器件的均一性以及稳定性造成了过大的影响，严重时可直接使阻变存储器单元失效。
发明内容
本发明旨在至少在一定程度上解决上述技术问题之一或至少提供一种有用的商业选择。为此，本发明的目的在于提出一种平整均一、缺陷较少的阻变存储器中下电极层的形成方法。
根据本发明实施例的阻变存储器中下电极层的形成方法，包括以下步骤：S1.提供衬底，在所述衬底之上形成隔离层，在所述隔离层之上形成金属互连层；S2.在所述金属互连层之上形成图形化的介质层；S3.沉积电极金属材料并进行化学机械抛光处理，在所述金属互连层之上并且在所述介质层之间形成初始电极层；S4.对所述初始电极层进行刻蚀，以使所述初始电极层的顶部表面低于所述介质层的顶部表面；S5.再次沉积电极金属材料并进行化学机械抛光处理，在所述初始电极层之上并且在所述介质层之间形成增生电极层，所述初始电极层与所述增生电极层连成整体，作为所述下电极层。
在本发明的一个实施例中，所述电极金属材料为W。
在本发明的一个实施例中，所述沉积包括：蒸发、溅射、化学汽相淀积工艺中的一种或多种的组合。
在本发明的一个实施例中，对所述初始电极层进行等离子体刻蚀，以使所述初始电极层的顶部表面低于所述介质层的顶部表面。
在本发明的一个实施例中，所述金属互连层的材料为Al/TiN。
在本发明的一个实施例中，所述介质层为SiO2。
在本发明的一个实施例中，所述下电极层的厚度为100-500nm。
本发明的形成方法在金属电极制作完成之后，进行额外的刻蚀、蒸发淀积和CMP，消除金属电极上的小孔，保证金属电极的均一性，优化了金属电极的性能，进而有利于微小尺寸的新型器件的发展。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是本发明实施例的阻变存储器中下电极层的形成方法的流程图。
图2是本发明实施例的阻变存储器中下电极层的形成方法的详细流程图。
图3是现有工艺和本发明的形成方法得到的W材料的下电极的扫描电子显微镜图片。
图4为Al-O-W的阻变存储单元的结构示意图。
图5为基于现有工艺和本发明形成方法的下电极的Al-O-W的阻变存储单元的扫描电子显微镜图片。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
针对上述背景技术中提到的现有工艺缺陷使金属电极布满小孔的不利影响，本发明提出一种全新的金属电极优化工艺流程，可以优化金属电极的性能，进而有利于微小尺寸的新型器件的发展。
本发明的技术方案为：在金属电极制作完成之后，进行额外的刻蚀、蒸发淀积和化学机械抛光（Chemical Mechanical Polishing，CMP），消除金属电极上的小孔，保证金属电极的均一性。可以优化金属电极的性能，进而有利于微小尺寸的新型器件的发展。
图1和图2示出了本发明实施例的阻变存储器中下电极层的形成方法的具体过程。如图所示，本发明的形成方法，包括以下步骤：
S1.提供衬底100，在衬底100之上形成隔离层200，在隔离层200之上形成金属互连层300，参考图2（a）。
S2.在金属互连层300之上形成图形化的介质层400，参考图2（b）。
S3.沉积电极金属材料500并进行化学机械抛光处理，在金属互连层300之上并且在介质层400之间形成初始电极层510,参考图2（c）和图2（d）。
需要说明的是，现有工艺制备下电极的步骤至此结束。而本发明的形成方法还具有下文的后续步骤。
S4.对初始电极层510进行刻蚀，以使初始电极层510的顶部表面低于介质层400的顶部表面，参考图2（e）。
S5.再次沉积电极金属材料500并进行化学机械抛光处理，在初始电极层510之上并且在介质层400之间形成增生电极层520，初始电极层510与增生电极层520连成整体，作为下电极层,参考图2（f）和图2（g）。
在本发明的一个实施例中，电极金属材料为W。
在本发明的一个实施例中，沉积包括：蒸发、溅射、化学汽相淀积等工艺中的一种或多种的组合。
在本发明的一个实施例中，对初始电极层510进行等离子体刻蚀，以使初始电极层510的顶部表面低于介质层400的顶部表面。
在本发明的一个实施例中，金属互连层300的材料为Al/TiN。
在本发明的一个实施例中，介质层400为SiO2。
在本发明的一个实施例中，下电极层的厚度（即初始电极层510与增生电极层520的厚度的总和）为100-500nm。
图3是现有工艺和本发明的形成方法得到的W材料的下电极的扫描电子显微镜图片。其中可以看出，现有工艺结束得到的钨电极上存在的小孔，此小孔存在的原因在于蒸发淀积金属钨的时候形成的斜坡导致的，这在当今工艺技术下是不可避免的。而本发明设计增加的工艺流程，先对钨电极进行等离子体刻蚀，然后蒸发淀积金属钨，此时产生的金属小孔的位置已经在金属电极区域以上了，最后再进行一次化学机械抛光，小孔等缺陷被刻蚀掉，所得到的金属钨电极表面均一性较强，基本没有什么缺陷了，因此可以避免小孔等工艺缺陷对于金属电极性能的影响。
为使本领域技术人员更好地理解本发明的有益效果，下面结合最终形成Al-O-W的阻变存储单元来做介绍。Al-O-W的阻变存储单元的结构如图4所示，其制备方法为：将钨下电极进行氧化处理转变为氧化钨，然后再覆盖铝上电极。图5为基于现有工艺和本发明形成方法的下电极的Al-O-W的阻变存储单元的扫描电子显微镜图片。可以看出，现有技术中有着明显的小孔缺陷，而本发明的方法形成的器件中无明显小孔缺陷。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (5)
1.一种阻变存储器中下电极层的形成方法，其特征在于，包括以下步骤：
S1.提供衬底，在所述衬底之上形成隔离层，在所述隔离层之上形成金属互连层，其中，所述金属互连层的材料为Al/TiN；
S2.在所述金属互连层之上形成图形化的介质层；
S3.沉积电极金属材料并进行化学机械抛光处理，在所述金属互连层之上并且在所述介质层之间形成初始电极层；
S4.对所述初始电极层进行刻蚀，以使所述初始电极层的顶部表面低于所述介质层的顶部表面；
S5.再次沉积电极金属材料并进行化学机械抛光处理，在所述初始电极层之上并且在所述介质层之间形成增生电极层，所述初始电极层与所述增生电极层连成整体，作为所述下电极层，其中，所述下电极层的厚度为100-500nm。
2.如权利要求1所述的阻变存储器中下电极层的形成方法，其特征在于，所述电极金属材料为W。
3.如权利要求1所述的阻变存储器中下电极层的形成方法，其特征在于，所述沉积包括：蒸发、溅射、化学气相淀积工艺中的一种或多种的组合。
4.如权利要求1所述的阻变存储器中下电极层的形成方法，其特征在于，对所述初始电极层进行等离子体刻蚀，以使所述初始电极层的顶部表面低于所述介质层的顶部表面。
5.如权利要求1所述的阻变存储器中下电极层的形成方法，其特征在于，所述介质层为SiO2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310204962.4A CN103258953B (zh) | 2013-05-28 | 2013-05-28 | 阻变存储器中下电极层的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310204962.4A CN103258953B (zh) | 2013-05-28 | 2013-05-28 | 阻变存储器中下电极层的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103258953A CN103258953A (zh) | 2013-08-21 |
| CN103258953B true CN103258953B (zh) | 2015-06-24 |
Family
ID=48962762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310204962.4A Active CN103258953B (zh) | 2013-05-28 | 2013-05-28 | 阻变存储器中下电极层的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103258953B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105161615B (zh) * | 2015-09-06 | 2019-04-09 | 中南大学 | 一种基于纤维衬底的忆阻器及其制备方法 |
| CN111081872A (zh) * | 2019-12-30 | 2020-04-28 | 浙江省北大信息技术高等研究院 | 一种阻变存储器和制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5858874A (en) * | 1993-09-02 | 1999-01-12 | Nec Corporation | Method of fabricating semiconductor device having step of forming plug in contact hole |
| CN103066206A (zh) * | 2012-12-25 | 2013-04-24 | 清华大学 | 一种阻变式存储单元及其形成方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61259542A (ja) * | 1985-05-13 | 1986-11-17 | Sony Corp | 半導体装置の製造方法 |
| JPH11168072A (ja) * | 1997-12-02 | 1999-06-22 | Nippon Steel Corp | 半導体装置の製造方法 |
-
2013
- 2013-05-28 CN CN201310204962.4A patent/CN103258953B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5858874A (en) * | 1993-09-02 | 1999-01-12 | Nec Corporation | Method of fabricating semiconductor device having step of forming plug in contact hole |
| CN103066206A (zh) * | 2012-12-25 | 2013-04-24 | 清华大学 | 一种阻变式存储单元及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103258953A (zh) | 2013-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8258038B2 (en) | Method of manufacturing semiconductor memory | |
| CN106252505A (zh) | Rram器件和方法 | |
| US8829483B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN102157688A (zh) | 一种阻变存储器及其制备方法 | |
| CN108630810B (zh) | 1s1r存储器集成结构及其制备方法 | |
| CN105826347A (zh) | 电阻式随机存取存储器单元及其制造方法 | |
| US20140027701A1 (en) | Variable resistance memory device and method for fabricating the same | |
| CN105374383A (zh) | 三维存储器的阵列结构及其制造方法 | |
| CN103258953B (zh) | 阻变存储器中下电极层的形成方法 | |
| CN103187523A (zh) | 半导体器件及其制造方法 | |
| TWI508340B (zh) | 電阻式記憶體及其製造方法 | |
| CN113380947B (zh) | 一种半导体集成电路器件及其制造方法 | |
| Ryoo et al. | Novel U-shape resistive random access memory structure for improving resistive switching characteristics | |
| JP5555821B1 (ja) | 不揮発性記憶素子及びその製造方法 | |
| CN102738387A (zh) | 一种基于TiOx结构的忆阻器及其制备方法 | |
| CN103268917A (zh) | 应用于阻变存储器的Al-W-O堆叠结构 | |
| CN104518086A (zh) | 半导体器件及其制造方法 | |
| CN103035838B (zh) | 阻变存储器件及其制备方法 | |
| CN102487123B (zh) | 一种纳米尺度非挥发性阻变存储器单元及其制备方法 | |
| CN104810473A (zh) | 电阻式存储器及其制造方法 | |
| CN103531710A (zh) | 一种高速低功耗相变存储器单元及其制备方法 | |
| KR20140001601A (ko) | 공통 선택소자를 갖는 수직형 저항 변화 메모리 소자 및 그 제조방법 | |
| CN102820425A (zh) | 一种相变阻变多层结构存储器及其制备方法 | |
| CN104733608B (zh) | 电阻式存储器及其制造方法 | |
| CN110707210A (zh) | Rram阻变结构下电极的工艺方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20180831 Address after: The 100084 Zhongguangcun, Haidian District, Beijing Cities street Zhi Zao D 315 Patentee after: Beijing Xin Yi Science and Technology Ltd.s Address before: 100084 Haidian District 100084-82 mailbox in Beijing Patentee before: Tsinghua University |
|
| TR01 | Transfer of patent right |