CN110707210A - Rram阻变结构下电极的工艺方法 - Google Patents
Rram阻变结构下电极的工艺方法 Download PDFInfo
- Publication number
- CN110707210A CN110707210A CN201910914900.XA CN201910914900A CN110707210A CN 110707210 A CN110707210 A CN 110707210A CN 201910914900 A CN201910914900 A CN 201910914900A CN 110707210 A CN110707210 A CN 110707210A
- Authority
- CN
- China
- Prior art keywords
- lower electrode
- process method
- hole
- rram resistive
- resistive switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 87
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 57
- 238000000227 grinding Methods 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims description 15
- 229910003070 TaOx Inorganic materials 0.000 claims description 14
- 238000005240 physical vapour deposition Methods 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 238000001000 micrograph Methods 0.000 description 6
- 238000005498 polishing Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8416—Electrodes adapted for supplying ionic species
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种RRAM阻变结构下电极的工艺方法，提供形成RRAM阻变结构下电极的通孔结构；在通孔结构中填充TaN,之后研磨通孔结构表面使其平整；在通孔结构上形成TiN层；在该TiN层上形成RRAM阻变结构层。本发明将RRAM阻变结构下电极的通孔中填充TaN，在通孔结构上沉积TiN，将TaN和TiN相互组合得到填充充分良好的通孔，避免了直接使用TaN为电极对整个器件的影响，又同时得到较好填充的TiN且CMP后无碟状现象的下电极。
Description
技术领域
本发明涉及半导体制造领域，特别是涉及一种RRAM阻变结构下电极的工艺方法。
背景技术
阻变存储器(RRAM，Resistive Random-Access Memory)根据施加在金属氧化物上的电压不同，使得材料的电阻在高阻态和低阻态之间发生相应变化，从而开启或者阻断电流的通道，并利用这一性质进行储存，是一种记忆电阻，其可以在关掉电源之后，仍然记忆电荷，但同时传输数据又很快，被认为是电路的第四种元件。
RRAM的关键结构即阻变材料结构，使用TiN/TaO/Ta/TiN结构，此结构在正电压和负电压下，器件通过形成和断裂导电通道，实现高阻态和低阻态之间的可逆转变，从而用来存储数据。这样可实现对前段工艺的关键结构中，下电极通过TiN填充通孔(Via)后经进行化学机械研磨(CMP)而形成，但是通过偏压(Bia power)和在腔体(chamber)侧壁形成的电磁场来增加的TiN薄膜的压力(stress)很高，会对底部通孔(via)造成裂纹(crack)，而使用正常物理气相沉积(PVD)平板工艺的TiN又填充能力不够，如图1所示，图1显示为现有的RRAM阻变结构下电极中TiN没有完全填充通孔底部的电子显微镜图；由图1可看出，底部的通孔虽没有裂纹，但是TiN并没有完全填充进去，有非常明显的空穴，并且TiN为簇状晶格生长。再如图2所示，图2显示为图1的下电极经研磨后出现碟状现象的电子显微镜图。
因此，需要提出一种新的RRAM阻变结构下电极的工艺方法来解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种RRAM阻变结构下电极的工艺方法，用于解决现有技术中RRAM阻变结构下电极TiN填充不完全而存在空穴以及TiN为簇状晶格生长使得研磨后出现碟状现象并影响器件性能的问题。
为实现上述目的及其他相关目的，本发明提供一种RRAM阻变结构下电极的工艺方法，该方法至少包括以下步骤：步骤一、提供形成RRAM阻变结构下电极的通孔结构；步骤二、在所述通孔结构中填充TaN,之后研磨所述通孔结构表面使其平整；步骤三、在所述通孔结构上形成TiN层；步骤四、在该TiN层上形成所述RRAM阻变结构层。
优选地，步骤一中所述通孔结构包括通孔和其两侧的含碳氮化硅结构，所述通孔底部为金属铜，所述金属铜的两侧为超低介电常数材料。
优选地，步骤二中在所述通孔结构中填充所述TaN的方法为沉积法。
优选地，步骤二中所述沉积方法为物理气相沉积法。
优选地，步骤二中所述物理气相沉积法为PVD溅射平板工艺。
优选地，步骤二中研磨所述通孔结构表面至暴露出所述通孔两侧的含碳氮化硅结构上表面为止。
优选地，步骤三中在所述通孔结构上形成TiN层的方法为沉积法。
优选地，步骤三中沉积所述TiN层的方法为物理气相沉积法。
优选地，步骤四中在所述TiN层上形成的所述RRAM阻变结构层自下而上至少包括：TaOx、Ta2O5、Ta、TiN。
优选地，步骤四中所述TaOx中，x小于2/5。
优选地，所述自下而上的RRAM阻变结构层中，所述TaOx与所述Ta2O5之间还设有多个材料层。
优选地，所述RRAM阻变结构下电极的工艺方法还包括：步骤五、将所述TiN层及其上的所述RRAM阻变结构层进行刻蚀，形成所述RRAM阻变结构。
如上所述，本发明的RRAM阻变结构下电极的工艺方法，具有以下有益效果：本发明将RRAM阻变结构下电极的通孔中填充TaN，在通孔结构上沉积TiN，将TaN和TiN相互组合得到填充充分良好的通孔，避免了直接使用TaN为电极对整个器件的影响，又同时得到较好填充的TiN且CMP后无碟状现象的下电极。
附图说明
图1显示为现有的RRAM阻变结构下电极中TiN没有完全填充通孔底部的电子显微镜图；
图2显示为图1的下电极经研磨后出现碟状现象的电子显微镜图；
图3显示为本发明的阻变结构下电极填充有TaN的通孔结构示意图；
图4显示为本发明中在通孔结构上形成TiN层以及阻变结构层的示意图；
图5显示为将图4中的TiN层刻蚀后的阻变结构示意图；
图6为本发明中TaN填充通孔结构研磨后无空穴的电子显微镜图；
图7显示为本发明中刻蚀后得到的RRAM阻变结构及其下的通孔结构的电子显微镜图；
图8显示为本发明的RRAM阻变结构下电极的工艺方法流程示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图3至图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供RRAM阻变结构下电极的工艺方法，该方法的工艺流程图如图8所示，该方法包括以下步骤：
步骤一、提供形成RRAM阻变结构下电极的通孔结构；本发明进一步地，如图3所示，图3显示为本发明的阻变结构下电极填充有TaN的通孔结构示意图。步骤一中所述通孔结构包括通孔和其两侧的含碳氮化硅结构(NDC)，所述通孔底部为金属铜(Gu)，所述金属铜的两侧为超低介电常数材料(ULK)。也就是说如图3所示，所述金属铜和其两侧的超低介电常数材料(ULK)位于图3结构中的最下层，在所述铜层和所述超低介电常数材料(ULK)上形成一NDC层，之后刻蚀所述NDC层形成所述通孔，本发明的所述RRAM下电极是通过后续步骤填充TaN在所述通孔结构后，再经过化学机械研磨(CMP)而形成。
步骤二、在所述通孔结构中填充TaN,之后研磨所述通孔结构表面使其平整。本发明进一步地，步骤二中在所述通孔结构中填充所述TaN的方法为沉积法。本发明再进一步地，步骤二中所述沉积方法为物理气相沉积法。并且在本实施例中所述物理气相沉积法为PVD溅射平板工艺。如图3所示，本发明的步骤二对填充TaN后的通孔结构表面进行研磨，优选地，步骤二中研磨所述通孔结构表面至暴露出所述通孔两侧的含碳氮化硅结构上表面为止。亦即研磨直至将所述通孔两侧的含碳氮化硅结构的上表面暴露出来为止。使得通孔中的TaN上表面与所述含碳氮化硅结构的上表面齐平。
步骤三、在所述通孔结构上形成TiN层，如图4所示，图4显示为本发明中在通孔结构上形成TiN层以及阻变结构层的示意图。由于步骤三中研磨至所述TaN上表面与所述含碳氮化硅结构的上表面齐平，因此，在所述通孔结构上形成一层TiN层，覆盖了所述通孔两侧的含碳氮化硅结构的上表面，同时覆盖了所述通孔中TaN的上表面。本发明进一步地，步骤三中在所述通孔结构上形成TiN层的方法为沉积法。并且所述TiN层的方法为物理气相沉积法。
步骤四、在该TiN层上形成所述RRAM阻变结构层。亦即在所述TiN层上依次沉积各种的材料层，这些堆叠的材料层构成所述RRAM阻变结构层。例如本发明中，步骤四中在所述TiN层上形成的所述RRAM阻变结构层自下而上至少包括：TaOx、Ta2O5、Ta、TiN。除了形成所述TaOx、Ta2O5、Ta、TiN之外，所述RRAM阻变结构层还可以在其他材料层，例如在所述TaOx、Ta2O5之间还可以有多个其他材料层，本发明优选地，步骤四中所述TaOx中，x小于2/5。并且本发明更进一步地，所述自下而上的RRAM阻变结构层中，所述TaOx与所述Ta2O5之间还设有多个材料层。亦即，所述TaOx与所述Ta2O5之间并没有直接接触，中间还可能存在其他不同的材料层。
本发明进一步地，所述RRAM阻变结构下电极的工艺方法还包括：步骤五、将所述TiN层及其上的所述RRAM阻变结构层进行刻蚀，形成所述RRAM阻变结构。如图4所示，图4显示为本发明中在通孔结构上形成TiN层以及阻变结构层的示意图，图4中，所述阻变结构层已经进行了刻蚀，其刻蚀停止层在所述TiN层。参阅图5，图5显示为本发明中将图4中的TiN层刻蚀后的阻变结构示意图，亦即先将所述最上层的TiN、Ta、Ta2O5…TaOx进行刻蚀，形成如图4所示的结构，之后继续刻蚀最下层的TiN，形成如图5所示的结构。刻蚀停止层为所述通孔两侧的含碳氮化硅结构上表面，形成由所述TiN、Ta、Ta2O5…TaOx、TiN堆叠而成的RRAM阻变结构。
如图6所示，图6为本发明中TaN填充通孔结构研磨后无空穴的电子显微镜图。由此可见，同时可参阅图7，图7显示为本发明中刻蚀后得到的RRAM阻变结构及其下的通孔结构的电子显微镜图。实验结果表明，使用TaN和TiN组合方法后，得到了填充非常好的通孔，以及刻蚀后良好的关键结构。这样既保证了通孔的良好的填充，又避免了直接使用TaN为电极对整个device器件的影响，满足了RRAM项目的工艺需求。
综上所述，本发明将RRAM阻变结构下电极的通孔中填充TaN，在通孔结构上沉积TiN，将TaN和TiN相互组合得到填充充分良好的通孔，避免了直接使用TaN为电极对整个器件的影响，又同时得到较好填充的TiN且CMP后无碟状现象的下电极。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (12)
1.RRAM阻变结构下电极的工艺方法，其特征在于，该方法至少包括以下步骤：
步骤一、提供形成RRAM阻变结构下电极的通孔结构；
步骤二、在所述通孔结构中填充TaN,之后研磨所述通孔结构表面使其平整；
步骤三、在所述通孔结构上形成TiN层；
步骤四、在该TiN层上形成所述RRAM阻变结构层。
2.根据权利要求1所述的RRAM阻变结构下电极的工艺方法，其特征在于：步骤一中所述通孔结构包括通孔和其两侧的含碳氮化硅结构，所述通孔底部为金属铜，所述金属铜的两侧为超低介电常数材料。
3.根据权利要求1所述的RRAM阻变结构下电极的工艺方法，其特征在于：步骤二中在所述通孔结构中填充所述TaN的方法为沉积法。
4.根据权利要求3所述的RRAM阻变结构下电极的工艺方法，其特征在于：步骤二中所述沉积方法为物理气相沉积法。
5.根据权利要求4所述的RRAM阻变结构下电极的工艺方法，其特征在于：步骤二中所述物理气相沉积法为PVD溅射平板工艺。
6.根据权利要求2所述的RRAM阻变结构下电极的工艺方法，其特征在于：步骤二中研磨所述通孔结构表面至暴露出所述通孔两侧的含碳氮化硅结构上表面为止。
7.根据权利要求1所述的RRAM阻变结构下电极的工艺方法，其特征在于：步骤三中在所述通孔结构上形成TiN层的方法为沉积法。
8.根据权利要求7所述的RRAM阻变结构下电极的工艺方法，其特征在于：步骤三中沉积所述TiN层的方法为物理气相沉积法。
9.根据权利要求1所述的RRAM阻变结构下电极的工艺方法，其特征在于：步骤四中在所述TiN层上形成的所述RRAM阻变结构层自下而上至少包括：TaOx、Ta2O5、Ta、TiN。
10.根据权利要求9所述的RRAM阻变结构下电极的工艺方法，其特征在于：步骤四中所述TaOx中，x小于2/5。
11.根据权利要求9所述的RRAM阻变结构下电极的工艺方法，其特征在于：所述自下而上的RRAM阻变结构层中，所述TaOx与所述Ta2O5之间还设有多个材料层。
12.根据权利要求1所述的RRAM阻变结构下电极的工艺方法，其特征在于：所述RRAM阻变结构下电极的工艺方法还包括：步骤五、将所述TiN层及其上的所述RRAM阻变结构层进行刻蚀，形成所述RRAM阻变结构。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910914900.XA CN110707210A (zh) | 2019-09-26 | 2019-09-26 | Rram阻变结构下电极的工艺方法 |
| US16/850,993 US11302867B2 (en) | 2019-09-26 | 2020-04-16 | Method of making resistive structure of RRAM |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910914900.XA CN110707210A (zh) | 2019-09-26 | 2019-09-26 | Rram阻变结构下电极的工艺方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110707210A true CN110707210A (zh) | 2020-01-17 |
Family
ID=69196398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910914900.XA Pending CN110707210A (zh) | 2019-09-26 | 2019-09-26 | Rram阻变结构下电极的工艺方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11302867B2 (zh) |
| CN (1) | CN110707210A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111244273A (zh) * | 2020-03-10 | 2020-06-05 | 上海华力微电子有限公司 | 改善rram阻变结构下电极凹陷的方法 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040124537A1 (en) * | 2002-12-20 | 2004-07-01 | Fujitsu Limited | Semiconductor device having a multilayer interconnection structure and fabrication process thereof |
| CN101894806A (zh) * | 2009-05-22 | 2010-11-24 | 中芯国际集成电路制造(上海)有限公司 | 电阻存储器及其制作方法 |
| JP2011238828A (ja) * | 2010-05-12 | 2011-11-24 | Nec Corp | 半導体装置及びその製造方法 |
| US20140091272A1 (en) * | 2012-09-28 | 2014-04-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistance variable memory structure and method of forming the same |
| US20140158966A1 (en) * | 2012-12-07 | 2014-06-12 | SK Hynix Inc. | Variable resistance memory device and method for fabricating the same |
| US20140175366A1 (en) * | 2012-12-20 | 2014-06-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistance variable memory structure and method of forming the same |
| CN105047682A (zh) * | 2014-05-01 | 2015-11-11 | 科洛斯巴股份有限公司 | 后端金属层中的集成电阻式存储器 |
| CN105679932A (zh) * | 2014-11-21 | 2016-06-15 | 中芯国际集成电路制造(上海)有限公司 | 电阻式随机存储器的形成方法 |
| CN106910744A (zh) * | 2015-12-23 | 2017-06-30 | 华邦电子股份有限公司 | 存储器装置 |
| US20180090680A1 (en) * | 2013-08-16 | 2018-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory Cell Having Resistance Variable Film and Method of Making the Same |
| CN108123031A (zh) * | 2016-11-30 | 2018-06-05 | 中芯国际集成电路制造(上海)有限公司 | 阻变式存储器及其制造方法 |
| WO2019005167A1 (en) * | 2017-06-30 | 2019-01-03 | Intel Corporation | DOUBLE LOWER ELECTRODE FOR MEMORY APPLICATIONS AND METHODS OF FORMING SAME |
| US20190044065A1 (en) * | 2017-08-02 | 2019-02-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Resistive random-access memory (rram) cell with recessed bottom electrode sidewalls |
| WO2019066849A1 (en) * | 2017-09-28 | 2019-04-04 | Intel Corporation | RANDOM ACCESS RESISTIVE MEMORY DEVICE WITH MULTILAYER SWITCHING STACK AND METHODS OF MANUFACTURE |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120033643A (ko) * | 2010-09-30 | 2012-04-09 | 삼성전자주식회사 | 다공성 저유전막 제조방법 및 이를 이용한 반도체 소자의 제조방법 |
| US10833266B2 (en) * | 2018-10-05 | 2020-11-10 | International Business Machines Corporation | Resistive memory crossbar array with ruthenium protection layer |
-
2019
- 2019-09-26 CN CN201910914900.XA patent/CN110707210A/zh active Pending
-
2020
- 2020-04-16 US US16/850,993 patent/US11302867B2/en active Active
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040124537A1 (en) * | 2002-12-20 | 2004-07-01 | Fujitsu Limited | Semiconductor device having a multilayer interconnection structure and fabrication process thereof |
| CN101894806A (zh) * | 2009-05-22 | 2010-11-24 | 中芯国际集成电路制造(上海)有限公司 | 电阻存储器及其制作方法 |
| JP2011238828A (ja) * | 2010-05-12 | 2011-11-24 | Nec Corp | 半導体装置及びその製造方法 |
| US20140091272A1 (en) * | 2012-09-28 | 2014-04-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistance variable memory structure and method of forming the same |
| CN103715352A (zh) * | 2012-09-28 | 2014-04-09 | 台湾积体电路制造股份有限公司 | 电阻可变存储器结构及其形成方法 |
| US20140158966A1 (en) * | 2012-12-07 | 2014-06-12 | SK Hynix Inc. | Variable resistance memory device and method for fabricating the same |
| US20140175366A1 (en) * | 2012-12-20 | 2014-06-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistance variable memory structure and method of forming the same |
| US20180090680A1 (en) * | 2013-08-16 | 2018-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory Cell Having Resistance Variable Film and Method of Making the Same |
| CN105047682A (zh) * | 2014-05-01 | 2015-11-11 | 科洛斯巴股份有限公司 | 后端金属层中的集成电阻式存储器 |
| CN105679932A (zh) * | 2014-11-21 | 2016-06-15 | 中芯国际集成电路制造(上海)有限公司 | 电阻式随机存储器的形成方法 |
| CN106910744A (zh) * | 2015-12-23 | 2017-06-30 | 华邦电子股份有限公司 | 存储器装置 |
| CN108123031A (zh) * | 2016-11-30 | 2018-06-05 | 中芯国际集成电路制造(上海)有限公司 | 阻变式存储器及其制造方法 |
| WO2019005167A1 (en) * | 2017-06-30 | 2019-01-03 | Intel Corporation | DOUBLE LOWER ELECTRODE FOR MEMORY APPLICATIONS AND METHODS OF FORMING SAME |
| US20190044065A1 (en) * | 2017-08-02 | 2019-02-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Resistive random-access memory (rram) cell with recessed bottom electrode sidewalls |
| WO2019066849A1 (en) * | 2017-09-28 | 2019-04-04 | Intel Corporation | RANDOM ACCESS RESISTIVE MEMORY DEVICE WITH MULTILAYER SWITCHING STACK AND METHODS OF MANUFACTURE |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111244273A (zh) * | 2020-03-10 | 2020-06-05 | 上海华力微电子有限公司 | 改善rram阻变结构下电极凹陷的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20210098699A1 (en) | 2021-04-01 |
| US11302867B2 (en) | 2022-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110957422B (zh) | 用于制造存储器件的方法和集成电路 | |
| CN106159086B (zh) | Rram器件 | |
| US7381982B2 (en) | Method for fabricating chalcogenide-applied memory | |
| CN104037187B (zh) | 具有双间隔件的一晶体管和一阻变随机存取存储器的结构 | |
| US8722455B2 (en) | Phase change memory structure having low-K dielectric heat-insulating material and fabrication method thereof | |
| US20090179188A1 (en) | Reproducible resistance variable insulating memory devices having a shaped bottom electrode | |
| CN109841733B (zh) | 存储器件及其形成方法 | |
| CN110211989A (zh) | 新型电阻式随机存取存储器件、存储单元及其制造方法 | |
| US20230320238A1 (en) | Semiconductor integrated circuit device and manufacturing method therefor | |
| JP2007512697A (ja) | Ｍｉｍコンデンサ構造体およびその製造方法 | |
| US9257486B2 (en) | RRAM array having lateral RRAM cells and vertical conducting structures | |
| CN111584711A (zh) | 一种rram器件及形成rram器件的方法 | |
| CN110707210A (zh) | Rram阻变结构下电极的工艺方法 | |
| CN111244273A (zh) | 改善rram阻变结构下电极凹陷的方法 | |
| TWI552316B (zh) | 電阻式非揮發性記憶體裝置及其製造方法 | |
| US10636967B2 (en) | Method for manufacturing electrode and resistive random access memory | |
| CN110635032A (zh) | Rram阻变结构下电极的工艺方法 | |
| US11227997B1 (en) | Planar resistive random-access memory (RRAM) device with a shared top electrode | |
| KR20160030773A (ko) | 반도체 장치 및 반도체 장치의 제조방법 | |
| JP4872469B2 (ja) | 記憶素子の製造方法 | |
| CN112242486A (zh) | 存储器元件的结构及其制造方法 | |
| US20230413582A1 (en) | Semiconductor device and method for fabricating the same | |
| CN113097382B (zh) | Rram单元的制造方法及rram单元 | |
| CN115884668A (zh) | 一种半导体器件及其制造方法 | |
| CN115734704A (zh) | 环形下电极阻变式存储器及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200117 |