JP2007512697A - Mimコンデンサ構造体およびその製造方法 - Google Patents
Mimコンデンサ構造体およびその製造方法 Download PDFInfo
- Publication number
- JP2007512697A JP2007512697A JP2006540452A JP2006540452A JP2007512697A JP 2007512697 A JP2007512697 A JP 2007512697A JP 2006540452 A JP2006540452 A JP 2006540452A JP 2006540452 A JP2006540452 A JP 2006540452A JP 2007512697 A JP2007512697 A JP 2007512697A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive
- mim capacitor
- plate
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【選択図】図2A
Description
本発明は、半導体デバイスの製造に関し、特に、金属−絶縁体−金属(metal-insulator-metal:MIM)コンデンサ構造体の製造に関する。
コンデンサは、電荷を蓄えるための半導体デバイスに幅広く用いられている素子である。コンデンサは、基本的に、絶縁体によって分離された2つの伝導プレートを有している。キャパシタンス、すなわち印加電圧ごとのコンデンサの蓄電量は、多くのパラメータに依存している。このパラメータとは、例えば、上記プレートの領域、上記プレート間の距離、上記プレート間にある絶縁体の誘電率の値などである。コンデンサは、フィルタ、アナログ/デジタル変換器、メモリデバイス、制御アプリケーション、およびその他多くの種類の半導体デバイスに用いられている。
本発明の形態は、マスクレベルを低減させたMIMコンデンサの製造形成方法、あるいは要するマスク数がより少ないMIMコンデンサの製造方法を提供することによって、技術面における優位性を達成している。一形態によると、MIMコンデンサの1つのプレートは、メタライゼーション層の層厚いっぱいに形成されている。この形態では、上記メタライゼーション層のマスクレベルは、相互接続領域内にある伝導線のためのパターンを含んでいて、さらに、MIMコンデンサ領域内にある少なくとも1つのMIMコンデンサの底部プレートのためのパターンを含んでいる。また一形態によると、メタライゼーション層内に形成された上記MIMコンデンサのプレートはアルミニウムを含んでいてよく、シート抵抗が低くなっている。また、上記MIMコンデンサの1つ以上のプレート内に、メタライゼーション層またはコンデンサのプレートに用いられる導体材料とは別の材料を含んだ、薄い導体材料層が形成されていてもよい。この薄い導体材料層によって、メタライゼーション層の上面の粗さが軽減されるため、MIMコンデンサの信頼性が改善される。
図1は、従来技術によるMIMコンデンサ構造を有した半導体デバイスの断面図を示す。
現時点での好ましい実施形態の実施および利用について、以下に詳しく説明する。しかしながら本発明は、様々な特殊な状況において実施可能な、実用的かつ独創的な多くの概念を提供していることについて理解されたい。説明されている具体的な実施形態は、本発明を実施および利用するための具体的な方法を示すのみであって、本発明の範囲を限定するものではない。
Claims (40)
- 第1の材料を含む第1伝導層と、
上記第1伝導層上に設けられており、上記第1材料とは異なる第2材料を含む少なくとも1つの薄い導体材料層と、
上記少なくとも1つの薄い導体材料層の少なくとも1つの上に設けられた少なくとも1つの第2伝導層とを備えていることを特徴とする金属−絶縁体−金属(MIM)コンデンサプレート。 - 上記少なくとも1つの薄い導体材料層は、TiN、TaNまたはWNを含んでいることを特徴とする請求項1に記載のMIMコンデンサプレート。
- 上記少なくとも1つの薄い導体材料層の厚みは、約450オングストローム以下であることを特徴とする請求項1に記載のMIMコンデンサプレート。
- 上記少なくとも1つの薄い導体材料層は、
上記第1伝導層上に設けられた第1バリヤ層と、
上記第1バリヤ層上に設けられた伝導層とを備えていることを特徴とする請求項1に記載のMIMコンデンサプレート。 - 上記第1バリヤ層は、Ti、TaまたはWを含み、
上記伝導層は、TiN、TaNまたはWNを含んでいることを特徴とする請求項4に記載のMIMコンデンサプレート。 - 上記少なくとも1つの薄い導体材料層は、さらに、上記伝導層上に設けられた第2バリヤ層を備えていることを特徴とする請求項4に記載のMIMコンデンサプレート。
- 上記第1バリヤ層は、Ti、TaまたはWを含み、
上記伝導層は、TiN、TaNまたはWNを含み、
上記第2バリヤ層は、Ti、TaまたはWを含んでいることを特徴とする請求項6に記載のMIMコンデンサプレート。 - 上記少なくとも1つの第2伝導層は、上記第1材料を含んでいることを特徴とする請求項1に記載のMIMコンデンサプレート。
- 上記第1伝導層および上記少なくとも1つの第2伝導層は、Alを含んでいることを特徴とする請求項1に記載のMIMコンデンサプレート。
- 第1の厚みを有する複数の伝導線を備える、半導体デバイスのメタライゼーション層に形成されており、
MIMコンデンサプレートは、上記第1の厚みを有していることを特徴とする請求項1に記載のMIMコンデンサプレート。 - 上記MIMコンデンサプレートは、MIMコンデンサの底部プレートを備えていることを特徴とする請求項1に記載のMIMコンデンサプレート。
- 上記MIMコンデンサプレートは、MIMコンデンサの最上プレートを備えていることを特徴とする請求項1に記載のMIMコンデンサプレート。
- 第1プレートと、
上記第1プレート上に設けられた誘電体材料と、
上記誘電体材料上に設けられた第2プレートと、
を備えており、
上記第1プレートまたは上記第2プレートは、
第1材料を含む第1伝導層と、
上記第1伝導層上に設けられており、上記第1材料とは異なる第2材料を含む少なくとも1つの薄い導体材料層と、
上記少なくとも1つの薄い導体材料層の少なくとも1つの上に設けられた少なくとも1つの第2伝導層と、を備えていることを特徴とする金属−絶縁体−金属(MIM)コンデンサ。 - 上記第1プレートまたは上記第2プレートは、第1の厚みを有する複数の伝導線を備える、半導体デバイスのメタライゼーション層に形成されており、
上記MIMコンデンサ第1プレートまたは第2プレートは、上記第1の厚みを有していることを特徴とする請求項13に記載のMIMコンデンサ。 - 上記少なくとも1つの薄い導体材料層は、TiN、TaNまたはWNを含んでいることを特徴とする請求項13に記載のMIMコンデンサ。
- 上記少なくとも1つの薄い導体材料層の厚みは、約450オングストローム以下であることを特徴とする請求項15に記載のMIMコンデンサ。
- 上記少なくとも1つの薄い導体材料層は、
上記第1伝導層上に設けられた第1バリヤ層と、
上記第1バリヤ層上に設けられた伝導層とを備えていることを特徴とする請求項13に記載のMIMコンデンサ。 - 上記第1バリヤ層は、Ti、TaまたはWを含み、
上記伝導層は、TiN、TaNまたはWNを含んでいることを特徴とする請求項17に記載のMIMコンデンサ。 - 上記少なくとも1つの薄い導体材料層は、さらに、上記伝導層上に設けられた第2バリヤ層を備えていることを特徴とする請求項17に記載のMIMコンデンサ。
- 上記第1バリヤ層は、Ti、TaまたはWを含み、
上記伝導層は、TiN、TaNまたはWNを含み、
上記第2バリヤ層は、Ti、TaまたはWを含んでいることを特徴とする請求項19に記載のMIMコンデンサ。 - 上記第1伝導層と上記少なくとも1つの第2伝導層とは、同じ材料を含んでいることを特徴とする請求項13に記載のMIMコンデンサ。
- 上記第1伝導層および上記少なくとも1つの第2伝導層は、Alを含んでいることを特徴とする請求項13に記載のMIMコンデンサ。
- 上記第1プレートは、
第1材料を含む第1伝導層と、
上記第1伝導層上に設けられており、上記第1材料とは異なる第2材料を含む少なくとも1つの第1の薄い導体材料層と、
上記少なくとも1つの薄い導体材料層の少なくとも1つの上に設けられた少なくとも1つの第2伝導層と、
を備えており、
上記第2プレートは、
上記誘電体材料上に設けられており、第3材料を含む第3伝導層と、
上記第3伝導層上に設けられており、上記第3材料とは異なる第4材料を含む少なくとも1つの第2の薄い導体材料層と、
上記少なくとも1つの第2の薄い導体材料層の少なくとも1つの上に設けられた少なくとも1つの第4伝導層と、を備えていることを特徴とする請求項13に記載のMIMコンデンサ。 - 上記第1伝導層、上記少なくとも1つの第2伝導層、上記第3伝導層および上記少なくとも1つの第4伝導層は、Alを含んでおり、
上記少なくとも1つの第1の薄い導体材料層および上記少なくとも1つの第2の薄い導体材料層は、約450オングストローム以下のTiN、TaNまたはWNを含んでいることを特徴とする請求項23に記載のMIMコンデンサ。 - 上記少なくとも1つの第1の薄い導体材料層および上記少なくとも1つの第2の薄い導体材料層は、上記TiN、TaNまたはWNの上側または下側に設けられたバリヤ層を備えていることを特徴とする請求項24に記載のMIMコンデンサ。
- 半導体デバイスであって、
基板;
上記基板上に形成された少なくとも1つのメタライゼーション層;
上記少なくとも1つのメタライゼーション層内に形成された第1プレートと、上記第1プレート上に設けられた誘電体材料と、上記誘電体材料上に設けられた第2プレートとを有し、上記基板上に形成されている、少なくとも1つの金属−絶縁体−金属(MIM)コンデンサ;および
少なくとも1つのメタライゼーション層に形成された少なくとも1つの第1伝導線;
を備え、
上記少なくとも1つの第1伝導線は、第1の厚みを有し、
上記MIMコンデンサ第1プレートは、上記第1の厚みを有していることを特徴とする半導体デバイス。 - 上記第1プレートおよび上記少なくとも1つの第1伝導線は、
第1材料を含む第1伝導層と、
上記第1伝導層上に設けられており、上記第1材料とは異なる第2材料を含む少なくとも1つの薄い導体材料層と、
上記少なくとも1つの薄い導体材料層の少なくとも1つの上に設けられた少なくとも1つの第2伝導層と、を備えていることを特徴とする請求項26に記載の半導体デバイス。 - 上記第1伝導層および上記少なくとも1つの第2伝導層は、Alを含んでおり、
上記少なくとも1つの薄い導体材料層は、TiN、TaNまたはWNを含んでいることを特徴とする請求項27に記載の半導体デバイス。 - 上記少なくとも1つの薄い導体材料層は、
上記第1伝導層上に設けられたTi、TaまたはWからなる第1層と、
Ti、TaまたはWからなる上記第1層上に設けられたTiN、TaNまたはWNからなる第2層とを備えていることを特徴とする請求項27に記載の半導体デバイス。 - 上記少なくとも1つの薄い導体材料層は、TiN、TaNまたはWNからなる上記第2層上に設けられたTi、TaまたはWからなる第3層を備えていることを特徴とする請求項27に記載の半導体デバイス。
- 上記第1プレートは、上記メタライゼーション層中の少なくとも1つの伝導線に電気的に結合されていることを特徴とする請求項26に記載の半導体デバイス。
- 基板を準備する工程と、
上記基板上に、第1材料を含む第1伝導層を堆積する工程と、
上記第1伝導層上に、上記第1材料とは異なる第2材料を含む少なくとも1つの薄い導体材料層を堆積する工程と、
上記少なくとも1つの薄い導体材料層の少なくとも1つの上に、少なくとも1つの第2伝導層を堆積する工程と、
上記少なくとも1つの第2伝導層、上記少なくとも1つの薄い導体材料層および上記第1伝導層をパターン化して、第1プレートを形成する工程とを含むことを特徴とする金属−絶縁体−金属(MIM)コンデンサの製造方法。 - 上記第1プレートを形成すると同時に、上記少なくとも1つの第2伝導層と、上記少なくとも1つの薄い導体材料層と、上記第1伝導層とに、複数の伝導線を形成する工程をさらに含み、
上記複数の伝導線は、半導体デバイスのメタライゼーション層に属していることを特徴とする請求項32に記載の方法。 - 上記少なくとも1つの第2伝導層と、上記少なくとも1つの薄い導体材料層と、上記第1の伝導層とをパターン化して、上記第1プレートと上記複数の伝導線とを形成する工程は、単一のマスクを使用することを特徴とする請求項33に記載の方法。
- 上記第1プレート上に誘電体材料を堆積する工程と、
上記誘電体材料上に第3伝導層を堆積する工程と、
上記第3伝導層と上記誘電体材料とをパターン化することにより、MIMコンデンサを形成する工程とをさらに含み、
パターン化された上記第3伝導層は、上記MIMコンデンサの最上プレートを含み、
上記誘電体材料は、上記MIMコンデンサのコンデンサ誘電体を含むことを特徴とする請求項32に記載の方法。 - 上記基板上に上記第1伝導層を堆積する工程の前に、
上記基板上に、MIMコンデンサの底部プレートを含む第2プレートを形成する工程と、
上記第2プレート上にコンデンサ誘電体を形成する工程とをさらに含み、
上記第1プレートは、上記MIMコンデンサの最上プレートを含み、
上記第1伝導層を堆積する工程では、上記MIMコンデンサ上に上記第1伝導層を堆積する工程を含むことを特徴とする請求項32に記載の方法。 - 上記少なくとも1つの薄い導体材料層を堆積する工程は、約450オングストロームの材料を堆積する工程を含むことを特徴とする請求項32に記載の方法。
- 上記少なくとも1つの薄い導体材料層を堆積する工程は、TiN、TaNまたはWNを堆積する工程を含むことを特徴とする請求項32に記載の方法。
- 上記TiN、TaNまたはWNの上側または下側にTi、TaまたはWからなるバリヤ層を堆積する工程をさらに含むことを特徴とする請求項38に記載の方法。
- 上記第1伝導層を堆積する工程と上記少なくとも1つ第2伝導層を堆積する工程とは、Alを堆積する工程を含むことを特徴とする請求項32に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/720,450 US7112507B2 (en) | 2003-11-24 | 2003-11-24 | MIM capacitor structure and method of fabrication |
PCT/EP2004/052992 WO2005055292A1 (en) | 2003-11-24 | 2004-11-17 | Mim capacitor structure and method of fabrication |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007512697A true JP2007512697A (ja) | 2007-05-17 |
JP4431580B2 JP4431580B2 (ja) | 2010-03-17 |
Family
ID=34591550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006540452A Expired - Fee Related JP4431580B2 (ja) | 2003-11-24 | 2004-11-17 | Mimコンデンサ構造体およびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7112507B2 (ja) |
EP (1) | EP1687840A1 (ja) |
JP (1) | JP4431580B2 (ja) |
WO (1) | WO2005055292A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012049364A (ja) * | 2010-08-27 | 2012-03-08 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
JP2016219588A (ja) * | 2015-05-20 | 2016-12-22 | イビデン株式会社 | 薄膜キャパシタ |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7674682B2 (en) * | 2003-10-30 | 2010-03-09 | Texas Instruments Incorporated | Capacitor integration at top-metal level with a protective cladding for copper surface protection |
US7180193B2 (en) * | 2004-04-13 | 2007-02-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Via recess in underlying conductive line |
KR100644046B1 (ko) * | 2004-12-29 | 2006-11-10 | 동부일렉트로닉스 주식회사 | 반도체 소자의 커패시터 제조방법 |
US20130082232A1 (en) | 2011-09-30 | 2013-04-04 | Unity Semiconductor Corporation | Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells |
US8314024B2 (en) * | 2008-12-19 | 2012-11-20 | Unity Semiconductor Corporation | Device fabrication |
US8134196B2 (en) * | 2005-09-02 | 2012-03-13 | Stats Chippac Ltd. | Integrated circuit system with metal-insulator-metal circuit element |
JP5038612B2 (ja) * | 2005-09-29 | 2012-10-03 | 富士通セミコンダクター株式会社 | 半導体装置 |
US7483258B2 (en) * | 2005-12-13 | 2009-01-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | MIM capacitor in a copper damascene interconnect |
JP5141550B2 (ja) * | 2006-03-08 | 2013-02-13 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
US7488643B2 (en) * | 2006-06-21 | 2009-02-10 | International Business Machines Corporation | MIM capacitor and method of making same |
US20100006912A1 (en) * | 2008-07-14 | 2010-01-14 | Honeywell International Inc. | Planar Metal-Insulator-Metal Circuit Element and Method for Planar Integration of Same |
US8736054B2 (en) * | 2011-07-27 | 2014-05-27 | Infineon Technologies Ag | Multilayer metallization with stress-reducing interlayer |
CN102637660A (zh) * | 2012-04-24 | 2012-08-15 | 上海宏力半导体制造有限公司 | 集成无源器件、mim电容、极板及极板的形成方法 |
US8980723B2 (en) | 2012-06-15 | 2015-03-17 | Texas Instruments Incorporated | Multiple depth vias in an integrated circuit |
EP2738827B1 (en) * | 2012-11-29 | 2022-04-06 | IMEC vzw | MIMCAP structure in a semiconductor device package |
US9620582B2 (en) | 2015-01-27 | 2017-04-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal-insulator-metal (MIM) capacitors and forming methods |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6310373B1 (en) * | 1992-10-23 | 2001-10-30 | Symetrix Corporation | Metal insulator semiconductor structure with polarization-compatible buffer layer |
JPH09139480A (ja) * | 1995-01-27 | 1997-05-27 | Toshiba Corp | 薄膜キャパシタおよびこれを用いた半導体記憶装置 |
KR100215867B1 (ko) * | 1996-04-12 | 1999-08-16 | 구본준 | 반도체 소자의 커패시터 구조 및 제조 방법 |
JP3454058B2 (ja) * | 1996-12-11 | 2003-10-06 | 富士通株式会社 | 半導体メモリおよびその製造方法 |
JPH10189909A (ja) * | 1996-12-27 | 1998-07-21 | Texas Instr Japan Ltd | 誘電体キャパシタ及び誘電体メモリ装置と、これらの製造方法 |
KR100267087B1 (en) * | 1997-01-07 | 2000-10-02 | Samsung Electronics Co Ltd | Manufacturing method of capacitor device |
US6198122B1 (en) * | 1997-02-21 | 2001-03-06 | Kabushiki Kaisha Toshiba | Semiconductor memory and method of fabricating the same |
US5909044A (en) * | 1997-07-18 | 1999-06-01 | International Business Machines Corporation | Process for forming a high density semiconductor device |
US6020238A (en) * | 1997-11-25 | 2000-02-01 | Advanced Micro Devices, Inc. | Method of fabricating a high dielectric constant interpolysilicon dielectric structure for a low voltage non-volatile memory |
JP3501937B2 (ja) * | 1998-01-30 | 2004-03-02 | 富士通株式会社 | 半導体装置の製造方法 |
US6278153B1 (en) * | 1998-10-19 | 2001-08-21 | Nec Corporation | Thin film capacitor formed in via |
US6235594B1 (en) * | 1999-01-13 | 2001-05-22 | Agere Systems Guardian Corp. | Methods of fabricating an integrated circuit device with composite oxide dielectric |
US6180976B1 (en) * | 1999-02-02 | 2001-01-30 | Conexant Systems, Inc. | Thin-film capacitors and methods for forming the same |
US6020236A (en) * | 1999-02-25 | 2000-02-01 | Semiconductor Manufacturing Company | Method to form capacitance node contacts with improved isolation in a DRAM process |
US6087726A (en) * | 1999-03-01 | 2000-07-11 | Lsi Logic Corporation | Metal interconnect stack for integrated circuit structure |
US6379577B2 (en) * | 1999-06-10 | 2002-04-30 | International Business Machines Corporation | Hydrogen peroxide and acid etchant for a wet etch process |
US6080657A (en) * | 1999-07-16 | 2000-06-27 | Taiwan Semiconductor Manufacturing Company | Method of reducing AlCu hillocks |
WO2001042529A1 (en) * | 1999-12-09 | 2001-06-14 | Tokyo Electron Limited | METHOD FOR FORMING TiSiN FILM, DIFFUSION PREVENTIVE FILM COMPRISING TiSiN FILM, SEMICONDUCTOR DEVICE AND ITS PRODUCTION METHOD, AND APPARATUS FOR FORMING TiSiN FILM |
US6342734B1 (en) * | 2000-04-27 | 2002-01-29 | Lsi Logic Corporation | Interconnect-integrated metal-insulator-metal capacitor and method of fabricating same |
US6261917B1 (en) * | 2000-05-09 | 2001-07-17 | Chartered Semiconductor Manufacturing Ltd. | High-K MOM capacitor |
US6329234B1 (en) * | 2000-07-24 | 2001-12-11 | Taiwan Semiconductor Manufactuirng Company | Copper process compatible CMOS metal-insulator-metal capacitor structure and its process flow |
US6313003B1 (en) * | 2000-08-17 | 2001-11-06 | Taiwan Semiconductor Manufacturing Company | Fabrication process for metal-insulator-metal capacitor with low gate resistance |
JP2002184951A (ja) * | 2000-12-15 | 2002-06-28 | Mitsubishi Electric Corp | 容量素子を有する半導体装置およびその製造方法 |
US6803306B2 (en) | 2001-01-04 | 2004-10-12 | Broadcom Corporation | High density metal capacitor using via etch stopping layer as field dielectric in dual-damascence interconnect process |
US6451664B1 (en) * | 2001-01-30 | 2002-09-17 | Infineon Technologies Ag | Method of making a MIM capacitor with self-passivating plates |
US20030006480A1 (en) * | 2001-06-29 | 2003-01-09 | Jenny Lian | MIMCap with high dielectric constant insulator |
DE10161285A1 (de) * | 2001-12-13 | 2003-07-03 | Infineon Technologies Ag | Integriertes Halbleiterprodukt mit Metall-Isolator-Metall-Kondensator |
DE10161286A1 (de) | 2001-12-13 | 2003-07-03 | Infineon Technologies Ag | Integriertes Halbleiterprodukt mit Metall-Isolator-Metall-Kondensator |
US6709918B1 (en) * | 2002-12-02 | 2004-03-23 | Chartered Semiconductor Manufacturing Ltd. | Method for making a metal-insulator-metal (MIM) capacitor and metal resistor for a copper back-end-of-line (BEOL) technology |
US20040258854A1 (en) * | 2003-06-18 | 2004-12-23 | Quanzhou Lubao Gift Ltd. | Article with decorative or ornamental surfaces |
-
2003
- 2003-11-24 US US10/720,450 patent/US7112507B2/en not_active Expired - Lifetime
-
2004
- 2004-11-17 EP EP04819679A patent/EP1687840A1/en not_active Ceased
- 2004-11-17 JP JP2006540452A patent/JP4431580B2/ja not_active Expired - Fee Related
- 2004-11-17 WO PCT/EP2004/052992 patent/WO2005055292A1/en not_active Application Discontinuation
-
2006
- 2006-06-13 US US11/452,159 patent/US7235454B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012049364A (ja) * | 2010-08-27 | 2012-03-08 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
JP2016219588A (ja) * | 2015-05-20 | 2016-12-22 | イビデン株式会社 | 薄膜キャパシタ |
Also Published As
Publication number | Publication date |
---|---|
WO2005055292A1 (en) | 2005-06-16 |
US7235454B2 (en) | 2007-06-26 |
JP4431580B2 (ja) | 2010-03-17 |
US20060231920A1 (en) | 2006-10-19 |
US20050112836A1 (en) | 2005-05-26 |
US7112507B2 (en) | 2006-09-26 |
EP1687840A1 (en) | 2006-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7235454B2 (en) | MIM capacitor structure and method of fabrication | |
JP4414221B2 (ja) | Mimキャパシタの形成方法 | |
US6259128B1 (en) | Metal-insulator-metal capacitor for copper damascene process and method of forming the same | |
US6342734B1 (en) | Interconnect-integrated metal-insulator-metal capacitor and method of fabricating same | |
US20020135071A1 (en) | Integrated circuit device contact plugs having a liner layer that exerts compressive stress thereon and methods of manufacturing same | |
US6333224B1 (en) | Method for fabricating an integrated circuit capacitor | |
KR20000053453A (ko) | 이중 대머신 상호접속 구조와 금속 전극 커패시터를가지는 집적 회로 장치 및 연관된 제조 방법 | |
JP2004152796A (ja) | 半導体装置及びその製造方法 | |
JPH0774313A (ja) | 薄膜キャパシタおよびその製造方法 | |
JP2011139092A (ja) | 集積回路キャパシタ構造 | |
JP2012199572A (ja) | 集積回路とその方法 | |
KR100806034B1 (ko) | Mim 캐패시터를 가지는 반도체 소자 및 그 제조방법 | |
JP2000208732A (ja) | 集積回路コンデンサおよび関連した製造方法 | |
JP2004342702A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP3820003B2 (ja) | 薄膜キャパシタの製造方法 | |
US6927142B2 (en) | Method for fabricating capacitor in semiconductor device | |
JP2000208743A (ja) | ジュアルダマシ―ンコンデンサを備えた集積回路デバイスおよびこれを製造するための関連する方法 | |
US20040188746A1 (en) | Semiconductor device and fabrication method thereof | |
CN113206196A (zh) | 基于硅通孔技术的三维mim电容器及其制备方法 | |
KR100556535B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
KR100755627B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
KR100607354B1 (ko) | 반도체 소자의 엠아이엠 캐패시터 제조방법 | |
KR100527868B1 (ko) | 고용량 엠아이엠 캐패시터 및 그 제조방법 | |
KR100576514B1 (ko) | 반도체 소자의 엠아이엠 캐패시터 제조방법 | |
KR100589497B1 (ko) | 캐패시터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090331 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091221 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131225 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |