KR20120033643A - 다공성 저유전막 제조방법 및 이를 이용한 반도체 소자의 제조방법 - Google Patents

다공성 저유전막 제조방법 및 이를 이용한 반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20120033643A
KR20120033643A KR1020100095272A KR20100095272A KR20120033643A KR 20120033643 A KR20120033643 A KR 20120033643A KR 1020100095272 A KR1020100095272 A KR 1020100095272A KR 20100095272 A KR20100095272 A KR 20100095272A KR 20120033643 A KR20120033643 A KR 20120033643A
Authority
KR
South Korea
Prior art keywords
low dielectric
dielectric film
wavelength
semiconductor device
less
Prior art date
Application number
KR1020100095272A
Other languages
English (en)
Inventor
안상훈
김병희
남상돈
한규희
최길현
이장희
백종민
김경희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100095272A priority Critical patent/KR20120033643A/ko
Priority to US13/238,297 priority patent/US8524615B2/en
Publication of KR20120033643A publication Critical patent/KR20120033643A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

기판 상에 포로젠을 포함하는 저유전막을 형성하고, 제1단계 UV 조사를 통해, 저유전막의 포로젠을 제거하고, 제2단계 UV 조사를 통해, 가교 결합 다공성 저유전막을 형성하는 것을 포함하고, 제1단계 UV 조사 공정은 280nm 이하의 파장이 전체 인텐시티의 15% 이하인 광대역 파장을 이용하고, 제2단계 UV 조사 공정은 280nm 이하의 파장이 전체 인텐시티의 15% 이상인 광대역 파장을 이용하는 다공성 저유전막의 제조 방법을 제공한다.

Description

다공성 저유전막 제조방법 및 이를 이용한 반도체 소자의 제조방법 {METHOD OF MANUFACTURING LOW-K POROUS DIELECTRIC FILM AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE USING THE SAME}
본 발명은 다공성 저유전막 및 그 내부에 금속 배선을 형성하는 반도체 소자의 제조방법에 관한 것이다.
반도체소자의 집적도가 증가함에 따라 배선들 사이의 간격은 점점 좁아지고 있다. 따라서, 저항이 낮은 도전성 물질로 금속 배선을 형성할 필요가 있으며, RC(Resistance Capacitance) 지연을 감소시키기 위해 유전율이 낮은 물질로 절연막을 형성할 필요가 있다.
본 발명이 이루고자 하는 기술적 과제는 유전율은 낮으면서, 경도가 큰 다공성 저유전막의 제조방법 및 이를 이용한 반도체 소자의 제조방법을 제공하는 데 있다.
전술한 바와 같은 목적을 달성하기 위하여, 본 발명은 기판 상에 포로젠을 포함하는 저유전막을 형성하고, 제1단계 UV 조사를 통해, 상기 저유전막의 상기 포로젠을 제거하고, 제2단계 UV 조사를 통해, 가교 결합 다공성 저유전막을 형성하는 것을 포함하고, 상기 제1단계 UV 조사 공정은 280nm 이하의 파장이 전체 인텐시티의 15% 이하인 광대역 파장을 이용하고, 상기 제2단계 UV 조사 공정은 280nm 이하의 파장이 전체 인텐시티의 15% 이상인 광대역 파장을 이용하는 다공성 저유전막의 제조방법을 제공한다.
또한, 본 발명은 기판 상에 포로젠을 포함하는 저유전막을 형성하고, 상기 저유전막을 포함하는 기판 상에 UV를 조사하는 것을 포함하고, 상기 UV를 조사하는 것은 280nm 이하의 파장이 전체 인텐시티의 15% 이하인 광대역 파장을 이용하는 제1단계 UV 조사 공정 및 280nm 이하의 파장이 전체 인텐시티의 15% 이상인 광대역 파장을 이용하는 제2단계 UV 조사 공정을 포함하는 반도체 소자의 제조방법을 제공한다.
또한, 본 발명은 기판 상에 포로젠을 포함하는 저유전막을 형성하고, 상기 기판 상에 제1단계 UV를 조사하여, 상기 저유전막의 상기 포로젠을 제거하고, 상기 제1단계 UV 조사 공정 이후에 제2단계 UV를 조사하여, 가교 결합 다공성 저유전막을 형성하고, 상기 제2단계 UV 조사 공정 이후에 제3단계 UV를 조사하여, 기공 벽을 CH3으로 패시베이션하고, 상기 제 3 단계 UV 조사된 저유전막을 포함하는 기판 상에 금속 배선을 형성하는 것을 포함하며, 상기 제1단계 UV 조사 공정은 280nm 이하의 파장이 전체 인텐시티의 15% 이하인 광대역 파장을 이용하고, 상기 제2단계 및 제3단계 UV 조사 공정은 280nm 이하의 파장이 전체 인텐시티의 15% 이상인 광대역 파장을 이용하는 반도체 소자의 제조방법을 제공한다.
따라서, 본 발명은 유전율은 낮으면서, 경도가 큰 다공성 저유전막의 제조방법 및 이를 이용한 반도체 소자의 제조방법을 제공할 수 있는 효과가 있다.
도 1은 본 발명에 따른 다공성 저유전막 제조방법을 설명하기 위한 흐름도이다.
도 2a 내지 도 2d는 본 발명에 따른 다공성 저유전막 제조방법을 나타낸 단면도이다.
도 3은 본 발명에 따른 다공성 저유전막 제조방법을 이용한 반도체 소자의 제조방법을 설명하기 위한 흐름도이다.
도 4a 내지 도 4i는 본 발명에 따른 다공성 저유전막 제조방법을 나타낸 단면도이다.
도 5는 UV 큐어링(curing) 공정에서 사용되는 광대역(Broad Band) 파장의 일 예를 나타내는 그래프이다.
도 6은 본 발명의 실시예들에 따른 전자 장치를 포함하는 전자 시스템을 설명하기 위한 개략적인 블록도이다.
도 7은 본 발명의 실시예들에 따른 반도체 소자를 채택하는 시스템의 블록도이다.
본 발명의 상기 목적과 기술적 구성 및 이에 따른 작용 효과에 관한 자세한 사항은 본 발명의 실시 예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 더욱 명확하게 이해될 것이다. 여기서, 본 발명의 실시 예들은 당업자에게 본 발명의 기술적 사상이 충분히 전달될 수 있도록 하기 위하여 제공되는 것이므로, 본 발명은 이하 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수 있다.
또한, 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미하며, 도면들에 있어서 층 또는 영역의 길이와 두께는 편의를 위하여 과장되어 표현될 수 있다. 덧붙여, 제 1 구성 요소가 제 2 구성 요소 "상"에 있다고 기재되는 경우, 상기 제 1 구성 요소가 상기 제 2 구성 요소와 직접 접촉하는 상 측에 위치하는 것뿐만 아니라. 상기 제 1 구성 요소와 제 2 구성 요소 사이에 제 3 구성 요소가 위치하는 경우도 포함한다.
여기서, 제 1, 제 2 등의 용어는 다양한 구성 요소를 설명하기 위한 것으로, 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용된다. 다만, 본 발명의 기술적 사상을 벗어나지 않는 범위에서는 제 1 구성 요소와 제 2 구성 요소는 당업자의 편의에 따라 임의로 명명될 수 있다.
본 발명의 명세서에서 사용하는 용어는 단지 특정한 실시 예를 설명하기 위해 사용되는 것으로, 본 발명을 한정하려는 의도가 아니다. 예를 들어, 단수로 표현된 구성 요소는 문맥상 명백하게 단수만을 의미하지 않는다면 복수의 구성 요소를 포함한다. 또한, 본 발명의 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
덧붙여, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미가 있는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명에 따른 다공성 저유전막 제조방법을 설명하기 위한 흐름도이고, 도 2a 내지 도 2d는 본 발명에 따른 다공성 저유전막 제조방법을 나타낸 단면도이다.
먼저, 도 1 및 도 2a를 참조하면, 기판(10)상에 기공 형성 물질(pore generator, 이하 "포로젠"이라 함, 30)을 포함하는 저유전막(20)을 형성한다.(S1)
여기서 상기 저유전막(20)은 화학기상증착(CVD), 스핀 코팅 방식 등을 이용하여 형성할 수 있다. 상기 저유전막(20)은 RC 지연의 문제를 해결하기 위해 기본의 산화막 또는 질화막 계열의 물질막이 갖는 유전상수보다 낮은 유전상수를 갖는 저유전율 물질로 형성한다. 상기 저유전막(20)은 포로젠(30)을 포함하는 SiOCH막, SiOC막 또는 SiOF막으로 형성할 수 있다. 다만, 본 발명에서 상기 저유전막의 재질을 한정하는 것은 아니다.
한편, 상기 저유전막(20)은 상기 저유전막(20) 내에서 균일하게 분포되어 있는 포로젠(30)들을 포함하는데, 상기 포로젠(30)들이 제거됨에 의해 기공들이 형성될 수 있고, 이에 따라 상기 저유전막(20)의 유전율은 더욱 낮아질 수 있다.
이때, 상기 포로젠은 분지상 폴리(p-크실렌) (branched poly(p-xylene)), 선형 폴리(p-페닐렌) (linear poly(p-phenylene)), 선형 폴리부타디엔 (linear polybutadiene), 분지상 폴리에틸렌 (branched polyethylene), 폴리(에틸렌 테레프탈레이트) (poly(ethylene terephthalate): "PET"), 폴리아미드 (polyamide-6,6: "Nylon 6/6"), 신디오택틱 폴리스티렌 (syndiotactic polystyrene: "PS-syn"), 폴리카프로락톤 (polycaprolactone: "PCL"), 폴리(프로필렌 옥사이드) (poly(propylene oxide): "PPO"), 폴리카보네이트 (polycarbonates), 폴리(페닐렌 설파이드) (poly(phenylene sulfide): "PPS"), 폴리아미드이미드(polyamideimide: "PAI"), 폴리프탈아미드 (polyphthalamide: "PPA", "Amodel"), 폴리메틸스티렌(polymethylstyrene: "PMS"), 폴리에테르에테르케톤 (polyetheretherketone: "PEEK"), 폴리(에테르 술폰)(poly(ether sulfone): "PES"), 폴리(에테르케톤) (poly(etherketone): "PEK"), 폴리옥시메틸렌(polyoxymethylene: "POM"), 폴리(부틸렌 테레프탈레이트) (poly(butylene terephthalate): "PBT"), 폴리스티렌 (polystyrene: "PS"), 폴리(노르보르넨) (poly(norbornene), 세틸트리메틸암모늄 브로마이드(cetyltrimethylammonium bromide: "CTAB"), 폴리(에틸렌 옥사이드-b-프로필렌 옥사이드-b-에틸렌 옥사이드)(poly(ethylene oxide-b-propylene oxide-b-ethylene oxide): "PEO-b-PPO-b-PEO"), 시클로덱스트린(cyclodextrin: "CD") 중에서 적어도 어느 하나로 이루어질 수 있으며, 다음 화학식 1 내지 7을 포함한 유사 하이드로카본(hydrocarbon)이 바람직하며, 특히 카본링 타입(carbon ring type)의 화합물이 바람직하다. 다만, 본 발명에서 상기 포로젠의 물질을 한정하는 것은 아니다.
[화학식 1]
Figure pat00001
[화학식 2]
Figure pat00002
[화학식 3]
Figure pat00003
[화학식 4]
Figure pat00004
[화학식 5]
Figure pat00005
[화학식 6]
Figure pat00006
[화학식 7]
Figure pat00007
상기 기판(10)은 Si, Ge, SiGe, GaP, GaAs, SiC, SiGeC, InAs 및 InP중 하나 이상의 반도체 재료를 포함하는 기판, SOI(Silicon On Insulator)기판, 석영 기판, 또는 디스플레이용 유리 기판 등의 강성 기판이거나, 폴리이미드(polyimide), 폴리에틸렌 테레프탈레이트(PET, PolyEthylene Terephthalate), 폴리에틸렌 나프탈레이트(PEN, PolyEthylene Naphthalate), 폴리 메틸메타크릴레이트(PMMA, Poly Methyl MethAcrylate), 폴리카보네이트(PC, PolyCarbonate), 폴리에테르술폰(PES), 폴리에스테르(Polyester) 등의 가요성 플라스틱 기판일 수 있다.
한편, 상기 기판(10)에 상기 저유전막(20)을 형성한다는 의미는 기판(10)에 직접 상기 저유전막(20)을 형성하는 것만을 의미하는 것은 아니다. 예를 들어, 상기 기판(10)과 상기 저유전막(20) 사이에는 다수의 도전층, 유전층, 절연층이 형성될 수 있다. 다만, 본 발명에서는 설명의 편의를 위하여, 상기 기판(10)에 직접 상기 저유전막(20)을 형성하는 것을 예를 들어 설명하기로 한다.
다음으로, 도 1 및 도 2b를 참조하면, 제1단계 UV 조사를 통해, 상기 저유전막(20)의 상기 포로젠(30)들을 제거한다.(S2)
즉, 상기 제1단계 UV를 통한 큐어링(curing) 공정을 통해 상기 포로젠(30)들은 모두 제거될 수 있으며, 상기 포로젠(30)들이 존재하였던 자리에 기공(40)들이 형성됨으로서 상기 저유전막(20)을 유전율이 더욱 낮은 다공성 저유전막(20)으로 형성될 수 있다. 이렇게 기공(40)들이 형성된 상기 다공성 저유전막(20)은 1 내지 2.5의 유전율을 가질 수 있다.
이때, 본 발명에서는 상기 제1단계 UV 큐어링(curing) 공정은 280nm 이하의 파장이 전체 인텐시티(Total Intensity)의 15% 이하인 광대역(Broad Band) 파장을 이용할 수 있다.
도 5는 UV 큐어링(curing) 공정에서 사용되는 광대역(Broad Band) 파장의 일 예를 나타내는 그래프이다.
도 5를 참조하면, 광대역(Broad Band) 파장은 각 파장별로 서로 다른 인텐시티(Intensity)를 형성하고 있으며, 이때, 각 파장별 인텐시티(Intensity)를 적분한 값, 즉, 빗금영역이 전체 인텐시티(Total Intensity)에 해당한다.
즉, "280nm 이하의 파장이 전체 인텐시티(Total Intensity)의 15% 이하"라 함은 280nm 이하의 값을 갖는 파장의 각각의 인텐시티(Intensity)를 적분한 값이 전체 인텐시티(Total Intensity)의 15% 이하가 되는 것을 의미할 수 있다.
한편, 제1단계 UV 큐어링(curing) 공정의 구체적인 공정 조건으로는 300 내지 500℃의 온도, 1 내지 100 torr의 압력조건에서 수행할 수 있으며, NH3, H2 또는 산소를 포함하는 가스, 예를 들면, N2O, H2O2, O2, H2O 등의 분위기에서 수행할 수 있다.
또한, 포로젠의 효율적인 제거와 동시에 다공성 저유전막의 Si-C 결합, Si-O 결합이 깨지는 것을 방지하기 위해 상기 광대역(Broad Band) 파장은 260nm 이상, 특히 280nm 이상인 것이 바람직하다.
하기 표 1은 상기 다공성 저유전막으로 예를 들어, SiCOH를 사용하는 경우, 다공성 저유전막 내에서 고체상 Si의 가능한 결합 및 그의 결합 에너지를 나타낸 표이다.
결합의 종류 결합 에너지(eV)
Si-H 3.31
O-H 4.80
Si-C 4.7
Si-OH 7.89
Si-O 8.3
이때, 포로젠을 제거하기 위해 다공성 저유전막에 UV를 조사하는 경우, UV 광의 광 에너지는 Si-C의 결합 에너지보다 작은 에너지일 것을 요한다. 왜냐하면, Si-C의 결합이 깨질 경우, SiCOH 막 자체의 구조적인 변경을 초래하여, 하부 포로젠이 제거되기 전에 SiCOH 막 내에서 가교 결합(cross-linking)을 유발하게 되고, 이러한 가교 결합(cross-linking)은 포로젠이 막내에 갇혀 남아있게 하여 유전율이 상대적으로 높고, 누설전류의 증가를 야기 시킨다.
따라서, 상기 광대역(Broad Band) 파장은 Si-C의 결합 에너지(4.7eV)보다 작은 에너지를 갖는 파장인 260nm 이상, 특히 280nm 이상의 파장인 것이 바람직하다.
다음으로, 도 1 및 도 2c를 참조하면, 제2단계 UV 조사를 통해 Si-O-Si 네트워크를 형성한다.(S3)
즉, 제1단계 UV 큐어링(curing) 공정 후 포로젠이 제거되어 기공(40)들이 형성된 상기 다공성 저유전막(20)은 유전율은 낮으나 필요한 경도가 결핍된다.
따라서, 본 발명에서는 제2단계 UV 큐어링(curing) 공정을 통해 상기 다공성 저유전막을 가교 결합 다공성 저유전막으로 형성한다.
상기 가교 결합 다공성 저유전막을 형성하는 것은 케이지형 구조(cage-like structure)에서 네트워크 구조(network structure)로 변환하는 Si-O-Si 본딩을 포함하며, 본 발명에서는 이를 Si-O-Si 네트워크 형성으로 정의하기로 한다.
제2단계 UV 큐어링(curing) 공정 이후의 다공성 저유전막은 Si-H결합과 Si-OH 결합이 더 안정적인 Si-O-Si결합과 접합하기 때문에 다공성 저유전막의 경도가 증가된다.
이때, 본 발명에서는 상기 제2단계 UV 큐어링(curing) 공정은 280nm 이하의 파장이 전체 인텐시티(Total Intensity)의 15% 이상인 광대역(Broad Band) 파장을 이용한다.
상기 "280nm 이하의 파장이 전체 인텐시티(Total Intensity)의 15% 이상"라 함은 280nm 이하의 값을 갖는 파장의 각각의 인텐시티(Intensity)를 적분한 값이 전체 인텐시티(Total Intensity)의 15% 이상이 되는 것을 의미한다. 또는 260nm 이하의 파장이 전체 인텐시티의 15% 이상인 광대역 파장을 이용하는 것은 의미할 수도 있다.
한편, 제2단계 UV 큐어링(curing) 공정의 구체적인 공정 조건으로는 300 내지 500℃의 온도, 1 내지 100 torr의 압력조건에서 수행할 수 있으며, 산소를 포함하는 가스, 예를 들면, N2O, H2O2, O2, H2O 등의 분위기에서 수행할 수 있다.
또한, Si-O-Si 네트워크의 효율적인 형성과 동시에 다공성 저유전막의 Si-C 결합, Si-O 결합이 깨지는 것을 방지하기 위해 상기 광대역(Broad Band) 파장은 260nm 이상인 것이 바람직하다.
다음으로, 도 1 및 도 2d를 참조하면, 제3단계 UV 조사를 통해 기공벽을 패시베이션화한다.(S4)
즉, 제1단계 UV 큐어링(curing) 공정 및 제2단계 UV 큐어링(curing) 공정을 거친 다공성 저유전막은 탄소의 함량이 감소되게 되므로, 상기 다공성 저유전막의 탄소의 함량을 증가시키기 위해 제3단계 UV 조사를 통해 기공벽을 패시베이션화한다.
이때, 본 발명에서는 상기 제3단계 UV 큐어링(curing) 공정은 280nm 이하의 파장이 전체 인텐시티(Total Intensity)의 15% 이상인 광대역(Broad Band) 파장을 이용하는 점에서 제2단계 UV 큐어링(curing) 공정과 같다. 하지만, 제3단계 UV 큐어링(curing) 공정은 다공성 저유전막의 탄소의 함량을 증가시키기 위한 것이므로, 공정 가스로 일반식 CxHy에 상응하는 탄소원자를 포함하는 가스를 사용하며, 구체적으로, C2H2, C2H4, C3H6 등을 사용할 수 있다.
한편, 제3단계 UV 큐어링(curing) 공정의 구체적인 공정 조건으로는 100 내지 450℃의 온도, 1 내지 100 torr의 압력조건에서 수행할 수 있다.
또한, 다공성 저유전막의 탄소 함량의 효율적인 증대와 동시에 다공성 저유전막의 Si-C 결합, Si-O 결합이 깨지는 것을 방지하기 위해 상기 광대역(Broad Band) 파장은 260nm, 특히 280nm 이상인 것이 바람직하다.
이로써, 본 발명에 따른 다공성 저유전막을 형성할 수 있다.(S5)
도 3은 본 발명에 따른 다공성 저유전막 제조방법을 이용한 반도체 소자의 제조방법을 설명하기 위한 흐름도이고, 도 4a 내지 도 4i는 본 발명에 따른 다공성 저유전막 제조방법을 나타낸 단면도이다.
먼저, 도 3 및 도 4a를 참조하면, 기판(100)상에 기공 형성 물질(pore generator, 이하 "포로젠"이라 함, 120)을 포함하는 저유전막(130)을 형성한다 (S10). 여기서 상기 저유전막(130)은 화학기상증착(CVD), 스핀 코팅 방식 등을 이용하여 형성할 수 있다. 상기 저유전막(130)은 RC 지연의 문제를 해결하기 위해 기본의 산화막 또는 질화막 계열의 물질막이 갖는 유전상수보다 낮은 유전상수를 갖는 저유전율 물질로 형성한다. 상기 저유전막(130)은 포로젠(120)을 포함하는 SiOCH막, SiOC막 및 SiOF막으로 이루어진 군으로부터 선택된 어느 하나의 막으로 형성할 수 있으나 이에 한정되는 것은 아니다. 한편, 상기 저유전막(130)은 상기 저유전막(130) 내에서 균일하게 분포되어 있는 포로젠(120)들을 포함하는데, 상기 포로젠(120)들이 제거됨에 의해 기공들이 형성됨에 따라 상기 저유전막(130)의 유전율은 더욱 낮아지게 된다.
이때, 상기 포로젠은 분지상 폴리(p-크실렌) (branched poly(p-xylene)), 선형 폴리(p-페닐렌) (linear poly(p-phenylene)), 선형 폴리부타디엔 (linear polybutadiene), 분지상 폴리에틸렌 (branched polyethylene), 폴리(에틸렌 테레프탈레이트) (poly(ethylene terephthalate): "PET"), 폴리아미드 (polyamide-6,6: "Nylon 6/6"), 신디오택틱 폴리스티렌 (syndiotactic polystyrene: "PS-syn"), 폴리카프로락톤 (polycaprolactone: "PCL"), 폴리(프로필렌 옥사이드) (poly(propylene oxide): "PPO"), 폴리카보네이트 (polycarbonates), 폴리(페닐렌 설파이드) (poly(phenylene sulfide): "PPS"), 폴리아미드이미드(polyamideimide: "PAI"), 폴리프탈아미드 (polyphthalamide: "PPA", "Amodel"), 폴리메틸스티렌(polymethylstyrene: "PMS"), 폴리에테르에테르케톤 (polyetheretherketone: "PEEK"), 폴리(에테르 술폰)(poly(ether sulfone): "PES"), 폴리(에테르케톤) (poly(etherketone): "PEK"), 폴리옥시메틸렌(polyoxymethylene: "POM"), 폴리(부틸렌 테레프탈레이트) (poly(butylene terephthalate): "PBT"), 폴리스티렌 (polystyrene: "PS"), 폴리(노르보르넨) (poly(norbornene), 세틸트리메틸암모늄 브로마이드(cetyltrimethylammonium bromide: "CTAB"), 폴리(에틸렌 옥사이드-b-프로필렌 옥사이드-b-에틸렌 옥사이드)(poly(ethylene oxide-b-propylene oxide-b-ethylene oxide): "PEO-b-PPO-b-PEO"), 시클로덱스트린(cyclodextrin: "CD") 중에서 적어도 어느 하나로 이루어질 수 있으며, 다음 화학식 1 내지 7을 포함한 유사 하이드로카본(hydrocarbon)이 바람직하며, 특히 카본링 타입(carbon ring type)의 화합물이 바람직하다. 다만, 본 발명에서 상기 포로젠의 물질을 한정하는 것은 아니다.
[화학식 1]
Figure pat00008
[화학식 2]
Figure pat00009
[화학식 3]
Figure pat00010
[화학식 4]
Figure pat00011
[화학식 5]
Figure pat00012
[화학식 6]
Figure pat00013
[화학식 7]
Figure pat00014
상기 기판(100)은 Si, Ge, SiGe, GaP, GaAs, SiC, SiGeC, InAs 및 InP 중, 하나 이상을 포함하는 기판, SOI(Silicon On Insulator)기판, 석영 기판, 또는 디스플레이용 유리 기판 등의 강성 기판이거나, 폴리이미드(polyimide), 폴리에틸렌 테레프탈레이트(PET, PolyEthylene Terephthalate), 폴리에틸렌 나프탈레이트(PEN, PolyEthylene Naphthalate), 폴리 메틸메타크릴레이트(PMMA, Poly Methyl MethAcrylate), 폴리카보네이트(PC, PolyCarbonate), 폴리에테르술폰(PES), 폴리에스테르(Polyester) 등의 가요성 플라스틱 기판일 수 있다.
한편, 상기 기판(100)에 상기 저유전막(130)을 형성한다는 의미는 기판(100)에 직접 상기 저유전막(130)을 형성하는 것만을 의미하는 것은 아니다. 예를 들어, 상기 기판(100)과 상기 저유전막(130) 사이에는 다수의 도전층, 유전층, 절연층이 형성될 수 있다. 편의상 본 발명의 일 실시예에 따라, 상기 기판(100)에 직접 상기 저유전막(130)을 형성하는 것을 예를 들어 설명하기로 한다.
계속해서, 도 3 및 도 4b를 참조하면, 제1단계 UV 조사를 통해, 상기 저유전막(130)의 상기 포로젠(120)들을 제거한다.
즉, 상기 제1단계 UV를 통한 큐어링(curing) 공정을 통해 상기 포로젠(120)들은 모두 제거가 되며, 상기 포로젠(120)들이 존재하였던 자리에 기공(160)들이 형성됨으로서 상기 저유전막(130)을 유전율이 더욱 낮은 다공성 저유전막(130)으로 형성할 수 있다. 이렇게 기공(160)들이 형성된 상기 다공성 저유전막(130)은 1 내지 2.5의 유전율을 가질 수 있다.
이때, 본 발명에서는 상기 제1단계 UV 큐어링(curing) 공정은 280nm 이하의 파장이 전체 인텐시티(Total Intensity)의 15% 이하인 광대역(Broad Band) 파장을 이용할 수 있다.
한편, 제1단계 UV 큐어링(curing) 공정의 구체적인 공정 조건으로는 300 내지 500℃의 온도, 1 내지 100 torr의 압력조건에서 수행할 수 있으며, NH3, H2 또는 산소를 포함하는 가스, 예를 들면, N2O, H2O2, O2, H2O 등의 분위기에서 수행할 수 있다.
또한, 포로젠의 효율적인 제거와 동시에 다공성 저유전막의 Si-C 결합, Si-O 결합이 깨지는 것을 방지하기 위해 상기 광대역(Broad Band) 파장은 260nm 이상인 것이 바람직하다. 이는 상술한 바와 같으므로, 이하 구체적인 설명은 생략하기로 한다.
다음으로, 도 3 및 도 4c를 참조하면, 제2단계 UV 조사를 통해 Si-O-Si 네트워크를 형성한다.
즉, 제1단계 UV 큐어링(curing) 공정 후 포로젠이 제거되어 기공(120)들이 형성된 상기 다공성 저유전막(130)은 유전율은 낮으나 필요한 경도가 결핍된다.
따라서, 본 발명에서는 제2단계 UV 큐어링(curing) 공정을 통해 상기 다공성 저유전막을 가교 결합 다공성 저유전막으로 형성한다.
상기 가교 결합 다공성 저유전막을 형성하는 것은 케이지형 구조(cage-like structure)에서 네트워크 구조(network structure)로 변환하는 Si-O-Si 본딩을 포함하며, 본 발명에서는 이를 Si-O-Si 네트워크 형성으로 정의하기로 한다.
제2단계 UV 큐어링(curing) 공정 이후의 다공성 저유전막은 Si-H결합과 Si-OH 결합이 더 안정적인 Si-O-Si결합과 접합하기 때문에 다공성 저유전막의 경도가 증가된다.
이때, 본 발명에서는 상기 제2단계 UV 큐어링(curing) 공정은 280nm 이하의 파장이 전체 인텐시티(Total Intensity)의 15% 이상인 광대역(Broad Band) 파장을 이용한다.
한편, 제2단계 UV 큐어링(curing) 공정의 구체적인 공정 조건으로는 300 내지 500℃의 온도, 1 내지 100 torr의 압력조건에서 수행할 수 있으며, 산소를 포함하는 가스, 예를 들면, N2O, H2O2, O2, H2O 등의 분위기에서 수행할 수 있다.
또한, Si-O-Si 네트워크의 효율적인 형성과 동시에 다공성 저유전막의 Si-C 결합, Si-O 결합이 깨지는 것을 방지하기 위해 상기 광대역(Broad Band) 파장은 260nm 이상인 것이 바람직하다. 이는 상술한 바와 같으므로, 이하 구체적인 설명은 생략하기로 한다.
다음으로, 도 4 및 도 4d를 참조하면, 제3단계 UV 조사를 통해 기공벽을 패시베이션화한다.
즉, 제1단계 UV 큐어링(curing) 공정 및 제2단계 UV 큐어링(curing) 공정을 거친 다공성 저유전막은 탄소의 함량이 감소되게 되므로, 상기 다공성 저유전막의 탄소의 함량을 증가시키기 위해 제3단계 UV 조사를 통해 기공벽을 패시베이션화한다.
이때, 본 발명에서는 상기 제3단계 UV 큐어링(curing) 공정은 280nm 이하의 파장이 전체 인텐시티(Total Intensity)의 15% 이상인 광대역(Broad Band) 파장을 이용하는 점에서 제2단계 UV 큐어링(curing) 공정과 같다.
하지만, 제3단계 UV 큐어링(curing) 공정은 다공성 저유전막의 탄소의 함량을 증가시키기 위한 것이므로, 공정 가스로 일반식 CxHy에 상응하는 탄소원자를 포함하는 가스를 사용하며, 구체적으로, C2H2, C2H4, C3H6 등을 사용할 수 있다.
한편, 제3단계 UV 큐어링(curing) 공정의 구체적인 공정 조건으로는 100 내지 450℃의 온도, 1 내지 100 torr의 압력조건에서 수행할 수 있다.
또한, 다공성 저유전막의 탄소 함량의 효율적인 증대와 동시에 다공성 저유전막의 Si-C 결합, Si-O 결합이 깨지는 것을 방지하기 위해 상기 광대역(Broad Band) 파장은 260nm 이상인 것이 바람직하다. 이는 상술한 바와 같으므로, 이하 구체적인 설명은 생략하기로 한다.
이로써, 본 발명에 따른 다공성 저유전막을 형성할 수 있다.(S20)
계속해서, 도 3 및 도 4e를 참조하면, 상기 다공성 저유전막(130)의 일부를 식각하여 상기 기판(100)을 노출시키는 개구부(140)들을 갖는 저유전막(130)을 형성할 수 있다(S30). 본 발명의 일 실시예에 의하면, 상기 저유전막(130) 상에 포토레지스트막(미도시)을 형성한 후, 노광 및 현상 공정을 수행하여 포토레지스트 패턴(미도시)을 형성한다. 상기 포토레지스트 패턴에 노출된 산화막을 건식 또는 습식 식각하고, 상기 포토레지스트 패턴을 제거하기 위한 애싱 및 스트립 공정을 수행한다.
그 결과, 상기 다공성 저유전막(130)에 상기 기판(100)을 노출시키는 개구부들(140)이 형성된다.
계속해서, 도 3 및 도 4f를 참조하면, 상기 개구부(140)들의 내면 및 상기 다공성 저유전막의 상면에 베리어막(150)을 형성할 수 있다(S40). 상기 베리어막(150)은 후술할 금속 배선이 상기 다공성 저유전막(130)으로 확산되는 것을 방지한다. 본 발명의 일 실시예에 따르면, 상기 베리어막(150)은 Ti, Ta, W 및 이들의 질화물로 중, 어느 하나 또는 둘 이상의 물질로 형성할 수 있다. 상기 베리어막(150)은 상기 개구부(140)들의 내벽면과 바닥면 및 상기 저유전막(130)의 개구부(140)들이 형성되지 아니한 부분의 상면을 연속적으로 덮을 수 있다.
한편, 상기 베리어막(150)은 화학기상증착(CVD), 스퍼터링 증착, 물리적기상증착(PVD), 원자층증착(ALD), E-beam evaporation, Electroless-Chemical deposition, Electro Chemical Deposition 등의 방법을 적용하여 형성할 수 있다.
도 3 및 도 4g를 참조하면, 상기 베리어막(150)상에 상기 개구부(140)들을 완전히 매립하는 금속층(151)을 형성한다(S50). 상기 금속층(151)은 개구부(140)들을 매립하고, 베리어막(150)을 덮을 수 있도록 충분한 두께로 형성한다.
본 발명의 일 실시예에 따라, 상기 금속층(151)은 Cu 또는 Cu 합금으로 형성될 수 있다. 예를 들면, 상기 베리어막(150) 상에 Cu 시드층(미도시)을 형성한 후, 전기도금을 행하여 상기 Cu 시드층 상에 상기 Cu 층을 형성할 수 있다. 한편, 상기 베리어막(150)을 전기도금을 위한 시드층으로 할 수도 있다. 이 경우 상기 Cu 시드층의 형성은 생략될 수 있다.
다른 실시예에 따르면, 상기 금속층(151)은 Al, W, Rh, Os, Ti, Ta, Pd, Pt, Mo, 금속 실리사이드 및 이들의 조합 중 어느 하나 이상을 포함할 수 있다.
도 3 및 도 4h를 참조하면, 상기 금속층(151)의 일부와 상기 다공성 저유전막(130)의 상면에 형성된 베리어막(150)을 연마하여 금속 배선(151a)을 형성한다(S60). 상기 연마는 상기 다공성 저유전막(130)을 에치 스톱퍼로 하여 이루어진다. 따라서, 상기 연마 공정에 의해 상기 금속층(151) 및 상기 베리어막(150)을 평탄화하여 상기 다공성 저유전막(130)을 노출시킨다. 즉, 상기 연마에 의해 상기 저유전막(130)의 상면이 노출되며, 상기 금속 배선(151a)의 상면은 상기 저유전막(130)의 상면과 평탄화되어 형성된다. 상기 금속 배선(151a)은 상기 저유전막(130)에 의해 전기적으로 절연된다. 한편, 미설명부호 150a는 베리어막 패턴에 해당한다.
상기 화학 기계적 연마는 화학 기계적 연마(CMP) 공정 또는 에치백 공정으로 수행될 수 있다. 편의상, 이하 본 발명의 일 실시예에 따라, 화학 기계적 연마(CMP) 공정에 의한 금속 배선 형성을 예로 들어 설명한다.
한편, 도면에는 도시하지 않았으나, 선택적인 공정으로, 상기 다공성 저유전막을 형성한 이후에, 플라즈마 처리할 수 있다.(S70).
즉, 상기 금속 배선(151a)의 노출 표면에서 대기와의 접촉에 의하여 형성될 수 있는 금속 산화막을 환원 반응에 의해 제거하기 위하여 상기 금속 배선(151a)의 표면에 플라즈마 공정을 수행할 수 있다. 이로써, 상기 금속 배선(151a)의 표면에 힐록(hillock)의 가능성을 크게 줄이게 된다. 상기 플라즈마 처리는 NH3, H2, He, N2, Ar 또는 이들의 혼합물 분위기에서 수행할 수 있다.
도 3 및 도 4i를 참조하면, 상기 플라즈마 공정 이후에, 또는 만일 플라즈마 공정이 선택적이라면 상기 다공성 저유전막을 형성한 이후에 캡핑막(200)을 형성한다(S80). 상기 캡핑막(200)은 수분 또는 외부 이온이 상기 다공성 저유전막(130) 내로 유입되는 것을 방지하고, 상기 금속 배선(151a)의 금속의 확산을 방지하기 위하여 형성한다. 본 발명의 일 실시예에 의하면, 상기 캡핑막(200)은 SiN막, SiCN막, BN막 및 BCN막 중에서, 어느 하나 또는 둘 이상의 막으로 형성할 수 있다. 이로써, 본 발명에 따른 반도체 소자를 제조할 수 있다.
본 발명은 상술한 실시 예들에 한정되지 않고 본 발명의 사상 내에서 여러 가지의 다른 형태로 변형될 수 있다.
본 발명의 또 다른 일 실시예에 의하면, 상기 기판 상에 다공성 저유전막을 형성할 수 있다. 여기서 상기 다공성 저유전막은 개구부를 갖지 않는 평탄화 막일 수 있다. 상기 다공성 저유전막 상에 금속층을 형성할 수 있다. 여기서 금속 배선은 Cu 또는 Cu 합금일 수 있다. 상기 금속층을 패터닝하여 금속 배선을 형성할 수 있다. 여기서 상기 다공성 저유전막의 흡습을 제거하기 위하여, 260nm 내지 450nm의 파장을 갖는 UV 광을 조사할 수 있다. 이후 추가 흡습을 방지하기 위하여 상기 금속 배선의 측면 및 상면과 상기 다공성 저유전막을 덮는 캡핑층을 형성할 수 있다. 이 경우 상기 UV 광 조사공정 및 상기 캡핑층 증착 공정은 진공을 깨지 않고, 인-시튜(in-situ)로 행해질 수 있다. 나아가, 상기 캡핑층 증착 공정 이전에 상기 금속 배선 및 상기 다공성 저유전막 표면을 플라즈마 처리하는 공정을 더 포함할 수 있다.
도 6은 본 발명의 실시예들에 따른 전자 장치를 포함하는 전자 시스템을 설명하기 위한 개략적인 블록도이다. 도 6을 참조하면, 전자시스템(600)은 제어기(610), 입출력 장치(630), 기억 장치(620) 및 버스 구조체(640)를 포함할 수 있다. 상기 제어기(610)와 상기 기억 장치(620)는 결합되어 패키지-온-패키지(package on package; PoP)로 구성될 수도 있다. 상기 제어기(610) 및/또는 상기 기억장치(640)는 앞에서 설명한 본 발명의 실시예들 중 어느 하나의 실시예에 따른 반도체 소자를 포함할 수 있다.
상기 버스 구조체(640)는 상기 제어기(610), 상기 입출력 장치(630) 및 상기 기억 장치(620) 상호 간에 데이터들이 이동하는 통로를 제공하는 역할을 할 수 있다.
상기 제어기(610)는 적어도 하나의 마이크로프로세서, 디지털 신호 프로세서, 마이크로컨트롤러, 그리고 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 어느 하나를 포함할 수 있다. 상기 입출력 장치(630)는 키패드, 키보드 및 표시 장치(display device) 등에서 선택된 적어도 하나를 포함할 수 있다. 상기 기억 장치(620)는 데이터 및/또는 상기 제어기(610)에 의해 실행되는 명령어 등을 저장하는 역할을 할 수 있다.
상기 기억 장치(620)는 디램(dynamic random access memory; DRAM), 및 에스램(static random access memory; SRAM) 등과 같은 휘발성 메모리 칩, 플래시메모리(flash memory), 상변화메모리(phase change memory), 엠램(magnetic random access memory; MRAM), 또는 알램(resistive random access memory; RRAM) 등과 같은 비휘발성 메모리 칩, 또는 이들의 조합을 구비할 수 있다.
더 나아가, 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하는 역할을 하는 유무선 형태의 인터페이스가 제공될 수 있다. 예를 들어, 상기 인터페이스는 안테나 또는 유무선 트랜시버 등을 포함할 수 있다.
상기 전자 시스템(600)에는 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor:CIS), 그리고 입출력 장치 등이 추가로 제공될 수 있다.
상기 전자 시스템(600)은 모바일 시스템, 개인용 컴퓨터, 산업용 컴퓨터 또는 다양한 기능을 수행하는 로직 시스템 등으로 구현될 수 있다. 예컨대, 모바일 시스템은 개인 휴대용 정보 단말기(PDA; Personal Digital Assistant), 스마트 폰(smart phone), 휴대용 컴퓨터, 웹 타블렛(web tablet), 모바일 폰(mobile phone), 무선폰(wireless phone), 랩톱(laptop) 컴퓨터, 메모리 카드, 디지털 뮤직 시스템(digital music system) 그리고 정보 전송/수신 시스템 중 어느 하나일 수 있다.
상기 전자 시스템(600)이 무선 통신을 수행할 수 있는 장비인 경우에, 상기 전자 시스템(600)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), NADC(North American Digital Cellular), E-TDMA(Enhanced-Time Division Multiple Access), WCDMA(Wideband Code Division Multiple Access), CDMA2000과 같은 통신 시스템에서 사용될 수 있다.
도 7은 본 발명의 실시예들에 따른 반도체 소자를 채택하는 시스템의 블록도이다. 도 7을 참조하면, 전자 시스템(700)은 바디(710: Body)와, 마이크로 프로세서 유닛(720: Micro Processor Unit)과, 파워 유닛(730: Power Unit)과, 기능 유닛(740: Function Unit)과, 그리고 디스플레이 컨트롤러 유닛(750: Display Controller Unit)을 구비할 수 있다. 상기 마이크로 프로세서 유닛(720) 및/또는 상기 기능 유닛(740)은 본 발명의 실시예들 중 어느 하나의 실시예에 따른 반도체 소자를 포함할 수 있다.
상기 바디(710)는 인쇄 회로 기판으로 형성된 마더 보드(Mother Board)를 구비할 수 있으며, 상기 마이크로 프로세서 유닛(720), 상기 파워 유닛(730), 상기 기능 유닛(740), 상기 디스플레이 컨트롤러 유닛(750) 등이 상기 바디(710)에 실장될 수 있다. 디스플레이 유닛(760)은 상기 바디(710)의 내부 혹은 상기 바디(710)의 표면에 배치될 수 있다. 예를 들면, 상기 디스플레이 유닛(760)은 상기 바디(710)의 표면에 배치되어 상기 디스플레이 컨트롤러 유닛(750)에 의해 프로세스 된 이미지를 표시할 수 있다.
상기 파워 유닛(730)은 외부 배터리(도시하지 않음) 등으로부터 일정 전압을 공급받아 이를 요구되는 전압 레벨로 분기하여 상기 마이크로 프로세서 유닛(720), 상기 기능 유닛(740), 상기 디스플레이 컨트롤러 유닛(750) 등으로 공급하는 역할을 할 수 있다.
상기 마이크로 프로세서 유닛(720)은 상기 파워 유닛(730)으로부터 전압을 공급받아 상기 기능 유닛(740)과 상기 디스플레이 유닛(760)을 제어할 수 있다. 상기 기능 유닛(740)은 다양한 전자 시스템(700)의 기능을 수행할 수 있다. 예를 들어, 상기 전자 시스템(700)이 휴대폰인 경우 상기 기능 유닛(740)은 다이얼링, 외부 장치(770: External Apparatus)와의 교신으로 상기 디스플레이 유닛(760)으로의 영상 출력, 스피커로의 음성 출력 등과 같은 휴대폰 기능을 수행할 수 있는 여러 구성요소들을 포함할 수 있으며, 카메라가 함께 형성된 경우 카메라 이미지 프로세서(Camera Image Processor)일 수 있다.
예를 들어, 상기 전자 시스템(700)이 용량 확장을 위해 메모리 카드 등과 연결되는 경우, 상기 기능 유닛(740)은 메모리 카드 컨트롤러일 수 있다. 상기 기능 유닛(740)은 유선 혹은 무선의 통신 유닛(780; Communication Unit)을 통해 상기 외부 장치(770)와 신호를 주고 받을 수 있다. 더 나아가서, 상기 전자 시스템(700)이 기능 확장을 위해 유에스비(Universal Serial Bus; USB) 등을 필요로 하는 경우, 상기 기능 유닛(740)은 인터페이스(interface) 컨트롤러일 수 있다.
10, 100 : 기판 30, 120 : 포로젠
20, 130 : 저유전막 40, 160 : 기공
150 : 베리어 막 151 : 금속층
151a : 금속 배선 :

Claims (10)

  1. 기판 상에 포로젠을 포함하는 저유전막을 형성하고,
    제1단계 UV 조사를 통해, 상기 저유전막의 상기 포로젠을 제거하고,
    제2단계 UV 조사를 통해, 가교 결합 다공성 저유전막을 형성하는 것을 포함하고,
    상기 제1단계 UV 조사 공정은 280nm 이하의 파장이 전체 인텐시티의 15% 이하인 광대역 파장을 이용하고, 상기 제2단계 UV 조사 공정은 280nm 이하의 파장이 전체 인텐시티의 15% 이상인 광대역 파장을 이용하는 다공성 저유전막의 제조방법.
  2. 기판 상에 포로젠을 포함하는 저유전막을 형성하고,
    상기 저유전막을 포함하는 기판 상에 UV를 조사하는 것을 포함하고,
    상기 UV를 조사하는 것은 280nm 이하의 파장이 전체 인텐시티의 15% 이하인 광대역 파장을 이용하는 제1단계 UV 조사 공정 및 280nm 이하의 파장이 전체 인텐시티의 15% 이상인 광대역 파장을 이용하는 제2단계 UV 조사 공정을 포함하는 반도체 소자의 제조방법.
  3. 제2항에 있어서,
    상기 제1단계 UV 조사 공정을 통해, 상기 저유전막의 포로젠을 제거하고,
    상기 제2단계 UV 조사를 통해, 상기 저유전막을 가교 결합 다공성 저유전막으로 형성하는 반도체 소자의 제조방법.
  4. 제2항에 있어서,
    상기 제1단계 UV 조사 공정은 NH3, H2, N2O, H2O2, O2, 또는 H2O의 분위기에서 수행하는 반도체 소자의 제조방법.
  5. 제2항에 있어서,
    상기 제2단계 UV 조사 공정은 N2O, H2O2, O2, 또는 H2O의 분위기에서 수행하는 반도체 소자의 제조방법.
  6. 제2항에 있어서,
    상기 제2단계 UV 조사 공정 이후에, 제3단계 UV 조사를 통해 기공 벽을 CH3으로 패시베이션하는 것을 더 포함하는 반도체 소자의 제조방법.
  7. 제6항에 있어서,
    상기 제3단계 UV 조사 공정은 280nm 이하의 파장이 전체 인텐시티의 15% 이상인 광대역 파장을 이용하는 반도체 소자의 제조방법.
  8. 제6 항에 있어서,
    상기 제3단계 UV 조사 공정은 C2H2, C2H4 또는 C3H6 중 어느 하나를 포함하는 가스의 분위기에서 수행하는 반도체 소자의 제조방법.
  9. 제6항에 있어서,
    상기 제3단계 UV 조사 공정은 280nm 이하의 파장이 전체 인텐시티의 15% 이하인 광대역 파장을 이용하는 반도체 소자의 제조방법.
  10. 기판 상에 포로젠을 포함하는 저유전막을 형성하고,
    상기 기판 상에 제1단계 UV를 조사하여, 상기 저유전막의 상기 포로젠을 제거하고,
    상기 제1단계 UV 조사 공정 이후에 제2단계 UV를 조사하여, 가교 결합 다공성 저유전막을 형성하고,
    상기 제2단계 UV 조사 공정 이후에 제3단계 UV를 조사하여, 기공 벽을 CH3으로 패시베이션하고,
    상기 제 3 단계 UV 조사된 저유전막을 포함하는 기판 상에 금속 배선을 형성하는 것을 포함하며,
    상기 제1단계 UV 조사 공정은 280nm 이하의 파장이 전체 인텐시티의 15% 이하인 광대역 파장을 이용하고, 상기 제2단계 및 제3단계 UV 조사 공정은 280nm 이하의 파장이 전체 인텐시티의 15% 이상인 광대역 파장을 이용하는 반도체 소자의 제조방법.
KR1020100095272A 2010-09-30 2010-09-30 다공성 저유전막 제조방법 및 이를 이용한 반도체 소자의 제조방법 KR20120033643A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100095272A KR20120033643A (ko) 2010-09-30 2010-09-30 다공성 저유전막 제조방법 및 이를 이용한 반도체 소자의 제조방법
US13/238,297 US8524615B2 (en) 2010-09-30 2011-09-21 Method of forming hardened porous dielectric layer and method of fabricating semiconductor device having hardened porous dielectric layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100095272A KR20120033643A (ko) 2010-09-30 2010-09-30 다공성 저유전막 제조방법 및 이를 이용한 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20120033643A true KR20120033643A (ko) 2012-04-09

Family

ID=45890174

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100095272A KR20120033643A (ko) 2010-09-30 2010-09-30 다공성 저유전막 제조방법 및 이를 이용한 반도체 소자의 제조방법

Country Status (2)

Country Link
US (1) US8524615B2 (ko)
KR (1) KR20120033643A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116798952A (zh) * 2023-08-21 2023-09-22 合肥晶合集成电路股份有限公司 半导体器件的制作方法以及半导体器件

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103646913A (zh) * 2013-11-14 2014-03-19 复旦大学 一种改善超低介电常数多孔SiCOH薄膜抗吸湿性能的方法
CN105336677B (zh) * 2014-08-01 2018-10-16 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US10373823B2 (en) * 2017-06-05 2019-08-06 Applied Materials, Inc. Deployment of light energy within specific spectral bands in specific sequences for deposition, treatment and removal of materials
KR20210021420A (ko) * 2019-08-16 2021-02-26 삼성전자주식회사 저유전체 물질 층을 포함하는 반도체 소자 형성 방법
CN110707210A (zh) * 2019-09-26 2020-01-17 上海华力微电子有限公司 Rram阻变结构下电极的工艺方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756085B2 (en) 2001-09-14 2004-06-29 Axcelis Technologies, Inc. Ultraviolet curing processes for advanced low-k materials
US20030218253A1 (en) * 2001-12-13 2003-11-27 Avanzino Steven C. Process for formation of a wiring network using a porous interlevel dielectric and related structures
US20040130027A1 (en) * 2003-01-07 2004-07-08 International Business Machines Corporation Improved formation of porous interconnection layers
US7015150B2 (en) * 2004-05-26 2006-03-21 International Business Machines Corporation Exposed pore sealing post patterning
US7217648B2 (en) * 2004-12-22 2007-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Post-ESL porogen burn-out for copper ELK integration
US7253105B2 (en) * 2005-02-22 2007-08-07 International Business Machines Corporation Reliable BEOL integration process with direct CMP of porous SiCOH dielectric
US7482265B2 (en) * 2006-01-10 2009-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. UV curing of low-k porous dielectrics
KR100900231B1 (ko) * 2007-06-21 2009-06-02 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP5019178B2 (ja) 2007-12-20 2012-09-05 アクセリス テクノロジーズ インコーポレーテッド 多孔性の低ｋの誘電体を形成するために、紫外線を利用してポロゲンを除去及び／又はキュアするプロセス
KR20090116477A (ko) 2008-05-07 2009-11-11 삼성전자주식회사 초저유전막을 포함하는 반도체 소자의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116798952A (zh) * 2023-08-21 2023-09-22 合肥晶合集成电路股份有限公司 半导体器件的制作方法以及半导体器件
CN116798952B (zh) * 2023-08-21 2023-11-14 合肥晶合集成电路股份有限公司 半导体器件的制作方法以及半导体器件

Also Published As

Publication number Publication date
US20120083117A1 (en) 2012-04-05
US8524615B2 (en) 2013-09-03

Similar Documents

Publication Publication Date Title
US9224593B2 (en) Method of manufacturing a semiconductor device having a porous, low-k dielectric layer
US8426308B2 (en) Method of forming through silicon via of semiconductor device using low-k dielectric material
US20130020719A1 (en) Microelectronic devices including through silicon via structures having porous layers
JP6317465B2 (ja) 導電性バリア層の選択的形成
KR20120033643A (ko) 다공성 저유전막 제조방법 및 이를 이용한 반도체 소자의 제조방법
US20200144107A1 (en) Method of forming barrier free contact for metal interconnects
US11854874B2 (en) Metal contact structure and method of forming the same in a semiconductor device
JP2011009769A (ja) 半導体デバイスおよびその構造体の製造方法
KR20160141687A (ko) 다마신 구조물의 구조물 및 형성방법
JP2004080017A (ja) 相互接続構造体およびその形成方法
US10079147B2 (en) Method of forming interconnects for semiconductor devices
TW201618313A (zh) 嵌入式金屬－絕緣體－金屬（ｍｉｍ）電容器
US8338290B2 (en) Method for fabricating semiconductor device
US20210265267A1 (en) Semiconductor device with metal plug having rounded top surface and method for forming the same
KR20140136290A (ko) 반도체 장치 및 그 제조 방법
KR101998788B1 (ko) 반도체 장치 및 그 제조 방법
US10886168B2 (en) Surface modified dielectric refill structure
US9941156B2 (en) Systems and methods to reduce parasitic capacitance
US20150115398A1 (en) Semiconductor devices and methods of manufacturing the same
US9478490B2 (en) Capacitor from second level middle-of-line layer in combination with decoupling capacitors
CN114649297A (zh) 用于先进集成电路结构制造的通过自底向上填充金属化而图案化的金属线
CN111370363A (zh) 铜互连结构及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application