CN103715352A - 电阻可变存储器结构及其形成方法 - Google Patents

电阻可变存储器结构及其形成方法 Download PDF

Info

Publication number
CN103715352A
CN103715352A CN201310150851.XA CN201310150851A CN103715352A CN 103715352 A CN103715352 A CN 103715352A CN 201310150851 A CN201310150851 A CN 201310150851A CN 103715352 A CN103715352 A CN 103715352A
Authority
CN
China
Prior art keywords
electrode
resistance
layer
metal material
variable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310150851.XA
Other languages
English (en)
Other versions
CN103715352B (zh
Inventor
廖钰文
朱文定
杨晋杰
涂国基
张至扬
陈侠威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103715352A publication Critical patent/CN103715352A/zh
Application granted granted Critical
Publication of CN103715352B publication Critical patent/CN103715352B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/063Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种包括电阻可变存储结构的半导体结构。该半导体结构还包括导电结构。电阻可变存储器结构位于导电结构上方。电阻可变存储器结构包括位于导电结构上方的第一电极。电阻可变层设置在第一电极上方。覆盖层设置在电阻可变层上方。覆盖层包括第一金属材料。第二电极设置在覆盖层上方。第二电极包括不同于第一金属材料的第二金属材料。本发明还提供了一种电阻可变存储器结构及其形成方法。

Description

电阻可变存储器结构及其形成方法
技术领域
本发明大体上涉及了半导体结构,而更具体地涉及的是电阻可变存储器结构以及形成电阻可变存储器结构的方法。
背景技术
在集成电路(IC)器件中,电阻随机存储器(RRAM)是一种新型的技术,用于下一代非易失性存储装置。RRAM是包括有RRAM单元阵列的存储器结构,其中,每个单元均使用电阻值而不使用电子电荷存储数据。尤其是每个RRAM单元均包括电阻可变层,可以调整其电阻来示出逻辑“0”或逻辑“1”。
从应用角度来看,RRAM具有许多优点。RRAM具有简单的单元结构和CMOS逻辑兼容工艺,与其他非易失性存储器结构相比,这降低了制造复杂性和费用。尽管存在上述有吸引力的性能,但与RRAM发展相关地仍存在许多挑战。已经实施了多种针对这些RRAM的配置和材料的技术来试图和进一步改善器件性能。
发明内容
为了解决现有技术中所存在的问题,根据本发明的一个方面,提供了一种半导体结构,包括:导电结构;以及电阻可变存储器结构,位于所述导电结构上方,所述电阻可变存储器结构包括:第一电极,设置在所述导电结构上方;电阻可变层,设置在所述第一电极上方;覆盖层,设置在所述电阻可变层上方,所述覆盖层包括第一金属材料;以及第二电极,设置在所述覆盖层上方,所述第二电极包括不同于所述第一金属材料的第二金属材料。
在所述半导体结构中,所述覆盖层包括钛、铂或钯。
在所述半导体结构中,所述第一电极和所述第二电极均包括铂、铜铝、氮化钛、金、钛、钽、氮化钽、钨、氮化钨或铜中的至少一种。
在所述半导体结构中,所述第二电极包括氮化钽。
在所述半导体结构中,所述电阻可变层包括高k介电材料、二元金属氧化物或过渡金属氧化物中的至少一种。
在所述半导体结构中,所述电阻可变层包括氧化镍、氧化钛、氧化铪、氧化锆、氧化锌、氧化钨、氧化铝、氧化钽、氧化钼或氧化铜中的至少一种。
在所述半导体结构中,进一步包括:位于所述电阻可变存储器结构下方的存取晶体管,其中,所述存取晶体管包括源极区域和漏极区域。
在所述半导体结构中,所述电阻可变存储器结构的第一电极与所述存取晶体管的所述漏极区域电连接。
在所述半导体结构中,进一步包括:位于所述导电结构下方的至少三层金属化层。
根据本发明的另一方面,提供了一种半导体结构,包括:第一存取晶体管,包括位于第一栅电极的相对侧上的第一源极区域和第一漏极区域;以及第一电阻可变存储器结构,位于所述第一存取晶体管上方,所述第一电阻可变存储器结构包括:第一电极,设置在所述第一存取晶体管上方并且与所述第一漏极区域电连接;第一电阻可变层,设置在所述第一电极上方;第一覆盖层,设置在所述第一电阻可变层上方,所述第一覆盖层包括第一金属材料,所述第一金属材料包括钛;以及第二电极,设置在所述第一覆盖层上方,所述第二电极包括不同于所述第一金属材料的第二金属材料,所述第二金属材料包括氮化钽。
在所述半导体结构中,所述第一电阻可变层包括高k介电材料、二元金属氧化物或过渡金属氧化物中的至少一种。
在所述半导体结构中,所述第一电阻可变层包括氧化镍、氧化钛、氧化铪、氧化锆、氧化锌、氧化钨、氧化铝、氧化钽、氧化钼或氧化铜中的至少一种。
在所述半导体结构中,进一步包括:位于所述第一存取晶体管上方和所述第一电阻可变存储器结构下方的至少三层金属化层。
在所述半导体结构中,进一步包括:第二存取晶体管,包括位于第二栅电极的相对侧上的第二源极区域和第二漏极区域;第二电阻可变存储器结构,位于所述第二存取晶体管上方;共用源极线,分别与所述第一存取晶体管的所述第一源极区域和所述第二存取晶体管的所述第二源极区域相连接;以及共用字线,分别与所述第一存取晶体管的所述第一栅电极和所述第二存取晶体管的所述第二栅电极相连接。
在所述半导体结构中,所述第二电阻可变存储器结构包括:第三电极,设置在所述第二存取晶体管上方并且与所述第二漏极区域电连接;第二电阻可变层,设置在所述第三电极上方;第二覆盖层,设置在所述第二电阻可变层上方,所述第二覆盖层包括所述第一金属材料,所述第一金属材料包括钛;以及第四电极,设置在所述第二覆盖层上方,所述第四电极包括不同于所述第一金属材料的第二金属材料,其中,所述第二金属材料包括氮化钽。
根据本发明的又一方面,提供了一种形成半导体结构的方法,所述方法包括:在衬底的顶部中形成导电结构;在所述导电结构上方沉积第一电极层;在所述第一电极层上方沉积电阻可变层;在所述电阻可变层上方沉积覆盖层,所述覆盖层包括第一金属材料;在所述覆盖层上方沉积第二电极层,所述第二电极层包括不同于所述第一金属材料的第二金属材料;以及蚀刻所述第二电极层、所述覆盖层、所述电阻可变层和所述第一电极层,以形成电阻可变存储器结构。
在所述方法中,所述覆盖层包括钛、铂或钯中的至少一种。
在所述方法中,所述第二电极包括氮化钽。
在所述方法中,所述电阻可变层包括高k介电材料、二元金属氧化物或过渡金属氧化物中的至少一种。
在所述方法中,进一步包括:在所述电阻可变存储器结构下方形成至少三层金属化层。
附图说明
当结合附图进行阅读时,根据下面详细的描述可以更好地理解本发明。应该强调的是,根据工业中的标准实践,各种部件没有被按比例绘制并且仅仅用于说明的目的。实际上,为了清楚的讨论,各种部件的尺寸可以被任意增大或减小。
图1是根据本发明的一个或多个实施例的形成具有电阻可变存储器结构的半导体结构的方法流程图;
图2A至图2E是在根据图1的方法的一个或多个实施例的各个制造阶段中的具有电阻可变存储器结构的半导体结构的截面图;
图3示出了根据本发明的至少一个实施例的利用形成在电阻可变存储器结构的电阻可变层中的细丝运行的电阻可变存储器结构的截面图;
图4是根据图1的方法的至少一个实施例的具有电阻可变存储结构的半导体结构的截面图;
图5是根据本发明的至少一个实施例的具有电阻可变存储器结构的存储器阵列的示意图。
具体实施方式
下面,详细讨论本发明各实施例的制造和使用。然而,应该理解,本发明提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅示出了制造和使用本发明的具体方式,而不用于限制本发明的范围。
根据本发明的一个或多个实施例,半导体结构包括电阻可变存储器结构。该电阻可变存储器结构包括形成在两个电极之间的电阻可变层。通过向两个电极中的每个施加具体电压来改变电阻可变层的电阻。低和高电阻被用于示出数字信号“1”或“0”,由此能够存储数据。
根据本发明的一个或多个实施例,具有电阻可变存储器结构的半导体结构形成在衬底的芯片区域内。通过芯片区域之间的划片槽在衬底上标记多个半导体芯片。衬底将经历清洁、成层、图案化、蚀刻和掺杂步骤中的多个,从而形成半导体结构。术语“衬底”在此大体上包括在其上形成有多个层和器件结构的体衬底。在一些实施例中,该体衬底包括硅或化合物半导体,诸如,GaAs、InP、Si/Ge或SiC。这些层的实例包括介电层、掺杂层、多晶硅层或导电层。器件结构的实例包括可以通过互连层与额外的结成电路相连接的晶体管、电阻器和/或电容器。
图1是根据本发明的一个或多个实施例的形成具有电阻可变存储器结构的半导体结构的方法100的流程图。图2A至图2E是根据图1的方法100的多个实施例的具有电阻可变存储器结构的半导体结构200在各个制造阶段中的截面图。应该注意,可以在图1的方法之前、期间或之后提供额外的工艺。为了更好地理解本发明的发明理念,对各个视图进行了简化。
重新参考图1,方法100的流程图以操作102为开始。在衬底的顶部中形成导电结构。衬底可以包括多个处在衬底顶部上的层。在至少一个实施例中,导电结构形成在位于衬底顶部上的介电层中。
图2A是在执行操作102之后具有电容可变存储器结构的半导体结构200的部分放大截面图。半导体结构200包括衬底201。衬底201包括体衬底202,诸如,碳化硅(SiC)衬底、GaAs、InP、Si/Ge或硅衬底。根据一个或多个实施例,衬底201包括多个形成在衬底201的顶部上的层。这种层的实例包括介电层、掺杂层、多晶硅层或导电层。根据一个或多个实施例,衬底201另外包括多个形成在多个层内的器件结构(未示出)。器件结构的实例包括晶体管、电阻器和/或电容器。
在所示出的图2A-图2E的实例中,半导体结构200包括导电结构208,其形成在位于衬底201的顶部上的介电层204中。介电层204可以包括氧化硅、氟化硅玻璃(FSG)、碳掺杂氧化硅、氮化硅、氮氧化硅、TEOS氧化物、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、Black(Applied Materials of Santa Clara,California)、非晶态氟化碳、低k介电材料或它们的组合。沉积工艺可以包括化学汽相沉积(CVD)、原子层沉积(ALD)、高密度等离子体CVD(HDPCVD)或旋涂玻璃。
根据一个或多个实施例,导电结构208包括导电互连件、掺杂区域或硅化物区域。在一些实施例中,导电结构208包括Al、Cu、Ti、Ta、W、Mo、TaN、NiSi、CoSi、TiN、WN或硅。通过包括有沉积、光刻图案化、掺杂、注入、蚀刻工艺、化学机械抛光(CMP)或平坦化回蚀工艺的适合工艺来形成导电结构208。
重新参考图1,方法100继续进行操作104至110。在操作104中,在导电结构上方形成有第一电极层。在操作106中,电阻可变层沉积在第一电极层上方。在操作108中,覆盖层沉积在电阻可变层上方。该覆盖层包括第一金属材料。在操作110中,第二电极层沉积在覆盖层上方。第二电极层包括不同于第一金属材料的第二金属材料。
图2B示出了执行完操作104至110之后半导体结构200的截面图。形成第一电极层210,覆盖着导电结构208并且处在介电层204的顶面204A上。导电结构208可以将第一电极层204与下面的衬底201中的器件结构电连接。第一电极层210包括导电材料,该导电材料具有合适的功函数,从而在第一电极层210和电阻可变层之间随后形成了高功函数侧壁。第一电极层210可以包括铂、铜铝、氮化钛、金、钛、钽、氮化钽、钨、氮化钨或铜中的至少一个。可能的形成方法包括化学镀、溅射、电镀、PVD或ALD。
电阻可变层212沉积在第一电极层210上方。电阻可变层212具有能够通过施加电压而在高电阻状态和低电阻状态(或导电)之间转换的电阻率。在多个实施例中,电阻可变层212包括介电材料,该介电材料包括高k介电材料、二元金属氧化物或过渡金属氧化物中的至少一种。在一些实施例中,电阻可变层212包括氧化镍、氧化铪、氧化锆、氧化锌、氧化钨、氧化铝、氧化钽、氧化钼或氧化铜中的至少一种。可能的形成方法包括PVD或ALD,诸如,带有包括锆和氧的前体的ALD。在一个或多个实施例中,电阻可变层212具有在大约20埃至大约200埃的厚度。
覆盖层214形成在电阻可变层212上。覆盖层214包括第一金属材料,该第一金属材料不稳定,能够剥夺电阻可变层212中的氧,或在电阻可变层212中产生空位缺陷。覆盖层214包括钛、铂或钯中的至少一个。
第二电极层216沉积在覆盖层214上方。第二电极层216可以包括将之后形成的电阻可变层结构(例如,图2C所示的结构250)与用于电气布线的互连结构的部分电连接的第一金属材料。电阻可变存储器结构的转换操作不仅取决于电阻可变层的材料,还取决于电极和相应的电极界面性质的选择。
在一些实例中,可以在第二电极层216和覆盖层214两者中使用相同的金属材料。由于第二电极层216和覆盖层214中的金属材料相同,因此,层216和214可以混合。第二电极层216中的一些其他材料可以穿透界面到达覆盖层214。因此,覆盖层214中的第一金属材料可能受到污染并且可以具有较小剥夺电阻可变层212中的氧的能力或在电阻可变层212中产生空位缺陷的能力。为了电阻可变存储器结构的转换操作,需要高电压在电阻可变层212中生成导电部分。在该说明书中随后将介绍电阻可变存储器结构的操作机构。
在本发明中,根据一个或多个实施例,第二电极层216中的第二金属材料不同于覆盖层216中的第一金属材料。本发明消除了第二电极层216容易与覆盖层214相混合的缺点。另外,根据一个或多个实施例的半导体结构200降低了在电阻可变层212中产生导电部分的操作电压。
根据一个或多个实施例,第二电极材料216包括铂、铜铝、氮化钛、金、钛、钽、氮化钽、钨、氮化物或铜。在一些实施例中,第一电极层210的导电材料和第二电极层216的导电材料具有相同的成分。在特定实施例中,第一电极层210的导电材料和第二电极层216的导电材料具有不同的成分。可能的形成方法包括化学镀、溅射、电镀、PVD或ALD。
重新参考图1,方法100继续进行操作112。第二电极层、覆盖层、电阻可变层以及第一电极层被蚀刻,从而形成电阻可变存储器结构。
图2C示出了执行完操作112之后的半导体结构200的截面图。在图2C中,具有宽度为W1的部件的掩模层(未示出)形成在第二电极层216上方。通过合适的工艺(包括沉积、光刻图案化和/或蚀刻工艺)来形成该部件。执行蚀刻工艺来去除未处在掩模层的部件下的第二电极层216、覆盖层214、电阻可变层212以及第一电极层210。然后,形成电阻可变存储器结构250。该电阻可变存储器结构250包括图案化的第二电极层216(也被称为第二电极216A)、经过图案化的覆盖层210、经过图案化的电阻可变层212以及图案化的第一电极层210(也被称为第一电极210A)。由于第二电极层216、覆盖层214、电阻可变层212以及第一电极层210在相同的掩模层下受到蚀刻并且被其所覆盖,所以所有的被蚀刻层(210、212、214和216)均具有相同的,与掩模层中的部件的宽度W1基本上相同的宽度W1。同样,第二电极216A、经过图案化的覆盖层214、经过图案化的电阻可变层212以及第一电极210A具有基本上对准的侧壁。
在用于电阻可变存储器结构250的蚀刻工艺之后,掩模层被去除并且暴露出了第二电极216B的顶面。去除工艺可以包括干式蚀刻工艺、湿式蚀刻工艺或他们的组合。
应该注意,在图1的方法100之后可以提供额外的工艺。图2D示出了形成层间介电(ILD)层218之后半导体结构200的截面图。ILD层218可以覆盖式地形成在电阻可变存储器结构250上方。进一步向半导体结构200应用化学机械抛光(CMP)工艺从而平坦化ILD层218。ILD层218可以包括多个介电层。ILD层218可以包括氧化硅、氟化硅酸盐玻璃(FSG)、碳掺杂氧化硅、氮化硅、氮氧化硅、TEOS氧化物、磷酸盐玻璃(PSG)、硼磷酸盐玻璃(BPSG)、(Applied Materials of Santa Clara,California)、非晶态氟化碳、低k介电材料或它们的组合。沉积工艺可以包括化学汽相沉积(CVD)、原子层沉积(ALD)、高密度等离子体CVD(HDPCVD)或旋涂玻璃。
图2E示出了在形成与电阻可变存储器结构250相连接的接触插件220之后半导体结构200的截面图。在ILD层218中蚀刻出开口从而暴露出第二电极216A的部分顶面216B。接触塞220的导电材料可以过填充ILD层218中的开口。导电材料可以包括铜或铜合金、铝或钨。可能的形成方法包括化学镀、溅射、电镀或化学汽相沉积(CVD)。通过适合的工艺(诸如,化学机械抛光(CMP))去除开口外的过量导电材料。具有导电材料的接触塞220形成在电阻可变存储器结构250上并且接触电阻可变存储器结构250的第二电极216A。
图3示出了具有图2E中的电阻可变存储器结构的半导体结构200在多个数据存储操作中的放大截面图。在“形成”操作中,“形成”电压被施加给电阻可变存储器结构250的两个电极210A和216A。“形成”电压足够高从而能够在电阻可变层212中产生导电部分。在一个实例中,导电部分包括一个或多个导电细丝300,用于提供导电路径从而使得电阻可变层212处在“接通”或低电阻状态中。导电路径可以涉及电阻可变层212中的缺陷(例如,氧)空位的阵列(lineup)。在一些实施例中,仅施加一次“形成”电压。一旦通过导电细丝300形成导电路径,其将保持存在于电阻可变层212中。其他操作可以使用较小的电压或不同的电压来断开或重新连接导电路径。
在“设定”操作中,“设定”电压足够高从而能够重新连接电阻可变层212中的导电路径,从而使得电阻可变层212处在“接通”或低电阻状态中。“设定”操作将电阻可变层212转变成低电阻状态。
在“复位”操作中,“复位”电压足够高从而能够断开电阻可变层212中的导电路径,从而使得电阻可变层212处在“断开”或高电阻状态中。通过在两个电极210A和216A之间施加特定电压(即,形成电压、设定电压或复位电压)使得电阻可变层212的电阻在施加了具体电压之后是可变的。可以使用低和高电阻来示出数字信号“1”或“0”,由此允许数据存储。
图4示出了根据本发明的一个或多个实施例的带有图2E的电阻可变存储器结构250的半导体结构400的截面图。半导体结构400可以形成在体衬底202(诸如,硅、锗和/或化合物半导体材料)上。半导体结构400可以包括存取晶体管,该晶体管包括处在栅电极230的相对侧上的栅极电极230、漏极区域231和源极区域232。栅电极230形成在体衬底202的顶面上。通过部分体衬底202中的注入来形成源极区域232和漏极区域231。多个介电层240形成在存取晶体管和体衬底202上方。根据一个或多个实施例,多个介电层240包括氧化硅、FSG、PSG、BPSG、碳掺杂氧化硅、氮化硅、氮氧化硅、TEOS氧化物、Black Diamond、非晶氟化碳、低k介电材料或它们的组合。
仍参考图4,多个堆叠的金属化层和通孔层形成在存取晶体管上方并且嵌入到介电层240中。在至少一个实施例中,多个金属化层包括五个金属层M1至M5。垂直柱状通孔(CO233,V1至V3,208和220)将源极区域232和漏极区域231与金属化层MA1相互连,并且将每两个金属化层M1至M5相互连。多个堆叠的金属部件和通孔层在器件结构、电路和输入端/输出端之间提供了互连。金属化层和通孔层可以包括铝、铝合金、铜、铜合金、钛、氮化钛、钽、氮化钽、钨、金属硅化物或它们的组合。
在一些实施例中,存在至少三层在存取晶体管上面和在电阻可变存储器结构250下面的金属化层。在所示实例中,电阻可变存储器结构250形成在金属化层M4和M5之间。垂直的柱状通孔208和220将电阻可变存储器结构250分别与金属化层M4和M5电连接。存取晶体管的源极区域232通过柱状通孔CO233、金属化层M1和柱状通孔V1与金属化层M2中的源极线相连接。金属化层M3中的字线与栅电极230电连接,从而提供导通存取晶体管的栅极电压。可以通过柱状通孔(CO233,V1至V3和208)以及金属化层(M1至M4)将漏极区域231与电阻可变存储器结构250的第一电极210A相连接。金属化层M5中的位线通过柱状通孔220与电阻可变存储器结构250的第二电极216A电连接。
大体上,底部金属化层(M1至M3)下面的工艺可以使用温度高于400℃的工艺,用于退火或在半导体结构400构造中形成介电层。如果在高温工艺之前形成电阻可变存储器结构250的话,那么电阻可变存储器结构250的稳定性会受到高温工艺的影响。在本发明中,电阻可变存储器结构250形成在底部金属层(M1至M3)上方。本发明消除了高温影响底部金属层(M1至M3)中的电阻可变存储器结构250的缺点。另外,存在多个用于控制电阻可变存储器结构250和存取晶体管的操作的控制线(诸如,源极线、字线和位线)。在用于电路布线的底部金属层中需要多个空间来布置这些控制线。有利地,在底部金属层(M1至M3)上方形成电阻可变存储器结构250。在该所示实例中,电阻可变存储器250形成在上金属层M4和M5之间。根据本发明的一个或多个实施例,存在更多用于电路布线的空间,通过在上部金属化层中形成电阻可变存储器结构250而形成该电路布线。
图5是根据本发明的至少一个实施例的具有电阻可变存储器结构535至538的存储器阵列的示意图。电阻可变存储器结构535至538具有与图2E中相同的结构。在图5的示意图中,共用的源极线528、字线523和524大体上并列地布置在Y方向上。位线541和542大体上并列地布置在X方向上。因此,框545中的Y解码器和字线驱动程序与字线523和524相连接。框546中的X解码器和读出放大器组与位线541和542相连接。共用的源极线528与存取晶体管550、551和553的源极终端相连接。存取晶体管550的栅电极和存取晶体管552的栅电极分别与字线523相连接。存取晶体管551的栅电极和存取晶体管553的栅电极分别与字线524相连接。存取晶体管550的漏极与电阻可变存储器结构535的第一电极532相连接,转而与第二电极534相连接。同样,存取晶体管551的漏极与电阻可变存储器结构536的第一电极533相连接,转而与第二电极539相连接。第二电极534和第二电极539与相同的位线541相连接。存取晶体管552和553与同样处在位线542上的相应的电阻可变存储器结构537和538相连接。可以看出共用的源极线528由电阻可变存储器结构的两行所共享,其中,在示意图中一行布置在Y方向上。
可以使用本发明的多个实施例来改善电阻可变存储器结构的性能。例如,第二电极层216中的第二金属材料不同于覆盖层216中的第一金属材料。本发明消除了第二电极层216容易与覆盖层214相混合的缺点。本发明能够降低用于在电阻可变层212中产生导电部分的操作电压。可以在低压下操作可变存储器结构并且节省了功率。
本发明的一个方面描述的是一种半导体结构。该半导体结构包括导电结构。电阻可变存储器结构位于导电结构上方。电阻可变存储器结构包括位于导电结构上方的第一电极。电阻可变存储器结构设置在第一电极上方。覆盖层设置在电阻可变层上方。覆盖层包括第一金属材料。第二电极设置在覆盖层上方。第二电极包括不同于第一金属材料的第二金属材料。
本发明的另一个方面描述的是一种半导体结构。该半导体结构包括第一存取晶体管,该第一存取晶体管包括位于第一栅电极的相对侧上的第一源极区域和第一漏极区域。第一电阻可变存储器结构位于第一存取晶体管上方。第一电阻可变存储器结构包括第一电极,该第一电极设置在第一存取晶体管上方并且与第一漏极区域电连接。第一电阻可变层设置在第一电极上方。第一覆盖层设置在第一电阻可变层上方,该第一覆盖层包括第一金属材料,该第一金属材料包括钛。第二电极设置在第一覆盖层上方。第二电极包括不同于第一金属材料的第二金属材料。第二金属材料包括氮化钽。
本发明还描述了一种形成半导体结构的方法的一个方面。该方法包括在衬底顶部中形成导电结构。在导电结构上方沉积第一电极。在第一电极层上方沉积电阻可变层。在电阻可变层上方沉积覆盖层。覆盖层包括第一金属材料。在覆盖层上方沉积第二电极层。第二电极层包括不同于第一金属材料的第二金属材料。蚀刻第二电极层、覆盖层、电阻可变层和第一电极层,以形成电阻可变存储器结构。
尽管已经详细地描述了本发明及其优势,但应该理解,可以在不背离所附权利要求限定的本发明主旨和范围的情况下,做各种不同的改变,替换和更改。作为本领域普通技术人员应理解,通过本发明,现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造,材料组分、装置、方法或步骤根据本发明可以被使用。因此,所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。

Claims (10)

1.一种半导体结构,包括:
导电结构;以及
电阻可变存储器结构,位于所述导电结构上方,所述电阻可变存储器结构包括:
第一电极,设置在所述导电结构上方;
电阻可变层,设置在所述第一电极上方;
覆盖层,设置在所述电阻可变层上方,所述覆盖层包括第一金属材料;以及
第二电极,设置在所述覆盖层上方,所述第二电极包括不同于所述第一金属材料的第二金属材料。
2.根据权利要求1所述的半导体结构,其中,所述覆盖层包括钛、铂或钯。
3.根据权利要求1所述的半导体结构,其中,所述第一电极和所述第二电极均包括铂、铜铝、氮化钛、金、钛、钽、氮化钽、钨、氮化钨或铜中的至少一种。
4.根据权利要求1所述的半导体结构,其中,所述第二电极包括氮化钽。
5.根据权利要求1所述的半导体结构,其中,所述电阻可变层包括高k介电材料、二元金属氧化物或过渡金属氧化物中的至少一种。
6.根据权利要求1所述的半导体结构,其中,所述电阻可变层包括氧化镍、氧化钛、氧化铪、氧化锆、氧化锌、氧化钨、氧化铝、氧化钽、氧化钼或氧化铜中的至少一种。
7.根据权利要求1所述的半导体结构,进一步包括:位于所述电阻可变存储器结构下方的存取晶体管,其中,所述存取晶体管包括源极区域和漏极区域。
8.根据权利要求7所述的半导体结构,其中,所述电阻可变存储器结构的第一电极与所述存取晶体管的所述漏极区域电连接。
9.一种半导体结构,包括:
第一存取晶体管,包括位于第一栅电极的相对侧上的第一源极区域和第一漏极区域;以及
第一电阻可变存储器结构,位于所述第一存取晶体管上方,所述第一电阻可变存储器结构包括:
第一电极,设置在所述第一存取晶体管上方并且与所述第一漏极区域电连接;
第一电阻可变层,设置在所述第一电极上方;
第一覆盖层,设置在所述第一电阻可变层上方,所述第一覆盖层包括第一金属材料,所述第一金属材料包括钛;以及
第二电极,设置在所述第一覆盖层上方,所述第二电极包括不同于所述第一金属材料的第二金属材料,所述第二金属材料包括氮化钽。
10.一种形成半导体结构的方法,所述方法包括:
在衬底的顶部中形成导电结构;
在所述导电结构上方沉积第一电极层;
在所述第一电极层上方沉积电阻可变层;
在所述电阻可变层上方沉积覆盖层,所述覆盖层包括第一金属材料;
在所述覆盖层上方沉积第二电极层,所述第二电极层包括不同于所述第一金属材料的第二金属材料;以及
蚀刻所述第二电极层、所述覆盖层、所述电阻可变层和所述第一电极层,以形成电阻可变存储器结构。
CN201310150851.XA 2012-09-28 2013-04-26 电阻可变存储器结构及其形成方法 Active CN103715352B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/630,387 2012-09-28
US13/630,387 US20140091272A1 (en) 2012-09-28 2012-09-28 Resistance variable memory structure and method of forming the same

Publications (2)

Publication Number Publication Date
CN103715352A true CN103715352A (zh) 2014-04-09
CN103715352B CN103715352B (zh) 2016-06-08

Family

ID=50384309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310150851.XA Active CN103715352B (zh) 2012-09-28 2013-04-26 电阻可变存储器结构及其形成方法

Country Status (2)

Country Link
US (1) US20140091272A1 (zh)
CN (1) CN103715352B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105514263A (zh) * 2014-09-23 2016-04-20 中芯国际集成电路制造(北京)有限公司 阻变式存储器单元及其制造方法和阻变式存储器
CN105990521A (zh) * 2015-03-20 2016-10-05 台湾积体电路制造股份有限公司 具有复合覆盖层的电阻式随机存取存储器(rram)单元
CN107046096A (zh) * 2016-02-05 2017-08-15 台湾积体电路制造股份有限公司 半导体结构及其制造方法
CN108122903A (zh) * 2016-11-29 2018-06-05 台湾积体电路制造股份有限公司 半导体装置及布局方法
CN108140665A (zh) * 2015-09-30 2018-06-08 Arm有限公司 多阻抗关联电子开关结构
CN110707210A (zh) * 2019-09-26 2020-01-17 上海华力微电子有限公司 Rram阻变结构下电极的工艺方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9214228B1 (en) * 2013-08-22 2015-12-15 Kabushiki Kaisha Toshiba Semiconductor memory device and method of forming thereof
US9276108B2 (en) * 2014-06-26 2016-03-01 Taiwan Semiconductor Manufacturing Company Limited Memory cell array and cell structure thereof
EP3221892A4 (en) * 2014-09-25 2018-05-30 Intel Corporation Rare earth metal&metal oxide electrode interfacing of oxide memory element in resistive random access memory cell
US9361980B1 (en) * 2015-02-12 2016-06-07 Taiwan Semiconductor Manufacturing Company Limited RRAM array using multiple reset voltages and method of resetting RRAM array using multiple reset voltages
EP3539132A4 (en) * 2016-11-14 2019-11-27 Hefei Reliance Memory Limited SCHEME FOR INTEGRATING A RRAM METHOD AND CELL STRUCTURE WITH REDUCED MASKING OPERATIONS
US10516106B2 (en) * 2017-06-26 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Electrode structure to improve RRAM performance
US11283018B2 (en) * 2019-03-27 2022-03-22 Tetramem Inc. RRAM-based crossbar array circuits with increased temperature stability for analog computing
CN112259681B (zh) * 2019-07-22 2024-03-05 华邦电子股份有限公司 电阻式随机存取存储器结构及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101150173A (zh) * 2006-09-22 2008-03-26 海力士半导体有限公司 非易失性存储器件及其制造方法
CN101872643A (zh) * 2009-04-22 2010-10-27 索尼公司 可变电阻存储器器件及其操作方法
CN102332294A (zh) * 2010-06-10 2012-01-25 索尼公司 电阻变化型随机存取存储器装置
CN102428560A (zh) * 2010-03-19 2012-04-25 松下电器产业株式会社 非易失性存储元件、其制造方法、其设计辅助方法及非易失性存储装置
CN102655210A (zh) * 2011-03-04 2012-09-05 夏普株式会社 可变电阻元件及其制造方法以及具有该可变电阻元件的非易失性半导体存储装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101150173A (zh) * 2006-09-22 2008-03-26 海力士半导体有限公司 非易失性存储器件及其制造方法
CN101872643A (zh) * 2009-04-22 2010-10-27 索尼公司 可变电阻存储器器件及其操作方法
CN102428560A (zh) * 2010-03-19 2012-04-25 松下电器产业株式会社 非易失性存储元件、其制造方法、其设计辅助方法及非易失性存储装置
CN102332294A (zh) * 2010-06-10 2012-01-25 索尼公司 电阻变化型随机存取存储器装置
CN102655210A (zh) * 2011-03-04 2012-09-05 夏普株式会社 可变电阻元件及其制造方法以及具有该可变电阻元件的非易失性半导体存储装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105514263A (zh) * 2014-09-23 2016-04-20 中芯国际集成电路制造(北京)有限公司 阻变式存储器单元及其制造方法和阻变式存储器
CN105990521A (zh) * 2015-03-20 2016-10-05 台湾积体电路制造股份有限公司 具有复合覆盖层的电阻式随机存取存储器(rram)单元
CN105990521B (zh) * 2015-03-20 2018-12-07 台湾积体电路制造股份有限公司 具有复合覆盖层的电阻式随机存取存储器(rram)单元
CN108140665A (zh) * 2015-09-30 2018-06-08 Arm有限公司 多阻抗关联电子开关结构
CN107046096A (zh) * 2016-02-05 2017-08-15 台湾积体电路制造股份有限公司 半导体结构及其制造方法
CN108122903A (zh) * 2016-11-29 2018-06-05 台湾积体电路制造股份有限公司 半导体装置及布局方法
CN108122903B (zh) * 2016-11-29 2021-11-02 台湾积体电路制造股份有限公司 半导体装置及布局方法
CN110707210A (zh) * 2019-09-26 2020-01-17 上海华力微电子有限公司 Rram阻变结构下电极的工艺方法

Also Published As

Publication number Publication date
CN103715352B (zh) 2016-06-08
US20140091272A1 (en) 2014-04-03

Similar Documents

Publication Publication Date Title
CN103715352B (zh) 电阻可变存储器结构及其形成方法
US10566387B2 (en) Interconnect landing method for RRAM technology
CN107046096B (zh) 半导体结构及其制造方法
CN109585646B (zh) 存储器装置及其制造方法
US10050197B2 (en) Resistance variable memory structure
US10103330B2 (en) Resistance variable memory structure
CN113782564A (zh) Rram的顶部电极上的金属接合
US9847480B2 (en) Resistance variable memory structure and method of forming the same
US11611039B2 (en) Resistive random access memory device
CN104425715A (zh) 可变电阻存储器结构及其形成方法
US8921818B2 (en) Resistance variable memory structure
US11430953B2 (en) Resistive random access memory device
TWI780773B (zh) 記憶體裝置及其形成方法
US9837605B2 (en) Memory cell having resistance variable film and method of making the same
JP6510678B2 (ja) 予備パターン化された底部電極及び酸化障壁上に強誘電体ランダムアクセスメモリを製造する方法
CN104051617A (zh) 阻变式存储结构及其形成方法
CN103633241B (zh) 忆阻存储器及其制造方法
TWI779769B (zh) 積體晶片、記憶體裝置及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant