CN102428560A - 非易失性存储元件、其制造方法、其设计辅助方法及非易失性存储装置 - Google Patents

非易失性存储元件、其制造方法、其设计辅助方法及非易失性存储装置 Download PDF

Info

Publication number
CN102428560A
CN102428560A CN201180002106XA CN201180002106A CN102428560A CN 102428560 A CN102428560 A CN 102428560A CN 201180002106X A CN201180002106X A CN 201180002106XA CN 201180002106 A CN201180002106 A CN 201180002106A CN 102428560 A CN102428560 A CN 102428560A
Authority
CN
China
Prior art keywords
transition metal
metal oxide
mentioned
change layer
resistance change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201180002106XA
Other languages
English (en)
Other versions
CN102428560B (zh
Inventor
早川幸夫
三河巧
川岛良男
二宫健生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
松下电器产业株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下电器产业株式会社 filed Critical 松下电器产业株式会社
Publication of CN102428560A publication Critical patent/CN102428560A/zh
Application granted granted Critical
Publication of CN102428560B publication Critical patent/CN102428560B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of the switching material, e.g. post-treatment, doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors

Abstract

一种能够进行低电压下的初始化的非易失性存储元件，具备电阻变化层(116)，介于下部电极(105)和上部电极(107)之间，根据给两个电极间供应的电信号其电阻值可逆地变化。电阻变化层(116)由第1电阻变化层(1161)和第2电阻变化层(1162)至少2层构成，第1电阻变化层(1161)由第1过渡金属氧化物(116b)构成，第2电阻变化层(1162)由第2过渡金属氧化物(116a)和第3过渡金属氧化物(116c)构成，第2过渡金属氧化物(116a)的缺氧率比第1过渡金属氧化物(116b)的缺氧率及第3过渡金属氧化物(116c)的缺氧率的任一个都高，第2过渡金属氧化物(116a)及第3过渡金属氧化物(116c)和第1电阻变化层(1161)相接。

Description

非易失性存储元件、其制造方法、其设计辅助方法及非易失性存储装置
技术领域
本发明涉及非易失性存储元件及其制造方法，特别涉及到具备电阻变化层的电阻变化型非易失性存储元件及其制造方法等，该电阻变化层通过电脉冲的施加其电阻值发生变化，并维持上述变化后的电阻值。
背景技术
近年来，随着数字技术的进步，便携式信息设备及信息家电等的电子设备更加高功能化。因此，非易失性存储元件的大容量化、写入电力的减低、写入/读出时间的高速化及长寿命化等的要求正在增高。
针对此类要求，在现有使用了浮栅的闪速存储器的微细化上一般认为存在限制。另一方面，在使用电阻变化层来作为存储部材料的非易失性存储元件(电阻变化型存储器)的场合，因为可以采用由2个端子的电阻变化存储元件构成的简单结构的存储元件来形成，所以人们期待着进一步的微细化、高速化及低消耗功率化等。
在使用电阻变化层来作为存储部材料的情况下，例如通过电脉冲的输入等，而使其电阻值从高电阻向低电阻，或者从低电阻向高电阻进行变化。这种情况下，需要明确区分低电阻及高电阻的2个值，并且使低电阻和高电阻之间高速地稳定产生变化，非易失性地保持它们2个值。作为该电阻变化元件的一例，人们提出了一种叠层含氧率不同的过渡金属氧化物将其使用到电阻变化层中的非易失性存储元件。公示出一种在和含氧率高的电阻变化层接触的电极界面上令其有选择地发生氧化·还原反应，使电阻变化稳定的技术(例如参见专利文献1)。
在图18中表示安装了以往的电阻变化元件55后的电阻变化型非易失性存储元件50。在基板100上形成第1布线101，覆盖该第1布线101，形成第1层间绝缘层102。贯通第1层间绝缘层102，形成与第1布线101连接的第1接触插塞104。覆盖第1接触插塞104，在第1层间绝缘层102上形成由下部电极105、电阻变化层106及上部电极107构成的电阻变化元件55。覆盖该电阻变化元件55，形成第2层间绝缘层108，并且贯通第2层间绝缘层108后的第2接触插塞110连接着上部电极107和第2布线111。电阻变化层106由第1电阻变化层106x和第2电阻变化层106y的叠层结构形成，且电阻变化层由同一种类的过渡金属氧化物形成，形成第1电阻变化层106x的过渡金属氧化物的含氧率比形成第2电阻变化层106y的过渡金属氧化物的含氧率高。
通过形成为这种结构，在对电阻变化元件施加了电压的情况下，致使对含氧率高，并且表示更高电阻值的第1电阻变化层106x施加大部分的电压。另外，在该界面旁边，还大量存在可有助于反应的氧。因而，在上部电极107和第1电阻变化层106x之间的界面上，有选择地发生氧化·还原的反应，可以稳定地实现电阻变化。
在非专利文献1中，公示出一种由使用过渡金属氧化物来作为电阻变化元件的1T1R(1个晶体管1个电阻)型存储器单元构成的非易失性存储器。过渡金属氧化物的薄膜通常是绝缘体，表示出为了使电阻值发生脉冲变化，进行初始化，可以形成能转换高电阻状态和低电阻状态的导电通路的状况。还有，所谓的“初始化”指的是，使制造后的电阻变化元件或者电阻变化型的非易失性存储元件，变化为可以按照施加的电压(或者施加的电压的极性)可逆地转变为高电阻状态和低电阻状态的状态之处理，具体而言，是对具有极高的电阻值的制造后的电阻变化元件，或者电阻变化型的非易失性存储元件，施加比写入电压更大的电压之处理。通过该初始化，电阻变化元件或者电阻变化型的非易失性存储元件就变为可以可逆地转变高电阻状态和低电阻状态的状态，其电阻值下降。
图19是表示在非专利文献1中所示的初始化电压的过渡金属氧化物膜厚依存性的特性图。作为过渡金属氧化物，示出了NiO、TiO2、HfO2、ZrO2的4种的特性，必要的初始化电压依赖于过渡金属氧化物的种类，过渡金属氧化物膜厚变得越厚，越是增高。因此，为了使初始化电压减低，优选的是使过渡金属氧化物膜厚薄膜化。
现有技术文献
非专利文献
非专利文献1：I.G.Baek et al.，IEDM2004，p.587
专利文献
专利文献1：国际公开第2008/149484号
发明内容
发明要解决的课题
在电阻变化型存储器的制造过程中，在由铜或铝等构成的电极布线的形成等中存在约400℃的加热工序。这样的加热工序已经通过发明人等的实验判明，将使之从上部及下部的电极朝向电阻变化层侧产生电极材料的小的突起(hillock)。在电极材料上产生了小的突起的情况下，产生于电阻变化层中的导电通路以突起为起点来产生。其原因为，因向电阻变化层侧产生的突起，而使过渡金属氧化物的膜厚部分变薄。另外，电阻变化元件初始的绝缘状态不仅仅是过渡金属氧化物的膜厚，还按照突起的形状、大小、密度产生变动，且不规则也增加。再者，因为突起的形状、大小及密度很大程度上依赖于电极材料或膜应力、温度等的工艺因素，所以可以认为其控制非常困难。因此，为了使电阻变化元件的初始电阻值(初始化前的电阻值)稳定，优选的是不在电极上产生小的突起。
在电阻变化元件的电极材料中，一般使用铂金(Pt)、铱(Ir)、钯(Pd)、铜(Cu)、银(Ag)及金(Au)等。尤其是，Ir其热膨胀系数(coefficientof thermal expansion)比Pt的热膨胀系数8.8E-6(℃-1)小，达到6.4E-6(℃-1)。另外，Ir的杨式模量比Pt的杨式模量152E+9(N/m2)大，达到529E+9(N/m2)。还有，“E+n”意味着“×10+n”。从它们的物理特性来看，因为Ir与Pt相比，难以产生因应力导致的塑性变形，所以没有突起的产生。图1(a)及(b)是表示通过发明人等的实验得到的与这种突起有关的TEM(TransmissionElectron Microscope)像的附图。在图1(a)中表示将Pt使用到电极材料中时电阻变化元件剖面的TEM像。在下部电极301a上叠层了第1电阻变化层302a及第2电阻变化层303a、上部电极304a。由于上部电极的小的突起，显然第2电阻变化层303a部分变薄。另一方面，图1(b)表示将Ir使用到电极材料中时电阻变化元件剖面的TEM像。在下部电极301b上叠层了第1电阻变化层302b及第2电阻变化层303b、上部电极304b。第2电阻变化层的膜厚均匀，判明未在上部电极上产生小的突起。不在电极上产生小的突起的情况下，初始电阻值能够利用过渡金属氧化物的膜厚来控制，且不规则也被大幅改善。但是，因为在电极上没有小的突起，所以不存在过渡金属氧化物的膜厚部分变薄的地方。因此，当在刚刚制造后的电阻变化元件的过渡金属氧化物(电阻变化层)上形成导电通路时，1次至数次将与使用于通常的电阻变化中的驱动电压相比绝对值高的电压施加给电阻变化层来进行的初始化中，需要与在电极上存在小的突起时相比增高初始化的电压(初始化电压)，成为电阻变化元件中低电压下的初始化的障碍。另外，如果使第2电阻变化层的膜厚变薄，则可以降低初始化电压，但是电阻变化元件的电阻值不规则，从可靠性的观点来看不是优选的。
本发明的目的用来解决上述的课题，提供非易失性存储元件及其制造方法等，不在电极和电阻变化层的界面上形成小的突起，能够进行低电压下的初始化。
解决课题的手段
如图18所示，在电阻变化层106由高浓度含有氧的第1电阻变化层106x(高电阻层)和低浓度含有氧的第2电阻变化层106y(低电阻层)的叠层结构来构成的情况下，最开始施加电信号时的初始电阻值因初始状态的高电阻层而变得比正常的低电阻变化时高电阻状态的电阻值更高，由于在原状下，即便供应电信号(正常的电脉冲)也不发生电阻变化，因而无法获得电阻变化特性。
为了获得电阻变化特性，需要对初始状态的电阻变化层施加高电压的电脉冲，将电的导电通路形成于高电阻层内(使之击穿高电阻层)。这样的处理被称为“初始化”或者“初始击穿”。该高电压的电脉冲的电压(初始化电压)比作为存储器使电阻变化层从低电阻状态向高电阻状态，或者从高电阻状态向低电阻状态变化所需要的正常电脉冲的电压高。从而，需要使之发生这种高电压的电脉冲所用的特殊电路。也就是说，存在和使之发生作为存储器的正常驱动时施加的电脉冲所用的电路不同，还需要使之发生高电压的电脉冲所用的特殊电路这样的问题。
另外，虽然针对该问题，也能够通过使电阻变化层的高电阻层的膜厚变薄，而使初始击穿所需要的电脉冲电压下降，但是使电阻变化层的高电阻层的膜厚变薄从非易失性存储元件及使用该元件的设备的可靠性观点来看不是优选的。也就是说，存在若为了减小初始击穿所需要的电脉冲电压，使电阻变化层的高电阻层的膜厚变薄，则电阻变化元件的电阻值不规则，可靠性下降这样的问题。
本发明通过针对上述问题进行刻意研究，而提供一种非易失性存储元件，在具有叠层结构电阻变化层的非易失性存储元件中，不设置使之发生初始击穿所需要的高电压电脉冲的特殊电路，抑制了电阻变化元件电阻值的不规则。
因此，本发明所涉及的非易失性存储元件其特征为，具备：第1电极，形成于半导体基板上；第2电极；电阻变化层，介于上述第1电极和上述第2电极之间，根据给两个电极间供应的电信号其电阻值可逆地变化；上述电阻变化层由第1电阻变化层和第2电阻变化层至少2层构成，上述第1电阻变化层的第1面和上述第1电极连接，上述第1电阻变化层的第2面和上述第2电阻变化层的第1面连接，上述第1电阻变化层由第1过渡金属氧化物构成，上述第2电阻变化层由第2过渡金属氧化物和第3过渡金属氧化物构成，上述第2过渡金属氧化物的缺氧率比上述第1过渡金属氧化物的缺氧率及上述第3过渡金属氧化物的缺氧率的任一个都高，上述第3过渡金属氧化物和上述第1电阻变化层的上述第2面至少一部分相接，上述第2过渡金属氧化物和上述第1电阻变化层的上述第2面剩余的部分相接。
据此，因为通过使上述第2过渡金属氧化物的平面方向上的最大面积缩小，而使上述电阻变化层的漏泄电流减少，流经上述第1过渡金属氧化物的电流的密度增加，所以可以轻易形成上述第1过渡金属氧化物的导电通路，能减低初始化电压，因此使元件的低电压下的初始化成为可能。
也就是说，由于和第1电阻变化层接触的第2电阻变化层由缺氧率高也就是电阻值小的第2过渡金属氧化物和缺氧率低也就是电阻值大的第3过渡金属氧化物构成，因而流经第2电阻变化层的电流之中，大部分的电流流经电阻值小的第2过渡金属氧化物，随后才流经第1电阻变化层。因而，与第2电阻变化层由单一的过渡金属氧化物构成的情形相比，从本发明的第2电阻变化层向第1电阻变化层流动的电流的密度增加。因而，本发明所涉及的电阻变化元件进而非易失性存储元件的初始化电压得到减低。
还有，上述第2过渡金属氧化物和上述第3过渡金属氧化物也可以由相同的过渡金属构成。
另外，上述第2过渡金属氧化物配置在上述第2电阻变化层的中心侧，上述第3过渡金属氧化物配置在上述第2电阻变化层的边缘侧，也可以。
据此，因为通过在上述第2电阻变化层的作为泄漏电流主要路径的侧面部上，配置上述第3过渡金属氧化物，来减低上述第2电阻变化层的泄漏电流，使流经上述第1过渡金属氧化物的电流的密度增加，易于形成上述第1过渡金属氧化物的导电通路，能减低初始化电压，所以使元件的低电压下的初始化成为可能。
另外反之，上述第2过渡金属氧化物配置在上述第2电阻变化层的边缘侧，上述第3过渡金属氧化物配置在上述第2电阻变化层的中心侧，也可以。
据此，因为可以按上述第3过渡金属氧化物平面方向的面积，缩小上述第2过渡金属氧化物平面方向的最大面积，所以与变换了边缘侧和中心侧的结构相比，能够使上述第3过渡金属氧化物的膜厚变薄，可以减少与上述第3过渡金属氧化物的形成有关的热过程，因此可以抑制氧从缺氧率低的上述第1过渡金属氧化物向缺氧率高的上述第2过渡金属氧化物扩散的现象。
另外，优选的是，还具备电流控制层，介于上述第2电阻变化层和上述第1电极或者上述第2电极之间；上述电流控制层由和上述第3过渡金属氧化物相接的高电阻区域以及和上述第2过渡金属氧化物相接的低电阻区域构成，上述电流控制层的低电阻区域和上述第2过渡金属氧化物相接的面积比上述第2过渡金属氧化物和上述第1过渡金属氧化物相接的面积小。
据此，因为取决于上述电流控制层的低电阻区域和上述第2过渡金属氧化物之间的面积差，在从电流控制层的低电阻区域流入到第2过渡金属氧化物的电流中，按平面方向产生电流的密度差，并且越是上述第2过渡金属氧化物平面方向的中心，电流密度越高，所以上述第1过渡金属氧化物的导电通路可以更加轻易地形成，能够减少初始化电压，因此使低电压下的初始化成为可能。
这里，更为优选的是，上述第1过渡金属氧化物、上述第2过渡金属氧化物、上述第3过渡金属氧化物及上述电流控制层由同一种类的过渡金属氧化物构成，上述高电阻区域由第4过渡金属氧化物构成，上述低电阻区域由第5过渡金属氧化物构成，上述第4过渡金属氧化物的缺氧率比上述第2过渡金属氧化物的缺氧率低，上述第5过渡金属氧化物的缺氧率比上述第2过渡金属氧化物的缺氧率高。
据此，因为上述电阻变化层和上述电流控制层由同一种类的过渡金属氧化物构成，且第5过渡金属氧化物的氧浓度比第2过渡金属氧化物的氧浓度低，所以可以抑制上述第2电阻变化层和上述第1电极或者第2电极之间发生的电阻变化动作，使元件的稳定性得到提高。
另外，为了解决上述课题，本发明所涉及的非易失性存储元件的制造方法其特征为，具有：工序1，在半导体基板上形成下部电极；工序2，在上述下部电极上形成第2过渡金属氧化物；工序3，在上述第2过渡金属氧化物上形成由第1过渡金属氧化物构成的第1电阻变化层；工序4，在上述第1电阻变化层上形成上部电极；工序5，通过使上述第2过渡金属氧化物的一部分氧化，来形成第3过渡金属氧化物，以此形成由与上述第1电阻变化层相接的上述第2过渡金属氧化物和与上述第1电阻变化层相接的上述第3过渡金属氧化物构成的第2电阻变化层。
据此，在上述上部电极和上述第1电阻变化层之间的界面上，发生氧化·还原的反应，实现上述非易失性存储元件。
另外，为了解决上述课题，本发明所涉及的另一个非易失性存储元件的制造方法其特征为，具有：工序1，在半导体基板上形成下部电极；工序2，在上述下部电极上形成由第1过渡金属氧化物构成的第1电阻变化层；工序3，在上述第1电阻变化层上形成第2过渡金属氧化物；工序4，在上述第2过渡金属氧化物上形成上部电极，工序5，通过使上述第2过渡金属氧化物的一部分氧化，来形成第3过渡金属氧化物，以此形成由与上述第1电阻变化层相接的上述第2过渡金属氧化物和与上述第1电阻变化层相接的上述第3过渡金属氧化物构成的第2电阻变化层。
据此，因为即便在形成上述第1过渡金属氧化物后把元件暴露于空气中，在缺氧率低的上述第1过渡金属氧化物的表面也不发生自然氧化，所以不用利用清洗等的表面处理，就可以在上述第1过渡金属氧化物和上述第2过渡金属氧化物相接的面上消除由自然氧化膜造成的影响，使上述第1过渡金属氧化物的导电通路的形成稳定。
这里，在上述制造方法中优选的是，在使上述第2过渡金属氧化物氧化的工序中，通过使上述第2过渡金属氧化物外露的侧面部氧化，而在上述第2电阻变化层的中心侧形成上述第2过渡金属氧化物，并且在上述第2电阻变化层的边缘侧形成上述第3过渡金属氧化物。
据此，因为通过使上述第2过渡金属氧化物外露的侧面部氧化，形成上述第3过渡金属氧化物，就可以去除在加工时所产生的侧面部的损伤，能够减低上述第2过渡金属氧化物主要的泄漏电流，在上述第1过渡金属氧化物中流动的电流增加，所以可以减低初始化电压，使低电压下的初始化成为可能。
另外，在使上述第2过渡金属氧化物氧化的工序中，也可以通过使被上述第1电阻变化层所覆盖的上述第2过渡金属氧化物的表面一部分，和上述第1电阻变化层一起氧化，而在上述第2电阻变化层的中心侧形成上述第3过渡金属氧化物，并且在上述第2电阻变化层的边缘侧形成上述第2过渡金属氧化物。
据此，因为不用加工上述第1电阻变化层，就可以在上述第2电阻变化层的表面一部分上形成上述第3过渡金属氧化物，所以可以减低对上述第1电阻变化层的加工损伤。
还有，本发明不仅仅可以作为这种非易失性存储元件及其制造方法来实现，还可以作为下述电阻变化元件来实现，作为具备非易失性存储元件呈阵列状的非易失性存储装置来实现，作为那些电阻变化元件及非易失性存储装置的制造方法来实现，作为非易失性存储元件的设计辅助方法来实现，作为使计算机执行其设计辅助方法的程序来实现，或者作为记录了该程序的CD-ROM等计算机可读取的记录介质来实现，上述电阻变化元件是构成非易失性存储元件的核心部件。
发明效果
根据本发明，因为通过缩小第2过渡金属氧化物平面方向的最大面积，电阻变化层的泄漏电流减少，向第1电阻变化层流动的电流的密度增加，所以电阻变化元件的初始化所需的初始化电压得以减低，并且，第1电阻变化层中的导电通路可以轻易地形成，产生使非易失性存储元件的低电压下的初始化成为可能的效果。
另外，根据本发明所涉及的非易失性存储元件的制造方法，由于通过非易失性存储元件侧面部的氧化，来复原损伤层，并且可能流经非易失性存储元件的电流的电流密度增加，因而非易失性存储元件的初始化电压得以减低。
因而，采用本发明，实现能够进行更低电压下的初始化的非易失性存储元件等，在需要以低电压进行动作的存储器的便携式信息设备等的电子设备已普及的当今本发明的实用价值非常高。
附图说明
图1(a)是表示以Pt为电极材料的电阻变化元件的剖面TEM像的附图，图1(b)是表示以Ir为电极材料的电阻变化元件的剖面TEM像的附图。
图2(a)是本发明实施方式1的非易失性存储元件的剖面图，图2(b)是图2(a)中的AA′剖面图。
图3(a)是表示第2过渡金属氧化物平面方向的尺寸和初始化电压之间的依存性的特性图，图3(b)是表示流经第2过渡金属氧化物的电流的电流密度和初始化电压之间的依存性的特性图。
图4是表示本发明实施方式1的非易失性存储元件制造方法的工序图。
图5是表示实施方式1的非易失性存储元件成品率的附图。
图6(a)是本发明实施方式2的非易失性存储元件的剖面图，图6(b)是图6(a)中的BB′剖面图。
图7是表示本发明实施方式2的非易失性存储元件制造方法的工序图。
图8(a)是本发明实施方式3的非易失性存储元件的剖面图，图8(b)是图8(a)中的CC′剖面图。
图9是流经本发明实施方式3的非易失性存储元件的电流的模式图。
图10是表示本发明实施方式3的非易失性存储元件制造方法的工序图。
图11是表示通过等离子体氧化形成的第3过渡金属氧化物的速率曲线的特性图。
图12是本发明实施方式4的非易失性存储元件的剖面图。
图13是表示本发明实施方式4的非易失性存储元件制造方法的工序图。
图14是表示本发明实施方式5中的非易失性存储装置结构的框图。
图15(a)是表示由本发明所涉及的非易失性存储装置做出的信息“0”写入周期内的动作的时间图，图15(b)是表示由本发明所涉及的非易失性存储装置做出的信息“1”写入周期内的动作的时间图，图15(c)是表示由本发明所涉及的非易失性存储装置做出的信息读出周期内的动作的时间图。
图16是表示与本发明实施方式6中的非易失性存储元件设计辅助方法有关的整体过程的流程图。
图17是表示图16中步骤10的详细过程的流程图。
图18是以往的电阻变化型非易失性存储元件的剖面图。
图19是表示以往的非易失性存储元件中初始化电压的过渡金属氧化物膜厚依存性的特性图。
图20(a)是表示以往不实施侧壁氧化的电阻变化元件剖面SEM像的附图，图20(b)是表示本发明所涉及的实施过侧壁氧化的电阻变化元件剖面SEM像的附图。
具体实施方式
下面，对于本发明所涉及的非易失性存储元件、非易失性存储装置及非易失性存储元件的设计辅助方法，使用附图进行详细说明。
(实施方式1)
首先，说明本发明实施方式1中的非易失性存储元件。
「结构」
图2(a)是本发明实施方式1中的非易失性存储元件10的剖面图。图2(b)是图2(a)中的AA′线剖面图。如图2(a)所示，本实施方式1的非易失性存储元件10是一种电阻变化型的非易失性存储元件，其具备基板100、第1布线101、第1层间绝缘层102、第1接触插塞104、电阻变化元件15、第2层间绝缘层108、第2接触插塞110及第2布线111。还有，在使用本实施方式的非易失性存储元件来构成实际的存储器单元的情况下，上述第1布线101及上述第2布线111的任一个和开关元件(二极管或者晶体管)进行连接，其设定为在非选择时开关元件为断开状态。另外，在和开关元件的连接中，也可以是不经过接触插塞(104或110)或者布线(101或111)而直接和非易失性存储元件的电极(105或107)进行连接的那种结构。
基板100是硅(Si)等的半导体基板。第1布线101是形成在基板100上的布线。第1层间绝缘层102是将该基板100上的第1布线101覆盖的由500～1000nm厚的硅氧化膜等构成的层间绝缘层。第1接触孔103是贯通该第1层间绝缘层102，和第1布线101电连接的接触插塞104所需的50～300nmΦ的接触孔。接触插塞104是在第1接触孔103的内部以钨为主要成分所埋入的导体。
而且，电阻变化元件15由下述5～100nm厚的下部电极105、20～100nm厚的电阻变化层116以及下述5～100nm厚的上部电极107构成，该下部电极105覆盖第1接触插塞104，形成在第1层间绝缘层102上，由氮化钽等构成，该上部电极107由贵重金属(Pt、Ir、Pd等)等构成。第2层间绝缘层108是覆盖该电阻变化元件15的由500～1000nm厚的硅氧化膜等构成的层间绝缘层。第2接触孔109是贯通该第2层间绝缘层108，和上部电极107电连接的第2接触插塞110所需的50～300nmΦ的接触孔。接触插塞110是在第2接触孔109的内部以钨为主要成分的导体。第2布线111是形成在第2层间绝缘层108上使之覆盖第2接触插塞110的布线。
还有，本发明所涉及的非易失性存储元件10只要是至少具备电阻变化元件115的器件就可以，其他的结构要件(基板100、第1布线101、第1层间绝缘层102、第1接触孔103、第1接触插塞104、第2层间绝缘层108、第2接触孔109、第2接触插塞110及第2布线111)不是必须的。该情况对于下述的其他实施方式来说也相同。
这里，电阻变化层116介于上部电极(第1电极的一例)107和下部电极(第2电极的一例)105之间，是根据给两个电极105及107间供应的电信号，电阻值可逆地变化(更为具体而言，按照给两个电极105及107间供应的电压的极性，可逆地转变高电阻状态和低电阻状态)的层，由第1电阻变化层1161和第2电阻变化层1162至少2层构成，该第1电阻变化层1161由第1过渡金属氧化物116b构成，该第2电阻变化层1162由第2过渡金属氧化物116a和第3过渡金属氧化物116c构成。该电阻变化层116(也就是第1过渡金属氧化物116b、第2过渡金属氧化物116a及第3过渡金属氧化物116c)例如由以氧化钽(TaOx)为主要成分的过渡金属氧化物构成。这里，第1电阻变化层1161的第1面(这里是上面)和第1电极(这里是上部电极107)连接，第1电阻变化层1161的第2面(这里是底面)和第2电阻变化层1162的第1面(这里是上面)连接。
第2过渡金属氧化物116a的含氧率比第1过渡金属氧化物116b的含氧率及第3过渡金属氧化物116c的含氧率的任一个都低。也就是说，第2过渡金属氧化物116a的电阻值比第1过渡金属氧化物116b的电阻值及第3过渡金属氧化物116c的电阻值的任一个都低。
如同从图2(a)及(b)所示的第2电阻变化层1162的结构所判明的那样，在本实施方式的第2电阻变化层1162中，电阻值低的第2过渡金属氧化物116a配置在第2电阻变化层1162的中心侧，电阻值高的第3过渡金属氧化物116c配置在第2电阻变化层1162的边缘侧。而且，第3过渡金属氧化物116c和第1电阻变化层1161的第2面(这里是底面)至少一部分相接，第2过渡金属氧化物116a和第1电阻变化层1161的第2面(这里是底面)剩余的部分相接。根据此结构，因为电阻值高的第3过渡金属氧化物116c配置于电阻值低的第2过渡金属氧化物116a的侧面部，所以电阻值低的第2过渡金属氧化物116a平面方向的区域S2(或者，电阻值低的第2过渡金属氧化物116a和第1电阻变化层1161之间的接触区域)的面积变得比上部电极107的电极区域S1的面积小，其结果为，从第2过渡金属氧化物116a向第1过渡金属氧化物116b(第1电阻变化层1161)流动的电流的密度增加，易于形成第1过渡金属氧化物116b的导电通路，借此，电阻变化元件15的初始化电压减少，使电阻变化元件15的低电压下的初始化成为可能。
也就是说，流经由第2过渡金属氧化物116a及第3过渡金属氧化物116c构成的第2电阻变化层1162的电流之中，大部分的电流流经电阻值低的第2过渡金属氧化物116a(也就是第2电阻变化层1162的中心部)，从第2电阻变化层1162向第1电阻变化层1161流动的电流的密度增加，能够在更小的电压下对电阻变化元件15进行初始化。还有，这里说明了从第2电阻变化层1162向第1电阻变化层1161流动的电流的密度增加的结构，但是对于按其相反方向流动的电流(从第1电阻变化层1161向第2电阻变化1162的电流)来说，也可以认为相同。
如上所述，第2过渡金属氧化物116a的含氧率比第1过渡金属氧化物116b的含氧率及第3过渡金属氧化物116c的含氧率的任一个都低。换言之，第2过渡金属氧化物116a的缺氧率比第1过渡金属氧化物116b的缺氧率及第3过渡金属氧化物116c的缺氧率的任一个都高。所谓的缺氧率是指，在过渡金属氧化物中，相对于其化学计量组成的构成氧化物的氧的量，不足的氧的比例。例如，在过渡金属为钽(Ta)的情况下，由于化学计量的氧化物组成是Ta2O5，因而可以表现为TaO2.5，因此TaO2.5的缺氧率是0％，TaO1.5的缺氧率为缺氧率＝(2.5-1.5)/2.5＝40％。缺氧率小的氧化物因为更接近化学计量组成的氧化物，所以电阻值较高，缺氧率大的氧化物因为更接近构成氧化物的金属，所以电阻值低。另外，Ta2O5的含氧率是在总原子数中所占的氧的比率(O/(Ta+O))，为71.4atm％。从而，缺氧型的钽氧化物其缺氧率比0大，比71.4atm％小。
构成电阻变化层116的金属也可以使用钽以外的过渡金属。作为过渡金属，可以使用钽(Ta)、钛(Ti)、铪(Hf)、锆(Zr)、铌(Nb)及钨(W)等。因为过渡金属可以获得多个氧化状态，所以能够通过氧化还原反应实现不同的电阻状态。例如，在使用铪氧化物的场合，将第2过渡金属氧化物116a的组成设为HfOx时x为0.9以上1.6以下，且将第1过渡金属氧化物116b及第3过渡金属氧化物116c的组成设为HfOy时y比x的值更大，这种情况下，确认出使电阻变化层116的电阻值稳定地高速变化。这种情况下，第1过渡金属氧化物116b的膜厚优选的是3～4nm。另外，在使用锆氧化物的场合，将第2过渡金属氧化物116a的组成设为ZrOx时x为0.9以上1.4以下，且将第1过渡金属氧化物116b及第3过渡金属氧化物116c的组成设为ZrOy时y比x的值更大，这种情况下，确认出使电阻变化层116的电阻值稳定地高速变化。这种情况下，第1过渡金属氧化物116b的膜厚优选的是1～5nm。
还有，构成第1过渡金属氧化物116b的第1过渡金属和构成第2过渡金属氧化物116a及第3过渡金属氧化物116c的第2过渡金属也可以使用不同的过渡金属。这种情况下，优选的是，第1过渡金属氧化物116b与第2过渡金属氧化物116a相比缺氧率更小，也就是说电阻较高。由于形成为这种结构，因而在电阻变化时对下部电极105及上部电极107间所施加的电压可以被第1过渡金属氧化物116b分配更多的电压，更加易于引起在第1过渡金属氧化物116b中发生的氧化还原反应。另外，在第1过渡金属和第2过渡金属使用相互不同的材料的场合，优选的是，第1过渡金属的标准电极电位比第2过渡金属的标准电极电位低。其原因为，电阻变化现象被认为是在电阻高的第1过渡金属氧化物116b中所形成的微小导电丝(导电通路)中引起氧化还原反应其电阻值进行变化，而发生的。例如，通过在第2过渡金属氧化物116a及第3过渡金属氧化物116c中使用缺氧型的钽氧化物，在第1过渡金属氧化物116b中使用钛氧化物(TiO2)，就获得稳定的电阻变化动作。钛(标准电极电位＝-1.63eV)是与钽(标准电极电位＝-0.6eV)相比标准电极电位低的材料。标准电极电位表现其值越高越是不易氧化的特性。通过在第1过渡金属氧化物116b中配置与第2过渡金属氧化物116a及第3过渡金属氧化物116c相比标准电极电位低的金属的氧化物，而在第1过渡金属氧化物116b中变得更加易于发生氧化还原反应。
上述各材料的叠层结构的电阻变化层中的电阻变化现象全都被认为，是在电阻高的第1过渡金属氧化物116b中所形成的微小导电丝中引起氧化还原反应，其电阻值进行变化，发生的。也就是说，在对第1过渡金属氧化物116b侧的上部电极107，以下部电极105为基准施加了正的电压时，电阻变化层116中的氧离子被吸引于第1过渡金属氧化物116b侧。因此，认为在第1过渡金属氧化物116b中所形成的微小导电丝中发生氧化反应，微小导电丝的电阻增大。相反，在对第1过渡金属氧化物116b侧的上部电极107，以下部电极105为基准施加了负的电压时，第1过渡金属氧化物116b中的氧离子被排斥于第2过渡金属氧化物116a侧。因此，认为在第1过渡金属氧化物116b中所形成的微小导电丝中发生还原反应，微小导电丝的电阻减少。
连接在缺氧率较小的第1过渡金属氧化物116b上的上部电极107例如由铂金(Pt)、铱(Ir)、钯(Pd)等与构成第1过渡金属氧化物116b的过渡金属及构成下部电极105的材料相比标准电极电位更高的材料构成。由于标准电极电位表现其值越高越是不易氧化的特性，因而通过形成为上述结构，在上部电极107和第1过渡金属氧化物116b的界面旁边的第1过渡金属氧化物116b中，有选择地发生氧化还原反应，获得稳定的电阻变化现象。
在图3(a)中表示，实施方式1的非易失性存储元件中第2过渡金属氧化物116a平面方向的尺寸(更为准确的是第2过渡金属氧化物116a和第1电阻变化层1161之间的接触面上的最大宽度，在其接触面为圆形时是该圆形的直径)和初始化电压之间的关系。如同从本附图所判明的那样，通过缩小第2过渡金属氧化物116a平面方向的尺寸，初始化电压明显减少，实现能够进行低电压下的初始化的非易失性存储元件。还有，如同从本附图所示的曲线的右端部所判明的那样，若第2过渡金属氧化物116a平面方向的尺寸为0.45μm以上，则初始化电压急剧增加。
图3(b)是表示实施方式1的非易失性存储元件中第2过渡金属氧化物116a的电流密度和初始化电压之间的关系的附图，是根据图3(a)所示的数据制作的。如同从本附图所判明的那样，只要流经第2过渡金属氧化物116a的电流的电流密度是2E+5(A/cm2)以上，就能实现比较低的初始化电压(4V以下)。
[制造方法]
图4(a)～(j)是表示本发明实施方式1中的非易失性存储元件10主要部分制造方法的剖面图。使用它们，来说明本实施方式1的非易失性存储元件10主要部分的制造方法。
如图4(a)所示，在形成第1布线101的工序中，在已经形成晶体管或下层布线等的基板100上，形成由铝等构成的400～600nm厚的导电层，通过对其进行图案形成，来形成第1布线101。
接下来，如图4(b)所示，在形成第1层间绝缘层102的工序中，通过在覆盖第1布线101于基板100上形成绝缘层之后，使表面平坦化，来形成500～1000nm厚的第1层间绝缘层102。对于第1层间绝缘层102来说，也可以为了等离子体TEOS(Tetraethoxysilane)膜或布线间的寄生电容的减低，使用含氟氧化物(例如FSG(Fluorinated Silicate Glass))或low-k材料。
接下来，如图4(c)所示，在形成第1接触孔103的工序中，使用期望的掩模进行图案形成，来形成贯通第1层间绝缘层102到达第1布线101的一边为50～300nm的第1接触孔103。这里，在第1布线101的宽度比第1接触孔103小的情况下，因掩模结合偏移的影响，而第1布线101和第1接触插塞104接触的面积出现变化，例如单元电流进行变动。从防止该影响的观点出发，在本实施方式中，第1布线101的宽度设为比第1接触孔103大的外形。
接下来，如图4(d)所示，在形成第1接触插塞104的工序中，首先在下层采用溅射法使作为密接层及扩散势垒来发挥作用的各个5～30nm厚的Ti/TiN层成膜之后，在上层采用CVD(Chemical Vapor Depotion)法使作为接触插塞主要结构要件的200～400nm厚的钨(W)成膜。此时，第1接触孔103由以后成为第1接触插塞104的叠层结构的导电层(W/Ti/TiN结构)填充。
接下来，如图4(e)所示，在形成第1接触插塞104的工序中，采用化学机械研磨法(CMP(Chemical Mechanical Polishing)法)对晶片整面进行平坦化研磨，去除第1层间绝缘层102上无用的导电层，在第1接触孔103的内部形成第1接触插塞104。
接下来，如图4(f)所示，在形成下部电极105及电阻变化层116的工序中，覆盖第1接触插塞104，在第1层间绝缘层102上，采用溅射法形成以后成为下部电极105的由钽氮化物等构成的20～100nm厚的导电层。在此，虽然仅仅采用溅射法形成了导电层，但是也可以在其导电层的形成后实施添加的使用了CMP法的下部电极平坦化。接着，在下部电极105上形成第2过渡金属氧化物116a。在此，采用在氩和氧气环境中对钽靶进行溅射的所谓反应性溅射法(reactive sputtering)，形成了作为第2过渡金属氧化物116a的TaOx2。此时，作为对于引起电阻变化有效的含氧率，为55～65atm％(此时x2的值是1.22～1.86)，其电阻率是1～50mΩ·cm，其膜厚是20～100nm。接着，在第2过渡金属氧化物116a上，形成由第1过渡金属氧化物116b构成的第1电阻变化层1161。和第2过渡金属氧化物116a相同，采用在氧气环境中对钽靶进行溅射的反应性溅射法，形成了作为第1过渡金属氧化物116b的TaOx1。此时，对于和第2电阻变化层1162叠层并引起电阻变化有效的含氧率为68～71atm％(此时x1的值是2.1～2.5)，其电阻率是1E7mΩ·cm以上，膜厚是3～10nm。在此，使用了反应性溅射法将其形成，但是采用等离子体氧化使第2过渡金属氧化物116a的表层氧化，形成含氧率高的第1过渡金属氧化物116b也可以。采用溅射法，虽然难以使之含有化学计量的组成以上的氧，但是由于若进行了等离子体氧化处理，则氧被注入钽氧化物的颗粒边界、缺陷等中，可以形成具有更高的含氧率的过渡金属氧化物，因而对泄漏电流的抑制具有效果。另外，为了形成第1电阻变化层1161，也可以使用在氧气环境中对钽氧化物靶进行溅射的反应性溅射法。
接下来，如图4(g)所示，在形成上部电极107的工序中，在第1电阻变化层1161上，形成图案形成后成为上部电极107的由贵金属(Pt、Ir、Pa等)等构成的导电层。
接下来，如图4(h)所示，在形成电阻变化元件15的工序中，使用掩模，对下部电极105、第2过渡金属氧化物116a、第1电阻变化层1161及上部电极107进行图案形成，形成由下部电极105、上部电极107夹持第2过渡金属氧化物116a、第1电阻变化层1161的结构。由于作为标准电极电位高的材料有代表性的贵金属等难以腐蚀，因而在将那种贵金属使用到上部电极中的情况下，也可以将其作为硬掩模来形成电阻变化元件15。在本工序中，虽然使用相同的掩模，统一进行了图案形成，但是在每个工序中都进行图案形成也可以。
接下来，如图4(i)所示，在形成第3过渡金属氧化物116c的工序中，在上述图案形成后外露的第2过渡金属氧化物116a的侧面上采用等离子体氧化法(Plasma Oxidation)或者RTO(Rapid Thermal Oxidation)法，形成含氧率高的第3过渡金属氧化物116c。也就是说，通过使第2过渡金属氧化物116a外露的侧面部氧化，而在第2电阻变化层1162的中心侧形成第2过渡金属氧化物116a，并且在第2电阻变化层1162的边缘侧形成第3过渡金属氧化物116c。这样形成的第3过渡金属氧化物116c例如是和第1过渡金属氧化物116b相同的特性，也就是TaOx3，其含氧率是68～75atm％(此时x3的值是2.1～3.0)，其电阻率是1E7mΩ·cm以上。另外，第3过渡金属氧化物116c的膜厚是比电阻变化元件15尺寸的一半小的范围。这样，通过在电阻率低的第2过渡金属氧化物116a的侧面部形成电阻率高的第3过渡金属氧化物116c，就可以抑制第2过渡金属氧化物116a的泄漏电流。这里所采用的等离子体氧化法或者RTO法在氧环境中设为350℃～500℃的温度范围。在500℃以上的温度区域，因为第1过渡金属氧化物116b内的氧向第2过渡金属氧化物116a扩散，所以给元件的电阻变化特性带来的影响较大。
在图20(a)及(b)中，表示不实施侧壁氧化时(a)和实施过侧壁氧化时(b)的剖面SEM照片。在图20(b)中，用虚线表示侧壁氧化后的区域。图20(b)的侧壁氧化使用等离子体氧化，在比电阻2mΩ·cm的TaOx膜上实施了氧化工艺，该氧化工艺的条件为，RF功率：200W，O2气体流量：300sccm，压力：10Pa，晶片温度：400℃，氧化时间：60s。
最后，如图4(j)所示，覆盖电阻变化层116，形成500～1000nm厚的第2层间绝缘层108，通过和图4(b)、图4(c)相同的制造方法，形成其第2接触孔109及第2接触插塞110。随后，覆盖第2接触插塞110，形成第2布线111，非易失性存储元件10得以完成。
通过设计为上面的制造方法，就可以在第2电阻变化层1162的侧面部(边缘部)形成电阻率高的第3过渡金属氧化物116c。由此，因为可以使位于第2电阻变化层1162的中心部的、电阻率低的第2过渡金属氧化物116a和第1电阻变化层1161之间的接触区域S2的面积，变得比上部电极107的区域S1的面积小，所以在第1过渡金属氧化物116a中流动的电流密度增加，第1过渡金属氧化物116a的导电通路可以轻易地形成。据此，因为可以减少电阻变化元件15的初始化电压，所以能够进行低电压下的初始化的非易失性存储元件得以实现。
图5是表示实施方式1的非易失性存储元件成品率的附图。纵轴表示，在将由256kbit(256k个)非易失性存储元件构成的存储装置进行了初始化的情况下，能够作为具有正常的电阻变化特性(可逆地转变高电阻状态和低电阻状态的特性)的合格品进行工作的比率(成品率)。横轴表示侧壁氧化膜厚，最左面的“无”表示不进行侧壁氧化的样品(图18所示的以往的非易失性存储元件50)。横轴的其他是针对象实施方式1的非易失性存储元件10那样，实施通过使第2过渡金属氧化物116c的侧壁氧化来形成第3过渡金属氧化物116c的工艺所制作的非易失性存储元件10，使侧壁的氧化膜厚变化为50nm、75nm、100nm时的数据。
如同从本附图所判明的那样，在无侧壁氧化的情况下256kbit存储器阵列的成品率是零，相对于此，象本实施方式那样，通过在非易失性存储元件(或者电阻变化元件)的加工后，使其侧面部(更为准确的是第2电阻变化层的侧面部)更多地氧化，能改善电阻变化特性的成品率。这被认为，是因为通过氧化来复原加工非易失性存储元件(或者电阻变化元件)时所产生的侧面部(更为准确的是第2电阻变化层的侧面部)的损伤层，借此抑制了流经侧面部的泄漏电流，和因为电流集中于元件中央部，电流有效地对导电丝形成起了作用。
还有，在图5中，虽然侧壁氧化膜厚越大，256kbit存储器阵列的成品率变得越大，但是这被认为，是因为所使用的电阻变化元件的一边为500nm，与侧壁氧化膜厚相比非常大，并且认为若使电阻变化元件尺寸不断微细化，则侧壁氧化膜厚具有最佳值。
(实施方式2)
下面，说明本发明实施方式2中的非易失性存储元件。
[结构]
图6(a)是本发明实施方式2中的非易失性存储元件20的剖面图。图6(b)是按箭头方向观看到图6(a)中的BB′线剖面的剖面图。如图6(a)所示，本实施方式2的非易失性存储元件20是一种电阻变化型的非易失性存储元件，其具备硅(Si)等的基板100、第1布线101、第1层间绝缘层102、第1接触插塞104、电阻变化元件25、第2层间绝缘层108、第2接触插塞110及第1布线111。电阻变化元件25由下部电极105、电阻变化层126及上部电极107构成。电阻变化层126介于下部电极105和上部电极107之间，是根据给两个电极105及107间供应的电信号，电阻值可逆地变化(更为具体而言，按照给两个电极105及107间供应的电压的极性，可逆地转变高电阻状态和低电阻状态)的层，由下述第1电阻变化层1161和第2电阻变化层1262至少2层构成，该第1电阻变化层1161由第1过渡金属氧化物116b构成，该第2电阻变化层1262由第2过渡金属氧化物126a和第3过渡金属氧化物126c构成。在图6(a)中，对于和图2(a)相同的结构要件使用相同的符号，省略其说明。还有，在使用本实施方式的非易失性存储元件来构成实际的存储器单元的情况下，第1布线101及第2布线111的任一个和开关元件(二极管或者晶体管)进行连接，其设定为在非选择时开关元件为断开状态。另外，在和开关元件的连接中，也可以是不经过接触插塞(104或110)或者布线(101或111)而直接和非易失性存储元件的电极(105或107)进行连接的那种结构。
如图6(a)所示，本实施方式2的非易失性存储元件20和本实施方式1的非易失性存储元件10其不同在于，第2电阻变化层1262(第2过渡金属氧化物126a及第3过渡金属氧化物126c)的结构。在本实施方式的非易失性存储元件20中，第3过渡金属氧化物126c配置于和第1电阻变化层1161相接的第2电阻变化层1262的表面一部分上，被夹在第1电阻变化层1161和第2过渡金属氧化物126a内。也就是说，如同从图6(a)及图6(b)所示的第2电阻变化层1262的结构所判明的那样，在本实施方式2的第2电阻变化层1262中，电阻值低的第2过渡金属氧化物126a配置在第2电阻变化层1262的边缘侧，电阻值高的第3过渡金属氧化物126c配置在第2电阻变化层1262表面的中心侧。而且，第3过渡金属氧化物126c和第1电阻变化层1161的第2面(这里是底面)至少一部分相接，第2过渡金属氧化物126a和第1电阻变化层1161的第2面(这里是底面)剩余的部分相接。
根据此结构，在第2电阻变化层1262表面的未配置第3过渡金属氧化物126c的S2a及S2b的区域(实际上是连结成环状的区域)上，第1电阻变化层1161和第2过渡金属氧化物126a被夹于上部电极107及下部电极105中，在第2电阻变化层1262的表面上配置第3过渡金属氧化物126c后的S3的区域其结构为，第1电阻变化层1161和由第2过渡金属氧化物126a及第3过渡金属氧化物126c构成的第2电阻变化层1262被夹于上部电极107及下部电极105中。在S3的区域上，因为含氧率高的第1过渡金属氧化物116b和第3过渡金属氧化物126c被叠层配置，和S2a及S2b的区域相比含氧率高的过渡金属氧化物的膜厚较厚，所以成为高电阻，电流基本上不流动。从而，因为电阻变化元件25内电流的大部分通过S2a及S2b的区域，向第1过渡金属氧化物116b流动，所以在该区域上第1过渡金属氧化物116b的电流密度增加，可以使初始化电压减少，使元件的低电压下的初始化成为可能。也就是说，流经由第2过渡金属氧化物126a及第3过渡金属氧化物126c构成的第2电阻变化层1262的电流之中，大部分的电流流经电阻值低的第2过渡金属氧化物126a(也就是第2电阻变化层1262的边缘部)，从第2电阻变化层1262向第1电阻变化层1161流动的电流的密度增加，能够以更小的电压对电阻变化元件25进行初始化。还有，在此说明了从第2电阻变化层1262向第1电阻变化层1161流动的电流的密度增加的结构，但是对于按其相反方向流动的电流(从第1电阻变化层1161向第2电阻变化层1262的电流)来说，也可以认为相同。
另外，在本实施方式2中，区域S1a及S2b的面积不是按第3过渡金属氧化物126c的膜厚，而是按其平面方向的区域S3的面积进行缩小。从而，因为与实施方式1相比，可以使实施方式2的第3过渡金属氧化物126c的膜厚变薄，所以能够减少与第3过渡金属氧化物126c的形成有关的热过程，可以抑制氧从含氧率高的第1过渡金属氧化物116b向含氧率低的第2过渡金属氧化物126a扩散的现象。
[制造方法]
图7(a)到(e)是表示本发明实施方式2中非易失性存储元件20主要部分的制造方法的剖面图。使用它们，来说明本实施方式2的非易失性存储元件20主要部分的制造方法。另外，图7(a)以前的工序由于和图4(a)～(g)相同，因而省略其说明。还有，在本实施方式中，上部电极107由于在制造上，由2个层(第1上部电极107a及第2上部电极107b)构成，因而图4(g)所示的实施方式1中上部电极107的制造在制造工序上，相当于本实施方式中第1上部电极107a的制造。
如图7(a)所示，在对第1上部电极107a进行开口的工序中，通过图案形成对第1上部电极107a进行开口，使电阻变化层126外露。在此，第1电阻变化层1161(也就是第1过渡金属氧化物116b)已经外露，但是穿过第1电阻变化层1161(也就是第1过渡金属氧化物116b)，第2电阻变化层1262(这里是第2过渡金属氧化物126a)外露也可以。
如图7(b)所示，在形成第3过渡金属氧化物126c的工序中，通过采用等离子体氧化法或者RTO法使元件氧化，氧从第1上部电极107a的开口区域107x进入，透过第1电阻变化层1161(也就是第1过渡金属氧化物116b)，使第2电阻变化层1262(这里是第2过渡金属氧化物126a)的表面一部分氧化，形成第3过渡金属氧化物126c。也就是说，通过使被第1电阻变化层1161所覆盖的第2过渡金属氧化物126a的表面一部分，和第1电阻变化层1161一起氧化，而在第2电阻变化层1262的中心侧形成第3过渡金属氧化物126c，并且在第2电阻变化层1262的边缘侧形成第2过渡金属氧化物126a。
因此，第3过渡金属氧化物126c成为夹于第1电阻变化层1161和第2过渡金属氧化物126a内的配置。这里所采用的等离子体氧化法或者RTO法在氧环境中于350℃～500℃的温度范围内使用。在500℃以上的温度下，因为第1过渡金属氧化物116b中的氧向第2过渡金属氧化物126b扩散，所以给元件的电阻变化特性带来的影响较大。作为第1上部电极107a之电极材料的Pt或Ir等的贵金属在500℃以下的温度下，不进行氧化，且不易使氧透过。从而，当形成第3过渡金属氧化物126c时，具有作为硬掩模的作用。这样形成的第3过渡金属氧化物126c的特性(原料、含氧率及电阻率)和实施方式1中的第3过渡金属氧化物116c相同。第3过渡金属氧化物126c的膜厚因为其目的为，在区域S3上形成高电阻的区域，电流不易流动，所以只要是1nm以上，更加理想的是5nm以上，就可以。如图7(c)所示，在再次形成第2上部电极107b的工序中，采用溅射法堆积和第1上部电极107a相同的贵金属，覆盖开口区域107x。在此，堆积了和第1上部电极107a相同的贵金属来作为第2上部电极107b，但也可以是不同的金属(TiN、Ta、TiAlN等)。
接下来，如图7(d)所示，在形成电阻变化层25的工序中，进行图案形成，将电阻变化元件25加工为期望的尺寸。
最后，如图7(e)所示，覆盖电阻变化层126，形成500～1000nm厚的第2层间绝缘层108，通过和图4(b)、图4(c)相同的制造方法，形成其第2接触孔109及第2接触插塞110。随后，覆盖第2接触插塞110，形成第2布线111，非易失性存储元件20得以完成。
通过设计为上面的制造方法，因为位于第2电阻变化层1262边缘部的第2过渡金属氧化物126a的区域S2a及S2b(也就是第2过渡金属氧化物126a和第1电阻变化层1161之间的接触区域)与位于第2电阻变化层1262中心部的配置了第3过渡金属氧化物126c的区域S3(第3过渡金属氧化物126c和第1电阻变化层1161之间的接触区域)相比，含氧率高(也就是缺氧率低)的过渡金属氧化物的膜厚较薄，成为低电阻，所以电流易于流动，电流密度增加，因此第1过渡金属氧化物116b的导电通路形成较为容易，可以减少电阻变化元件25的初始化电压，能够进行低电压下的初始化的非易失性存储元件得以实现。
(实施方式3)
下面，说明本发明实施方式3中的非易失性存储元件。
[结构]
图8(a)是本发明实施方式3中的非易失性存储元件30的剖面图。图8(b)是从箭头方向观看到图8(a)中的CC′线剖面的剖面图。如图8(a)所示，本实施方式3的非易失性存储元件30是一种电阻变化型的非易失性存储元件，其具备基板200、第1布线201、第1层间绝缘层202、第1接触插塞204、电阻变化元件35、第2层间绝缘层209、第2接触插塞211及第2布线212。还有，在使用本实施方式的非易失性存储元件来构成实际的存储器单元的情况下，第1布线201及上述第2布线212的任一个和开关元件(二极管或者晶体管)进行连接，其设定为在非选择时开关元件为断开状态。另外，在和开关元件的连接中，也可以是不经过接触插塞(204或211)或者布线(201或212)而直接和非易失性存储元件的电极(205或208)进行连接的那种结构。
基板200是硅(Si)等的半导体基板。第1布线201是形成于基板200上的布线。第1层间绝缘层202是将该基板200上的第1布线201覆盖的由500～1000nm厚的硅氧化膜等构成的层间绝缘层。第1接触孔203是贯通该第1层间绝缘层202，和第1布线201电连接的第1接触插塞204所需的50～300nmΦ的接触孔。第1接触插塞204是在第1接触孔203的内部以钨为主要成分所埋入的导体。
而且，电阻变化元件35由下述5～100nm厚的下部电极205、5～30nm厚的电流控制层206(包括低电阻区域206a和高电阻区域206b)、20～100nm厚的电阻变化层207以及下述5～100nm厚的上部电极208来构成，该下部电极205覆盖第1接触插塞204，形成于第1层间绝缘层202上，由氮化钽等构成，该上部电极208由贵金属(Pt、Ir、Pd等)等构成。第2层间绝缘层209是覆盖该电阻变化元件35的由500～1000nm厚的硅氧化膜等构成的层间绝缘层。第2接触孔210是贯通该第2层间绝缘层209，和上部电极208电连接的第2接触插塞211所需的50～300nmΦ的接触孔。第2接触插塞211是在第2接触孔210的内部以钨为主要成分的导体。第2布线212是形成在第2层间绝缘层209上使之覆盖第2接触插塞211的布线。
这里，电阻变化层207介于下部电极205和上部电极208之间，是根据给两个电极205及208间供应的电信号，电阻值可逆地变化(更为具体而言，按照给两个电极205及208间供应的电压的极性，可逆地转变高电阻状态和低电阻状态)的层，由下述第1电阻变化层2071和第2电阻变化层2072至少2层构成，该第1电阻变化层2071由第1过渡金属氧化物207b构成，该第2电阻变化层2072由第2过渡金属氧化物207a和第3过渡金属氧化物207c构成。该电阻变化层207(也就是说，由第1过渡金属氧化物207b、第2过渡金属氧化物207a及第3过渡金属氧化物207c构成)由以钽等的过渡金属为主要成分的过渡金属氧化物构成。第2过渡金属氧化物207a的含氧率比第1过渡金属氧化物207b的含氧率及第3过渡金属氧化物207c的含氧率的任一个都低。也就是说，第2过渡金属氧化物207a的电阻值比第1过渡金属氧化物207b的电阻值及第3过渡金属氧化物207c的电阻值的任一个都低。
电流控制层206由高电阻区域206b和低电阻区域206a构成，该高电阻区域206b由配置在边缘侧的第4过渡金属氧化物构成，该低电阻区域206a由配置在中心侧的第5过渡金属氧化物构成。该电流控制层206和电阻变化层207相同，也可以由以钽等的过渡金属为主要成分的过渡金属氧化物构成。在由和电阻变化层207相同的过渡金属的氧化物构成电流控制层206的情况下，第5过渡金属氧化物(低电阻区域206a)的含氧率比第2过渡金属氧化物207a的含氧率低，第4过渡金属氧化物(高电阻区域206b)的含氧率比第2过渡金属氧化物207a的含氧率高。也就是说，第5过渡金属氧化物(低电阻区域206a)的缺氧率比第2过渡金属氧化物207a的缺氧率高，第4过渡金属氧化物(高电阻区域206b)的缺氧率比第2过渡金属氧化物207a的缺氧率低。
根据此结构，因为电流控制层的低电阻区域206a平面方向的区域S5的面积(也就是低电阻区域206a和第2过渡金属氧化物207a相接的面积)比电阻变化层207内第2过渡金属氧化物207a平面方向的区域S4的面积(也就是第2过渡金属氧化物207a和第1过渡金属氧化物207b相接的面积)小，所以从下部电极205通过电流控制层206后的电流如图9所示，按第2过渡金属氧化物207a的平面方向产生密度分布，在第2过渡金属氧化物207a平面方向的中心部电流密度增加，与实施方式1相比，第1过渡金属氧化物207b的导电通路可以轻易地形成，因此能够减少电阻变化元件35的初始化电压，使电阻变化元件35的低电压下的初始化成为可能。
[制造方法]
图10(a)到(1)是表示本发明实施方式3中的非易失性存储元件30主要部分的制造方法的剖面图。使用它们，来说明本实施方式3的非易失性存储元件30主要部分的制造方法。
如图10(a)所示，在形成第1布线201的工序中，在已经形成晶体管或下层布线等的基板200上，形成由铝等构成的400～600nm厚的导电层，通过对其进行图案形成，来形成第1布线201。
接下来，如图10(b)所示，在形成第1层间绝缘层202的工序中，通过在覆盖第1布线201于基板200上形成绝缘层之后使表面平坦化，来形成500～1000nm厚的第1层间绝缘层202。对于第1层间绝缘层202来说，为了等离子体TEOS膜或布线间的寄生电容的减低，要使用含氟氧化物(例如FSG)等的low-k材料。
接下来，如图10(c)所示，在形成第1接触孔203的工序中，使用希望的掩模进行图案形成，来形成贯通第1层间绝缘层202到达第1布线201的50～300nmΦ厚的第1接触孔203。这里，在第1布线201的宽度比第1接触孔203小的情况下，因掩模结合偏移的影响，而第1布线201和第1接触插塞204接触的面积出现变化，例如单元电流产生变动。从防止该影响的观点出发，在本实施方式中，虽然作为实施例，第1布线201的宽度设为比第1接触孔203大的外形，但是本发明并不限定于此。
接下来，如图10(d)所示，在形成第1接触插塞204的工序中，首先在下层采用溅射法使作为密接层及扩散势垒来发挥作用的各个5～30nm厚的TiN/Ti层成膜，并且在上层采用CVD法使作为主要成分的200～400nm厚的钨成膜。此时，第1接触孔203由以后成为第1接触插塞204的叠层结构的导电层来填充。
接下来，如图10(e)所示，在形成第1接触插塞204的工序中，采用化学机械研磨法(CMP法)对晶片整面进行平坦化研磨，去除第1层间绝缘层202上无用的导电层，在第1接触孔203的内部形成第1接触插塞204。
接下来，如图10(f)所示，覆盖第1接触插塞204，在第1层间绝缘层202上，采用溅射法形成以后作为下部电极205由钽氮化物等构成的20～100nm厚的导电层。在此，虽然仅仅采用溅射法形成了下部电极205，但是也可以在下部电极205的形成后实施使用了CMP法的下部电极平坦化。接着，在下部电极205上形成由第5过渡金属氧化物(也就是低电阻区域206a)构成的电流控制层206。在此，采用在氩和氧气环境中对钽靶进行溅射的所谓反应性溅射法，形成了作为第5过渡金属氧化物(低电阻区域206a)的TaOx5。作为其含氧率，为33～55atm％(此时x5的值是0.49～1.22)，其电阻率是0.3～1mΩ·cm，膜厚是5～20nm。接着，在第5过渡金属氧化物(低电阻区域206a)上形成第2过渡金属氧化物207a。在此，采用在氩和氧气环境中对钽靶进行溅射的所谓反应性溅射法，形成了作为第2过渡金属氧化物207a的TaOx2。作为其含氧率，为55～65atm％(此时x2的值是1.22～1.86)，其电阻率是1～50mΩ·cm，膜厚是20～100nm。接着，在第2过渡金属氧化物207a上，形成含氧率比第2过渡金属氧化物207a高的第1过渡金属氧化物207b。在此，采用在氧气环境中对钽靶进行溅射的反应性溅射法，实施了作为第1过渡金属氧化物207b的TaOx1的形成。其含氧率为68～71atm％(此时x1的值是2.1～2.5)，其电阻率是1E7mΩ·cm以上，膜厚是3～10nm。这里，第1过渡金属氧化物207b采用反应性溅射法进行了形成，但是通过等离子体氧化使第2过渡金属氧化物207a的表层氧化，来形成含氧率高的过渡金属氧化物也可以。采用溅射法，虽然难以使之含有化学计量的组成以上的氧，但是由于若进行了等离子体氧化处理，则氧被注入钽氧化物的颗粒边界、缺陷等中，可以形成具有更高含氧率的过渡金属氧化物，因而对于泄漏电流的抑制具有效果。另外，也可以使用在氧气环境中对钽氧化物靶进行溅射的反应性溅射法。接着，在第1过渡金属氧化物207b上形成作为上部电极208的由贵金属(Pt、Ir、Pa等)等构成的导电层。
接下来，如图10(j)所示，在形成电阻变化元件35的工序中，使用希望的掩模，对下部电极205、第5过渡金属氧化物(低电阻区域206a)、第2过渡金属氧化物207a、第1过渡金属氧化物207b及上部电极208进行图案形成，形成由下部电极105、上部电极107夹持下述电流控制层206和电阻变化层207的电阻变化元件35，该电流控制层206由第5过渡金属氧化物(低电阻区域206a)构成，该电阻变化层207由第2过渡金属氧化物207a、第1过渡金属氧化物207b构成。因为作为标准电极电位高的材料有代表性的贵金属等难以腐蚀，所以在将那种贵金属使用到上部电极中的情况下，也可以将其作为硬掩模来形成电阻变化元件35。在本工序中，虽然使用相同的掩模，统一进行了图案形成，但是在每个工序中都进行图案形成也可以。
接下来，如图10(k)所示，在形成第4过渡金属氧化物(高电阻区域206b)及第3过渡金属氧化物207c的工序中，在上述图案形成后外露的第5过渡金属氧化物(低电阻区域206a)及第2过渡金属氧化物207a的侧面部上，通过等离子体氧化同时形成含氧率比第5过渡金属氧化物(低电阻区域206a)及第2过渡金属氧化物207a高的第4过渡金属氧化物(高电阻区域206b)和第3过渡金属氧化物207c。这里，第5过渡金属氧化物的氧化速率优选的是，比第2过渡金属氧化物的氧化速率大。通过选取那种材料，就可以在1次的氧化工序中形成图8及图9所示结构的电阻变化层207及电流控制层206。另外，在本实施方式中，在电阻变化层207及电流控制层206中使用了相同的过渡金属的氧化物，但只要是第5过渡金属氧化物(低电阻区域206a)的氧化速率比第2过渡金属氧化物207a的氧化速率大，并且氧化后第4过渡金属氧化物(高电阻区域206b)的电阻值变得比第2过渡金属氧化物207a的电阻值大的那种材料，就可以。
在图11中表示，通过等离子体氧化形成的第3过渡金属氧化物207c及第4过渡金属氧化物(高电阻区域206b)的速率曲线。被氧化的基体的第2过渡金属氧化物207a的比电阻是2mΩ·cm。在此，表示出对于3种含氧率(45atm％、56atm％、59atm％)的过渡金属氧化物的氧化时间(秒；图11的横轴)和其通过氧化形成的含氧率更高的过渡金属氧化物的侧壁膜厚(nm；图11的纵轴)之关系。如同从本附图所示的3种的曲线所判明的那样，通过等离子体氧化形成的含氧率高的过渡金属氧化物的膜厚(图11的纵轴)依赖于过渡金属氧化物的含氧率。例如，含氧率为45atm％的过渡金属氧化物的场合，与含氧率为59atm％的过渡金属氧化物的场合相比，过渡金属氧化物的氧化膜厚被形成得较厚，达到约1.5倍左右。也就是说，在本实施方式中，因为作为氧化靶的第5过渡金属氧化物(低电阻区域206a)及第2过渡金属氧化物207a的含氧率分别是33～55atm％、55～65atm％，所以即便是相同的氧化时间，形成于第5过渡金属氧化物(低电阻区域206a)的侧面部上的第4过渡金属氧化物(高电阻区域206a)的膜厚也变得比形成于第2过渡金属氧化物207a的侧面部上的第3过渡金属氧化物207c厚。因此，第5过渡金属氧化物(低电阻区域206a)平面方向的区域S5的面积(也就是低电阻区域206a和第2过渡金属氧化物207a相接的面积)变得比第2过渡金属氧化物207a平面方向的区域S4的面积(也就是第2过渡金属氧化物207a和第1过渡金属氧化物207b相接的面积)小。
还有，这样形成的第4过渡金属氧化物(高电阻区域206b)及第3过渡金属氧化物207c例如是和第1过渡金属氧化物207b相同的特性，也就是TaOx3，其含氧率是68～75atm％(此时x3的值是2.1～3.0)，其电阻率是1E7mΩ·cm以上。也就是说，优选的是，第4过渡金属氧化物(高电阻区域206b)的含氧率(68～75atm％)比第2过渡金属氧化物207a的含氧率(55～65atm％)高，第5过渡金属氧化物(低电阻区域206a)的含氧率(33～55atm％)比第2过渡金属氧化物207a的含氧率(55～65atm％)低。
最后，如图10(1)所示，覆盖由上部电极208及下部电极205所夹持的电阻变化层207及电流控制层206，形成500～1000nm厚的第2层间绝缘层209，通过和图4(b)、图4(c)相同的制造方法，形成其第2接触孔210及第2接触插塞211。随后，覆盖第2接触插塞211，形成第2布线212，非易失性存储元件30得以完成。
通过设计为上面的制造方法，第5过渡金属氧化物(低电阻区域206a)平面方向的最大面积S5(也就是低电阻区域206a和第2过渡金属氧化物207a相接的面积)就变得比第2过渡金属氧化物207a平面方向的最大面积S4(也就是第2过渡金属氧化物207a和第1过渡金属氧化物207b相接的面积)小，通过电流控制层206，按第2过渡金属氧化物207a的平面方向产生电流密度，在第2过渡金属氧化物207a的中心部电流密度增加，因此易于在第1过渡金属氧化物207b中形成导电通路，可以减少电阻变化元件35的初始化电压，能够进行低电压下的初始化的非易失性存储元件得以实现。
(实施方式4)
下面，说明本发明实施方式4中的非易失性存储元件。
[结构]
图12是本发明实施方式4中的非易失性存储元件40的剖面图。如图12所示，本实施方式2的非易失性存储元件40是一种电阻变化型的非易失性存储元件，其具备硅(Si)等的基板100、第1布线101、第1层间绝缘层102、第1接触插塞104、电阻变化元件45、第2层间绝缘层108、第2接触插塞110及第2布线111。电阻变化元件45由下部电极105、电阻变化层136及上部电极107构成。电阻变化层136介于下部电极105和上部电极107之间，是根据给两个电极105及107间供应的电信号，电阻值可逆地变化(更为具体而言，按照给两个电极105及107间供应的电压的极性，可逆地转变高电阻状态和低电阻状态)的层，由下述第1电阻变化层1161和第2电阻变化层1162至少2层构成，该第1电阻变化层1161由第1过渡金属氧化物116b构成，该第2电阻变化层1162由第2过渡金属氧化物116a和第3过渡金属氧化物116c构成。在图12中，对于和图2(a)相同的结构要件使用相同的符号，省略其说明。还有，在使用本实施方式的非易失性存储元件来构成实际的存储器单元的情况下，上述第1布线101及上述第2布线111的任一个和开关元件(二极管或者晶体管)进行连接，其设定为在非选择时开关元件为断开状态。另外，在和开关元件的连接中，也可以是不经过接触插塞(104或110)或者布线(101或111)而直接和非易失性存储元件的电极(105或107)进行连接的那种结构。
如图12所示，本实施方式4的非易失性存储元件40和本实施方式1的非易失性存储元件10其不同在于，由第1过渡金属氧化物116b构成的第1电阻变化层1161和由第2过渡金属氧化物116a及第3过渡金属氧化物116c构成的第2电阻变化层1162的配置。在非易失性存储元件40中，在第1电阻变化层1161之上配置第2电阻变化层1262，构成了电阻变化层136。也就是说，第3过渡金属氧化物116c和第1电阻变化层1161的第2面(这里是上面)至少一部分相接，第2过渡金属氧化物116a和第1电阻变化层1161的第2面(这里是上面)剩余的部分相接。
根据此结构，因为在含氧率高的第1过渡金属氧化物116b上形成含氧率低的第2过渡金属氧化物116a，所以即便在第1过渡金属氧化物116b的形成后将元件暴露于空气中，也不在含氧率高的第1过渡金属氧化物116b的表面形成自然氧化膜，而可以在第1过渡金属氧化物116b和第2过渡金属氧化物116a相接的面上消除自然氧化膜的影响，能够使第1过渡金属氧化物116b的导电通路的形成稳定。
[制造方法]
图13(a)到(d)是表示本发明实施方式4中的非易失性存储元件40主要部分的制造方法的剖面图。使用它们，来说明本实施方式4的非易失性存储元件40主要部分的制造方法。另外，图13(a)以前的工序由于和图4(a)～(e)相同，因而省略其说明。
接下来，如图13(a)所示，在形成下部电极105及电阻变化层136的工序中，覆盖第1接触插塞104，在第1层间绝缘层102上，形成以后成为下部电极105的由贵金属(Pt、Ir、Pa等)等构成的导电层。接着，在下部电极105上，形成由第1过渡金属氧化物116b构成的第1电阻变化层1161。在此，采用在氧气环境中对钽靶进行溅射的反应性溅射法，形成了作为第1过渡金属氧化物116b的TaOx1。其含氧率为68～71atm％(此时x1的值是2.1～2.5)，其电阻率是1E7mΩ·cm以上，膜厚是3～10nm。因为第1过渡金属氧化物116b的含氧率高，所以即便在形成后暴露到空气中也不形成自然氧化膜。接着，在第1过渡金属氧化物116b上，形成第2过渡金属氧化物116a。在此，采用在氩和氧气环境中对钽靶进行溅射的所谓反应性溅射法，形成了作为第2过渡金属氧化物116a的TaOx2。作为其含氧率，为55～65atm％(此时x2的值是1.22～1.86)，其电阻率是1～50mΩ·cm，膜厚是20～100nm。接着，在第2过渡金属氧化物116a上采用溅射法形成作为上部电极107的由钽氮化物等构成的20～100nm厚的导电层。
接下来，如图13(b)所示，在形成电阻变化元件45的工序中，使用掩模，对下部电极105、第1电阻变化层1161、第2过渡金属氧化物116a及上部电极107进行图案形成，形成由下部电极105、上部电极107夹持第2过渡金属氧化物116a及第1电阻变化层1161的结构。在此，虽然使用相同的掩模，统一进行了图案形成，但是在每个工序中都进行图案形成也可以。
接下来，如图13(c)所示，在形成第3过渡金属氧化物116c的工序中，在图案形成后外露的第2过渡金属氧化物116a的侧面上，采用等离子体氧化法或者RTO法形成含氧率高的第3过渡金属氧化物116c。这样形成的第3过渡金属氧化物116c例如是和第1过渡金属氧化物116b相同的特性，也就是TaOx3，其含氧率是68～75atm％(此时x3的值是2.1～3.0)，其电阻率是1E7mΩ·cm以上。另外，第3过渡金属氧化物116c的膜厚是比电阻变化元件45尺寸的一半少的范围。这样，通过在电阻率低的第2过渡金属氧化物116a的侧面部上形成电阻率高的第3过渡金属氧化物116c，就可以抑制第2过渡金属氧化物116a的泄漏电流。这里所采用的等离子体氧化法或者RTO法在氧环境中设为350℃～500℃的温度范围。在500℃以上的温度区域，因为第1过渡金属氧化物116b内的氧向第2过渡金属氧化物116a扩散，所以给元件的电阻变化特性带来的影响较大。
最后，如图13(d)所示，覆盖电阻变化层136，形成500～1000nm厚的第2层间绝缘层108，通过和图4(b)、图4(c)相同的制造方法，形成其第2接触孔109及第2接触插塞110。随后，覆盖第2接触插塞110，形成第2布线111，非易失性存储元件40得以完成。
通过设计为上面的制造方法，就可以在第1过渡金属氧化物116b上形成第2过渡金属氧化物116a，因此即便在形成第1过渡金属氧化物116b后将元件暴露于空气中，也不在含氧率高(也就是缺氧率低)的第1过渡金属氧化物116b的表面形成自然氧化膜，而可以在第1过渡金属氧化物116b和第2过渡金属氧化物116a相接的面上消除自然氧化膜的影响，能够使第1过渡金属氧化物116b的导电通路形成稳定。
(实施方式5)
下面，说明本发明所涉及的非易失性存储装置的实施方式。
[结构]
图14是表示本发明实施方式5中的非易失性存储装置400结构的框图。该非易失性存储装置400是具有实施方式1～4任一个中的非易失性存储元件(在本附图中用可变电阻的符号来表现)来作为存储元件的存储装置，在半导体基板上具备存储器主体部401。该存储器主体部401具备：存储器单元阵列402，配置成矩阵状，具有多个1T1R型的存储器单元；行驱动器407，包括行选择电路408、字线驱动器WLD及源极线驱动器SLD；列选择电路403；写入电路406，用来进行信息的写入；读出放大器404，检测在选择位线中流动的电流量，进行数据“1”或“0”的判别；数据输入输出电路405，通过端子DQ进行输入输出数据的输入输出处理。
另外，该非易失性存储装置400作为写入用电源411，具备低电阻(LR)化用电源412及高电阻(HR)化用电源413。这里，所谓的低电阻(LR)化意味着，使非易失性存储元件(更为严格来说，是非易失性存储元件具有的电阻变化元件)从高电阻状态向低电阻状态转变，所谓的高电阻(HR)化意味着，使非易失性存储元件(更为严格来说，是非易失性存储元件具有的电阻变化元件)从低电阻状态向高电阻状态转变。LR化用电源412的输出V2供应给行驱动器407，HR化用电源415的输出V1供应给写入电路406。
另外，该非易失性存储装置400具备：地址输入电路409，获取从外部输入的地址信号；控制电路410，根据从外部输入的控制信号，控制存储器主体部401的动作。
存储器单元阵列402是呈2维状配置多个1T1R型存储器单元的器件，该1T1R型存储器单元串联连接非易失性存储元件和作为开关元件一例的晶体管来构成；在本实施方式中，具备：多条字线WL0、WL1、WL2、…及位线BL0、BL1、BL2、…，形成于半导体基板之上，其排列为相互交叉；源极线SL0、SL2、…，设置于这些字线WL0、WL1、WL2、…间；多个NMOS晶体管N11、N12、N13、N21、N22、N23、N31、N32、N33、…(下面表述为“晶体管N11、N12、…”)，对应于这些字线WL0、WL1、WL2、…及位线BL0、BL1、BL2、…的交点来分别设置；多个非易失性存储元件R11、R12、R13、R21、R22、R23、R31、R32、R33、…(下面表述为“非易失性存储元件R11、R12、…”)，和晶体管N11、N12、…以1对1的形式进行串联连接。由这些字线WL0、WL1、WL2、…、位线BL0、BL1、BL2、…、源极线SL0、SL2、…、晶体管N11、N12、…及非易失性存储元件R11、R12、…的各自，构成了配置成矩阵状的多个1T1R型存储器单元M11、M12、M13、M21、M22、M23、M31、M32、M33、…(下面表述为“存储器单元M11、M12、…”)。
如图14所示，晶体管N11、N21、N31、…的栅极连接在字线WL0上，晶体管N12、N22、N32、…的栅极连接在字线WL1上，晶体管N13、N23、N33、…的栅极连接在字线WL2上。另外，晶体管N11、N21、N31、…及晶体管N12、N22、N32、…相互共同连接，并连接在源极线SL0上，晶体管N13、N23、N33、…及晶体管N14、N24、N34、…同样连接在源极线SL2上。
另外，非易失性存储元件R11、R12、R13、…的一个端子连接在位线BL0上，非易失性存储元件R21、R22、R23、…的一个端子连接在位线BL1上。同样，非易失性存储元件R31、R32、R33、…的一个端子连接在位线BL2上。
还有，在图14中，非易失性存储元件用可变电阻的符号来表现。其可变电阻的符号中箭头的方向表示出，在按其方向(以箭头的后端为基准向箭头的前端)施加了正的电压时，该非易失性存储元件从低电阻状态变化为高电阻状态。在上述实施方式的非易失性存储元件中，在以第2电阻变化层1162、1262及2072(箭头的后端)为基准对第1电阻变化层1161及2071(箭头的前端)施加了正的电压时，该非易失性存储元件从低电阻状态变化为高电阻状态。
地址输入电路409从外部电路(未图示)获取地址信号，根据该地址信号将行地址信号输出至行选择电路408，并且将列地址信号输出至列选择电路403。这里，地址信号是表示多个存储器单元M11、M12、…之中要选择的特定存储器单元之地址的信号。另外，行地址信号是表示地址信号所示的地址之中行的地址的信号，列地址信号是同样表示列的地址的信号。还有，这些行选择电路408及列选择电路403是本发明所涉及的选择电路一例，从存储器单元阵列402具备的多个存储器单元M11等之中，通过对至少一个构成存储器单元的晶体管N11等的栅极施加电压脉冲，来选择至少一个存储器单元。
控制电路410在数据的写入周期中，按照输入到数据输入输出电路405中的输入数据Din，将指示写入用电压施加的写入信号输出至写入电路406。另一方面，在数据的读出周期中，控制电路410将指示读出动作的读出信号输出至读出放大器404。
行选择电路408获取从地址输入电路409所输出的行地址信号，按照该行地址信号，选择多条字线WL0、WL1、WL2、…之中的某一条。行驱动器407根据行选择电路408的输出信号，对由行选择电路408选择出的字线，施加预定的电压。
同样，行选择电路408获取从地址输入电路409所输出的行地址信号，按照该行地址信号，选择多条源极线SL0、SL2、…之中的某一条。行驱动器407根据行选择电路408的输出信号，对由行选择电路408选择出的源极线施加预定的电压。
另外，列选择电路403获取从地址输入电路409所输出的列地址信号，按照列地址信息，选择多条位线BL0、BL1、BL2、…之中的某一条，对其选择出的位线，施加写入用电压或者读出用电压。
写入电路406是通过本发明所涉及的构成由选择电路选择出的存储器单元的晶体管，对构成该存储器单元的非易失性存储元件施加写入用的电压脉冲的电路，在本实施方式中，在获取到从控制电路410所输出的写入信号的情况下，对列选择电路403输出下述信号，该信号指示对于选择出的位线的写入用电压的施加。还有，在“写入”中，包括使非易失性存储元件从高电阻状态变化为低电阻状态的低电阻化(LR化)写入(写入“0”)和相反使非易失性存储元件从低电阻状态变化为高电阻状态的高电阻化(HR化)写入(写入“1”)。
另外，读出放大器404在信息的读出周期中，检测在作为读出对象的选择位线中流动的电流量，进行数据“1”或者“0”的判别。其结果得到的输出数据DO通过数据输入输出电路405，输出至外部电路。
[动作]
下面，针对如上所构成的非易失性存储装置400的动作，分为写入信息时的写入周期和读出信息时的读出周期进行说明。
图15(a)～(c)是表示本发明实施方式中的非易失性存储装置400动作例的时间图。还有，在此定义为将电阻变化层是高电阻状态的场合和是低电阻状态的场合分别分配为信息“1”和信息“0”，来说明其动作例。另外，在下面的说明中，只表示选择出图14的存储器单元M11，对于该选择出的存储器单元M11进行信息的写入及读出的情形。
还有，在下面，电压V1及V2分别是由HR化用电源413及LR化用电源412发生的电压，另外，电压Vread是由读出放大器404发生的读出用电压，电压VDD是供应给非易失性存储装置400的电源电压。
在图15(a)所示的对于存储器单元M11的信息“0”写入周期中，首先列选择电路403及行选择电路408(行选择电路408通过行驱动器407)，分别将选择位线BL0及源极线SL0设定为电压V2(例如2.2V)。然后，行选择电路408通过行驱动器407，将要选择的字线WL0设定为电压VDD(例如2.2V)，接通选择存储器单元M11的NMOS晶体管N11。接下来，写入电路406通过列选择电路403，将选择位线BL0只在预定期间设定为电压V0，随后再次设定为电压V2，以此输出写入用电压脉冲。在该阶段，对非易失性存储元件的下部电极和上部电极之间施加写入用电压，非易失性存储元件R11从高电阻状态转变为低电阻状态。随后，行选择电路408通过行驱动器407，将字线WL0设定为电压0V，断开NMOS晶体管N11，信息“0”的写入完成。
另外，在图15(b)所示的对于存储器单元M11的信息“1”写入周期中，首先列选择电路403及行选择电路408(行选择电路408通过行驱动器407)，分别将选择位线BL0及源极线SL0设定为电压0V。然后，行选择电路408通过行驱动器407，将要选择的字线WL0设定为电压VDD(例如2.2V)，接通选择存储器单元M11的NMOS晶体管N11。接下来，写入电路406通过列选择电路403，将选择位线BL0只在预定期间设定为电压V1(例如2.2V)，并再次设定为电压0V。在该阶段，对非易失性存储元件的下部电极和上部电极之间施加写入用电压，非易失性存储元件R11从低电阻状态转变为高电阻状态。随后，行选择电路408通过行驱动器407，将字线WL0设定为电压0V，断开NMOS晶体管N11，信息“1”的写入完成。
在图15(c)所示的对于存储器单元M11的信息的读出周期中，首先列选择电路403及行选择电路408(行选择电路408通过行驱动器407)，分别将选择位线BL0及源极线SL0设定为电压0V。然后，行选择电路408通过行驱动器407，将要选择的字线WL0设定为电压VDD，接通选择存储器单元M11的NMOS晶体管N11。接下来，读出放大器404通过列选择电路403，将选择位线BL0只在预定期间设定为读出电压Vread，通过检测流向选择存储器单元M11的电流值，进行信息“0”或者信息“1”的判别。随后，行选择电路408通过行驱动器407，将字线WL0设定为电压0V，断开NMOS晶体管N11，信息的读出动作完成。
(实施方式6)
下面，说明本发明所涉及的非易失性存储元件的设计辅助方法的实施方式。
图16是表示与本发明实施方式6中的非易失性存储元件设计辅助方法有关的整体过程的流程图，图17是表示图16中步骤10的详细过程的流程图。
该设计辅助方法用来辅助实施方式1～4中所公示的非易失性存储元件的设计，更为详细而言，该方法为，若作为输入供应了作为设计对象的非易失性存储元件所要求的初始化电压，则决定满足其要求的第2过渡金属氧化物平面方向的尺寸(更为详细而言是第2过渡金属氧化物和第1电阻变化层之间的接触面积)。
如图16所示，预先计算图3(a)所示的那种依存关系，也就是第2过渡金属氧化物平面方向的尺寸(或者面积)和具有那种第2过渡金属氧化物的非易失性存储元件的初始化电压之间的依存关系(S10)。接下来，受理作为设计对象的非易失性存储元件所要求的初始化电压(S11)。然后，通过参照在步骤S10中计算出的依存关系，来确定与此次所受理的初始化电压对应的第2过渡金属氧化物平面方向的尺寸(S12)。最后，输出此次确定出的尺寸(S13)。
这里，上述依存关系的计算(S10)更为详细而言，通过图17所示的过程来实现。也就是说，预先制造第2过渡金属氧化物平面方向的尺寸不同的多个非易失性存储元件(S20)。接下来，通过对制造出的多个非易失性存储元件进行初始化，来计量各非易失性存储元件的初始化电压(S21)。最后，通过针对那些多个非易失性存储元件，使第2过渡金属氧化物平面方向的尺寸和初始化电压建立对应，进行绘图，来决定第2过渡金属氧化物平面方向的尺寸和具有那种第2过渡金属氧化物的非易失性存储元件的初始化电压之间的依存关系(S22)。
还有，这种设计辅助方法也可以作为由计算机执行的程序来实现。具体而言，计算机所具备的处理器通过执行设计辅助用程序，针对多个非易失性存储元件，经由键盘等的输入装置从用户取得第2过渡金属氧化物平面方向的尺寸和初始化电压的对，事先将所取得的数据存储到硬盘等的存储装置中来作为上述依存关系(S10)，之后经由键盘等的输入装置从用户受理作为设计对象的非易失性存储元件所要求的初始化电压(S11)，通过参照存储在存储装置中的依存关系，来确定与此次所受理的初始化电压对应的第2过渡金属氧化物平面方向的尺寸(S12)，将所确定的尺寸输出至显示器等(S13)。还有，对于依存关系，处理器也可以将使用从用户所输入的第2过渡金属氧化物平面方向的尺寸和初始化电压的对以最小二乘法等计算出的近似曲线存储于存储装置中来作为依存关系。
上面，对于本发明所涉及的非易失性存储元件、非易失性存储装置及非易失性存储元件的设计辅助方法，根据实施方式进行了说明，但是本发明并不限定为这些实施方式。对于这些实施方式实施由从业人员联想到的各种异例而获得的方式，或任意组合这些实施方式中的结构要件来实现的方式全都包含于本发明中。
例如，在实施方式3中，表示了在实施方式1的非易失性存储元件10中添加电流控制层206的非易失性存储元件30，但是作为添加电流控制层的非易失性存储元件的结构，不限于该结构。本发明也可以是在实施方式2的非易失性存储元件20中添加电流控制层的结构。那种情况下，作为电流控制层的结构，只要在其中心侧配置高电阻区域，在其边缘侧配置低电阻区域，就可以。
另外，虽然本发明所涉及的非易失性存储元件具有的电阻变化元件的剖面(和电流流动的方向正交的剖面)上的形状是正方形，但是本发明不限于该形状，也可以是长方形、圆形、椭圆形等任何的形状。对于第2～第4过渡金属氧化物的剖面来说也相同。其原因为，由于只要氧化了第2电阻变化层的一部分(中心侧或者边缘侧)，则与不氧化的情形相比，从第2电阻变化层向第1电阻变化层流动的电流的电流密度增加，因而能发挥本发明的效果。
另外，在本发明所涉及的非易失性存储元件中，第2过渡金属氧化物及第3过渡金属氧化物与第1电阻变化层的底面相接，但是与第1电阻变化层的上面或者下面的任一个相接都可以。这里所说的第1电阻变化层的底面指的是，第1电阻变化层的上面及下面之中，和第2电阻变化层相接的面。
另外，作为本发明所涉及的构成非易失性存储元件的过渡金属氧化物，不限于TaO，也可以是NiO、TiO2、HfO2、ZrO2等的任一种过渡金属氧化物。
产业上的可利用性
本发明的非易失性存储元件是一种在电极上不存在小的突起的电阻变化型非易失性存储元件，因为易于形成过渡金属氧化物的导电通路，可以减低初始化电压，所以具有元件在低电压下进行动作这样的效果，作为使用电阻变化型非易失性存储元件的ReRAM等存储装置，例如作为便携式信息设备及信息家电等的电子设备等的存储元件，是有效的。
符号说明
10、20、30、40非易失性存储元件
15、25、35、45电阻变化元件
100、200基板
101、201第1布线
102、202第1层间绝缘层
103、203第1接触孔
104、204第1接触插塞
105、205下部电极
106、116、126、136、207电阻变化层
106x、1161、2071第1电阻变化层
106y、1162、1262、2072第2电阻变化层
116a、207a  第2过渡金属氧化物
116b、207b  第1过渡金属氧化物
116c、207c  第3过渡金属氧化物
107、208上部电极
107a  第1上部电极
107b  第2上部电极
108、209第2层间绝缘层
109、210第2接触孔
110、211第2接触插塞
111、212第2布线
206电流控制层
206a  低电阻区域
206b  高电阻区域
400非易失性存储装置
401存储器主体部
402存储器单元阵列
403列选择电路
404读出放大器
405数据输入输出电路
406写入电路
407行驱动器
408行选择电路
409地址输入电路
410控制电路
411写入用电源
412LR化用电源
413HR化用电源
S1上部电极及下部电极的面积
S2、S4第2过渡金属氧化物平面方向的最大面积
S2a、S2b  第2过渡金属氧化物平面方向的面积
S3第3过渡金属氧化物平面方向的最大面积
S5第5过渡金属氧化物平面方向的最大面积

Claims (13)

1.一种非易失性存储元件，其特征为，
具备：第1电极，形成于半导体基板上；第2电极；以及电阻变化层，介于上述第1电极和上述第2电极之间，该电阻变化层的电阻值根据给两个电极间供应的电信号可逆地变化；
上述电阻变化层由第1电阻变化层和第2电阻变化层至少2层构成，
上述第1电阻变化层的第1面和上述第1电极连接，
上述第1电阻变化层的第2面和上述第2电阻变化层的第1面连接，
上述第1电阻变化层由第1过渡金属氧化物构成，
上述第2电阻变化层由第2过渡金属氧化物和第3过渡金属氧化物构成，
上述第2过渡金属氧化物的缺氧率比上述第1过渡金属氧化物的缺氧率及上述第3过渡金属氧化物的缺氧率的任一个都高，
上述第3过渡金属氧化物与上述第1电阻变化层的上述第2面的至少一部分相接，
上述第2过渡金属氧化物与上述第1电阻变化层的上述第2面的剩余部分相接。
2.如权利要求1所述的非易失性存储元件，其特征为，
上述第2过渡金属氧化物和上述第3过渡金属氧化物由相同的过渡金属构成。
3.如权利要求1所述的非易失性存储元件，其特征为，
上述第2过渡金属氧化物配置于上述第2电阻变化层的中心侧，
上述第3过渡金属氧化物配置于上述第2电阻变化层的边缘侧。
4.如权利要求1所述的非易失性存储元件，其特征为，
上述第2过渡金属氧化物配置于上述第2电阻变化层的边缘侧，
上述第3过渡金属氧化物配置于上述第2电阻变化层的中心侧。
5.如权利要求1所述的非易失性存储元件，其特征为，
还具备电流控制层，介于上述第2电阻变化层和上述第1电极或者上述第2电极之间；
上述电流控制层由与上述第3过渡金属氧化物相接的高电阻区域以及与上述第2过渡金属氧化物相接的低电阻区域构成，
上述电流控制层的低电阻区域和上述第2过渡金属氧化物相接的面积比上述第2过渡金属氧化物和上述第1过渡金属氧化物相接的面积小。
6.如权利要求5所述的非易失性存储元件，其特征为，
上述第1过渡金属氧化物、上述第2过渡金属氧化物、上述第3过渡金属氧化物及上述电流控制层由同一种类的过渡金属氧化物构成，
上述高电阻区域由第4过渡金属氧化物构成，
上述低电阻区域由第5过渡金属氧化物构成，
上述第4过渡金属氧化物的缺氧率比上述第2过渡金属氧化物的缺氧率低，
上述第5过渡金属氧化物的缺氧率比上述第2过渡金属氧化物的缺氧率高。
7.一种非易失性存储装置，其特征为，
具备：
存储器单元阵列，具备多个存储器单元，该存储器单元串联连接权利要求1～6任一项所述的非易失性存储元件和开关元件来构成；
选择电路，从上述存储器单元阵列具备的多个存储器单元之中，通过使至少一个构成存储器单元的开关元件接通，来选择至少一个存储器单元；
写入电路，对构成由上述选择电路选择出的存储器单元的非易失性存储元件施加写入用的电压脉冲；以及
读出放大器，通过检测在构成由上述选择电路选择出的存储器单元的非易失性存储元件中流动的电流量，来进行该非易失性存储元件中所存储的数据的判别。
8.一种非易失性存储元件的制造方法，其特征为，
具有：
在半导体基板上形成下部电极的工序；
在上述下部电极上形成第2过渡金属氧化物的工序；
在上述第2过渡金属氧化物上形成由第1过渡金属氧化物构成的第1电阻变化层的工序；
在上述第1电阻变化层上形成上部电极的工序；以及
通过使上述第2过渡金属氧化物的一部分氧化，来形成第3过渡金属氧化物，以此形成由与上述第1电阻变化层相接的上述第2过渡金属氧化物和与上述第1电阻变化层相接的上述第3过渡金属氧化物构成的第2电阻变化层的工序。
9.一种非易失性存储元件的制造方法，其特征为，
具有：
在半导体基板上形成下部电极的工序；
在上述下部电极上形成由第1过渡金属氧化物构成的第1电阻变化层的工序；
在上述第1电阻变化层上形成第2过渡金属氧化物的工序；
在上述第2过渡金属氧化物上形成上部电极的工序；以及
通过使上述第2过渡金属氧化物的一部分氧化，来形成第3过渡金属氧化物，以此形成由与上述第1电阻变化层相接的上述第2过渡金属氧化物和与上述第1电阻变化层相接的上述第3过渡金属氧化物构成的第2电阻变化层的工序。
10.如权利要求8或9所述的非易失性存储元件的制造方法，其特征为，
在使上述第2过渡金属氧化物氧化的工序中，通过使上述第2过渡金属氧化物外露的侧面部氧化，在上述第2电阻变化层的中心侧形成上述第2过渡金属氧化物，并且在上述第2电阻变化层的边缘侧形成上述第3过渡金属氧化物。
11.如权利要求8所述的非易失性存储元件的制造方法，其特征为，
在使上述第2过渡金属氧化物氧化的工序中，通过使被上述第1电阻变化层所覆盖的上述第2过渡金属氧化物的表面的一部分，和上述第1电阻变化层一起氧化，而在上述第2电阻变化层的中心侧形成上述第3过渡金属氧化物，并且在上述第2电阻变化层的边缘侧形成上述第2过渡金属氧化物。
12.一种非易失性存储元件的设计辅助方法，辅助权利要求1所述的非易失性存储元件的设计，其特征为，
包含：
计算步骤，计算上述第2过渡金属氧化物平面方向的尺寸和上述非易失性存储元件的初始化电压之间的依存关系；
受理步骤，受理作为设计对象的非易失性存储元件所要求的初始化电压；
确定步骤，通过参照在上述计算步骤中计算出的依存关系，来确定与在上述受理步骤中所受理的初始化电压对应的上述第2过渡金属氧化物的平面方向的尺寸；以及
输出步骤，输出在上述确定步骤中所确定的尺寸。
13.如权利要求12所述的非易失性存储元件的设计辅助方法，其特征为，
在上述计算步骤中，包含：
制造步骤，制造上述尺寸不同的多个权利要求1所述的非易失性存储元件；
计量步骤，通过对在上述制造步骤中制造出的多个非易失性存储元件进行初始化，来计量初始化电压；以及
决定步骤，通过针对上述多个非易失性存储元件，使上述尺寸和上述初始化电压建立对应，来决定上述依存关系。
CN201180002106.XA 2010-03-19 2011-03-16 非易失性存储元件、其制造方法、其设计辅助方法及非易失性存储装置 Active CN102428560B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010064897 2010-03-19
JP2010-064897 2010-03-19
PCT/JP2011/001543 WO2011114725A1 (ja) 2010-03-19 2011-03-16 不揮発性記憶素子、その製造方法、その設計支援方法および不揮発性記憶装置

Publications (2)

Publication Number Publication Date
CN102428560A true CN102428560A (zh) 2012-04-25
CN102428560B CN102428560B (zh) 2014-07-02

Family

ID=44648837

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180002106.XA Active CN102428560B (zh) 2010-03-19 2011-03-16 非易失性存储元件、其制造方法、其设计辅助方法及非易失性存储装置

Country Status (6)

Country Link
US (1) US8437173B2 (zh)
EP (1) EP2549535B1 (zh)
JP (2) JP5001464B2 (zh)
KR (1) KR101312906B1 (zh)
CN (1) CN102428560B (zh)
WO (1) WO2011114725A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715352A (zh) * 2012-09-28 2014-04-09 台湾积体电路制造股份有限公司 电阻可变存储器结构及其形成方法
CN103811515A (zh) * 2012-11-12 2014-05-21 台湾积体电路制造股份有限公司 逻辑兼容的rram结构和工艺
CN103811514A (zh) * 2012-11-12 2014-05-21 台湾积体电路制造股份有限公司 逻辑兼容rram结构和工艺
CN104979470A (zh) * 2014-04-02 2015-10-14 台湾积体电路制造股份有限公司 Rram单元的底电极的形成

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8223539B2 (en) 2010-01-26 2012-07-17 Micron Technology, Inc. GCIB-treated resistive device
US8618526B2 (en) 2010-08-17 2013-12-31 Panasonic Corporation Nonvolatile memory device and manufacturing method thereof
WO2013038647A1 (ja) * 2011-09-16 2013-03-21 パナソニック株式会社 不揮発性記憶素子、不揮発性記憶装置、不揮発性記憶素子の製造方法、及び不揮発性記憶装置の製造方法
US9142775B2 (en) * 2011-10-11 2015-09-22 Panasonic Intellectual Property Management Co., Ltd. Method of manufacturing semiconductor memory device
US8957399B2 (en) * 2011-10-24 2015-02-17 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory element and nonvolatile memory device
WO2013073187A1 (ja) * 2011-11-17 2013-05-23 パナソニック株式会社 抵抗変化型不揮発性記憶装置及びその製造方法
JP5395314B2 (ja) * 2011-12-02 2014-01-22 パナソニック株式会社 不揮発性記憶素子および不揮発性記憶装置
WO2013084412A1 (ja) * 2011-12-07 2013-06-13 パナソニック株式会社 クロスポイント型不揮発性記憶装置とそのフォーミング方法
JP5412012B1 (ja) * 2012-01-25 2014-02-12 パナソニック株式会社 抵抗変化型不揮発性記憶素子とその製造方法
JP5597320B2 (ja) * 2012-03-29 2014-10-01 パナソニック株式会社 不揮発性記憶装置の製造方法
US8964448B2 (en) 2012-08-09 2015-02-24 Micron Technology, Inc. Memory cells having a plurality of resistance variable materials
US9343207B2 (en) * 2012-09-05 2016-05-17 Ulvac, Inc. Resistance change device, and method for producing same
JP5571833B2 (ja) * 2012-09-14 2014-08-13 パナソニック株式会社 不揮発性記憶素子及び不揮発性記憶素子の製造方法
JP2014103326A (ja) * 2012-11-21 2014-06-05 Panasonic Corp 不揮発性記憶素子およびその製造方法
FR3001571B1 (fr) * 2013-01-30 2016-11-25 Commissariat Energie Atomique Procede de programmation d'un dispositif memoire a commutation bipolaire
US20140273525A1 (en) * 2013-03-13 2014-09-18 Intermolecular, Inc. Atomic Layer Deposition of Reduced-Leakage Post-Transition Metal Oxide Films
JP6092696B2 (ja) * 2013-04-15 2017-03-08 シャープ株式会社 可変抵抗素子を用いたメモリセル
JP2015015309A (ja) 2013-07-03 2015-01-22 株式会社東芝 記憶装置
EP2838327B1 (en) * 2013-08-16 2018-11-14 NGK Insulators, Ltd. Heat dissipating circuit board and electronic device
US9257640B2 (en) 2013-09-12 2016-02-09 Kabushiki Kaisha Toshiba Memory device and method for manufacturing the same
US8981334B1 (en) * 2013-11-01 2015-03-17 Micron Technology, Inc. Memory cells having regions containing one or both of carbon and boron
US9627612B2 (en) * 2014-02-27 2017-04-18 International Business Machines Corporation Metal nitride keyhole or spacer phase change memory cell structures
US9876167B2 (en) * 2014-04-02 2018-01-23 Taiwan Semiconductor Manufacturing Co., Ltd. High yield RRAM cell with optimized film scheme
KR102225782B1 (ko) 2014-07-28 2021-03-10 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
CN106206449B (zh) * 2015-01-08 2019-05-24 台湾积体电路制造股份有限公司 具有优化的膜方案的高良率rram单元
US9455402B2 (en) * 2015-01-23 2016-09-27 Macronix International Co., Ltd. Resistive memory device with ring-shaped metal oxide on top surfaces of ring-shaped metal layer and barrier layer
TWI605622B (zh) * 2016-04-27 2017-11-11 國立中山大學 電阻式記憶體
JP6290487B1 (ja) * 2017-03-17 2018-03-07 株式会社東芝 磁気メモリ
JP2018160547A (ja) 2017-03-22 2018-10-11 東芝メモリ株式会社 記憶装置
JP2020043192A (ja) * 2018-09-10 2020-03-19 キオクシア株式会社 記憶装置
US11276732B2 (en) * 2019-09-20 2022-03-15 International Business Machines Corporation Semiconductor memory devices formed using selective barrier metal removal
US11114153B2 (en) * 2019-12-30 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM devices with reduced coupling capacitance
FR3113783B1 (fr) 2020-09-02 2022-08-12 Commissariat Energie Atomique Memoire resistive a zone de commutation entre deux regions dielectriques de dopages et/ou constantes dielectriques different(e)s
TWI744165B (zh) * 2021-01-06 2021-10-21 華邦電子股份有限公司 電阻式隨機存取記憶體及其製造方法
CN113611796A (zh) * 2021-04-16 2021-11-05 联芯集成电路制造(厦门)有限公司 电阻式随机存取存储器及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005041303A1 (ja) * 2003-10-23 2005-05-06 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子、その製造方法、その素子を含むメモリ、およびそのメモリの駆動方法
JP2009135370A (ja) * 2007-12-03 2009-06-18 Panasonic Corp 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
US20090218565A1 (en) * 2006-10-16 2009-09-03 Fujitsu Limited Resistance variable element
WO2010004705A1 (ja) * 2008-07-11 2010-01-14 パナソニック株式会社 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
CN101636840A (zh) * 2006-11-17 2010-01-27 松下电器产业株式会社 非易失性存储元件、非易失性存储器件、非易失性半导体器件以及非易失性存储元件的制造方法
WO2010021134A1 (ja) * 2008-08-20 2010-02-25 パナソニック株式会社 抵抗変化型不揮発性記憶装置およびメモリセルの形成方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4983394A (en) 1990-05-03 1991-01-08 Warner-Lambert Company Flavor enhancing and medicinal taste masking agent
US7563748B2 (en) 2003-06-23 2009-07-21 Cognis Ip Management Gmbh Alcohol alkoxylate carriers for pesticide active ingredients
KR100682926B1 (ko) * 2005-01-31 2007-02-15 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 소자 및 그 제조방법
US8031509B2 (en) * 2008-12-19 2011-10-04 Unity Semiconductor Corporation Conductive metal oxide structures in non-volatile re-writable memory devices
AU2006264212B2 (en) 2005-06-29 2010-10-28 Compumedics Limited Sensor assembly with conductive bridge
WO2007013174A1 (ja) * 2005-07-29 2007-02-01 Fujitsu Limited 抵抗記憶素子及び不揮発性半導体記憶装置
JP3889023B2 (ja) * 2005-08-05 2007-03-07 シャープ株式会社 可変抵抗素子とその製造方法並びにそれを備えた記憶装置
JP4854233B2 (ja) * 2005-08-15 2012-01-18 独立行政法人産業技術総合研究所 スイッチング素子
JP4228033B2 (ja) 2006-03-08 2009-02-25 パナソニック株式会社 不揮発性記憶素子、不揮発記憶装置、及びそれらの製造方法
KR101206034B1 (ko) * 2006-05-19 2012-11-28 삼성전자주식회사 산소결핍 금속산화물을 이용한 비휘발성 메모리 소자 및 그제조방법
TW200801513A (en) 2006-06-29 2008-01-01 Fermiscan Australia Pty Ltd Improved process
EP2063467B1 (en) * 2007-06-05 2011-05-04 Panasonic Corporation Nonvolatile storage element, its manufacturing method, and nonvolatile semiconductor device using the nonvolatile storage element
KR101307253B1 (ko) * 2007-06-29 2013-09-11 재단법인서울대학교산학협력재단 저항변화기록소자의 정보기록방법, 저항변화기록소자의제조방법 및 이를 이용한 저항변화기록소자
WO2009122569A1 (ja) * 2008-04-01 2009-10-08 株式会社 東芝 情報記録再生装置
JP5488458B2 (ja) 2008-04-07 2014-05-14 日本電気株式会社 抵抗変化素子及びその製造方法
JP5300839B2 (ja) * 2008-04-15 2013-09-25 株式会社東芝 情報記録再生装置
CN101779287B (zh) * 2008-05-22 2011-12-21 松下电器产业株式会社 电阻变化型非易失性存储装置
WO2010000020A1 (en) 2008-06-30 2010-01-07 Cathrx Ltd A catheter
JP2010015662A (ja) * 2008-07-07 2010-01-21 Panasonic Corp 抵抗変化型不揮発性記憶装置
JP2010040728A (ja) 2008-08-05 2010-02-18 Nec Corp 半導体装置及びその製造方法
US8279657B2 (en) 2008-12-04 2012-10-02 Panasonic Corporation Nonvolatile memory element and nonvolatile memory device
CN102227809A (zh) 2008-12-04 2011-10-26 松下电器产业株式会社 非易失性存储元件
CN102239558B (zh) * 2008-12-05 2013-07-10 松下电器产业株式会社 非易失性存储元件及其制造方法
US8350245B2 (en) * 2008-12-10 2013-01-08 Panasonic Corporation Variable resistance element and nonvolatile semiconductor memory device using the same
CN101981695B (zh) 2009-01-29 2012-06-13 松下电器产业株式会社 电阻变化元件及其制造方法
US7983065B2 (en) * 2009-04-08 2011-07-19 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines
WO2010119677A1 (ja) * 2009-04-14 2010-10-21 パナソニック株式会社 抵抗変化素子およびその製造方法
CN102077347B (zh) * 2009-05-28 2013-01-23 松下电器产业株式会社 存储单元阵列以及其制造方法、非易失性存储装置、存储单元
JP4705998B2 (ja) * 2009-06-08 2011-06-22 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
JP2010287683A (ja) 2009-06-10 2010-12-24 Toshiba Corp 不揮発性記憶装置及びその製造方法
US8223539B2 (en) * 2010-01-26 2012-07-17 Micron Technology, Inc. GCIB-treated resistive device
JP5148025B2 (ja) * 2010-11-19 2013-02-20 パナソニック株式会社 不揮発性半導体記憶素子の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005041303A1 (ja) * 2003-10-23 2005-05-06 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子、その製造方法、その素子を含むメモリ、およびそのメモリの駆動方法
US20090218565A1 (en) * 2006-10-16 2009-09-03 Fujitsu Limited Resistance variable element
CN101636840A (zh) * 2006-11-17 2010-01-27 松下电器产业株式会社 非易失性存储元件、非易失性存储器件、非易失性半导体器件以及非易失性存储元件的制造方法
JP2009135370A (ja) * 2007-12-03 2009-06-18 Panasonic Corp 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
WO2010004705A1 (ja) * 2008-07-11 2010-01-14 パナソニック株式会社 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
WO2010021134A1 (ja) * 2008-08-20 2010-02-25 パナソニック株式会社 抵抗変化型不揮発性記憶装置およびメモリセルの形成方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715352A (zh) * 2012-09-28 2014-04-09 台湾积体电路制造股份有限公司 电阻可变存储器结构及其形成方法
CN103715352B (zh) * 2012-09-28 2016-06-08 台湾积体电路制造股份有限公司 电阻可变存储器结构及其形成方法
CN103811515A (zh) * 2012-11-12 2014-05-21 台湾积体电路制造股份有限公司 逻辑兼容的rram结构和工艺
CN103811514A (zh) * 2012-11-12 2014-05-21 台湾积体电路制造股份有限公司 逻辑兼容rram结构和工艺
CN103811514B (zh) * 2012-11-12 2016-08-17 台湾积体电路制造股份有限公司 逻辑兼容rram结构和工艺
CN103811515B (zh) * 2012-11-12 2016-09-21 台湾积体电路制造股份有限公司 逻辑兼容的rram结构和工艺
CN104979470A (zh) * 2014-04-02 2015-10-14 台湾积体电路制造股份有限公司 Rram单元的底电极的形成
CN104979470B (zh) * 2014-04-02 2018-01-05 台湾积体电路制造股份有限公司 Rram单元的底电极的形成

Also Published As

Publication number Publication date
WO2011114725A1 (ja) 2011-09-22
CN102428560B (zh) 2014-07-02
EP2549535B1 (en) 2015-11-04
US8437173B2 (en) 2013-05-07
KR20120022955A (ko) 2012-03-12
JP5436603B2 (ja) 2014-03-05
US20120063201A1 (en) 2012-03-15
JP2012182462A (ja) 2012-09-20
JPWO2011114725A1 (ja) 2013-06-27
JP5001464B2 (ja) 2012-08-15
EP2549535A1 (en) 2013-01-23
EP2549535A4 (en) 2014-03-19
KR101312906B1 (ko) 2013-09-30

Similar Documents

Publication Publication Date Title
CN102428560B (zh) 非易失性存储元件、其制造方法、其设计辅助方法及非易失性存储装置
CN103229299B (zh) 非易失性存储元件、其制造方法、非易失性存储装置和非易失性存储元件的设计支援方法
JP5039857B2 (ja) 記憶装置およびその製造方法
JP4555397B2 (ja) 抵抗変化型不揮発性記憶装置
CN102648522B (zh) 非易失性存储元件及其制造方法、以及非易失性存储装置
JP5899474B2 (ja) 不揮発性記憶素子、不揮発性記憶装置、不揮発性記憶素子の製造方法、及び不揮発性記憶装置の製造方法
CN109411502B (zh) 存储器电路及其形成方法
JP5395314B2 (ja) 不揮発性記憶素子および不揮発性記憶装置
WO2010125780A1 (ja) 不揮発性記憶素子及び不揮発性記憶装置
JP2012244017A (ja) 不揮発性記憶素子及びその製造方法並びに不揮発性記憶装置
JP5291269B2 (ja) 不揮発性半導体記憶素子、不揮発性半導体記憶装置およびその製造方法
US20130121063A1 (en) Memory device, semiconductor storage device, method for manufacturing memory device, and reading method for semiconductor storage device
JPWO2011052239A1 (ja) 抵抗変化型不揮発性記憶装置およびメモリセルの形成方法
JP2011198909A (ja) 抵抗変化型不揮発性記憶素子
JP2011114202A (ja) 不揮発性半導体記憶装置及びその製造方法
CN103999218B (zh) 非易失性存储元件、非易失性存储装置、非易失性存储元件的制造方法及非易失性存储装置的制造方法
WO2008035432A1 (fr) Dispositif de stockage à semi-conducteur, procédé pour fabriquer un dispositif de stockage à semi-conducteur, procédé d'écriture de dispositif de stockage à semi-conducteur et procédé de lecture de dispositif de stockage à semi-conducteur
JP2014175419A (ja) 電流制御素子、不揮発性記憶素子、不揮発性記憶装置および電流制御素子の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200605

Address after: Kyoto Japan

Patentee after: Panasonic semiconductor solutions Co.,Ltd.

Address before: Osaka Japan

Patentee before: Panasonic Corp.