WO2010125780A1 - 不揮発性記憶素子及び不揮発性記憶装置 - Google Patents

不揮発性記憶素子及び不揮発性記憶装置 Download PDF

Info

Publication number
WO2010125780A1
WO2010125780A1 PCT/JP2010/002943 JP2010002943W WO2010125780A1 WO 2010125780 A1 WO2010125780 A1 WO 2010125780A1 JP 2010002943 W JP2010002943 W JP 2010002943W WO 2010125780 A1 WO2010125780 A1 WO 2010125780A1
Authority
WO
WIPO (PCT)
Prior art keywords
resistance
layer
nonvolatile memory
memory element
resistance layer
Prior art date
Application number
PCT/JP2010/002943
Other languages
English (en)
French (fr)
Inventor
片山幸治
高木剛
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to CN2010800016866A priority Critical patent/CN102047423B/zh
Priority to US12/994,910 priority patent/US8508976B2/en
Priority to JP2010532138A priority patent/JP4628500B2/ja
Publication of WO2010125780A1 publication Critical patent/WO2010125780A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/34—Material includes an oxide or a nitride
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Definitions

  • the present invention relates to a nonvolatile memory element whose resistance value reversibly changes based on an electrical signal and a nonvolatile memory device including the nonvolatile memory element.
  • variable resistance nonvolatile memory element has a property that a resistance value reversibly changes by an electrical signal, and can further store information corresponding to the resistance value in a nonvolatile manner.
  • an element More specifically, it is a nonvolatile memory element that reversibly transitions between a high resistance state and a low resistance state according to the polarity of an applied voltage.
  • Nonvolatile memory device using such a resistance change element, a so-called 1T1R in which a MOS transistor and a resistance change element are connected in series at the intersection of a bit line and a word line arranged orthogonal to each other.
  • a nonvolatile memory device configured by arranging memory cells called (one transistor, one resistor) type in an array in a matrix is generally known (see, for example, Patent Document 1).
  • Patent Document 1 discloses a nonvolatile memory device including 1T1R memory cells using an oxide having a perovskite crystal structure as a resistance change element.
  • each memory cell is configured by being sandwiched between a bit line and a word line at a position of an intersection between a bit line and a word line arranged orthogonally.
  • Patent Document 3 discloses a nonvolatile memory device using a bidirectional variable resistance element as a memory cell. Among them, for the purpose of reducing a so-called leakage current flowing through a non-selected cell, it is disclosed that, for example, a varistor is used as a bidirectional nonlinear element for a diode of a memory cell. A cross-point structure is also disclosed.
  • Patent Document 2 discloses a nonvolatile memory device including a memory cell array using a variable resistance element having a three-dimensional cross-point structure having a multilayer structure.
  • Non-Patent Document 1 discloses a memory cell structure in which a variable resistance element layer and a unidirectional diode are combined. A multilayer structure is also disclosed.
  • the nonvolatile memory element using the resistance change element has a problem that when an excessive voltage is applied or an excessive current flows, the resistance value changes greatly and the resistance change is not exhibited. is there.
  • Patent Document 4 In response to such a problem, it is attempted to realize a stable operation by limiting the voltage and current (see, for example, Patent Document 4).
  • Patent Document 4 by providing a parallel resistance circuit or a series resistance circuit outside the memory cell array, an excessive voltage is applied to the memory cell or an excessive current is prevented from flowing.
  • an object of the present invention is to provide a non-volatile memory element and a non-volatile memory device that have a small operation variation and are capable of stable operation.
  • a nonvolatile memory element of the present invention is a nonvolatile memory element, and includes a first electrode, a second electrode, and the first and second electrodes. And is reversibly transitioned between a high resistance state and a low resistance state according to the polarity of a voltage applied between the first and second electrodes, connected to the first and second electrodes. And a fixed resistance layer formed between the first and second electrodes and electrically connected in parallel to at least a part of the resistance change layer. To do. Further, the resistance value of the fixed resistance layer is between 0.1 times and 10 times the resistance value of the variable resistance layer in a high resistance state.
  • the resistance value of the resistance change layer is 0.5 to 2 times the resistance value in the high resistance state, and more preferably, the resistance change layer has a high resistance. It is desirable that the value be in the same range as the resistance value in the state.
  • variable resistance layer has a laminated structure of at least two layers of a high resistance layer and a low resistance layer, and at least a part of the fixed resistance layer is electrically connected in parallel with the high resistance layer. It may be a configuration.
  • the high resistance layer is connected to the first electrode, the low resistance layer is connected to the second electrode, and the fixed resistance layer is electrically connected to the first electrode. May be.
  • the fixed resistance layer may be in contact with the high resistance layer, or may be electrically connected to the first and second electrodes.
  • the nonvolatile memory element further includes an interlayer insulating layer formed so as to fill a space between the first and second electrodes, and the variable resistance layer and the fixed resistance layer are formed in the interlayer insulating layer.
  • the structure formed in the opening part which is the made through-hole may be sufficient.
  • the fixed resistance layer is formed so as to wrap around at least a part of the inner wall of the opening, and the variable resistance layer is inside the opening and the fixed resistance layer
  • the resistance change layer may be formed so as to smear the inner wall of the opening, and conversely, the fixed resistance layer may be formed so as to fill a space surrounded by You may form so that the space enclosed by the resistance change layer may be filled.
  • the resistance change layer is formed so as to fill the openings, and the plurality of openings In the other, the fixed resistance layer may be formed so as to fill the opening.
  • the nonvolatile memory device of the present invention is a nonvolatile memory device that stores data in a plurality of nonvolatile memory elements, and a plurality of memory cells including the nonvolatile memory elements are arranged two-dimensionally.
  • a sense amplifier that determines whether a nonvolatile memory element included in the memory cell selected by the selection circuit is in a high resistance state or a low resistance state.
  • the memory cell may be a circuit in which the nonvolatile memory element and the rectifying element are connected in series, or may be a circuit in which the nonvolatile memory element and the transistor are connected in series. Good.
  • the memory cell array may be a multi-layered memory cell array in which a plurality of two-dimensionally arranged memory cells are stacked.
  • the nonvolatile memory element of the present invention has a parallel resistance inside
  • the nonvolatile memory device having an array of memory cells including such a nonvolatile memory element has a parallel resistance in each memory cell. Therefore, even if a transient current occurs inside and outside the memory cell, the transient current flowing in the resistance change layer of the nonvolatile memory element can be limited by the parallel resistance provided in each memory cell. As a result, operation variations between memory cells can be reduced, and malfunctions can be reliably prevented.
  • FIG. 1 is a diagram showing a relationship between an applied voltage applied to a nonvolatile memory element and a resistance value in a high resistance state when the nonvolatile memory element according to the embodiment of the present invention is in a low resistance state. is there.
  • FIG. 2 is a diagram showing a relationship between a high resistance voltage applied to a nonvolatile memory element and a current value flowing through the element when the nonvolatile memory element according to the embodiment of the present invention is in a low resistance state. is there.
  • FIG. 3 is a diagram showing an operation example of the nonvolatile memory element according to the embodiment of the present invention when information is written.
  • FIG. 4 is a diagram showing an operation example of the nonvolatile memory element according to the embodiment of the present invention when information is read.
  • FIG. 1 is a diagram showing a relationship between an applied voltage applied to a nonvolatile memory element and a resistance value in a high resistance state when the nonvolatile memory element according to the embodiment of the present invention is in a
  • FIG. 5A is a diagram showing a pulse resistance change characteristic of a single resistance change element
  • FIG. 5B is a diagram showing a pulse resistance change characteristic of a nonvolatile memory element in which a parallel resistance of 100 k ⁇ is connected to the resistance change element.
  • FIG. 6 is a diagram showing variations in the pulse resistance change characteristics of a single resistance change element and variations in the pulse resistance change characteristics of a nonvolatile memory element in which a parallel resistance of 100 k ⁇ is connected to the resistance change element.
  • FIG. 7A is a cross-sectional view of the nonvolatile memory element according to Embodiment 1 of the present invention.
  • FIG. 7B is a diagram showing an equivalent circuit of the nonvolatile memory element according to Embodiment 1 of the present invention.
  • FIG. 8 is a diagram showing the relationship between the TaO x composition x and the film resistivity.
  • FIG. 9 is a diagram showing the relationship between the film resistivity and the fixed resistance value when the thickness of the fixed resistance layer on the sidewall is changed in the nonvolatile memory element according to Embodiment 1 of the present invention.
  • 10A (a) to 10A (d) are process diagrams showing a method for manufacturing the nonvolatile memory element according to the first embodiment of the present invention.
  • FIG. 10B (a) to FIG. 10B (d) are process diagrams showing a manufacturing method following FIG. 10A (d).
  • FIG. 11A is a cross-sectional view showing a modification of the nonvolatile memory element according to Embodiment 1 of the present invention.
  • FIG. 11B is a diagram showing an equivalent circuit of the nonvolatile memory element according to the modification.
  • FIG. 12A is a cross-sectional view of the nonvolatile memory element according to Embodiment 2 of the present invention.
  • FIG. 12B is a diagram showing an equivalent circuit of the nonvolatile memory element according to Embodiment 2 of the present invention.
  • FIG. 13 is a diagram showing the relationship between the film resistivity and the fixed resistance value when the thickness of the resistance change layer on the side wall is changed in the nonvolatile memory element according to Embodiment 2 of the present invention.
  • 14A (a) to 14A (d) are process diagrams showing a method for manufacturing a nonvolatile memory element according to the second embodiment of the present invention.
  • FIG. 14B (d) are process diagrams showing a manufacturing method following FIG. 14A (d).
  • 14C (a) and 14C (b) are process diagrams showing a manufacturing method subsequent to FIG. 14B (d).
  • FIG. 15A is a cross-sectional view showing a modification of the nonvolatile memory element according to Embodiment 2 of the present invention.
  • FIG. 15B is a diagram showing an equivalent circuit of the nonvolatile memory element according to the modification.
  • FIG. 16 is a cross-sectional view showing another modification of the nonvolatile memory element according to Embodiment 2 of the present invention.
  • FIG. 17A is a cross-sectional view of the nonvolatile memory element according to Embodiment 3 of the present invention.
  • FIG. 17B is a diagram showing an equivalent circuit of the nonvolatile memory element according to Embodiment 3 of the present invention.
  • FIG. 18 is a diagram showing the relationship between the film resistivity and the fixed resistance value in the nonvolatile memory element according to the third embodiment of the present invention.
  • FIG. 19A (a) to FIG. 19A (d) are process diagrams showing a method for manufacturing a nonvolatile memory element according to the third embodiment of the present invention.
  • FIG. 19B (a) to FIG. 19B (d) are process diagrams showing a manufacturing method following FIG. 19A (d).
  • FIG. 19C (a) and FIG. 19C (b) are process diagrams showing a manufacturing method following FIG. 19B (d).
  • FIG. 20A is a plan view of a nonvolatile memory element according to the fourth embodiment of the present invention
  • FIG. 20B is a cross-sectional view when it is formed with one layer
  • FIG. 20C is formed with three layers.
  • FIG. FIG. 21A (a) is a plan view of a modification of the nonvolatile memory element according to the fourth embodiment of the present invention
  • FIG. 21A (b) is a cross-sectional view of a single layer
  • FIG. 21A (c) is 3 It is sectional drawing at the time of forming with a layer.
  • FIG. 21B is a diagram showing an equivalent circuit of the nonvolatile memory element according to Embodiment 4 of the present invention.
  • FIG. 22 is a block diagram showing a configuration of a nonvolatile memory device according to the fifth embodiment of the present invention.
  • FIG. 23 is a cross-sectional view showing a configuration (configuration corresponding to 2 bits) of portion C in FIG.
  • the total resistance variation ⁇ R total is expressed as
  • the resistance change element has a resistance change of about 10 k ⁇ and about 100 k ⁇ .
  • the variation is one-fourth of the variation of the single resistance change element.
  • FIG. 1 shows that the resistance value in the high resistance state when the applied voltage for increasing the resistance is applied to the nonvolatile memory element in the low resistance state when the parallel resistance is not present (the one-dot chain line) and the parallel resistance is 100 k ⁇ . In the case of (solid line).
  • the variation in resistance can be made smaller when the parallel resistance is 100 k ⁇ than when there is no parallel resistance.
  • FIG. 2 shows an IV characteristic (solid line) of the variable resistance element alone, an IV characteristic (dotted line) of the fixed resistance element alone, and an IV characteristic (dotted line) when they are connected in parallel.
  • a current I1 greater than or equal to the threshold current I0 of the resistance change from the low resistance state to the high resistance state flows, when the element is only a resistance change element, the operating point is the A point, and the voltage V1 is Join the element. As a result, the element changes from the low resistance state to the high resistance state 1 (resistance value R1).
  • the operating point where the variable resistance element and the fixed resistance are combined is the D point, and the current is distributed. Therefore, the operating point of the variable resistance element is the B point (voltage V2, current I2), and the operating point of the fixed resistor is point C (voltage V2, current I3).
  • the resistance change element changes from the low resistance state to the high resistance state 2 (resistance value R2).
  • I1 I2 + I3, V1> V2, and R1> R2.
  • the nonvolatile memory element is a single resistance change element
  • the resistance becomes very high (resistance value R1), but when a fixed resistance is connected in parallel. Can prevent the resistance from becoming too high by distributing the current to the fixed resistance and the variable resistance element.
  • FIG. 3 is a diagram illustrating an operation example of the nonvolatile memory element when information is written.
  • the resistance value of the nonvolatile memory element is increased. As shown in FIG. That is, when a negative voltage pulse (voltage E1, pulse width 500 ns) is applied between the electrodes, the resistance value of the nonvolatile memory element decreases from the high resistance value Rb to the low resistance value Ra. On the other hand, when a positive voltage pulse (voltage E2, pulse width 500 ns) is applied between the electrodes, the resistance value of the nonvolatile memory element increases from the low resistance value Ra to the high resistance value Rb.
  • the high resistance value Rb is assigned to information “0”
  • the low resistance value Ra is assigned to information “1”. Therefore, information “0” is written by applying a positive voltage pulse between the electrodes so that the resistance value of the nonvolatile memory element becomes the high resistance value Rb, and the resistance value Ra becomes low. Information “1” is written by applying a negative voltage pulse between the electrodes.
  • FIG. 4 is a diagram illustrating an operation example when information is read from the nonvolatile memory element.
  • a read voltage E3 (
  • the output current value Ia corresponds to the low resistance value Ra
  • the output current value Ib corresponds to the high resistance value Rb. Therefore, when the output current value Ia is detected, the information “1” is displayed. When the output current value Ib is detected, the information “0” is read out.
  • FIG. 5A and 5B show a conventional nonvolatile memory element having no parallel resistance (FIG. 5A) and a nonvolatile memory element according to the present invention (FIG. 5B, parallel), respectively. It is a figure which shows the relationship between the frequency
  • FIG. 6 is a diagram showing a normal expected value distribution of the resistance value (LR) in the low resistance state and the resistance value (HR) in the high resistance state of each element.
  • the pulse width is 500 ns.
  • the resistance value of the element was measured. The resistance value is measured by applying a weak voltage of 50 mV lower than the threshold voltage (for example, about 1 V) of resistance change after each pulse application, and measuring the flowing current.
  • FIG. 7A shows a schematic sectional view of a single nonvolatile memory element according to the first embodiment of the present invention
  • FIG. 7B shows an equivalent circuit of the nonvolatile memory element.
  • the nonvolatile memory element is formed by being interposed between the first electrode 102, the second electrode 106, and both the electrodes 102 and 106, and is electrically connected to both the electrodes 102 and 106.
  • a resistance change layer 105 that reversibly transitions between a high resistance state and a low resistance state according to the polarity of a voltage applied between the electrodes 102 and 106;
  • a fixed resistance layer 104 electrically connected in parallel with at least a part of the change layer 105.
  • an interlayer insulating layer 103 formed so as to fill the space is formed between both electrodes 102 and 106, and a contact hole (opening) 107 which is a through hole formed in the interlayer insulating layer 103 is formed.
  • a resistance change layer 105 and a fixed resistance layer 104 are formed therein.
  • the resistance change layer 105 has a two-layer structure including a high resistance layer 105a and a low resistance layer 105b.
  • the lower surface of the high resistance layer 105 a is electrically connected to the first electrode 102, and the upper surface of the low resistance layer 105 b is electrically connected to the second electrode 106.
  • the fixed resistance layer 104 is electrically connected in parallel with the high resistance layer 105a.
  • the fixed resistance layer 104 has a lower surface electrically connected to the first electrode 102, an upper surface electrically connected to the second electrode 106, and side surfaces thereof connected to the high resistance layer 105a and the low resistance layer 105b. It touches.
  • the fixed resistance layer 104 is formed so as to wrap around at least part of the inner wall of the contact hole 107, and the resistance change layer 105 is inside the contact hole 107 and is fixed. It is formed so as to fill a space surrounded by the resistance layer 104.
  • the nonvolatile memory element will be described in detail with the material and dimension examples as follows. That is, in this nonvolatile memory element, the first electrode 102 (platinum (Pt)) disposed on the substrate 101 is formed, and the interlayer insulating layer 103 (SiO 2) including the barrier layer is formed on the first electrode 102. Alternatively, an insulating layer containing SiN or SiC as a main component and having a film thickness of 50 nm is formed. A contact hole 107 (diameter 130 nm) is formed through the interlayer insulating layer 103. A fixed resistance layer 104 (TaO Z with a thickness of 10 nm) is formed on the side wall of the contact hole 107.
  • a resistance change layer 105 is filled in the contact hole 107 in contact with the fixed resistance layer 104.
  • the resistance change layer 105 is laminated in the order of the high resistance layer 105a (TaO y , 5 nm) and the low resistance layer 105b (TaO x , 45 nm) from the first electrode 102 side.
  • the compositions x and y satisfy the relationship x ⁇ y ⁇ 2.5.
  • the second electrode 106 (Pt) is formed in contact with both the fixed resistance layer 104 and the resistance change layer 105.
  • the composition, x, y, and z of the Ta oxide used for the resistance change layer 105 and the fixed resistance layer 104 it is desirable that the resistance values of the resistance change layer 105 and the fixed resistance layer 104 are in the same order. By doing so, the same electric field is applied to both the resistance change layer 105 and the fixed resistance layer 104. Since the resistance change layer 105 has a laminated structure of the high resistance layer 105a (TaO y ) and the low resistance layer 105b (TaO x ), most of the electric field is applied to the high resistance layer 105a, and an electric field exceeding a certain threshold is applied. Sometimes causes resistance change.
  • the fixed resistance layer 104 (TaO Z ) has a thickness less than a threshold value and does not cause a change in resistance because the depth of the contact hole 107 is 50 nm.
  • the resistance value of the fixed resistance layer 104 is preferably between 0.1 and 10 times the resistance value of the resistance change layer 105 in the high resistance state.
  • the resistance value of the resistance change layer 105 is 0.5 to 2 times the resistance value in the high resistance state, and more preferably in the high resistance state of the resistance change layer 105. It is desirable that the value be in the same range as the resistance value.
  • the resistance change window need only be about 5% smaller.
  • the resistance value of the fixed resistance layer 104 is set to 4.5 k ⁇ , which is 0.1 times the minimum resistance value in the high resistance state of the resistance change layer 105, the variation width of the resistance value is when the fixed resistance layer 104 is not present. Compared to the above, it becomes smaller by about 99% and the variation is almost eliminated. However, the resistance change window is also very small, about 1/10.
  • the electrical equivalent circuit of the nonvolatile memory element having the above-described configuration in this embodiment is a circuit shown in FIG. 7B.
  • the variable resistance layer 105 and the fixed resistance layer 104 are connected in parallel between the first electrode 102 and the second electrode 106.
  • the resistance change layer 105 is expressed as a series connection of a high resistance layer 105a that functions as a resistance change element and a low resistance layer (base material) 105b that functions as a fixed resistance.
  • the fixed resistance layer 104 since the fixed resistance layer 104 is formed in contact with the variable resistance layer 105, it is expressed as a series connection of two resistors connected in parallel to the high resistance layer 105a and the low resistance layer 105b.
  • the film formation conditions at this time are as follows: the ultimate vacuum is 6.0 ⁇ 10 ⁇ 4 Pa, the DC output is 1000 W, the Ar flow rate is 20 sccm, the film formation temperature is 25 ° C., and the O 2 flow rate is changed between 14.3 sccm and 24 sccm. I am letting.
  • the pressure during sputtering is around 2.0 Pa.
  • FIG. 9 shows the relationship between the film resistivity and the fixed resistance value when the thickness of the fixed resistance layer on the sidewall is changed (5 nm, 10 nm, 20 nm) in the nonvolatile memory element according to Embodiment 1 of the present invention.
  • the resistivity is adjusted to a film thickness value that is easy to form, such as 750 m ⁇ ⁇ cm. Can be realized.
  • a plurality of first electrodes 102 made of Pt are formed on a substrate 101 so as to extend in a predetermined direction with a wiring width of 300 nm and a thickness of 200 nm.
  • the first electrode 102 serves as a first wiring.
  • the first electrode 102 (Pt) is formed by using a sputtering method after forming a trench (groove) for embedding a wiring in an insulating layer, and using a damascene method embedded by a CMP (chemical mechanical polishing) technique. (Not shown).
  • an interlayer insulating layer (SiO 2 ) is deposited by CVD or the like, and then a 50 nm-thickness is formed using CMP technology.
  • the interlayer insulating layer 103 is formed.
  • a contact hole 107 having a diameter of 130 nm is dug until it reaches the first electrode 102 through the interlayer insulating layer 103 by dry etching.
  • the film thickness of the fixed resistance layer to be formed is determined in consideration of the step coverage of the sputtering method.
  • the step coverage ratio between the side wall portion and the flat portion
  • a fixed resistance layer of 100 nm is formed on the flat portion
  • a 10 nm fixed resistance layer is formed on the side wall of the contact hole 107.
  • the entire surface is etched back, and the fixed resistance layer 104 on the interlayer insulating layer 103 is removed.
  • the fixed resistance layer 104 on the bottom surface of the contact hole 107 is removed by etching back, and the fixed resistance layer 104 is formed on the side wall of the contact hole 107 in a self-aligned manner.
  • the high resistance layer 105a (TaO y (5 nm)) of the variable resistance layer and the low resistance layer 105b (TaO x (45 nm)) are formed in this order, for example, by sputtering.
  • a stacked structure of TaO x (45 nm) / TaO y (5 nm) is formed inside the contact hole 107.
  • the resistance change layer 105 deposited on the interlayer insulating layer 103 and the fixed resistance layer 104 is polished by the CMP technique so as to be buried only in the contact hole 107, thereby forming the resistance change layer. 105 is left.
  • a plurality of second electrodes 106 made of Pt are formed to extend in a predetermined direction with a wiring width of 300 nm and a thickness of 200 nm.
  • the second electrode 106 is formed so as to cover the contact hole 107 and intersect the first wiring including the first electrode 102, and becomes the second wiring.
  • the second wiring 106 is formed by using a sputtering method after forming a groove for embedding the wiring in the interlayer insulating layer 103, and then performing CMP. It is also possible to form using a damascene method embedded by technology.
  • the first electrode 102 and the second electrode 106 are different from each other.
  • the electrode material and Ta and Ta compounds for example, noble metal materials such as Cu, Au, Ir, Pd, Ru, and Rh and compounds thereof may be used.
  • variable resistance layer and the fixed resistance layer are made of tantalum oxide and can be formed at room temperature. Therefore, the substrate can be formed of a material other than Si.
  • the fixed resistance layer 104 is formed so as to cover the entire side wall of the contact hole 107, but it is sufficient that the fixed resistance layer 104 is electrically connected in parallel with at least the high resistance layer 105a of the resistance change layer 105. It may be formed in a part of side wall like this.
  • An equivalent circuit of the nonvolatile memory element according to such a modification is a circuit shown in FIG. 11B. That is, one end of the fixed resistance layer 104 is connected to the first electrode 102, but the other end is not connected to the second electrode 106 and is in contact with the low resistance layer 105 b. In such a nonvolatile memory element, the height of the fixed resistance layer 104 covering the side wall needs to be formed so as not to exceed the threshold electric field of resistance change when a certain voltage is applied.
  • TaO Z is used for the fixed resistance layer 104
  • any material having a desired resistivity such as TaON or Ta 3 N (5-x) may be used.
  • TaON or Ta 3 N (5-x) that hardly changes in resistance
  • the height of the fixed resistance layer covering the side wall does not need to be considered so much, and only the desired resistance value condition is satisfied. It only has to be.
  • FIG. 12A shows a schematic cross-sectional view of a single nonvolatile memory element according to the second embodiment of the present invention
  • FIG. 12B shows an equivalent circuit of the nonvolatile memory element.
  • a first electrode 102 (Pt) disposed on a substrate 101 is formed, and an interlayer insulating layer 103 (SiO 2 and SiO 2 including a barrier layer is formed on the first electrode 102.
  • An insulating layer mainly composed of SiN and SiC is formed with a film thickness of 50 nm.
  • a contact hole 107 (diameter 130 nm) is formed through the interlayer insulating layer 103.
  • a variable resistance layer 105 (TaO y (5 nm) / TaO x (45 nm) laminated structure with a sidewall thickness of 30 nm) is formed on the sidewall of the contact hole 107.
  • the compositions x and y satisfy the relationship x ⁇ y ⁇ 2.5.
  • a fixed resistance layer 104 is filled in the contact hole 107 in contact with the resistance change layer 105.
  • the second electrode 106 (Pt) is formed in contact with both the fixed resistance layer 104 and the resistance change layer 105.
  • the nonvolatile memory element of this embodiment has a positional relationship (inside or outside) between the fixed resistance layer 104 and the resistance change layer 105 formed in the contact hole 107, as compared with the first embodiment. ) Has been replaced. That is, the resistance change layer 105 is formed on the side wall of the contact hole (opening), and the fixed resistance layer 104 is formed so as to fill a space surrounded by the resistance change layer 105.
  • the equivalent circuit of the nonvolatile memory element in the present embodiment is a circuit in which the resistance change layer 105 is connected upside down in the equivalent circuit of the first embodiment as shown in FIG. 12B. It becomes. Therefore, in FIGS. 12A and 12B, the upper and lower relations of the high resistance layer 105a and the low resistance layer 105b constituting the resistance change layer 105 may be upper.
  • the composition, x, y, and z of the Ta oxide used for the resistance change layer 105 and the fixed resistance layer 104 it is desirable that the resistance values of the resistance change layer 105 and the fixed resistance layer 104 are in the same order. By doing so, the same electric field is applied to both the resistance change layer 105 and the fixed resistance layer 104. Since the resistance change layer 105 has a laminated structure of the high resistance layer 105a (TaO y ) and the low resistance layer 105b (TaO x ), most of the electric field is applied to the high resistance layer 105a, and an electric field exceeding a certain threshold is applied. Sometimes causes resistance change. On the other hand, since the depth of the contact hole 107 is 50 nm, the fixed resistance layer TaO Z has an electric field below the threshold and does not cause a resistance change because the depth of the contact hole 107 is 50 nm.
  • the diameter of the contact hole 107 is 130 nm, the depth is 50 nm, the thickness of the side wall (resistance change layer 105) is changed from 10 nm to 30 nm, and the resistivity of the fixed resistance layer 104 is changed between 6 m ⁇ ⁇ cm and 10,000 m ⁇ ⁇ cm.
  • the resistance value of the obtained fixed resistance layer 104 can be arbitrarily determined in the range of 320 ⁇ to 1.3M ⁇ .
  • FIG. 13 shows the film resistivity and the fixed resistance of the fixed resistance layer when the thickness of the variable resistance layer on the sidewall is changed (10 nm, 20 nm, 30 nm) in the nonvolatile memory element according to the second embodiment of the present invention. It is a figure which shows the relationship of resistance value.
  • the resistivity should be adjusted to a value that is easy to form, such as a resistivity of 770 m ⁇ ⁇ cm, when the thickness of the variable resistance layer on the sidewall is 30 nm. That's fine.
  • a plurality of first electrodes 102 made of Pt are formed on a substrate 101 so as to extend in a predetermined direction with a wiring width of 300 nm and a thickness of 200 nm.
  • the first electrode 102 serves as a first wiring.
  • the first electrode 102 (Pt) is formed by using a sputtering method after forming a trench (groove) for embedding a wiring in an insulating layer, and using a damascene method embedded by a CMP (chemical mechanical polishing) technique. (Not shown).
  • an interlayer insulating layer (SiO 2 ) is deposited by a CVD method or the like, and then a 50 nm thick layer is formed using CMP technology.
  • the interlayer insulating layer 103 is formed.
  • a contact hole 107 having a diameter of 130 nm is dug until it reaches the first electrode 102 through the interlayer insulating layer 103 by a dry etching method.
  • a resistance change layer 105 made of TaO x is formed on the entire surface by sputtering.
  • the variable resistance layer 105 (low resistance layer 105b) having a predetermined thickness or more should be formed at least on the side wall of the contact hole 107.
  • the resistance change layer 105 deposited on the interlayer insulating layer 103 is polished by the CMP technique to be buried only in the contact hole 107, and the resistance change layer 105 is left.
  • the surface of the resistance change layer 105 is oxidized by oxygen plasma treatment (for example, room temperature, 4 seconds at 200 W) to form a high resistance layer 105a with a thickness of 5 nm.
  • oxygen plasma treatment for example, room temperature, 4 seconds at 200 W.
  • the remaining 45 nm which is not oxidized becomes the low resistance layer 105b.
  • a contact hole 108 having a diameter of 70 nm is made to penetrate through the resistance change layer 105 and reach the first electrode 102 by a dry etching method through a lithography process (resist Pattern not shown).
  • the fixed resistance layer 104 deposited on the interlayer insulating layer 103 and the resistance change layer 105 is polished by the CMP technique so as to be buried only in the contact hole 108, thereby fixing the fixed resistance layer. 104 is left.
  • a plurality of second electrodes 106 made of Pt are formed to extend in a predetermined direction with a wiring width of 300 nm and a thickness of 200 nm.
  • the second electrode 106 is formed so as to cover the contact hole 107 and intersect the first wiring including the first electrode 102, and becomes the second wiring.
  • the second wiring 106 is formed by using a sputtering method after forming a groove for embedding the wiring in the interlayer insulating layer 103, and then performing CMP. It is also possible to form using a damascene method embedded by technology.
  • Pt is used for the first electrode 102 and the second electrode 106 that are in direct contact with the nonvolatile memory element.
  • the first electrode 102 and the second electrode 106 are different from each other.
  • noble metal materials such as Cu, Au, Ir, Pd, Ru, and Rh and compounds thereof may be used.
  • a metal material generally used in a semiconductor for example, an Al-based wiring material such as W, Ti, TiN, and AlCu may be used.
  • the substrate can be formed of a material other than Si.
  • the fixed resistance layer 104 is formed so as to penetrate the resistance change layer 105, it is sufficient that it is electrically connected in parallel to at least the high resistance layer 105a of the resistance change layer 105. As such, it may be formed so as not to penetrate the resistance change layer 105.
  • An equivalent circuit of the nonvolatile memory element according to such a modification is a circuit shown in FIG. 15B. That is, one end of the fixed resistance layer 104 is connected to the second electrode 106, but the other end is not connected to the first electrode 102 and is in contact with the low resistance layer 105b. In such a nonvolatile memory element, the fixed resistance layer 104 needs to be designed so that the film thickness of the fixed resistance layer 104 does not exceed the threshold electric field of resistance change when a certain voltage is applied.
  • TaO Z is used for the fixed resistance layer 104
  • any material having a desired resistivity such as TaON or Ta 3 N (5-x) may be used.
  • TaON or Ta 3 N (5-x) a material that does not easily change resistance, such as TaON or Ta 3 N (5-x) , is used, the thickness of the fixed resistance layer does not need to be considered so much as long as only the desired resistance value condition is satisfied. Good.
  • the contact hole 108 is formed inside the contact hole 107 for forming the variable resistance layer 105 in order to form the fixed resistance layer 104 (FIG. 14B (c)). If 104 penetrates at least a part of the high resistance layer 105a in the resistance change layer 105, the high resistance layer 105a and the fixed resistance layer 104 in the resistance change layer 105 are formed adjacent to each other and connected in parallel. Therefore, for example, as shown in FIG. 16, the contact hole 108 for the fixed resistance layer 104 may protrude from the contact hole 107 for the resistance change layer 105.
  • FIG. 17A shows a schematic cross-sectional view of a single nonvolatile memory element according to the third embodiment of the present invention
  • FIG. 17B shows an equivalent circuit diagram of the nonvolatile memory element.
  • a first electrode 102 (Pt) disposed on a substrate 101 is formed, and an interlayer insulating layer 103 (SiO 2 and SiO 2 including a barrier layer is formed on the first electrode 102.
  • An insulating layer mainly composed of SiN and SiC is formed with a film thickness of 50 nm.
  • a contact hole 107 (diameter 130 nm) for the resistance change layer 105 and a contact hole 108 (diameter 130 nm) for the fixed resistance layer 104 are formed through the interlayer insulating layer 103.
  • the contact hole 108 is filled with a fixed resistance layer 104 (TaO Z ).
  • the contact hole 107 is filled with a resistance change layer 105 (a laminated structure of TaO y (3 nm) / TaO x (47 nm)).
  • the second electrode 106 (Pt) is formed in contact with both the fixed resistance layer 104 and the resistance change layer 105.
  • the composition, x, y, and z of the Ta oxide used for the resistance change layer 105 and the fixed resistance layer 104 it is desirable that the resistance values of the resistance change layer 105 and the fixed resistance layer 104 are in the same order. By doing so, the same electric field is applied to both the resistance change layer 105 and the fixed resistance layer 104. Since the resistance change layer 105 has a laminated structure of the high resistance layer 105a (TaO y ) and the low resistance layer 105b (TaO x ), most of the electric field is applied to the high resistance layer 105a, and an electric field exceeding a certain threshold is applied. Sometimes causes resistance change. On the other hand, the film thickness in the electric field direction of the fixed resistance layer TaO Z is such that the contact hole 108 has a depth of 50 nm, and therefore only an electric field below the threshold is applied and no resistance change occurs.
  • This embodiment is different from the first or second embodiment in that the fixed resistance layer 104 and the resistance change layer 105 are not in contact with each other, even if the difference in resistance value between the two increases.
  • the electric field can be applied uniformly to each film. Therefore, the effect of the parallel resistance can be expected more reliably.
  • the resistance value of the fixed resistance layer 104 obtained as shown in FIG. 18 is arbitrarily determined in the range of 226 ⁇ to 380 k ⁇ . Can do.
  • the resistivity may be 2660 m ⁇ ⁇ cm.
  • FIG. 19A to FIG. 19B sequentially show the process flow of the nonvolatile memory element of this embodiment.
  • a plurality of first electrodes 102 made of Pt are formed on a substrate 101 so as to extend in a predetermined direction with a wiring width of 300 nm and a thickness of 200 nm.
  • the first electrode 102 serves as a first wiring.
  • the first electrode 102 (Pt) is formed by using a sputtering method after forming a trench (groove) for embedding a wiring in an insulating layer, and using a damascene method embedded by a CMP (chemical mechanical polishing) technique. (Not shown).
  • an interlayer insulating layer (SiO 2 ) is deposited by CVD or the like, and then a 50 nm-thickness is formed using CMP technology.
  • the interlayer insulating layer 103 is formed.
  • a contact hole 107 having a diameter of 130 nm is dug through the interlayer insulating layer 103 by dry etching until it reaches the first electrode 102.
  • a resistance change layer 105 made of TaO x is formed on the entire surface by sputtering.
  • the resistance change layer 105 deposited on the interlayer insulating layer 103 is polished by the CMP technique to be buried only in the contact hole 107, and the resistance change layer 105 is left.
  • the surface of the resistance change layer 105 is oxidized by oxygen plasma treatment (for example, room temperature, 4 seconds at 200 W) to form a high resistance layer 105a with a thickness of 5 nm.
  • oxygen plasma treatment for example, room temperature, 4 seconds at 200 W.
  • the remaining 45 nm which is not oxidized becomes the low resistance layer 105b.
  • the contact hole 108 having a diameter of 130 nm is pierced through the interlayer insulating layer 103 beside the contact hole 107 until reaching the first electrode 102 by a dry etching method. .
  • the fixed resistance layer 104 deposited on the interlayer insulating layer 103 and the resistance change layer 105 is polished by the CMP technique so as to be buried only in the contact hole 108, thereby fixing the fixed resistance layer. 104 is left.
  • a plurality of second electrodes 106 made of Pt are formed to extend in a predetermined direction with a wiring width of 300 nm and a thickness of 200 nm.
  • the second electrode 106 is formed so as to cover the contact hole 107 and intersect the first wiring including the first electrode 102, and becomes the second wiring.
  • the second wiring 106 is formed by using a sputtering method after forming a groove for embedding the wiring in the interlayer insulating layer 103, and then performing CMP. It is also possible to form using a damascene method embedded by technology.
  • Pt is used for the first electrode 102 and the second electrode 106 that are in direct contact with the nonvolatile memory element.
  • the first electrode 102 and the second electrode 106 are different from each other.
  • noble metal materials such as Cu, Au, Ir, Pd, Ru, and Rh and compounds thereof may be used.
  • a metal material generally used in a semiconductor for example, an Al-based wiring material such as W, Ti, TiN, and AlCu may be used.
  • the substrate can be formed of a material other than Si.
  • TaO Z is used for the fixed resistance layer 104
  • any material having a desired resistivity such as TaON or Ta 3 N (5-x) may be used.
  • TaON or Ta 3 N (5-x) a material that does not easily change resistance, such as TaON or Ta 3 N (5-x) , is used, the thickness of the fixed resistance layer does not need to be considered so much as long as only the desired resistance value condition is satisfied. Good.
  • the fourth embodiment of the present invention has a structure in which any of the nonvolatile memory elements shown in the first to third embodiments is formed in a two-dimensional array within one plane.
  • FIGS. 20A and 20B are a plan view and a cross-sectional view, respectively, showing this embodiment using the nonvolatile memory element shown in the first embodiment.
  • the first wirings 102 (Pt) arranged so as to extend in the predetermined direction X on the substrate 101 are parallel to each other.
  • a plurality are provided.
  • An interlayer insulating layer 103 (an insulating layer having a thickness of 50 nm mainly composed of SiO 2 and SiN or SiC) is formed on the first wiring 102, and the extending direction X of the first wiring 102 is formed on the interlayer insulating layer 103.
  • a plurality of second wirings 106 (Pt) are provided in parallel to each other so as to extend in a predetermined direction Y that intersects with.
  • a contact hole 107 is formed in an interlayer insulating layer in a region where the first wiring 102 and the second wiring 106 intersect, and a fixed resistance layer 104 and a resistance change layer 105 are formed in the contact hole 107. Is provided to form a nonvolatile memory element 111.
  • the nonvolatile memory element 111 corresponds to the nonvolatile memory element according to the first embodiment. However, the nonvolatile memory element 111 corresponds to the first to third embodiments. As long as it is composed of any one of the nonvolatile memory elements shown.
  • a large-capacity cross-point nonvolatile memory element can be realized by forming the nonvolatile memory element 111 in a two-dimensional array structure as in this embodiment.
  • the contact area to the peripheral circuit is individually formed in each layer (not shown), so that the number of memories similar to the plane can be made multi-layered to reduce the chip area.
  • the nonvolatile memory element array of the present embodiment shown in FIG. 20C (three layers in FIG. 20C) is formed on the substrate 101 on the first layer nonvolatile memory shown in FIG.
  • the volatile memory element array 111 is formed.
  • the second layer nonvolatile memory element array 211 is formed.
  • the second wiring 106 of the first layer nonvolatile memory element array 111 is replaced with the second layer nonvolatile memory element array.
  • An interlayer insulating layer 103 (an insulating layer having a thickness of 50 nm mainly composed of SiO 2 and SiN or SiC) is formed on a plurality of second wirings 106 provided in parallel to each other so as to extend in a predetermined direction Y.
  • a plurality of third wirings 206 (Pt) are provided in parallel to each other so as to extend in a predetermined direction X that intersects the extending direction Y of the second wiring 106.
  • a contact hole 207 for forming a second-layer nonvolatile memory element array 211 is formed in the interlayer insulating layer 203 in a region where the second wiring 106 and the third wiring 206 intersect, Inside the contact hole 207 of the second layer, a resistance change layer 205 (high resistance layer 205a, low resistance layer 205b) and a fixed resistance layer 204 are provided, and a nonvolatile memory element 211 is formed.
  • the nonvolatile memory element 211 corresponds to the nonvolatile memory element according to the first embodiment, but any one of the nonvolatile memories shown in the first to third embodiments. What is necessary is just to be comprised with the memory element.
  • the third wiring 206 functions as the first wiring of the third-layer nonvolatile memory element array.
  • an interlayer insulating layer 303 an insulating layer having a thickness of 50 nm mainly composed of SiO 2 and SiN or SiC
  • a plurality of fourth wirings 306 are provided in parallel to each other so as to extend in a predetermined direction Y that intersects the extending direction X of the third wiring 206.
  • a contact hole for forming a third-layer nonvolatile memory element array 311 is formed in the interlayer insulating layer 303 in the region where the third wiring 206 and the fourth wiring (second electrode) 306 intersect. 307 is formed, and inside the contact hole 307 of the third layer, a resistance change layer 305 (high resistance layer 305a, low resistance layer 305b) and a fixed resistance layer 304 are provided, and a nonvolatile memory element 311 is formed. Has been.
  • the nonvolatile memory element 311 corresponds to the nonvolatile memory element according to the first embodiment, but any one of the nonvolatile memories shown in the first to third embodiments. What is necessary is just to be comprised with the memory element.
  • nonvolatile memory element array having the three-layer structure has been described above. By repeating the same configuration, a multilayer structure can be formed, and a large-capacity nonvolatile memory element can be realized.
  • the wirings 102, 106, and 206 serve as the first electrode
  • the wirings 106, 206, and 306 serve as the second electrode
  • the first electrode and the second electrode The structure is omitted.
  • the first electrode may be disposed between the variable resistance layer and the fixed resistance layer and the first wiring
  • the second electrode may be disposed between the variable resistance layer and the fixed resistance layer and the second wiring. I do not care.
  • FIGS. 21A (a) and 21A (b) a rectifier between the first wiring and the first electrode or between the second electrode and the second wiring, for example, as shown in FIGS. 21A (a) and 21A (b),
  • the MSM diode element 109 (TaN (109c) / SiN x (109b) / TaN (109a)) may be formed.
  • FIG. 21A (a) is a plan view of a modification of the nonvolatile memory element according to the fourth embodiment of the present invention
  • FIG. 21A (b) is a cross-sectional view in the case of forming with one layer. As shown in the sectional view of FIG.
  • the first electrode also serves as the first wiring 102
  • the second electrode serves also as the lower electrode 109a of the MSM diode element 109.
  • the upper electrode 109 c of the element 109 is connected to the second wiring 110.
  • FIG. 21B an equivalent circuit of one memory cell is as shown in FIG. 21B. That is, the circuit in the first embodiment shown in FIG. 7B is a circuit in which a bidirectional diode is connected in series.
  • the first electrode of the nonvolatile memory element 211 is also used as the second wiring 110, and the second electrode is the lower electrode of the MSM diode element 209.
  • the upper electrode 209 c of the MSM diode element 209 is also connected to the third wiring 210.
  • the first electrode of the nonvolatile memory element 311 is also used as the third wiring 210, and the second electrode is the lower electrode 309a of the MSM diode element 309 (lower electrode 309a, semiconductor layer 309b, upper electrode 309c).
  • the upper electrode 309c of the MSM diode element 309 is connected to the fourth wiring 310.
  • the MSM diode element is arranged between the second electrode and the second wiring.
  • the MSM diode element may be arranged between the first wiring and the first electrode. It doesn't matter.
  • the nonvolatile memory device includes any one of the nonvolatile memory elements shown in the first to third embodiments, and is one transistor / 1 nonvolatile memory element.
  • FIG. 22 is a block diagram showing a configuration of a nonvolatile memory device 400 according to the fifth embodiment of the present invention.
  • FIG. 23 is a cross-sectional view showing the configuration (configuration corresponding to 2 bits) of part C in FIG.
  • the nonvolatile memory element 411 corresponds to the nonvolatile memory element according to the first embodiment, but is one of the nonvolatile memory elements shown in the first to third embodiments. It only has to be configured.
  • the nonvolatile memory device 400 is a device that stores data in a plurality of nonvolatile memory elements, and includes a plurality of memory cells each including the nonvolatile memory element according to any of the first to third embodiments.
  • a memory cell array 402 arranged in a dimension, a selection circuit (row selection circuit / driver 403, column selection circuit 404) for selecting at least one memory cell from the memory cell array 402, and a nonvolatile memory included in the selected memory cell
  • a write circuit 405 for transitioning the memory element to a high resistance state or a low resistance state, a sense amplifier 406 for determining whether a nonvolatile memory element included in the selected memory cell is in a high resistance state or a low resistance state, and the like Is provided.
  • the nonvolatile memory device 400 includes a memory main body 401 on a semiconductor substrate.
  • the memory main body 401 includes a memory cell array 402, A row selection circuit / driver 403, a column selection circuit 404, a write circuit 405 for writing information, and a sense amplifier that detects the amount of current flowing through the selected bit line and determines data “1” or “0” 406 and a data input / output circuit 407 for performing input / output processing of input / output data via a terminal DQ.
  • the memory cell array 402 includes a plurality of word lines WL0, WL1, WL2,... And bit lines BL0, BL1, BL2,... , WL1, WL2, ... and a plurality of transistors T11, T12, T13, T21, T22, T23, T31, T32, T33,. , "Transistors T11, T12, ") and a plurality of memory cells M11, M12, M13, M21, M22, M23, M31, M32, M33 (one-to-one with the transistors T11, T12, ).
  • “represented as“ memory cells M11, M12,... ”” Are provided.
  • the memory cell array 402 includes a plurality of plate lines PL0, PL1, PL2,... Arranged in parallel to the word lines WL0, WL1, WL2,.
  • a bit line BL0 is arranged above the word lines WL0 and WL1, and plate lines PL0 and PL1 are arranged between the word lines WL0 and WL1 and the bit line BL0.
  • FIG. 23 corresponds to the memory cells M21, M21,... In FIG. 22, and includes the first electrode 412, the second electrode 416, the first electrode 412, and the memory cell M21.
  • a resistance change layer 415 that is interposed between the second electrode 416 and reversibly changes a resistance value based on an electrical signal applied between the electrodes; the first electrode 412; the second electrode 416; And a fixed resistance layer 414 electrically connected in parallel with at least a part of the resistance change layer 415.
  • FIG. 23 also shows an interlayer insulating layer 413, a plug layer 417, a metal wiring layer 418, and a source / drain region 419.
  • the drains of the transistors T11, T12, T13,... are on the bit line BL0
  • the drains of the transistors T21, T22, T23, ... are on the bit line BL1
  • the drains of the transistors T31, T32, T33,. Each is connected to the bit line BL2.
  • the gates of the transistors T11, T21, T31,... are on the word line WL0
  • the gates of the transistors T12, T22, T32, ... are on the word line WL1
  • the gates of the transistors T13, T23, T33,. Each is connected.
  • the sources of the transistors T11, T12,... are connected to the memory cells M11, M12,.
  • the memory cells M12, M22, M32,... are connected to the plate line PL1, and the memory cells M13, M23, M33,. ing.
  • the operation receives an address signal from an external circuit (not shown), outputs a row address signal to the row selection circuit / driver 403 based on this address signal, and outputs a column address signal to the column selection circuit 404.
  • the address signal is a signal indicating the address of a specific memory cell selected from among the plurality of memory cells M11, M12,.
  • the row address signal is a signal indicating a row address among the addresses indicated by the address signal
  • the column address signal is a signal indicating a column address among the addresses indicated by the address signal.
  • a control signal (not shown) input from the outside outputs a write signal instructing application of a write voltage in accordance with input data Din input to the data input / output circuit 407. Output to 405.
  • the control signal outputs a read signal for instructing application of the read voltage to the column selection circuit 404.
  • the row selection circuit / driver 403 receives the row address signal output from the address signal, selects one of the plurality of word lines WL0, WL1, and WL2 according to the row address signal, and selects the selected one. A predetermined voltage is applied to the word line.
  • the column selection circuit 404 receives a column address signal output from the address signal, selects one of the plurality of bit lines BL0, BL1, and BL2 in accordance with the column address signal, and selects the selected one. A write voltage or a read voltage is applied to the bit line.
  • the write circuit 405 When the control signal is a write signal, the write circuit 405 outputs a signal instructing the column selection circuit 404 to apply a write voltage to the selected bit line.
  • the sense amplifier 406 detects the amount of current flowing through the selected bit line to be read in the data read cycle, and determines that the data is “1” or “0”.
  • the output data Do obtained as a result is output to an external circuit via the data input / output circuit 407.
  • the present invention is also realized as a nonvolatile memory device including an array of memory cells including the nonvolatile memory element according to the invention.
  • the present invention relates to a nonvolatile memory element that reversibly changes its resistance value based on an electrical signal and a nonvolatile memory device including the nonvolatile memory element, and particularly has a large capacity for realizing high speed and high integration.
  • a nonvolatile storage device for example, it is useful as a memory that contributes to speeding up and downsizing of electronic devices such as portable information devices and information home appliances.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

動作ばらつきが小さく、かつ、安定な動作が可能な不揮発性記憶素子を提供する。その不揮発性記憶素子は、第１の電極(１０２)と、第２の電極(１０６)と、それら両電極(１０２及び１０６)間に介在して形成され、かつ、両電極(１０２及び１０６)に接続され、両電極(１０２及び１０６)間に印加する電圧の極性に応じて高抵抗状態と低抵抗状態とを可逆的に遷移する抵抗変化層(１０５)と、両電極(１０２及び１０６)間に介在して形成され、かつ、抵抗変化層(１０５)の少なくとも一部と電気的に並列接続され、その抵抗値が抵抗変化層(１０５)が高抵抗状態にある場合の抵抗値の０.１から１０倍の範囲にある固定抵抗層(１０４)とを備える。

Description

不揮発性記憶素子及び不揮発性記憶装置
　本発明は、電気的信号に基づいて可逆的に抵抗値が変化する不揮発性記憶素子とその不揮発性記憶素子を備える不揮発性記憶装置に関する。
　近年、いわゆる抵抗変化型の不揮発性記憶素子（以降、単に抵抗変化素子ともいう）を用いて構成されたメモリセルを有する不揮発性記憶装置の研究開発が進んでいる。ここで抵抗変化型の不揮発性記憶素子とは、電気的信号によって抵抗値が可逆的に変化する性質を有し、さらにはこの抵抗値に対応した情報を、不揮発的に記憶することが可能な素子のことをいう。より詳しくは、印加する電圧の極性に応じて高抵抗状態と低抵抗状態とを可逆的に遷移する不揮発性の記憶素子である。
　このような抵抗変化素子を用いた不揮発性記憶装置として、互いに直交するように配置されたビット線とワード線との交点の位置に、ＭＯＳトランジスタ及び抵抗変化素子が直列に接続された、いわゆる１Ｔ１Ｒ（１トランジスタ１抵抗体）型と呼ばれるメモリセルをマトリックス状にアレイ配置することにより構成された不揮発性記憶装置が一般的に知られている（例えば、特許文献１等参照）。
　特許文献１には、ペロブスカイト型結晶構造の酸化物を抵抗変化素子として用いた１Ｔ１Ｒ型メモリセルで構成された不揮発性記憶装置が示されている。
　また、１Ｔ１Ｒ（１トランジスタ１抵抗体）型メモリセルアレイの他に、いわゆるクロスポイント構造を用いたメモリセルアレイも一般的に知られている。クロスポイント構造では、直交するように配置されたビット線とワード線との交点の位置に、ビット線とワード線とに挟まれて、各メモリセルが構成される。
　特許文献３では、双方向性を有する抵抗変化素子をメモリセルとして用いた不揮発性記憶装置が示されている。その中で、非選択セルに流れるいわゆる漏れ電流を低減することを目的として、メモリセルのダイオードに双方向非線形素子として例えばバリスタを用いることが開示されている。また、クロスポイント構造についても開示されている。
　特許文献２では、多層構造を有する３次元クロスポイント構造の抵抗変化素子を用いたメモリセルアレイを備えた不揮発性記憶装置が示されている。
　非特許文献１では、抵抗変化素子層と単方向ダイオードとを組み合わせたメモリセル構造が開示されている。また、多層構造についても開示されている。
　ところで、抵抗変化素子を用いた不揮発性記憶素子は、過剰な電圧が加わったり、過剰な電流が流れたりした場合には、抵抗値が大きく変化してしまい抵抗変化を示さなくなってしまうという課題がある。
　このような課題に対して、電圧や電流を制限することにより安定な動作を実現しようとされている（例えば、特許文献４参照）。特許文献４では、メモリセルアレイの外部に並列抵抗回路や直列抵抗回路を備えることにより、メモリセルに過剰な電圧がかかったり、過剰な電流が流れたりするのを防止している。
特開２００５－２５９１４号公報（図２） 特開２００６－２０３０９８号公報（図２，図５） 特開２００５－３１１３２２号公報（図４） 国際公開第２００８／０５９９４６号（図１，図５）
Ｉ．Ｇ．Ｂａｅｋ、他、「Ｍｕｌｔｉ－ｌａｙｅｒ　Ｃｒｏｓｓ－ｐｏｉｎｔ　Ｂｉｎａｒｙ　Ｏｘｉｄｅ　Ｒｅｓｉｓｔｉｖｅ　Ｍｅｍｏｒｙ（ＯｘＲＲＡＭ）　ｆｏｒ　Ｐｏｓｔ－ＮＡＮＤ　Ｓｔｏｒａｇｅ　Ａｐｐｌｉｃａｔｉｏｎ」、ＩＥＤＭ２００５（ＩＥＥＥ　ｉｎｔｅｒ　ｎａｔｉｏｎａｌ　ＥＬＥＣＴＲＯＮ　ＤＥＶＩＣＥＳ　ｍｅｅｔｉｎｇ　２００５）、７６９－７７２、Ｓｅｓｓｉｏｎ　３１（Ｆｉｇ．７、Ｆｉｇ．１１）、２００５年１２月５日
　しかしながら、上述した従来の技術においては、ビット線やワード線には配線抵抗が存在しており、その配線抵抗によって配線と不揮発性記憶素子との間に分圧が生じるという問題がある。そして、個々の不揮発性記憶素子において配線長が異なるため、同じ電圧パルスがワード線に印加されたとしても、そのワード線に接続された不揮発性記憶素子のそれぞれに印加される電圧は異なることになる。これにより、各不揮発性記憶素子によって、高抵抗及び低抵抗の抵抗値がばらつくこととなり、さらに、メモリセルアレイが大規模になり配線が長くなると、配線間等の寄生容量により過渡的な電圧や電流の変化が無視できなくなる。つまり、配線距離が長い部位にあるメモリセルでは、配線距離が短い部位にあるメモリセルに比べて、配線抵抗と寄生容量による過渡的な電圧や電流が大きくなってしまう。その結果、たとえメモリセルアレイの外部に制限回路を設けたとしても、データの書き込み及び読み出しを正確に行うことができない場合が生じる可能性が高くなる。
　本発明は上記課題に鑑み、動作ばらつきが小さく、かつ、安定な動作が可能な不揮発性記憶素子および不揮発性記憶装置を提供することを目的とするものである。
　上述した目的を達成するために、本発明の不揮発性記憶素子は、不揮発性の記憶素子であって、第１の電極と、第２の電極と、前記第１及び第２の電極間に介在して形成され、かつ、前記第１及び第２の電極に接続され、前記第１及び第２の電極間に印加する電圧の極性に応じて高抵抗状態と低抵抗状態とを可逆的に遷移する抵抗変化層と、前記第１及び第２の電極間に介在して形成され、かつ、前記抵抗変化層の少なくとも一部と電気的に並列接続された固定抵抗層とを備えることを特徴とする。さらに前記固定抵抗層の抵抗値は、前記抵抗変化層の高抵抗状態における抵抗値の０．１倍～１０倍の間であることを特徴とする。なお、抵抗値のばらつき抑制とウィンドウの確保の両立という意味では、前記抵抗変化層の高抵抗状態における抵抗値の０．５倍～２倍の間、さらに好ましくは、前記抵抗変化層の高抵抗状態における抵抗値と同じ範囲にある値であるのが望ましい。
　この構成により、不揮発性記憶素子自体に固定抵抗層が形成されているので、素子全体の抵抗値ばらつきを小さくでき、また、過渡的な電流によって高抵抗になりすぎることを防止し、これによってデータの書き込み及び読み出しを正確に行うことができる。
　ここで、前記抵抗変化層は、高抵抗層と低抵抗層の少なくとも２層の積層構造を有し、前記固定抵抗層の少なくとも一部は、前記高抵抗層と電気的に並列接続されている構成であってもよい。
　また、前記高抵抗層は、前記第１の電極と接続され、前記低抵抗層は、前記第２の電極と接続され、前記固定抵抗層は、前記第１の電極に電気的に接続されていてもよい。
　また、前記固定抵抗層は、前記高抵抗層に接していてもよいし、前記第１及び第２の電極に電気的に接続されていてもよい。
　また、前記不揮発性記憶素子はさらに、前記第１及び第２の電極間を充填するように形成された層間絶縁層を備え、前記抵抗変化層及び前記固定抵抗層は、前記層間絶縁層に形成された貫通孔である開口部に形成される構成であってもよい。
　このとき、前記固定抵抗層は、前記開口部の内壁の少なくとも一部を周回して塗りつくすように形成され、前記抵抗変化層は、前記開口部の内部であって、かつ、前記固定抵抗層で囲まれた空間を充填するように形成されていてもよいし、これとは逆に、前記抵抗変化層は、前記開口部の内壁を塗りつくすように形成され、前記固定抵抗層は、前記抵抗変化層で囲まれた空間を充填するように形成されていてもよい。
　なお、前記層間絶縁層には、複数の前記開口部が形成され、前記複数の開口部の一つには、当該開口部を充填するように前記抵抗変化層が形成され、前記複数の開口部の他の一つには、当該開口部を充填するように前記固定抵抗層が形成されていてもよい。
　また、本発明の不揮発性記憶装置は、複数の不揮発性記憶素子にデータを記憶させる不揮発性記憶装置であって、上記不揮発性記憶素子を含むメモリセルが複数個、２次元状に配置されたメモリセルアレイと、前記メモリセルアレイから少なくとも一つのメモリセルを選択する選択回路と、前記選択回路で選択されたメモリセルに含まれる不揮発性記憶素子を高抵抗状態又は低抵抗状態に遷移させる書き込み回路と、前記選択回路で選択されたメモリセルに含まれる不揮発性記憶素子が高抵抗状態にあるか低抵抗状態にあるかを判定するセンスアンプとを備えることを特徴とする。
　この構成により、不揮発性記憶素子自体に固定抵抗層が形成されているので、素子全体の抵抗値ばらつきを小さくでき、また過渡的な電流により、高抵抗になりすぎることを防止し、データの書き込み及び読み出しを正確に行うことができる。
　ここで、前記メモリセルは、前記不揮発性記憶素子と整流素子とが直列に接続された回路であってもよいし、前記不揮発性記憶素子とトランジスタとが直列に接続された回路であってもよい。
　また、前記メモリセルアレイは、２次元に配置されたメモリセルが複数、積層された多層構造メモリセルアレイであってもよい。
　本発明の不揮発性記憶素子は内部に並列抵抗を有するので、このような不揮発性記憶素子を含むメモリセルのアレイを備える不揮発性記憶装置では、各メモリセル内にそれぞれ並列抵抗を備えていることになるため、メモリセル内外で過渡的な電流が生じても、それぞれのメモリセル内に備えている並列抵抗によって不揮発性記憶素子の抵抗変化層に流れる過渡的な電流を制限することができる。その結果、メモリセル間の動作ばらつきを小さくでき、誤動作を確実に防ぐことができる。
図１は、本発明の実施の形態に係る不揮発性記憶素子が低抵抗状態にある場合において、その不揮発性記憶素子に印加した印加電圧と高抵抗状態での抵抗値との関係を示す図である。 図２は、本発明の実施の形態に係る不揮発性記憶素子が低抵抗状態にある場合において、その不揮発性記憶素子に印加した高抵抗化電圧と素子に流れる電流値との関係を示す図である。 図３は、情報を書き込む場合における本発明の実施の形態に係る不揮発性記憶素子の動作例を示す図である。 図４は、情報を読み出す場合における本発明の実施の形態に係る不揮発性記憶素子の動作例を示す図である。 図５（ａ）は、抵抗変化素子単体のパルス抵抗変化特性を示す図、図５（ｂ）はその抵抗変化素子に１００ｋΩの並列抵抗を接続した不揮発性記憶素子のパルス抵抗変化特性を示す図である。 図６は、抵抗変化素子単体のパルス抵抗変化特性におけるばらつき、および、その抵抗変化素子に１００ｋΩの並列抵抗を接続した不揮発性記憶素子のパルス抵抗変化特性におけるばらつきを示す図である。 図７Ａは、本発明の第１の実施の形態に係る不揮発性記憶素子の断面図である。 図７Ｂは、本発明の第１の実施の形態に係る不揮発性記憶素子の等価回路を示す図である。 図８は、ＴａＯXの組成ｘと膜抵抗率との関係を示す図である。 図９は、本発明の第１の実施の形態に係る不揮発性記憶素子において、側壁の固定抵抗層厚を変えたときの膜抵抗率と固定抵抗値の関係を示す図である。 図１０Ａ（ａ）から図１０Ａ（ｄ）は、本発明の第１の実施の形態に係る不揮発性記憶素子の製造方法を示す工程図である。 図１０Ｂ（ａ）から図１０Ｂ（ｄ）は、図１０Ａ（ｄ）に続く製造方法を示す工程図である。 図１１Ａは、本発明の第１の実施の形態に係る不揮発性記憶素子の変形例を示す断面図である。 図１１Ｂは、同変形例に係る不揮発性記憶素子の等価回路を示す図である。 図１２Ａは、本発明の第２の実施の形態に係る不揮発性記憶素子の断面図である。 図１２Ｂは、本発明の第２の実施の形態に係る不揮発性記憶素子の等価回路を示す図である。 図１３は、本発明の第２の実施の形態に係る不揮発性記憶素子において、側壁の抵抗変化層厚を変えたときの膜抵抗率と固定抵抗値の関係を示す図である。 図１４Ａ（ａ）から図１４Ａ（ｄ）は、本発明の第２の実施の形態に係る不揮発性記憶素子の製造方法を示す工程図である。 図１４Ｂ（ａ）から図１４Ｂ（ｄ）は、図１４Ａ（ｄ）に続く製造方法を示す工程図である。 図１４Ｃ（ａ）、図１４Ｃ（ｂ）は、図１４Ｂ（ｄ）に続く製造方法を示す工程図である。 図１５Ａは、本発明の第２の実施の形態に係る不揮発性記憶素子の変形例を示す断面図である。 図１５Ｂは、同変形例に係る不揮発性記憶素子の等価回路を示す図である。 図１６は、本発明の第２の実施の形態に係る不揮発性記憶素子の別の変形例を示す断面図である。 図１７Ａは、本発明の第３の実施の形態に係る不揮発性記憶素子の断面図である。 図１７Ｂは、本発明の第３の実施の形態に係る不揮発性記憶素子の等価回路を示す図である。 図１８は、本発明の第３の実施の形態に係る不揮発性記憶素子における膜抵抗率と固定抵抗値の関係を示す図である。 図１９Ａ（ａ）から図１９Ａ（ｄ）は、本発明の第３の実施の形態に係る不揮発性記憶素子の製造方法を示す工程図である。 図１９Ｂ（ａ）から図１９Ｂ（ｄ）は、図１９Ａ（ｄ）に続く製造方法を示す工程図である。 図１９Ｃ（ａ）、図１９Ｃ（ｂ）は、図１９Ｂ（ｄ）に続く製造方法を示す工程図である。 図２０（ａ）は本発明の第４の実施の形態における不揮発性記憶素子の平面図、図２０（ｂ）は１層で形成した場合の断面図、図２０（ｃ）は３層で形成した場合の断面図である。 図２１Ａ（ａ）は本発明の第４の実施の形態における不揮発性記憶素子の変形例の平面図、図２１Ａ（ｂ）は１層で形成した場合の断面図、図２１Ａ（ｃ）は３層で形成した場合の断面図である。 図２１Ｂは、本発明の第４の実施の形態に係る不揮発性記憶素子の等価回路を示す図である。 図２２は、本発明の第５の実施の形態に係る不揮発性記憶装置の構成を示すブロック図である。 図２３は、図２２におけるＣ部の構成（２ビット分の構成）を示す断面図である。
　以下、本発明の実施の形態に係る不揮発性記憶素子およびそれらを用いた不揮発性記憶装置について、図面を参照しながら説明する。なお、図面において同一符号が付いたものは、同一の構成要素を示しており、説明を省略する場合もある。
　［並列抵抗の効果］
　まず、本発明の具体的な実施の形態を説明する前に、抵抗変化素子に固定抵抗を並列接続した場合の抵抗値およびそのばらつきの低減効果について説明する。
　抵抗値がＲｐの固定抵抗と、高抵抗状態での抵抗値が平均値Ｒｈ、ばらつきΔＲｈの抵抗変化素子が並列接続されている場合、全体の抵抗値の平均値Ｒtotal、ばらつきΔＲtotalは、
Figure JPOXMLDOC01-appb-M000001
 　で表され、全体の抵抗値のばらつきΔＲtotalは、
Figure JPOXMLDOC01-appb-M000002
 　で表される。
　例えば、抵抗変化素子が約１０ｋΩと約１００ｋΩで抵抗変化している場合を考える。
　ここで、固定抵抗値を高抵抗状態での抵抗値Ｒｈと同じ大きさ（Ｒｐ＝１００ｋΩ）とすると、Ｒtotal＝５０ｋΩであり、全体の抵抗値ばらつきΔＲtotalは、
　ΔＲtotal　＝ΔＲｈ／４
　となる。
　全体の抵抗値が半分になっているのに対し、ばらつきは抵抗変化素子単体のばらつきの４分の１となっていることがわかる。
　図１に低抵抗状態である不揮発性記憶素子に対して高抵抗化のための印加電圧を与えたときの高抵抗状態の抵抗値について、並列抵抗がない場合（一点鎖線）と並列抵抗が１００ｋΩの場合（実線）を示す。
　印加電圧のばらつきに対しても同様に、並列抵抗がない場合よりも並列抵抗が１００ｋΩの場合の方が、抵抗のばらつきを小さくできることがわかる。
　また、過渡的に大きな電流が流れたとしても、その電流は並列抵抗と抵抗変化素子に分配され、抵抗変化素子自体に大電流が流れるのを抑えることができる。図２に抵抗変化素子単体のＩＶ特性（実線）と固定抵抗単体のＩＶ特性（点線）、およびそれらを並列に接続したときのＩＶ特性（一点鎖線）を示す。ここで、低抵抗状態から高抵抗状態への抵抗変化の閾値電流Ｉ０以上の電流Ｉ１が流れる場合を考えると、素子が抵抗変化素子単体のみの場合は、動作点はＡ点となり、電圧Ｖ１が素子に加わる。その結果、素子は低抵抗状態から高抵抗状態１（抵抗値Ｒ１）へと変化する。
　一方、抵抗変化素子と固定抵抗を並列接続した場合には、抵抗変化素子と固定抵抗を合成した動作点はＤ点となり、電流が分配されるので、抵抗変化素子の動作点はＢ点（電圧Ｖ２、電流Ｉ２）、固定抵抗の動作点はＣ点（電圧Ｖ２、電流Ｉ３）となる。その結果、抵抗変化素子は、低抵抗状態から高抵抗状態２（抵抗値Ｒ２）へと変化する。ここで、Ｉ１＝Ｉ２＋Ｉ３、Ｖ１＞Ｖ２、Ｒ１＞Ｒ２である。すなわち、不揮発性記憶素子が抵抗変化素子単体の場合は過渡的に大きな電流Ｉ１が流れた場合、非常に抵抗が高くなる（抵抗値Ｒ１）のに対して、並列に固定抵抗を接続した場合には、固定抵抗と抵抗変化素子に電流が分配されることにより、抵抗が高くなりすぎることを防止できる。
　［不揮発性記憶素子の動作例］
　本実施の形態で作製した不揮発性記憶素子の具体的な動作を説明する前に、情報の書き込み／読み出しをする場合の動作例を、図面を参照して説明する。
　図３は、情報を書き込む場合における不揮発性記憶素子の動作例を示す図である。
　不揮発性記憶素子の第１の電極と第２の電極との間に、例えば、パルス幅が５００ｎｓの極性が異なる２種類の電気的パルスを交互に印加すると、不揮発性記憶素子の抵抗値が図３に示すように変化する。すなわち、負電圧パルス（電圧Ｅ１、パルス幅５００ｎｓ）を電極間に印加した場合、不揮発性記憶素子の抵抗値が、高抵抗値Ｒｂから低抵抗値Ｒａへ減少する。他方、正電圧パルス（電圧Ｅ２、パルス幅５００ｎｓ）を電極間に印加した場合、不揮発性記憶素子の抵抗値が、低抵抗値Ｒａから高抵抗値Ｒｂへ増加する。
　この図３に示す例では、高抵抗値Ｒｂを情報「０」に、低抵抗値Ｒａを情報「１」にそれぞれ割り当てている。そのため、不揮発性記憶素子の抵抗値が高抵抗値Ｒｂになるように正電圧パルスを電極間に印加することによって情報「０」が書き込まれることになり、また、低抵抗値Ｒａになるように負電圧パルスを電極間に印加することによって情報「１」が書き込まれることになる。
　図４は、不揮発性記憶素子から情報を読み出す場合における動作例を示す図である。
　情報の読み出しを行う場合、不揮発性記憶素子の抵抗値を変化させるときに印加する電気的パルスよりも振幅の小さい読み出し用電圧Ｅ３（｜Ｅ３｜＜｜Ｅ１｜、｜Ｅ３｜＜｜Ｅ２｜）を電極間に印加する。その結果、不揮発性記憶素子の抵抗値に対応した電流が出力され、その出力電流値を検出することにより、書き込まれている情報（高抵抗状態／低抵抗状態）の読み出しが可能となる。
　図４に示す例では、出力電流値Ｉａが低抵抗値Ｒａに、出力電流値Ｉｂが高抵抗値Ｒｂにそれぞれ対応しているので、出力電流値Ｉａが検出された場合は情報「１」が、出力電流値Ｉｂが検出された場合は情報「０」がそれぞれ読み出されることになる。
　［並列抵抗を接続した場合の抵抗変化特性］
　次に、実際に抵抗変化素子単体（並列抵抗なし）に電気的パルスを印加して抵抗変化を起こさせたとき（図５（ａ））と、１００ｋΩの並列抵抗を接続した場合（本発明に係る不揮発性記憶素子）に電気的パルスを印加して抵抗変化を起こさせたとき（図５（ｂ））についてのパルス抵抗変化特性について述べる。
　図５（ａ）、図５（ｂ）は、それぞれ、並列抵抗を持たない従来の不揮発性記憶素子（図５（ａ））と本発明に係る不揮発性記憶素子（図５（ｂ），並列抵抗は１００ｋΩ）について、印加した電気的パルスの回数（横軸）と抵抗値との関係を示す図である。
　また、図６はそれぞれの素子の低抵抗状態の抵抗値（ＬＲ）と高抵抗状態の抵抗値（ＨＲ）の正規期待値分布を示す図である。
　ここでは、第１の電極と第２の電極との間に、パルス幅が５００ｎｓで、正電圧３．２Ｖ、負電圧－２．０Ｖの２種類の電気的パルスを交互に繰り返し印加した場合の素子の抵抗値を測定した。抵抗値は、それぞれのパルス印加後に、抵抗変化の閾値電圧（例えば、１Ｖ程度）よりも低い５０ｍＶの微弱な電圧を印加し、流れる電流を測定して測定を行っている。
　図５及び図６から分かるように、特に高抵抗状態での抵抗値（ＨＲ）に注目すると、並列抵抗がない場合には、ＨＲは中央値９５ｋΩ、最小値１１ｋΩ、最大値５４０ｋΩと非常に大きくばらついているのに対して、１００ｋΩの並列抵抗がある場合には、中央値６６ｋΩ、最小値３１ｋΩ、最大値９０ｋΩと大幅にばらつきが改善されていることがわかる。このとき、抵抗素子単体の抵抗値のばらつきは、中央値１９４ｋΩ、最小値４５ｋΩ、最大値９００ｋΩと計算により求めることができる。
　（第１の実施の形態）
　次に、本発明の第１の実施の形態に係る不揮発性記憶素子について説明する。
　図７Ａに本発明の第１の実施の形態に係る不揮発性記憶素子単体の概略断面図を示し、図７Ｂにその不揮発性記憶素子の等価回路を示す。この不揮発性記憶素子は、第１の電極１０２と、第２の電極１０６と、それら両電極１０２及び１０６間に介在して形成され、かつ、両電極１０２及び１０６に電気的に接続され、両電極１０２及び１０６間に印加する電圧の極性に応じて高抵抗状態と低抵抗状態とを可逆的に遷移する抵抗変化層１０５と、両電極１０２及び１０６間に介在して形成され、かつ、抵抗変化層１０５の少なくとも一部と電気的に並列接続された固定抵抗層１０４とを備える。
　ここで、両電極１０２及び１０６間には、その空間を充填するように形成された層間絶縁層１０３が形成され、その層間絶縁層１０３に形成された貫通孔であるコンタクトホール（開口部）１０７内に、抵抗変化層１０５及び固定抵抗層１０４が形成されている。
　抵抗変化層１０５は、高抵抗層１０５ａと低抵抗層１０５ｂからなる２層の積層構造を有する。高抵抗層１０５ａの下面は、第１の電極１０２と電気的に接続され、低抵抗層１０５ｂの上面は、第２の電極１０６と電気的に接続されている。
　固定抵抗層１０４の少なくとも一部は、高抵抗層１０５ａと電気的に並列接続されている。この固定抵抗層１０４は、その下面が第１の電極１０２に電気的に接続され、その上面が第２の電極１０６に電気的に接続され、その側面が高抵抗層１０５ａ及び低抵抗層１０５ｂに接している。
　本実施の形態では、固定抵抗層１０４は、コンタクトホール１０７の内壁の少なくとも一部を周回して塗りつくすように形成され、抵抗変化層１０５は、コンタクトホール１０７の内部であって、かつ、固定抵抗層１０４で囲まれた空間を充填するように形成されている。
　このような本実施の形態の不揮発性記憶素子は、その材料及び寸法例とともに具体的に説明すると、以下の通りである。つまり、この不揮発性記憶素子では、基板１０１上に配置された第１の電極１０２（白金（Ｐｔ））が形成され、その第１の電極１０２上にバリア層を含む層間絶縁層１０３（ＳｉＯ2あるいはＳｉＮあるいはＳｉＣを主成分とする絶縁層で膜厚５０ｎｍ）が形成されている。層間絶縁層１０３を貫通してコンタクトホール１０７（直径１３０ｎｍ）が形成されている。コンタクトホール１０７の側壁には、固定抵抗層１０４（膜厚１０ｎｍのＴａＯZ）が形成されている。その固定抵抗層１０４と接したコンタクトホール１０７の内部には、抵抗変化層１０５が充填されている。ここで、抵抗変化層１０５は、第１の電極１０２側から高抵抗層１０５ａ（ＴａＯy、５ｎｍ）、低抵抗層１０５ｂ（ＴａＯX、４５ｎｍ）の順に２層が積層されている。ここで組成ｘ、ｙは、ｘ＜ｙ＜２．５の関係を満たすものとする。さらに、固定抵抗層１０４と抵抗変化層１０５の両方に接する形で第２の電極１０６（Ｐｔ）が形成されている。
　抵抗変化層１０５や固定抵抗層１０４に用いるＴａ酸化物の組成、ｘ、ｙ、ｚについては、抵抗変化層１０５と固定抵抗層１０４の抵抗値が同じオーダーとなる値が望ましい。そうすることによって、抵抗変化層１０５と固定抵抗層１０４の両方に同程度の電界がかかる。抵抗変化層１０５は高抵抗層１０５ａ（ＴａＯy）と低抵抗層１０５ｂ（ＴａＯX）の積層構造になっているため、電界のほとんどは高抵抗層１０５ａにかかり、ある閾値以上の電界が加わったときに抵抗変化動作を起こす。一方、固定抵抗層１０４（ＴａＯZ）の深さ方向の膜厚は、コンタクトホール１０７の深さが５０ｎｍであるため、閾値以下の電界しかかからず、抵抗変化を起こすことはない。
　つまり、固定抵抗層１０４の抵抗値は、低いほど、不揮発性記憶素子の抵抗値（全体としての抵抗値）のばらつきが抑制されるという利点が増大するが、不揮発性記憶素子の高抵抗状態における抵抗値と低抵抗状態における抵抗値との差（ウィンドウ）が小さくなってしまうという弱点も増大する。よって、一般的には、固定抵抗層１０４の抵抗値は、これらトレードオフの関係にある観点（不揮発性記憶素子の抵抗値のばらつき抑制という観点とウィンドウ幅の確保という観点の両方）から適宜決定すればよい。
　具体的には、固定抵抗層１０４の抵抗値は、抵抗変化層１０５の高抵抗状態における抵抗値の０．１倍～１０倍の間であるのが望ましい。抵抗値のばらつき抑制とウィンドウの確保の両立という意味では、抵抗変化層１０５の高抵抗状態における抵抗値の０．５倍～２倍の間、さらに好ましくは、抵抗変化層１０５の高抵抗状態における抵抗値と同じ範囲にある値であるのが望ましい。
　例えば、固定抵抗層１０４の抵抗値を抵抗変化層１０５の高抵抗状態における抵抗値の最大値の１０倍の９００ｋΩとした場合、抵抗値のばらつき幅は固定抵抗層１０４が無い場合に比べて、約１３％だけ小さくなる程度であるが、抵抗変化ウィンドウは５％程度小さくなるだけで済む。一方、固定抵抗層１０４の抵抗値を抵抗変化層１０５の高抵抗状態における抵抗値の最小値の０．１倍の４．５ｋΩとした場合、抵抗値のばらつき幅は固定抵抗層１０４が無い場合に比べて、約９９％だけ小さくなりばらつきはほぼ無くなる。しかしながら、抵抗変化ウィンドウも１０分の１程度と非常に小さくなってしまう。
　以上のような構成を本実施の形態における不揮発性記憶素子の電気的な等価回路は、図７Ｂに示される回路となる。つまり、第１の電極１０２と第２の電極１０６間に、抵抗変化層１０５と固定抵抗層１０４とが並列接続された回路である。そして、抵抗変化層１０５は、抵抗変化素子として機能する高抵抗層１０５ａと固定抵抗として機能する低抵抗層（母体）１０５ｂとの直列接続として表現される。一方、固定抵抗層１０４は、抵抗変化層１０５に接触して形成されているので、高抵抗層１０５ａ及び低抵抗層１０５ｂそれぞれに並列接続される２つの抵抗の直列接続として表現される。
　［第１の実施の形態の固定抵抗層および抵抗変化層の組成と抵抗率］
　次に、固定抵抗層１０４としてＴａＯZを用いた場合の、膜厚と抵抗率の決定の仕方について述べる。
　まずスパッタ法により形成されたＴａＯZの組成と抵抗率との関係を図８に示す。
　このときの成膜条件は、到達真空度６．０×１０-4Ｐａ、ＤＣ出力１０００Ｗ、Ａｒ流量２０ｓｃｃｍ、成膜温度２５℃の下で、Ｏ2流量を１４．３ｓｃｃｍから２４ｓｃｃｍの間で変化させている。またスパッタ時の圧力は２．０Ｐａ前後である。
　ＴａＯZの組成ｚをＯ2流量によって制御することにより、６ｍΩ・ｃｍから１００００ｍΩ・ｃｍという非常に広範囲で任意の抵抗率を持つ膜が得られることがわかる。
　（側壁型固定抵抗層）
　ここで、図７において、コンタクトホール１０７の直径２ｒ、深さｔとすると、コンタクトホール１０７の側壁に固定抵抗層１０４を膜厚ｄだけ形成した場合の抵抗値Ｒは
Figure JPOXMLDOC01-appb-M000003
 　で表すことができる。
　コンタクトホール１０７の直径が１３０ｎｍ、深さが５０ｎｍで、側壁の膜厚を５ｎｍから２０ｎｍ、固定抵抗層１０４の抵抗率を６ｍΩ・ｃｍから１００００ｍΩ・ｃｍの間で変化させれば、図９に示すように、得られる固定抵抗層１０４の抵抗値は４３０Ωから２．５ＭΩの範囲で任意に決定することができる。なお、図９は、本発明の第１の実施の形態に係る不揮発性記憶素子において、側壁の固定抵抗層厚を変えたとき（５ｎｍ、１０ｎｍ、２０ｎｍ）の膜抵抗率と固定抵抗値の関係を示す図である。
　例えば、１００ｋΩ程度の抵抗値が望ましい場合は、側壁の膜厚が１０ｎｍのときには（図９の実線）、７５０ｍΩ・ｃｍという具合に、形成しやすい膜厚の値に対して抵抗率を調整すれば実現することができる。
　固定抵抗層１０４（ＴａＯZ）の抵抗率が７５０ｍΩ・ｃｍの場合、図８より組成ｚの値は、ｚ＝１．９９となる。
　［第１の実施の形態の製造方法］
　以下に本実施形態の不揮発性記憶素子の製造方法を説明する。図１０Ａ（ａ）～図１０Ｂ（ｄ）は本実施形態の不揮発性記憶素子のプロセスフローを順に示している。
　まず、図１０Ａ（ａ）に示すように基板１０１上にＰｔからなる第１の電極１０２を配線幅３００ｎｍ、厚さ２００ｎｍで所定方向に伸張するように複数本形成する。この第１の電極１０２は第１の配線となる。第１の電極１０２（Ｐｔ）は絶縁層に配線を埋め込むためのトレンチ（溝）を形成した後に、スパッタ法を用いて成膜し、ＣＭＰ（化学的機械的研磨）技術によって埋め込むダマシン法を用いても良い（図示せず）。
　次に、図１０Ａ（ｂ）に示すように、バリア層（ＳｉＮおよびＳｉＣなど）を形成後、ＣＶＤ法等により層間絶縁層（ＳｉＯ２）を堆積し、その後ＣＭＰ技術を用いて厚さ５０ｎｍの層間絶縁層１０３として形成する。
　次に、図１０Ａ（ｃ）に示すように、ドライエッチング法により層間絶縁層１０３を貫通して直径１３０ｎｍのコンタクトホール１０７を第１の電極１０２に到達するまで掘り進める。
　次に、図１０Ａ（ｄ）に示すように、全面にスパッタ法でＴａＯZからなる固定抵抗層１０４を形成する。この際にスパッタ法の段差被覆性を考慮して、成膜する固定抵抗層の膜厚を決定することに留意する。厚さ１０ｎｍのＴａＯZからなる固定抵抗層を形成する場合は、例えば段差被覆性（側壁部と平面部の比）が１０％の場合には、平面部に１００ｎｍの固定抵抗層を形成すると、コンタクトホール１０７の側壁に１０ｎｍの固定抵抗層が形成される。本工程においては、側壁膜厚を積極的に薄くしたい場合にはスパッタ法を用いるのが好ましく、反対に側壁膜厚をある程度確保したい場合は、段差被覆性に優れるＣＶＤ法を用いるのが好ましい。
　次に、図１０Ｂ（ａ）に示すように、全面をエッチバックして、層間絶縁層１０３上の固定抵抗層１０４を除去する。この際、コンタクトホール１０７の底面の固定抵抗層１０４はエッチバックされて除去され、コンタクトホール１０７の側壁には、固定抵抗層１０４が自己整合的に形成される。
　次に、図１０Ｂ（ｂ）に示すように、抵抗変化層の高抵抗層１０５ａ（ＴａＯy（５ｎｍ））、低抵抗層１０５ｂ（ＴａＯX（４５ｎｍ））の順に、例えばスパッタ法により形成し、コンタクトホール１０７の内部をＴａＯx（４５ｎｍ）／ＴａＯy（５ｎｍ）の積層構造を形成する。
　次に、図１０Ｂ（ｃ）に示すように、層間絶縁層１０３および固定抵抗層１０４上に堆積した抵抗変化層１０５をＣＭＰ技術により研磨して、コンタクトホール１０７の内部にのみ埋め込み、抵抗変化層１０５を残存させる。
　最後に、図１０Ｂ（ｄ）に示すように、Ｐｔからなる第２の電極１０６を配線幅３００ｎｍ、厚さ２００ｎｍで所定方向に伸張するように複数本形成する。第２の電極１０６は、コンタクトホール１０７を被覆して第１の電極１０２からなる第１の配線と交差するように形成し、第２の配線となる。
　なお、第２の配線１０６（Ｐｔ）も第１の電極１０２と同様に、層間絶縁層１０３中に配線を埋め込むための溝を形成した後に、Ｐｔを、スパッタ法を用いて成膜し、ＣＭＰ技術によって埋め込むダマシン法を用いて形成することも可能である。
　なお、本実施の形態では不揮発性記憶素子と直接接する第１の電極１０２および、第２の電極１０６にはＰｔを用いたが、第１の電極１０２、第２の電極１０６においてはそれぞれ別の電極材料、Ｔａ、Ｔａ化合物の他、例えば、ＣｕやＡｕ、Ｉｒ、Ｐｄ、Ｒｕ、Ｒｈなどの貴金属材料およびその化合物でも構わない。
　また、半導体で一般的に使用されるメタル材料、例えばＷ、Ｔｉ、ＴｉＮ、ＡｌＣｕなどのＡｌ系配線材料等でも構わない。また、本実施の形態では、抵抗変化層および固定抵抗層は、タンタル酸化物を用いており、室温でも形成できるので、基板はＳｉ以外の材料でも形成可能である。
　また、固定抵抗層１０４は、コンタクトホール１０７の側壁全体を覆うように形成されているが、少なくとも抵抗変化層１０５の高抵抗層１０５ａと電気的に並列に接続されていればよいので、図１１Ａのように側壁の一部に形成されていてもよい。このような変形例に係る不揮発性記憶素子の等価回路は図１１Ｂに示される回路となる。つまり、固定抵抗層１０４の一端は第１の電極１０２に接続されるが、他端は、第２の電極１０６に接続されず、低抵抗層１０５ｂと接触している。このような不揮発性記憶素子では、側壁を覆う固定抵抗層１０４の高さは、ある電圧を加えたときに、抵抗変化の閾値電界を超えないように形成しておく必要がある。
　さらに固定抵抗層１０４にはＴａＯZを用いたが、ＴａＯＮやＴａ3Ｎ(5-x)など所望の抵抗率を持つ材料であれば構わない。例えば、ＴａＯＮやＴａ3Ｎ(5-x)などの抵抗変化しにくい材料を用いれば、側壁を覆う固定抵抗層の高さについてはあまり考えなくてもよく、所望する抵抗値の条件だけを満たしていればよい。
　（第２の実施の形態）
　次に、本発明の第２の実施の形態に係る不揮発性記憶素子について説明する。
　図１２Ａに、本発明の第２の実施の形態に係る不揮発性記憶素子単体の概略断面図を示し、図１２Ｂに、その不揮発性記憶素子の等価回路を示す。本実施の形態の不揮発性記憶素子は、基板１０１上に配置された第１の電極１０２（Ｐｔ）が形成され、その第１の電極１０２上にバリア層を含む層間絶縁層１０３（ＳｉＯ２およびＳｉＮおよびＳｉＣを主成分とする絶縁層で膜厚５０ｎｍ）が形成されている。層間絶縁層１０３を貫通してコンタクトホール１０７（直径１３０ｎｍ）が形成されている。コンタクトホール１０７の側壁には、抵抗変化層１０５（ＴａＯy（５ｎｍ）／ＴａＯX（４５ｎｍ）の積層構造で側壁膜厚３０ｎｍ）が形成されている。ここで組成ｘ、ｙは、ｘ＜ｙ＜２．５の関係を満たすものとする。その抵抗変化層１０５と接したコンタクトホール１０７の内部には、固定抵抗層１０４が充填されている。さらに、固定抵抗層１０４と抵抗変化層１０５の両方に接する形で第２の電極１０６（Ｐｔ）が形成されている。
　図１２Ａにおいて、本実施の形態の不揮発性記憶素子は、第１の実施の形態と比べて、コンタクトホール１０７内に形成されている固定抵抗層１０４と抵抗変化層１０５の位置関係（内側か外側）が入れ替わっている。つまり、抵抗変化層１０５は、コンタクトホール（開口部）の側壁に形成され、固定抵抗層１０４は、抵抗変化層１０５で囲まれた空間を充填するように形成されている。このような構造により、本実施の形態における不揮発性記憶素子の等価回路は、図１２Ｂに示されるように、第１の実施の形態の等価回路において抵抗変化層１０５を上下反転させて接続した回路となる。したがって、図１２Ａおよび図１２Ｂでは、抵抗変化層１０５を構成する高抵抗層１０５ａと低抵抗層１０５ｂの上下関係はどちらが上でもかまわない。
　抵抗変化層１０５や固定抵抗層１０４に用いるＴａ酸化物の組成、ｘ、ｙ、ｚについては、抵抗変化層１０５と固定抵抗層１０４の抵抗値が同じオーダーとなる値が望ましい。そうすることによって、抵抗変化層１０５と固定抵抗層１０４の両方に同程度の電界がかかる。抵抗変化層１０５は高抵抗層１０５ａ（ＴａＯy）と低抵抗層１０５ｂ（ＴａＯX）の積層構造になっているため、電界のほとんどは高抵抗層１０５ａにかかり、ある閾値以上の電界が加わったときに抵抗変化動作を起こす。一方、固定抵抗層ＴａＯZの深さ方向の膜厚は、コンタクトホール１０７の深さが５０ｎｍであるため、閾値以下の電界しかかからず、抵抗変化を起こすことはない。
　［第２の実施の形態の固定抵抗層および抵抗変化層の組成と抵抗率］
　直径２ｒ深さｔのコンタクトホールの側壁に抵抗変化層を膜厚ｄだけ形成した場合、ホールの直径は２（ｒ－ｄ）となり、ここに固定抵抗層を埋めこんだ場合の抵抗値をＲとすると
Figure JPOXMLDOC01-appb-M000004
 　の関係が成り立つ。
　コンタクトホール１０７の直径が１３０ｎｍで深さが５０ｎｍで、側壁（抵抗変化層１０５）の膜厚を１０ｎｍから３０ｎｍ、固定抵抗層１０４の抵抗率を６ｍΩ・ｃｍから１００００ｍΩ・ｃｍの間で変化させたとき、図１３に示すように、得られる固定抵抗層１０４の抵抗値は３２０Ωから１．３ＭΩの範囲で任意に決定することができる。なお、図１３は、本発明の第２の実施の形態に係る不揮発性記憶素子において、側壁の抵抗変化層厚を変えたとき（１０ｎｍ、２０ｎｍ、３０ｎｍ）の固定抵抗層の膜抵抗率と固定抵抗値の関係を示す図である。
　例えば、１００ｋΩ程度の抵抗値が望ましい場合は、側壁の抵抗変化層の膜厚が３０ｎｍのときは抵抗率を７７０ｍΩ・ｃｍという具合に、形成しやすい膜厚の値に対して抵抗率を調整すればよい。
　固定抵抗層１０４（ＴａＯＺ）の抵抗率が７７０ｍΩ・ｃｍの場合、組成ｚの値は、ｚ＝１．９９となる。
　［第２の実施の形態の製造方法］
　以下に本実施形態の不揮発性記憶素子の製造方法を説明する。図１４Ａ（ａ）～図１４Ｃ（ｂ）は本実施形態の不揮発性記憶素子のプロセスフローを順に示している。
　まず、図１４Ａ（ａ）に示すように基板１０１上にＰｔからなる第１の電極１０２を配線幅３００ｎｍ、厚さ２００ｎｍで所定方向に伸張するように複数本形成する。この第１の電極１０２は第１の配線となる。第１の電極１０２（Ｐｔ）は絶縁層に配線を埋め込むためのトレンチ（溝）を形成した後に、スパッタ法を用いて成膜し、ＣＭＰ（化学的機械的研磨）技術によって埋め込むダマシン法を用いても良い（図示せず）。
　次に、図１４Ａ（ｂ）に示すように、バリア層（ＳｉＮおよびＳｉＣなど）を形成後、ＣＶＤ法等により層間絶縁層（ＳｉＯ２）を堆積し、その後ＣＭＰ技術を用いて厚さ５０ｎｍの層間絶縁層１０３として形成する。
　次に、図１４Ａ（ｃ）に示すように、ドライエッチング法により層間絶縁層１０３を貫通して直径１３０ｎｍのコンタクトホール１０７を第１の電極１０２に到達するまで掘り進める。
　次に、図１４Ａ（ｄ）に示すように、全面にスパッタ法でＴａＯXからなる抵抗変化層１０５を形成する。このとき、少なくともコンタクトホール１０７の側壁に所定の膜厚以上の抵抗変化層１０５（低抵抗層１０５ｂ）が形成されていればよい。
　次に、図１４Ｂ（ａ）に示すように、層間絶縁層１０３上に堆積した抵抗変化層１０５をＣＭＰ技術により研磨して、コンタクトホール１０７の内部にのみ埋め込み、抵抗変化層１０５を残存させる。
　その後、図１４Ｂ（ｂ）に示すように、酸素プラズマ処理（例えば、室温、２００Ｗで４ｓｅｃ）により抵抗変化層１０５の表面を酸化し、高抵抗層１０５ａを５ｎｍの膜厚で形成する。酸化されていない残りの４５ｎｍが低抵抗層１０５ｂとなる。
　次に、図１４Ｂ（ｃ）に示すように、リソグラフィー工程を経てドライエッチング法により、抵抗変化層１０５を貫通して直径７０ｎｍのコンタクトホール１０８を第１の電極１０２に到達するまで掘り進める（レジストパターンは図示せず）。
　次に、図１４Ｂ（ｄ）に示すように全面にスパッタ法でＴａＯZからなる固定抵抗層１０４を形成する。
　次に、図１４Ｃ（ａ）に示すように、層間絶縁層１０３および抵抗変化層１０５上に堆積した固定抵抗層１０４をＣＭＰ技術により研磨して、コンタクトホール１０８の内部にのみ埋め込み、固定抵抗層１０４を残存させる。
　最後に、図１４Ｃ（ｂ）に示すように、Ｐｔからなる第２の電極１０６を配線幅３００ｎｍ、厚さ２００ｎｍで所定方向に伸張するように複数本形成する。第２の電極１０６は、コンタクトホール１０７を被覆して第１の電極１０２からなる第１の配線と交差するように形成し、第２の配線となる。
　なお、第２の配線１０６（Ｐｔ）も第１の電極１０２と同様に、層間絶縁層１０３中に配線を埋め込むための溝を形成した後に、Ｐｔを、スパッタ法を用いて成膜し、ＣＭＰ技術によって埋め込むダマシン法を用いて形成することも可能である。
　また、本実施の形態では不揮発性記憶素子と直接接する第１の電極１０２および、第２の電極１０６にはＰｔを用いたが、第１の電極１０２、第２の電極１０６においてはそれぞれ別の電極材料、Ｔａ、Ｔａ化合物の他、例えば、ＣｕやＡｕ、Ｉｒ、Ｐｄ、Ｒｕ、Ｒｈなどの貴金属材料およびその化合物でも構わない。
　また、半導体で一般的に使用されるメタル材料、例えばＷ、Ｔｉ、ＴｉＮ、ＡｌＣｕなどのＡｌ系配線材料等でも構わない。また、本実施の形態では基板はＳｉ以外の材料でも形成可能である。
　また、固定抵抗層１０４は、抵抗変化層１０５を貫通するように形成されているが、少なくとも抵抗変化層１０５の高抵抗層１０５ａと電気的に並列に接続されていればよいので、図１５Ａのように抵抗変化層１０５を貫通しないように形成されていてもよい。このような変形例に係る不揮発性記憶素子の等価回路は図１５Ｂに示される回路となる。つまり、固定抵抗層１０４の一端は第２の電極１０６に接続されるが、他端は、第１の電極１０２に接続されず、低抵抗層１０５ｂと接触している。このような不揮発性記憶素子では、固定抵抗層１０４の膜厚は、ある電圧を加えたときに、抵抗変化の閾値電界を超えないように設計しておく必要がある。
　さらに固定抵抗層１０４にはＴａＯZを用いたが、ＴａＯＮやＴａ3Ｎ(5-x)など所望の抵抗率を持つ材料であれば構わない。例えば、ＴａＯＮやＴａ3Ｎ(5-x)などの抵抗変化しにくい材料を用いれば、固定抵抗層の膜厚についてはあまり考えなくてもよく、所望する抵抗値の条件だけを満たしていればよい。
　なお、本実施の形態では、固定抵抗層１０４を形成するためにコンタクトホール１０８は抵抗変化層１０５を形成するためのコンタクトホール１０７の内側に形成したが（図１４Ｂ（ｃ））、固定抵抗層１０４が少なくとも抵抗変化層１０５における高抵抗層１０５ａの一部を貫通していれば、抵抗変化層１０５における高抵抗層１０５ａと固定抵抗層１０４とが隣接して形成され、並列に接続することができるので、例えば、図１６のように、固定抵抗層１０４用のコンタクトホール１０８が抵抗変化層１０５用のコンタクトホール１０７からはみ出た構造であってもかまわない。
　（第３の実施の形態）
　次に、本発明の第３の実施の形態に係る不揮発性記憶素子について説明する。
　図１７Ａに本発明の第３の実施の形態に係る不揮発性記憶素子単体の概略断面図を示し、図１７Ｂにその不揮発性記憶素子の等価回路図を示す。本実施の形態の不揮発性記憶素子は、基板１０１上に配置された第１の電極１０２（Ｐｔ）が形成され、その第１の電極１０２上にバリア層を含む層間絶縁層１０３（ＳｉＯ２およびＳｉＮおよびＳｉＣを主成分とする絶縁層で膜厚５０ｎｍ）が形成されている。層間絶縁層１０３を貫通して抵抗変化層１０５用のコンタクトホール１０７（直径１３０ｎｍ）と固定抵抗層１０４用のコンタクトホール１０８（直径１３０ｎｍ）が形成されている。コンタクトホール１０８の内部には、固定抵抗層１０４（ＴａＯZ）が充填されている。コンタクトホール１０７の内部には、抵抗変化層１０５（ＴａＯy（３ｎｍ）／ＴａＯX（４７ｎｍ）の積層構造）が充填されている。さらに、固定抵抗層１０４と抵抗変化層１０５の両方に接する形で第２の電極１０６（Ｐｔ）が形成されている。
　抵抗変化層１０５や固定抵抗層１０４に用いるＴａ酸化物の組成、ｘ、ｙ、ｚについては、抵抗変化層１０５と固定抵抗層１０４の抵抗値が同じオーダーとなる値が望ましい。そうすることによって、抵抗変化層１０５と固定抵抗層１０４の両方に同程度の電界がかかる。抵抗変化層１０５は高抵抗層１０５ａ（ＴａＯy）と低抵抗層１０５ｂ（ＴａＯX）の積層構造になっているため、電界のほとんどは高抵抗層１０５ａにかかり、ある閾値以上の電界が加わったときに抵抗変化動作を起こす。一方、固定抵抗層ＴａＯZの電界方向の膜厚は、コンタクトホール１０８の深さが５０ｎｍであるため、閾値以下の電界しかかからず、抵抗変化を起こすことはない。
　本実施の形態が、第１または第２の実施の形態と異なるのは、固定抵抗層１０４と抵抗変化層１０５が接していない点であり、もし両者の抵抗値の差が大きくなったとしても電界はそれぞれの膜に均一にかけることができる。したがって、より確実に並列抵抗の効果を期待できる。
　［第３の実施の形態の固定抵抗層および抵抗変化層の組成と抵抗率］
　また固定抵抗層１０４と抵抗変化層１０５を直径２ｒ深さｔの２つのコンタクトホール１０７、１０８にそれぞれ形成する場合には、固定抵抗層の抵抗値は
Figure JPOXMLDOC01-appb-M000005
 　の関係が成り立つ。
　固定抵抗層１０４の抵抗率を６ｍΩ・ｃｍから１００００ｍΩ・ｃｍの間で変化させれば、図１８に示すように得られる固定抵抗層１０４の抵抗値は２２６Ωから３８０ｋΩの範囲で任意に決定することができる。
　コンタクトホール１０８の直径が１３０ｎｍで深さが５０ｎｍの場合、１００ｋΩ程度の抵抗値を実現するためには、抵抗率を２６６０ｍΩ・ｃｍとすれば良い。
　固定抵抗層１０４（ＴａＯZ）の抵抗率が２６６０ｍΩ・ｃｍの場合、組成ｚの値は、ｚ＝２．１５となる。
　［第３の実施の形態の製造方法］
　以下に本実施形態の不揮発性記憶素子の製造方法を説明する。図１９（ａ）～図１９（ｂ）、は本実施形態の不揮発性記憶素子のプロセスフローを順に示している。
　まず、図１９Ａ（ａ）に示すように基板１０１上にＰｔからなる第１の電極１０２を配線幅３００ｎｍ、厚さ２００ｎｍで所定方向に伸張するように複数本形成する。この第１の電極１０２は第１の配線となる。第１の電極１０２（Ｐｔ）は絶縁層に配線を埋め込むためのトレンチ（溝）を形成した後に、スパッタ法を用いて成膜し、ＣＭＰ（化学的機械的研磨）技術によって埋め込むダマシン法を用いても良い（図示せず）。
　次に、図１９Ａ（ｂ）に示すように、バリア層（ＳｉＮおよびＳｉＣなど）を形成後、ＣＶＤ法等により層間絶縁層（ＳｉＯ２）を堆積し、その後ＣＭＰ技術を用いて厚さ５０ｎｍの層間絶縁層１０３として形成する。
　次に、図１９Ａ（ｃ）に示すように、ドライエッチング法により層間絶縁層１０３を貫通して直径１３０ｎｍのコンタクトホール１０７を第１の電極１０２に到達するまで掘り進める。
　次に、図１９Ａ（ｄ）に示すように、全面にスパッタ法でＴａＯXからなる抵抗変化層１０５を形成する。
　次に、図１９Ｂ（ａ）に示すように、層間絶縁層１０３上に堆積した抵抗変化層１０５をＣＭＰ技術により研磨して、コンタクトホール１０７の内部にのみ埋め込み、抵抗変化層１０５を残存させる。
　その後、図１９Ｂ（ｂ）に示すように、酸素プラズマ処理（例えば、室温、２００Ｗで４ｓｅｃ）により抵抗変化層１０５の表面を酸化し、高抵抗層１０５ａを５ｎｍの膜厚で形成する。酸化されていない残りの４５ｎｍが低抵抗層１０５ｂとなる。
　次に、図１９Ｂ（ｃ）に示すように、ドライエッチング法により、コンタクトホール１０７の横に層間絶縁層１０３を貫通して直径１３０ｎｍのコンタクトホール１０８を第１の電極１０２に到達するまで掘り進める。
　次に、図１９Ｂ（ｄ）に示すように全面にスパッタ法でＴａＯZからなる固定抵抗層１０４を形成する。
　次に、図１９Ｃ（ａ）に示すように、層間絶縁層１０３および抵抗変化層１０５上に堆積した固定抵抗層１０４をＣＭＰ技術により研磨して、コンタクトホール１０８の内部にのみ埋め込み、固定抵抗層１０４を残存させる。
　最後に、図１９Ｃ（ｂ）に示すように、Ｐｔからなる第２の電極１０６を配線幅３００ｎｍ、厚さ２００ｎｍで所定方向に伸張するように複数本形成する。第２の電極１０６は、コンタクトホール１０７を被覆して第１の電極１０２からなる第１の配線と交差するように形成し、第２の配線となる。
　なお、第２の配線１０６（Ｐｔ）も第１の電極１０２と同様に、層間絶縁層１０３中に配線を埋め込むための溝を形成した後に、Ｐｔを、スパッタ法を用いて成膜し、ＣＭＰ技術によって埋め込むダマシン法を用いて形成することも可能である。
　また、本実施の形態では不揮発性記憶素子と直接接する第１の電極１０２および、第２の電極１０６にはＰｔを用いたが、第１の電極１０２、第２の電極１０６においてはそれぞれ別の電極材料、Ｔａ、Ｔａ化合物の他、例えば、ＣｕやＡｕ、Ｉｒ、Ｐｄ、Ｒｕ、Ｒｈなどの貴金属材料およびその化合物でも構わない。
　また、半導体で一般的に使用されるメタル材料、例えばＷ、Ｔｉ、ＴｉＮ、ＡｌＣｕなどのＡｌ系配線材料等でも構わない。また、本実施の形態では基板はＳｉ以外の材料でも形成可能である。
　さらに固定抵抗層１０４にはＴａＯZを用いたが、ＴａＯＮやＴａ3Ｎ(5-x)など所望の抵抗率を持つ材料であれば構わない。例えば、ＴａＯＮやＴａ3Ｎ(5-x)などの抵抗変化しにくい材料を用いれば、固定抵抗層の膜厚についてはあまり考えなくてもよく、所望する抵抗値の条件だけを満たしていればよい。
　（第４の実施の形態）
　次に、本発明の第４の実施の形態に係る不揮発性記憶素子について説明する。
　本発明の第４の実施の形態は、第１ないし第３の実施の形態にて示したいずれかの不揮発性記憶素子を１つの面内で２次元アレイ状に形成した構造である。
　例えば、図２０（ａ）及び図２０（ｂ）は、それぞれ、第１の実施の形態にて示した不揮発性記憶素子を用いた本実施の形態を示す平面図および断面図である。
　図２０（ａ）に示すように、本実施の形態の不揮発性記憶素子アレイは、基板１０１上に所定方向Ｘに伸張するように配置された第１の配線１０２（Ｐｔ）が、互いに平行に複数本設けられている。第１の配線１０２上には層間絶縁層１０３（ＳｉＯ２およびＳｉＮまたはＳｉＣを主成分とする膜厚５０ｎｍの絶縁層）が形成され、層間絶縁層１０３上、第１の配線１０２の伸張方向Ｘと交差する所定方向Ｙに伸張するように第２の配線１０６（Ｐｔ）が互いに平行に複数本設けられている。その第１の配線１０２と、第２の配線１０６とが交差する領域の層間絶縁層中にはコンタクトホール１０７が形成され、前記コンタクトホール１０７の内部には、固定抵抗層１０４および抵抗変化層１０５が設けられ不揮発性記憶素子１１１が形成されている。
　なお、図２０（ａ）及び図２０（ｂ）において、不揮発性記憶素子１１１は、第１実施の形態に係る不揮発性記憶素子に相当しているが、第１ないし第３の実施の形態にて示したいずれかの不揮発性記憶素子で構成されていればよい。
　以上の構成により、本実施の形態のように不揮発性記憶素子１１１を２次元アレイ状の構造とすることで、大容量のクロスポイント型の不揮発性記憶素子を実現することができる。
　なお、本実施の形態では単層アレイ構造でなく、図２０（ｃ）に示すように、多層のアレイ構造も形成可能である。多層アレイ構造の場合、周辺回路への接続コンタクトを各層で個別に形成することで（図示せず）、平面と同様のメモリ数を多層にしてチップ面積を縮小することが可能である。図２０（ｃ）に示す本実施の形態の多層（図２０（ｃ）では３層）の、不揮発性記憶素子アレイは、基板１０１上に、図２０（ａ）に示す第１層目の不揮発性記憶素子アレイ１１１を形成する。次に、第２層目の不揮発性記憶素子アレイ２１１を形成するが、その時、第１層目の不揮発性記憶素子アレイ１１１の第２の配線１０６が、第２層目の不揮発性記憶素子アレイ２１１の第１の配線として機能する。所定方向Ｙに伸張するように互いに平行に複数本設けられた第２の配線１０６上に、層間絶縁層１０３（ＳｉＯ２およびＳｉＮまたはＳｉＣを主成分とする膜厚５０ｎｍの絶縁層）が形成され、第２の配線１０６の伸張方向Ｙと交差する所定方向Ｘに伸張するように第３の配線２０６（Ｐｔ）が互いに平行に複数本設けられている。その第２の配線１０６と第３の配線２０６とが交差する領域の層間絶縁層２０３中には、第２層目の不揮発性記憶素子アレイ２１１を形成するためのコンタクトホール２０７が形成され、前記第２層目のコンタクトホール２０７の内部には、抵抗変化層２０５（高抵抗層２０５ａ、低抵抗層２０５ｂ）と固定抵抗層２０４が設けられ、不揮発性記憶素子２１１が形成されている。
　図２０（ｃ）において、不揮発性記憶素子２１１は、第１実施の形態に係る不揮発性記憶素子に相当しているが、第１ないし第３の実施の形態にて示したいずれかの不揮発性記憶素子で構成されていればよい。
　第３層目の不揮発性記憶素子アレイ３１１も同様に、第３の配線２０６が、第３層目の不揮発性記憶素子アレイの第１の配線として機能する。所定方向Ｘに伸張するように互いに平行に複数本設けられた第３の配線２０６上に、層間絶縁層３０３（ＳｉＯ２およびＳｉＮまたはＳｉＣを主成分とする膜厚５０ｎｍの絶縁層）が形成され、第３の配線２０６の伸張方向Ｘと交差する所定方向Ｙに伸張するように第４の配線３０６（第２の電極、Ｐｔ）が互いに平行に複数本設けられている。その第３の配線２０６と第４の配線（第２の電極）３０６とが交差する領域の層間絶縁層３０３中には、第３層目の不揮発性記憶素子アレイ３１１を形成するためのコンタクトホール３０７が形成され、前記第３層目のコンタクトホール３０７の内部には、抵抗変化層３０５（高抵抗層３０５ａ、低抵抗層３０５ｂ）と固定抵抗層３０４が設けられ、不揮発性記憶素子３１１が形成されている。
　図２０（ｃ）において、不揮発性記憶素子３１１は、第１実施の形態に係る不揮発性記憶素子に相当しているが、第１ないし第３の実施の形態にて示したいずれかの不揮発性記憶素子で構成されていればよい。
　以上、３層構造の不揮発性記憶素子アレイの実施の形態について説明したが、同様の構成を繰り返すことにより、さらに多層の構造を形成でき、大容量の不揮発性メモリ素子を実現することができる。
　なお、本実施の形態においては配線１０２、１０６、２０６が第１の電極の機能を、配線１０６、２０６、３０６が第２の電極の機能をそれぞれ果たすため、第１の電極および第２の電極を省略した構造とした。しかし、抵抗変化層や固定抵抗層と電極、配線材料の整合性によっては、不安定な抵抗変化動作や、素子の劣化が起こる可能性がある。その場合は、抵抗変化層および固定抵抗層と第１の配線の間に第１の電極、あるいは、抵抗変化層および固定抵抗層と第２の配線の間に第２の電極を配置しても構わない。
　さらには、第１の配線と第１の電極の間、または第２の電極と第２の配線の間に整流素子、例えば、図２１Ａ（ａ）及び図２１Ａ（ｂ）に示されるように、ＭＳＭダイオード素子１０９（ＴａＮ（１０９ｃ）／ＳｉＮx（１０９ｂ）／ＴａＮ（１０９ａ））を形成しても構わない。なお、図２１Ａ（ａ）は本発明の第４の実施の形態における不揮発性記憶素子の変形例の平面図、図２１Ａ（ｂ）は１層で形成した場合の断面図である。図２１Ａ（ｂ）の断面図に示されるように、第１の電極は第１の配線１０２が兼ねており、第２の電極は、ＭＳＭダイオード素子１０９の下部電極１０９ａが兼ねていて、ＭＳＭダイオード素子１０９の上部電極１０９ｃが第２の配線１１０に接続されている構成となっている。このような構成では、１個のメモリセルの等価回路は、図２１Ｂに示される通りである。つまり、図７Ｂに示される第１の実施の形態における回路に双方向ダイオードが直列接続された回路となる。
　なお、図２１Ａ（ｃ）に示すような多層構造の場合、不揮発性記憶素子２１１の第１の電極は第２の配線１１０が兼ねており、第２の電極は、ＭＳＭダイオード素子２０９の下部電極２０９ａが兼ねていて、ＭＳＭダイオード素子２０９の上部電極２０９ｃが第３の配線２１０に接続されている構成となっている。また、不揮発性記憶素子３１１の第１の電極は第３の配線２１０が兼ねており、第２の電極は、ＭＳＭダイオード素子３０９（下部電極３０９ａ、半導体層３０９ｂ、上部電極３０９ｃ）の下部電極３０９ａが兼ねていて、ＭＳＭダイオード素子３０９の上部電極３０９ｃが第４の配線３１０に接続されている構成となっている。
　図２１Ａ（ａ）～図２１Ａ（ｃ）では、ＭＳＭダイオード素子を第２の電極と第２の配線の間に配置したが、第１の配線と第１の電極との間に配置してもかまわない。
　（第５の実施の形態）
　次に、本発明の第５の実施の形態に係る不揮発性記憶素子について説明する。
　本実施の形態では、第１ないし第３の実施の形態にて示したいずれかの不揮発性記憶素子を備える不揮発性記憶装置であって、１トランジスタ／１不揮発性記憶素子のものである。
　図２２は、本発明の第５の実施の形態に係る不揮発性記憶装置４００の構成を示すブロック図である。また、図２３は、図２２におけるＣ部の構成（２ビット分の構成）を示す断面図である。図２３において、不揮発性記憶素子４１１は、第１実施の形態に係る不揮発性記憶素子に相当しているが、第１ないし第３の実施の形態にて示したいずれかの不揮発性記憶素子で構成されていればよい。
　この不揮発性記憶装置４００は、複数の不揮発性記憶素子にデータを記憶させる装置であって、第１～第３の実施の形態のいずれかの不揮発性記憶素子を含むメモリセルが複数個、２次元状に配置されたメモリセルアレイ４０２と、メモリセルアレイ４０２から少なくとも一つのメモリセルを選択する選択回路（行選択回路／ドライバ４０３、列選択回路４０４）と、選択されたメモリセルに含まれる不揮発性記憶素子を高抵抗状態又は低抵抗状態に遷移させる書き込み回路４０５と、選択されたメモリセルに含まれる不揮発性記憶素子が高抵抗状態にあるか低抵抗状態にあるかを判定するセンスアンプ４０６等を備える。
　より詳しくは、図２２に示すように、本実施の形態に係る不揮発性記憶装置４００は、半導体基板上に、メモリ本体部４０１を備えており、このメモリ本体部４０１は、メモリセルアレイ４０２と、行選択回路／ドライバ４０３と、列選択回路４０４と、情報の書き込みを行うための書き込み回路４０５と、選択ビット線に流れる電流量を検出し、データ「１」または「０」と判定するセンスアンプ４０６と、端子ＤＱを介して入出力データの入出力処理を行うデータ入出力回路４０７とを具備している。
　メモリセルアレイ４０２は、半導体基板の上に形成された、互いに交差するように配列された複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…およびビット線ＢＬ０，ＢＬ１，ＢＬ２，…と、これらのワード線ＷＬ０，ＷＬ１，ＷＬ２，…およびビット線ＢＬ０，ＢＬ１，ＢＬ２，…の交点に対応してそれぞれ設けられた複数のトランジスタＴ１１，Ｔ１２，Ｔ１３，Ｔ２１，Ｔ２２，Ｔ２３，Ｔ３１，Ｔ３２，Ｔ３３，…（以下、「トランジスタＴ１１，Ｔ１２，…」と表す）と、トランジスタＴ１１，Ｔ１２，…と１対１に設けられた複数のメモリセルＭ１１，Ｍ１２，Ｍ１３，Ｍ２１，Ｍ２２，Ｍ２３，Ｍ３１，Ｍ３２，Ｍ３３（以下、「メモリセルＭ１１，Ｍ１２，…」と表す）とを備えている。
　また、メモリセルアレイ４０２は、ワード線ＷＬ０，ＷＬ１，ＷＬ２，…に平行して配列されている複数のプレート線ＰＬ０，ＰＬ１，ＰＬ２，…を備えている。
　図２３に示すように、ワード線ＷＬ０，ＷＬ１の上方にビット線ＢＬ０が配され、そのワード線ＷＬ０，ＷＬ１とビット線ＢＬ０との間に、プレート線ＰＬ０，ＰＬ１が配されている。
　ここで、図２３における不揮発性記憶素子４１１が、図２２におけるメモリセルＭ２１，Ｍ２１，…に相当しており、第１の電極４１２と、第２電極４１６と、前記第１の電極４１２と前記第２電極４１６との間に介在され、両電極間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層４１５と、前記第１の電極４１２と前記第２電極４１６との間に介在され、前記抵抗変化層４１５の少なくとも一部と電気的に並列接続された固定抵抗層４１４と備えている。また、この図２３では、層間絶縁層４１３、プラグ層４１７を、金属配線層４１８を、ソース／ドレイン領域４１９もそれぞれ示されている。
　図２２に示すように、トランジスタＴ１１，Ｔ１２，Ｔ１３，…のドレインはビット線ＢＬ０に、トランジスタＴ２１，Ｔ２２，Ｔ２３，…のドレインはビット線ＢＬ１に、トランジスタＴ３１，Ｔ３２，Ｔ３３，…のドレインはビット線ＢＬ２に、それぞれ接続されている。
　また、トランジスタＴ１１，Ｔ２１，Ｔ３１，…のゲートはワード線ＷＬ０に、トランジスタＴ１２，Ｔ２２，Ｔ３２，…のゲートはワード線ＷＬ１に、トランジスタＴ１３，Ｔ２３，Ｔ３３，…のゲートはワード線ＷＬ２に、それぞれ接続されている。
　さらに、トランジスタＴ１１，Ｔ１２，…のソースはそれぞれ、メモリセルＭ１１，Ｍ１２，…と接続されている。
　また、メモリセルＭ１１，Ｍ２１，Ｍ３１，…はプレート線ＰＬ０に、メモリセルＭ１２，Ｍ２２，Ｍ３２，…はプレート線ＰＬ１に、メモリセルＭ１３，Ｍ２３，Ｍ３３，…はプレート線ＰＬ２に、それぞれ接続されている。
　次に、その動作を説明する。外部回路（図示せず）からアドレス信号を受け取り、このアドレス信号に基づいて行アドレス信号を行選択回路／ドライバ４０３へ出力するとともに、列アドレス信号を列選択回路４０４へ出力する。ここで、アドレス信号は、複数のメモリセルＭ１１，Ｍ１２，・・・のうちの選択される特定のメモリセルのアドレスを示す信号である。また、行アドレス信号は、アドレス信号に示されたアドレスのうちの行のアドレスを示す信号であり、列アドレス信号は、アドレス信号に示されたアドレスのうちの列のアドレスを示す信号である。
　外部から入力される制御信号（図示せず）は、データの書き込みサイクルにおいては、データ入出力回路４０７に入力された入力データＤｉｎに応じて、書き込み用電圧の印加を指示する書き込み信号を書き込み回路４０５へ出力する。他方、データの読み出しサイクルにおいて、制御信号は、読み出し用電圧の印加を指示する読み出し信号を列選択回路４０４へ出力する。
　行選択回路／ドライバ４０３は、アドレス信号から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、複数のワード線ＷＬ０，ＷＬ１，ＷＬ２のうちの何れかを選択し、その選択されたワード線に対して、所定の電圧を印加する。
　また、列選択回路４０４は、アドレス信号から出力された列アドレス信号を受け取り、この列アドレス信号に応じて、複数のビット線ＢＬ０，ＢＬ１，ＢＬ２のうちの何れかを選択し、その選択されたビット線に対して、書き込み用電圧または読み出し用電圧を印加する。
　書き込み回路４０５は、制御信号が書き込み信号であった場合、列選択回路４０４に対して選択されたビット線に対して書き込み用電圧の印加を指示する信号を出力する。
　また、センスアンプ４０６は、データの読み出しサイクルにおいて、読み出し対象となる選択ビット線に流れる電流量を検出し、データ「１」または「０」と判定する。その結果得られた出力データＤｏは、データ入出力回路４０７を介して、外部回路へ出力される。
　このように、本発明は、発明に係る不揮発性記憶素子を含むメモリセルのアレイを備える不揮発性記憶装置としても実現される。
　本発明は、電気的信号に基づいて可逆的に抵抗値が変化する不揮発性記憶素子とその不揮発性記憶素子を備える不揮発性記憶装置として、特に、高速化と高集積化を実現する大容量の不揮発性記憶装置として、例えば、携帯情報機器や情報家電等の電子機器の高速化・小型化に貢献するメモリとして有用である。
　１０１　基板
　１０２　第１の電極（第１の配線）
　１０３　層間絶縁層
　１０４　固定抵抗層
　１０５　抵抗変化層
　１０５ａ　抵抗変化層の高抵抗層
　１０５ｂ　抵抗変化層の低抵抗層
　１０６　第２の電極（第２の配線）
　１０７　コンタクトホール
　１０８　コンタクトホール
　１０９　ダイオード素子
　１０９ａ　ダイオード下部電極
　１０９ｂ　ダイオード半導体層
　１０９ｃ　ダイオード上部電極
　１１０　第２の配線
　１１１　不揮発性記憶素子（アレイ）
　２０３　層間絶縁層
　２０４　固定抵抗層
　２０５　抵抗変化層
　２０５ａ　抵抗変化層の高抵抗層
　２０５ｂ　抵抗変化層の低抵抗層
　２０６　第２の電極（第３の配線）
　２０７　コンタクトホール
　２０９　ダイオード素子
　２０９ａ　ダイオード下部電極
　２０９ｂ　ダイオード半導体層
　２０９ｃ　ダイオード上部電極
　２１０　第３の配線
　２１１　不揮発性記憶素子（アレイ）
　３０３　層間絶縁層
　３０４　固定抵抗層
　３０５　抵抗変化層
　３０５ａ　抵抗変化層の高抵抗層
　３０５ｂ　抵抗変化層の低抵抗層
　３０６　第２の電極（第４の配線）
　３０７　コンタクトホール
　３０９　ダイオード素子
　３０９ａ　ダイオード下部電極
　３０９ｂ　ダイオード半導体層
　３０９ｃ　ダイオード上部電極
　３１０　第４の配線
　３１１　不揮発性記憶素子（アレイ）
　４００　不揮発性記憶装置
　４０１　メモリ本体部
　４０２　メモリセルアレイ
　４０３　行選択回路／ドライバ
　４０４　列選択回路
　４０５　書き込み回路
　４０６　センスアンプ
　４０７　データ入出力回路
　４１１　不揮発性記憶素子
　４１２　第１の電極
　４１３　層間絶縁層
　４１４　固定抵抗層
　４１５　抵抗変化層
　４１６　第２の電極
　４１７　プラグ層
　４１８　金属配線層
　４１９　トランジスタのソース・ドレイン領域
　ＢＬ０，ＢＬ１，…　　ビット線
　Ｍ１１，Ｍ１２，…　　メモリセル
　Ｔ１１，Ｔ１２，…　　トランジスタ
　ＷＬ０，ＷＬ１，…　　ワード線
 

Claims (15)

  1. 　不揮発性の記憶素子であって、
    　第１の電極と、
    　第２の電極と、
    　前記第１及び第２の電極間に介在して形成され、かつ、前記第１及び第２の電極に接続され、前記第１及び第２の電極間に印加する電圧の極性に応じて高抵抗状態と低抵抗状態とを可逆的に遷移する抵抗変化層と、
    　前記第１及び第２の電極間に介在して形成され、かつ、前記抵抗変化層の少なくとも一部と電気的に並列接続され、その抵抗値が前記抵抗変化層が高抵抗状態にある場合の抵抗値の０．１から１０倍の範囲にある固定抵抗層と
    　を備える不揮発性記憶素子。
  2. 　前記固定抵抗層の抵抗値が、前記抵抗変化層が高抵抗状態にある場合の抵抗値の０．５から２倍の範囲にある
    　請求項１記載の不揮発性記憶素子。
  3. 　前記固定抵抗層の抵抗値が、前記抵抗変化層が高抵抗状態にある場合の抵抗値と同じ範囲にある
    　請求項１記載の不揮発性記憶素子。
  4. 　前記抵抗変化層は、高抵抗層と低抵抗層の少なくとも２層の積層構造を有し、
    　前記固定抵抗層の少なくとも一部は、前記高抵抗層と電気的に並列接続されている
    　請求項１～３いずれか１項に記載の不揮発性記憶素子。
  5. 　前記高抵抗層は、前記第１の電極と接続され、
    　前記低抵抗層は、前記第２の電極と接続され、
    　前記固定抵抗層は、前記第１の電極に電気的に接続されている
    　請求項４記載の不揮発性記憶素子。
  6. 　前記固定抵抗層は、前記高抵抗層に接している
    　請求項４又は５記載の不揮発性記憶素子。
  7. 　前記固定抵抗層は、前記第１及び第２の電極に電気的に接続されている
    　請求項１～６のいずれか１項に記載の不揮発性記憶素子。
  8. 　さらに、前記第１及び第２の電極間を充填するように形成された層間絶縁膜を備え、
    　前記抵抗変化層及び前記固定抵抗層は、前記層間絶縁層に形成された貫通孔である開口部に形成されている
    　請求項１～７のいずれか１項に記載の不揮発性記憶素子。
  9. 　前記固定抵抗層は、前記開口部の内壁の少なくとも一部を周回して塗りつくすように形成され、
    　前記抵抗変化層は、前記開口部の内部であって、かつ、前記固定抵抗層で囲まれた空間を充填するように形成されている
    　請求項８記載の不揮発性記憶素子。
  10. 　前記抵抗変化層は、前記開口部の内壁を塗りつくすように形成され、
    　前記固定抵抗層は、前記抵抗変化層で囲まれた空間を充填するように形成されている
    　請求項８記載の不揮発性記憶素子。
  11. 　前記層間絶縁層には、複数の前記開口部が形成され、
    　前記複数の開口部の一つには、当該開口部を充填するように前記抵抗変化層が形成され、
    　前記複数の開口部の他の一つには、当該開口部を充填するように前記固定抵抗層が形成されている
    　請求項８記載の不揮発性記憶素子。
  12. 　複数の不揮発性記憶素子にデータを記憶させる不揮発性記憶装置であって、
    　請求項１～１１のいずれか１項に記載の不揮発性記憶素子を含むメモリセルが複数個、２次元状に配置されたメモリセルアレイと、
    　前記メモリセルアレイから少なくとも一つのメモリセルを選択する選択回路と、
    　前記選択部で選択されたメモリセルに含まれる不揮発性記憶素子を高抵抗状態又は低抵抗状態に遷移させる書き込み回路と、
    　前記選択部で選択されたメモリセルに含まれる不揮発性記憶素子が高抵抗状態にあるか低抵抗状態にあるかを判定するセンスアンプと
    　を備える不揮発性記憶装置。
  13. 　前記メモリセルは、前記不揮発性記憶素子と整流素子とが直列に接続された回路である
    　請求項１２記載の不揮発性記憶装置。
  14. 　前記メモリセルは、前記不揮発性記憶素子とトランジスタとが直列に接続された回路である
    　請求項１２記載の不揮発性記憶装置。
  15. 　前記メモリセルアレイは、２次元に配置されたメモリセルが複数、積層された多層構造メモリセルアレイである
    　請求項１２～１４のいずれか１項に記載の不揮発性記憶装置。
PCT/JP2010/002943 2009-04-30 2010-04-23 不揮発性記憶素子及び不揮発性記憶装置 WO2010125780A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2010800016866A CN102047423B (zh) 2009-04-30 2010-04-23 非易失性存储元件及非易失性存储装置
US12/994,910 US8508976B2 (en) 2009-04-30 2010-04-23 Nonvolatile memory element and nonvolatile memory device
JP2010532138A JP4628500B2 (ja) 2009-04-30 2010-04-23 不揮発性記憶素子及び不揮発性記憶装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-111517 2009-04-30
JP2009111517 2009-04-30

Publications (1)

Publication Number Publication Date
WO2010125780A1 true WO2010125780A1 (ja) 2010-11-04

Family

ID=43031939

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/002943 WO2010125780A1 (ja) 2009-04-30 2010-04-23 不揮発性記憶素子及び不揮発性記憶装置

Country Status (4)

Country Link
US (1) US8508976B2 (ja)
JP (1) JP4628500B2 (ja)
CN (1) CN102047423B (ja)
WO (1) WO2010125780A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110031463A1 (en) * 2009-08-07 2011-02-10 Mitsuru Sato Resistance-change memory
WO2012063495A1 (ja) * 2010-11-12 2012-05-18 パナソニック株式会社 不揮発性半導体記憶素子の製造方法
WO2012070238A1 (ja) * 2010-11-24 2012-05-31 パナソニック株式会社 不揮発性記憶素子、その製造方法、不揮発性記憶装置及び不揮発性記憶素子の設計支援方法
WO2012090404A1 (ja) * 2010-12-27 2012-07-05 パナソニック株式会社 不揮発性記憶素子、その製造方法
US9680093B2 (en) 2011-09-16 2017-06-13 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory element, nonvolatile memory device, nonvolatile memory element manufacturing method, and nonvolatile memory device manufacturing method

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201207852A (en) * 2010-04-05 2012-02-16 Mosaid Technologies Inc Semiconductor memory device having a three-dimensional structure
CN103262240B (zh) * 2011-02-23 2016-08-03 松下知识产权经营株式会社 非易失性存储元件及其制造方法
KR101929940B1 (ko) 2012-05-09 2018-12-17 삼성전자 주식회사 하이브리드형 저항성 메모리 소자, 그 작동 방법 및 그 제조 방법
CN106803486A (zh) * 2012-11-06 2017-06-06 华邦电子股份有限公司 非易失性存储器的制造方法
WO2016018199A1 (en) 2014-07-26 2016-02-04 Hewlett-Packard Development Company, L.P. Printhead with a number of memristor cells and a parallel current distributor
CN105514264B (zh) * 2014-09-24 2018-09-21 中芯国际集成电路制造(上海)有限公司 一种阻变存储器及其制备方法、电子装置
KR102578854B1 (ko) * 2016-12-31 2023-09-19 에스케이하이닉스 주식회사 저항성 메모리 소자 및 이의 제조 방법
KR20200127712A (ko) * 2019-05-03 2020-11-11 삼성전자주식회사 가변 저항 메모리 소자
FR3100368B1 (fr) 2019-08-30 2021-11-05 Commissariat Energie Atomique Dispositif mémoire non-volatile de type filamentaire
US11289157B1 (en) * 2020-09-04 2022-03-29 Winbond Electronics Corp. Memory device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004005797A (ja) * 2002-05-30 2004-01-08 Mitsubishi Electric Corp 薄膜磁性体記憶装置
JP2006108645A (ja) * 2004-10-08 2006-04-20 Ind Technol Res Inst マルチレベル相変化メモリ、及びその動作方法並びに製造方法
JP2007184065A (ja) * 2006-01-10 2007-07-19 Toshiba Corp 磁気記憶装置
WO2008102718A1 (ja) * 2007-02-19 2008-08-28 Nec Corporation 半導体記憶装置
WO2008126166A1 (ja) * 2007-03-09 2008-10-23 Fujitsu Limited 不揮発性半導体記憶装置及びその読み出し方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4113493B2 (ja) 2003-06-12 2008-07-09 シャープ株式会社 不揮発性半導体記憶装置及びその制御方法
US20050230724A1 (en) 2004-04-16 2005-10-20 Sharp Laboratories Of America, Inc. 3D cross-point memory array with shared connections
TWI277207B (en) 2004-10-08 2007-03-21 Ind Tech Res Inst Multilevel phase-change memory, operating method and manufacture method thereof
TWI254443B (en) 2004-10-08 2006-05-01 Ind Tech Res Inst Multilevel phase-change memory, manufacture method and status transferring method thereof
JP2006203098A (ja) 2005-01-24 2006-08-03 Sharp Corp 不揮発性半導体記憶装置
JP2006245310A (ja) * 2005-03-03 2006-09-14 Toshiba Corp 磁気記憶装置
JP2006310913A (ja) 2005-04-26 2006-11-09 Matsushita Electric Ind Co Ltd 光送信装置及び光空間伝送システム
JP2007027537A (ja) * 2005-07-20 2007-02-01 Sharp Corp 可変抵抗素子を備えた半導体記憶装置
JP4745395B2 (ja) 2006-11-17 2011-08-10 パナソニック株式会社 抵抗変化型記憶装置
JP4252110B2 (ja) 2007-03-29 2009-04-08 パナソニック株式会社 不揮発性記憶装置、不揮発性記憶素子および不揮発性記憶素子アレイ
WO2009001534A1 (ja) * 2007-06-22 2008-12-31 Panasonic Corporation 抵抗変化型不揮発性記憶装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004005797A (ja) * 2002-05-30 2004-01-08 Mitsubishi Electric Corp 薄膜磁性体記憶装置
JP2006108645A (ja) * 2004-10-08 2006-04-20 Ind Technol Res Inst マルチレベル相変化メモリ、及びその動作方法並びに製造方法
JP2007184065A (ja) * 2006-01-10 2007-07-19 Toshiba Corp 磁気記憶装置
WO2008102718A1 (ja) * 2007-02-19 2008-08-28 Nec Corporation 半導体記憶装置
WO2008126166A1 (ja) * 2007-03-09 2008-10-23 Fujitsu Limited 不揮発性半導体記憶装置及びその読み出し方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110031463A1 (en) * 2009-08-07 2011-02-10 Mitsuru Sato Resistance-change memory
US8421051B2 (en) * 2009-08-07 2013-04-16 Kabushiki Kaisha Toshiba Resistance-change memory
WO2012063495A1 (ja) * 2010-11-12 2012-05-18 パナソニック株式会社 不揮発性半導体記憶素子の製造方法
CN102630340B (zh) * 2010-11-12 2014-11-12 松下电器产业株式会社 非易失性半导体存储元件的制造方法
US8574957B2 (en) 2010-11-12 2013-11-05 Panasonic Corporation Method for manufacturing nonvolatile semiconductor memory element
CN102630340A (zh) * 2010-11-12 2012-08-08 松下电器产业株式会社 非易失性半导体存储元件的制造方法
JP5006481B2 (ja) * 2010-11-12 2012-08-22 パナソニック株式会社 不揮発性半導体記憶素子の製造方法
JP5144840B2 (ja) * 2010-11-24 2013-02-13 パナソニック株式会社 不揮発性記憶素子、その製造方法、不揮発性記憶装置及び不揮発性記憶素子の設計支援方法
CN103229299A (zh) * 2010-11-24 2013-07-31 松下电器产业株式会社 非易失性存储元件、其制造方法、非易失性存储装置和非易失性存储元件的设计支援方法
US8861257B2 (en) 2010-11-24 2014-10-14 Panasonic Corporation Nonvolatile memory element, manufacturing method thereof, nonvolatile memory device, and design support method for nonvolatile memory element
WO2012070238A1 (ja) * 2010-11-24 2012-05-31 パナソニック株式会社 不揮発性記憶素子、その製造方法、不揮発性記憶装置及び不揮発性記憶素子の設計支援方法
CN103229299B (zh) * 2010-11-24 2015-11-25 松下电器产业株式会社 非易失性存储元件、其制造方法、非易失性存储装置和非易失性存储元件的设计支援方法
JP5081334B2 (ja) * 2010-12-27 2012-11-28 パナソニック株式会社 不揮発性記憶素子、その製造方法
CN102742011A (zh) * 2010-12-27 2012-10-17 松下电器产业株式会社 非易失性存储元件及其制造方法
WO2012090404A1 (ja) * 2010-12-27 2012-07-05 パナソニック株式会社 不揮発性記憶素子、その製造方法
US8692222B2 (en) 2010-12-27 2014-04-08 Panasonic Corporation Nonvolatile memory element and method of manufacturing the nonvolatile memory element
US9680093B2 (en) 2011-09-16 2017-06-13 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory element, nonvolatile memory device, nonvolatile memory element manufacturing method, and nonvolatile memory device manufacturing method

Also Published As

Publication number Publication date
JPWO2010125780A1 (ja) 2012-10-25
US20110103131A1 (en) 2011-05-05
JP4628500B2 (ja) 2011-02-09
US8508976B2 (en) 2013-08-13
CN102047423B (zh) 2013-11-20
CN102047423A (zh) 2011-05-04

Similar Documents

Publication Publication Date Title
JP4628500B2 (ja) 不揮発性記憶素子及び不揮発性記憶装置
JP5157448B2 (ja) 抵抗記憶素子及び不揮発性半導体記憶装置
JP5468087B2 (ja) 不揮発性記憶素子及び不揮発性記憶装置
JP4894757B2 (ja) 抵抗記憶素子及び不揮発性半導体記憶装置
KR101312906B1 (ko) 불휘발성 기억소자, 그 제조 방법, 그 설계 지원 방법 및 불휘발성 기억장치
JP5352032B2 (ja) 不揮発性記憶素子および不揮発性記憶装置
JP5039857B2 (ja) 記憶装置およびその製造方法
JP4781431B2 (ja) 不揮発性半導体記憶装置及びその書き込み方法
JP5056847B2 (ja) 不揮発性半導体記憶装置及びその読み出し方法
US20120012897A1 (en) Vertically Fabricated BEOL Non-Volatile Two-Terminal Cross-Trench Memory Array with Two-Terminal Memory Elements and Method of Fabricating the Same
JPWO2007023569A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
JP5351363B1 (ja) 不揮発性記憶素子および不揮発性記憶装置
JP5291269B2 (ja) 不揮発性半導体記憶素子、不揮発性半導体記憶装置およびその製造方法
JP5081334B2 (ja) 不揮発性記憶素子、その製造方法
US20110233511A1 (en) Nonvolatile memory element and manufacturing method thereof
JP5571833B2 (ja) 不揮発性記憶素子及び不揮発性記憶素子の製造方法
JP2012244017A (ja) 不揮発性記憶素子及びその製造方法並びに不揮発性記憶装置
JP5603721B2 (ja) 不揮発性半導体記憶装置及びその製造方法
JP5062176B2 (ja) 半導体記憶装置、半導体記憶装置の製造方法、半導体記憶装置の書き込み方法及び半導体記憶装置の読み出し方法
JP2012227275A (ja) 抵抗変化型不揮発性メモリセルおよび抵抗変化型不揮発性記憶装置
KR20080040734A (ko) 불휘발성 반도체 기억 장치 및 그 기입 방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080001686.6

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2010532138

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12994910

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10769480

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10769480

Country of ref document: EP

Kind code of ref document: A1