JP5006481B2 - 不揮発性半導体記憶素子の製造方法 - Google Patents
不揮発性半導体記憶素子の製造方法 Download PDFInfo
- Publication number
- JP5006481B2 JP5006481B2 JP2012501059A JP2012501059A JP5006481B2 JP 5006481 B2 JP5006481 B2 JP 5006481B2 JP 2012501059 A JP2012501059 A JP 2012501059A JP 2012501059 A JP2012501059 A JP 2012501059A JP 5006481 B2 JP5006481 B2 JP 5006481B2
- Authority
- JP
- Japan
- Prior art keywords
- resistance change
- layer
- film
- variable resistance
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 62
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title claims abstract description 41
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 53
- 238000000059 patterning Methods 0.000 claims abstract description 21
- 230000001590 oxidative effect Effects 0.000 claims abstract description 13
- 230000008859 change Effects 0.000 claims description 177
- 230000003647 oxidation Effects 0.000 claims description 52
- 229910052760 oxygen Inorganic materials 0.000 claims description 41
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 40
- 239000001301 oxygen Substances 0.000 claims description 40
- 229910000314 transition metal oxide Inorganic materials 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 9
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- 229910052735 hafnium Inorganic materials 0.000 claims description 4
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 4
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 2
- 229910052726 zirconium Inorganic materials 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 175
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 18
- 239000011229 interlayer Substances 0.000 description 17
- 238000000137 annealing Methods 0.000 description 13
- 239000007789 gas Substances 0.000 description 12
- 229910000449 hafnium oxide Inorganic materials 0.000 description 11
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 11
- 239000000463 material Substances 0.000 description 11
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 11
- 229910001928 zirconium oxide Inorganic materials 0.000 description 11
- 238000005530 etching Methods 0.000 description 10
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 9
- 229910052786 argon Inorganic materials 0.000 description 9
- 229910001882 dioxygen Inorganic materials 0.000 description 9
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 6
- 238000001878 scanning electron micrograph Methods 0.000 description 6
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 6
- 229910001936 tantalum oxide Inorganic materials 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 238000005546 reactive sputtering Methods 0.000 description 5
- 238000006722 reduction reaction Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 239000000945 filler Substances 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 229910052741 iridium Inorganic materials 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910052723 transition metal Inorganic materials 0.000 description 3
- 150000003624 transition metals Chemical class 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 230000002250 progressing effect Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 206010021143 Hypoxia Diseases 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000002180 anti-stress Effects 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- -1 for example Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/041—Modification of switching materials after formation, e.g. doping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、電圧パルスの印加により、抵抗値が変化する抵抗変化型の不揮発性半導体記憶素子の製造方法に関する。
近年、デジタル技術の進展に伴って携帯情報機器や情報家電等の電子機器が、より一層高機能化している。これらの電子機器の高機能化に伴い、使用される半導体素子の微細化および高速化が急速に進んでいる。その中でも、フラッシュメモリに代表されるような大容量の不揮発性メモリの用途が急速に拡大している。更に、このフラッシュメモリに置き換わる次世代の新型不揮発性メモリとして、いわゆる抵抗変化素子を用いた抵抗変化型の不揮発性半導体記憶素子の研究開発が進んでいる。ここで、抵抗変化素子とは、電気的信号によって抵抗値が可逆的に変化する性質を有し、さらにはこの抵抗値に対応した情報を、不揮発的に記憶することが可能な素子のことをいう。
この抵抗変化素子の一例として、酸素含有率の異なる遷移金属酸化物を積層して抵抗変化層に用いた抵抗変化素子を搭載した不揮発性半導体記憶素子が提案されている。例えば、特許文献１においては、酸素含有率の高い抵抗変化層と接触する電極界面に酸化・還元反応を選択的に発生させ、抵抗変化を安定化することが開示されている。
上述の不揮発性半導体記憶素子において、抵抗変化が安定して発現する状態に遷移させるために、抵抗変化素子に最初に電圧を印加して、酸素含有率の高い抵抗変化層の一部を局所的に短絡させるブレイク（初期ブレイクダウン）が行われる。この時重要な事は、抵抗変化素子以外のトランジスタや寄生抵抗成分に不要な電圧が伝わることなく、抵抗変化素子に十分な電圧が印加されることである。発明者らは、このために、抵抗変化素子の側壁部分を酸化して絶縁化することで、アクティブな面積を縮小化し、リーク電流を低減することを提案している。
図９（ａ）から図９（ｉ）は、発明者らが提案した不揮発性半導体記憶素子の要部の製造方法を示す断面図である。
まず、図９（ａ）に示すように、トランジスタや下層配線などが形成されている基板１００上に、アルミ（Ａｌ）等で構成される導電層を形成し、これをパターニングすることで下層配線１０１を形成する。更に、下層配線１０１を被覆して基板１００上に絶縁膜を形成した後に絶縁膜表面を平坦化することで層間絶縁層１０２を形成する。そして、所望のマスクを用いて層間絶縁層１０２をパターニングして、層間絶縁層１０２を貫通して下層配線１０１に達するコンタクトホール１０３を形成する。
次に、図９（ｂ）に示すように、まずタングステン（Ｗ）を主成分とする充填材で、コンタクトホール１０３を埋め込み、化学的機械研磨法（ＣＭＰ法）を用いてウエハ全面を平坦化研磨し、層間絶縁層１０２上の不要な充填材を除去して、コンタクトホール１０３の内部にコンタクトプラグ１０４を形成する。
次に、図９（ｃ）に示すように、コンタクトプラグ１０４を被覆して、層間絶縁層１０２上に、後に下部電極１０５となるタンタル窒化物（ＴａＮ）から構成される第１の導電膜１０５’をスパッタ法で形成する。
次に、図９（ｄ）に示すように、第１の導電膜１０５’上に、遷移金属酸化物から構成される第１の抵抗変化膜１０６ａ’および第２の抵抗変化膜１０６ｂ’をこの順で形成する。第１の抵抗変化膜１０６ａ’の酸素含有率としては、５０〜６５ａｔｍ％、その抵抗率は２〜５０ｍΩ・ｃｍ、膜厚は２０〜１００ｎｍであり、第２の抵抗変化膜１０６ｂ’の酸素含有率としては、６５〜７５ａｔｍ％、その抵抗率は１Ｅ７（すなわち、１×１０7）ｍΩ・ｃｍ以上、膜厚は３〜１０ｎｍである。
次に、図９（ｅ）に示すように、第２の抵抗変化膜１０６ｂ’上に、パターニング後に上部電極１０７となる貴金属（白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）など）から構成される第２の導電膜１０７’を形成する。
次に、図９（ｆ）に示すように、所望のマスクを用いて、第２の導電膜１０７’をパターニングして、上部電極１０７を形成する。続いて、図９（ｇ）に示すように、所望のマスクを用いて、第１の抵抗変化膜１０６ａ’および第２の抵抗変化膜１０６ｂ’をパターニングして、第１の抵抗変化層１０６ａおよび第２の抵抗変化層１０６ｂの積層構造で構成される抵抗変化層１０６を形成する。更に、図９（ｈ）に示すように、所望のマスクを用いて、第１の導電膜１０５’をパターニングして、下部電極１０５を形成して、抵抗変化層１０６を下部電極１０５および上部電極１０７で挟持した抵抗変化素子を形成する。通常、図９（ｆ）から図９（ｈ）は、同一のマスクを用いて、一連の工程として、実施される。素子のパターニング（エッチング）の途中で、他の工程の処理をすると、歩留低下や、製造のスループットが低下するなどの懸念があるからである。
最後に、図９（ｉ）に示すように、抵抗変化素子を酸素雰囲気中でアニールすることにより、第１の抵抗変化層１０６ａの端部を酸化して絶縁領域１０６ｃを形成する。このとき、第２の抵抗変化層１０６ｂは最初から絶縁層に近いので、ほとんど酸化されない。
以上の製造方法とすることにより、抵抗変化素子の側壁部分を酸化して絶縁化することで、第１の抵抗変化層１０６ａのアクティブな面積を縮小し、抵抗変化層１０６中のダメージ領域を流れるリーク電流を低減し、ブレイク電圧の低電圧化、ブレイク電圧の印加時間の短時間化を実現することができる。
しかしながら、上記で説明した製造方法を実現するためには、微細化、メモリの大容量化の点で課題がある。図１０に、上述の製造方法で形成した不揮発性半導体記憶素子の不良ビットのＳＥＭ像による断面図を示す。抵抗変化素子が下層のコンタクトプラグ１０４とずれて形成された場合に、タングステンを主成分とするコンタクトプラグ１０４の上面が下部電極より外側にはみだし、図９（ｉ）の酸素アニールによって酸化されることが分かる。タングステンは酸化されるとその抵抗値が増大するため、このコンタクトプラグ１０４の抵抗が上昇することで寄生抵抗が増大し、抵抗変化素子に必要な電圧が印加されなくなる。そのため、初期化に必要な電圧（ブレイク電圧）がメモリセルに印加できず、抵抗変化素子がブレイクされなかったり、抵抗変化に必要な閾値電圧が印加できないために抵抗変化できなくなることで、不良ビットが構成される。抵抗変化素子は微細化すればするほど、下層のコンタクトプラグ１０４とのマスク合わせマージンは減少する傾向であり、また、大容量化すればするほど、抵抗変化素子毎の位置のばらつきが増大するので、この現象の発生頻度は、微細化、大容量化に伴い悪化する傾向である。また、下部電極１０５でコンタクトプラグ１０４を完全に被覆していても、層間絶縁層１０２を介してコンタクトプラグ１０４が酸化されることも懸念される。
本発明は、上記の課題を解決するもので、ブレイク時の低電圧高速動作が可能で、かつコンタクトプラグの酸化を抑えることが可能な抵抗変化型の不揮発性半導体記憶素子の製造方法を提供することを目的とする。特に、メモリの微細化・大容量化に極めて貢献できる不揮発性半導体記憶素子の製造方法を提供することを目的とするものである。
上記目的を達成するために、本発明の一態様に係る不揮発性半導体記憶素子の製造方法は、基板上にコンタクトプラグを形成する工程と、コンタクトプラグを被覆して第１の導電膜を成膜する工程と、第１の導電膜上に、酸素含有率が異なる複数層から構成される抵抗変化膜を成膜する工程と、抵抗変化膜上に第２の導電膜を成膜する工程と、第２の導電膜をパターニングして上部電極を形成する工程と、抵抗変化膜をパターニングして抵抗変化層を形成する工程と、第１の導電膜をパターニングしてコンタクトプラグに接続された下部電極を形成する工程と、を備え、さらに、少なくとも下部電極を形成する工程の前に、抵抗変化層又は抵抗変化層の端部となる抵抗変化膜の一部を絶縁化させるために酸化する工程を有することを特徴とする。
以上の製造方法とすることにより、抵抗変化素子の側壁部分を酸化して絶縁化することで、アクティブな面積（素子の電気特性に影響する実効面積）を縮小し、リーク電流を低減し、ブレイク電圧の低電圧化、印加時間の短時間化を実現することができる。また同時に、下部電極がパターニングされる前に抵抗変化層の側壁を酸化することで、全面に成膜された導電層が酸素の拡散バリアとなり、コンタクトプラグの酸化を原理的に防止することができる。
また、上述の不揮発性半導体記憶素子の製造方法において、抵抗変化層又は抵抗変化膜を酸化する工程は、抵抗変化層を形成する工程の後に、抵抗変化層の端部を絶縁化させるために酸化する処理をおこなう工程であってもよい。これにより、抵抗変化層の端部から酸素が脱離しないようにする効果がある。特に抵抗変化膜のパターニング直後に、酸化することで、抵抗変化層が大気中に放置される時間が少なくなり、抵抗変化層の変動要因が少なくなる効果がある。また、端部に形成された側壁酸化領域が保護層となり、下部電極をパターニングする際の抵抗変化層のエッチングダメージも低減することができる。
また、上述の不揮発性半導体記憶素子の製造方法において、抵抗変化層又は抵抗変化膜を酸化する工程は、上部電極を形成する工程と抵抗変化層を形成する工程との間に、抵抗変化膜の一部を絶縁化させるために酸化する処理をおこなう工程であってもよい。これにより、酸化処理の際に抵抗変化膜がパターニングされていないので、その分だけ酸素の拡散バリアが強化され、より確実にコンタクトプラグの酸化を防止することができる。また、抵抗変化膜が全面に残存している状態で酸化すると、抵抗変化膜の酸化レートが向上し、抵抗変化素子のアクティブ面積をより絞ることができ、リーク電流を更に低減することができる。加えて、エッチングする対象の抵抗変化膜に酸素が多く含有されることで、抵抗変化膜に形成された酸化領域が保護層となり、抵抗変化膜および第１の導電膜をパターニングする際のエッチングダメージも低減することができる。
また、上述の不揮発性半導体記憶素子の製造方法において、上部電極の上に上部電極よりも高い圧縮応力を有するストレス強化層を形成する工程を有してもよい。これにより、下部電極となる第１の導電層、抵抗変化層となる抵抗変化膜が全面に残った状態で酸化を実施しても、ストレス変動による上部電極の反りを防止することができる。
最後に、抵抗変化層は、タンタル、ハフニウムまたはジルコニウムの酸化物層から構成されてもよい。これらの材料はリテンション特性に優れ、かつ高速動作が可能な材料であるが、抵抗変化開始時にブレイクを必要とする抵抗変化層の材料であっても、本発明の効果により、そのブレイク特性を極めて安定化することができるからである。
本発明の不揮発性半導体記憶素子の製造方法は、コンタクトプラグ上に形成された上部電極、抵抗変化層および下部電極から構成される抵抗変化素子において、下部電極をパターニングする前に、抵抗変化層の側壁を酸化することで、抵抗変化層の実効面積の縮小によるブレイク電圧の低電圧化・短時間化と、コンタクトプラグの酸化防止とを両立させるものである。これは、パターニングされていない下部電極となる導電層が酸素の拡散バリアとして機能し、コンタクトプラグの酸化を原理的に防止することができるからである。本発明の不揮発性半導体記憶素子の製造方法は、特に、メモリの微細化・大容量化に極めて貢献できるものである。
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、以下の各実施形態に示す膜厚や孔径などの数値は具体例としての一例を示すものであり、これらの数値に限定されるものではない。
（実施の形態１）
図１は、本発明の実施の形態１における不揮発性半導体記憶素子の要部の製造方法を示す断面図である。
図１は、本発明の実施の形態１における不揮発性半導体記憶素子の要部の製造方法を示す断面図である。
まず、図１（ａ）に示すように、トランジスタや下層配線などが形成されている基板１００上に、アルミ等で構成される導電層（膜厚：４００〜６００ｎｍ）を形成し、これをパターニングすることで下層配線１０１を形成する。そして、下層配線１０１を被覆して基板１００上に絶縁膜を形成した後に絶縁層の表面を平坦化することで層間絶縁層１０２（膜厚：５００〜１０００ｎｍ）を形成する。層間絶縁層１０２については、プラズマＴＥＯＳ膜、ならびに配線間の寄生容量の低減のためにフッ素含有酸化物（例えば、ＦＳＧ）およびｌｏｗ−ｋ材料等が用いられる。そして、所望のマスクを用いて層間絶縁層１０２をパターニングして、層間絶縁層１０２を貫通して下層配線１０１に達するコンタクトホール１０３（直径：５０〜３００ｎｍ）を形成する。ここでは、下層配線１０１の幅がコンタクトホール１０３の径より小さい場合には、マスク合わせずれの影響により下層配線１０１とコンタクトプラグ１０４の接触する面積が変わり、例えばセル電流が変動する。これを防止する観点から、下層配線１０１の幅はコンタクトホール１０３の径より大きくなるようにしている。
次に、図１（ｂ）に示すように、まず下層として密着層および拡散バリアとして機能するチタン窒化物（ＴｉＮ、膜厚：５〜５０ｎｍ）及びチタン（Ｔｉ、膜厚：５〜３０ｎｍ）層をスパッタ法で、そしてその上層として主成分となるタングステン（Ｗ、膜厚：２００〜４００ｎｍ）をＣＶＤ法で成膜する。この結果、タングステンを主成分とする充填材で、コンタクトホール１０３は埋め込まれる。そして、化学的機械研磨法（ＣＭＰ法）を用いてウエハ全面を平坦化研磨し、層間絶縁層１０２上の不要な充填材を除去して、コンタクトホール１０３の内部の基板１００上にコンタクトプラグ１０４を形成する。
次に、図１（ｃ）に示すように、コンタクトプラグ１０４を被覆して、層間絶縁層１０２上に、後に下部電極１０５となるタンタル窒化物から構成される第１の導電膜１０５’（ＴａＮ、膜厚：５０〜２００ｎｍ）をスパッタ法で形成（成膜）する。
次に、図１（ｄ）に示すように、第１の導電膜１０５’上に、酸素含有率が異なる複数層から構成される抵抗変化膜つまり遷移金属酸化物から構成される第１の抵抗変化膜１０６ａ’および第２の抵抗変化膜１０６ｂ’をこの順で形成（成膜）する。第１の抵抗変化膜１０６ａ’の酸素含有率としては、５０〜６５ａｔｍ％、その抵抗率は２〜５０ｍΩ・ｃｍ、膜厚は２０〜１００ｎｍであり、第２の抵抗変化膜１０６ｂ’の酸素含有率としては、６５〜７５ａｔｍ％、その抵抗率は１Ｅ７Ω・ｃｍ以上、膜厚は３〜１０ｎｍである。ここでは、タンタルターゲットをアルゴン（Ａｒ）と酸素ガス（Ｏ２）雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で第１の抵抗変化膜１０６ａ’および第２の抵抗変化膜１０６ｂ’を形成した。なお、第１の抵抗変化膜１０６ａ’は、第２の抵抗変化膜１０６ｂ’に対して低酸素濃度および低抵抗の膜である。
次に、図１（ｅ）に示すように、第２の抵抗変化膜１０６ｂ’上に、パターニング後に上部電極１０７となる貴金属（白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）など）から構成される第２の導電膜１０７’を形成（成膜）する。
次に、図１（ｆ）に示すように、所望のマスクを用いて、第２の導電膜１０７’をパターニングして、パターニングされた第２の導電膜１０７’を上部電極１０７として形成する。
次に、図１（ｇ）に示すように、所望のマスクを用いて、第１の抵抗変化膜１０６ａ’および第２の抵抗変化膜１０６ｂ’をパターニングする。例えば、難エッチング材料である上部電極１０７をマスクに用いて抵抗変化膜をパターニングしてもよい。パターニングされた抵抗変化膜は第１の抵抗変化層１０６ａおよび第２の抵抗変化層１０６ｂの２層積層構造で構成される抵抗変化層１０６として形成する。この場合には、下部電極１０５となる第１の導電膜１０５’が抵抗変化膜のパターニングでエッチングされにくい条件で行うことが好ましい。例えば、第１の導電膜１０５’がエッチングされ難いガスで第１の抵抗変化膜１０６ａ’および第２の抵抗変化膜１０６ｂ’をドライエッチングすることが好ましい。第１の導電膜１０５’の膜厚が残存すればするほど、第１の導電膜１０５’がより確実に酸素の拡散バリアとして機能するからである。なお、第１の抵抗変化層１０６ａは、第２の抵抗変化層１０６ｂに対して低酸素濃度および低抵抗の抵抗変化膜である。
ここで、第１の抵抗変化層１０６ａ（第１の抵抗変化膜１０６ａ’）は第１の遷移金属酸化物、例えば酸素不足型の酸化タンタル（ＴａＯx、０＜ｘ＜２．５）を主成分とした遷移金属酸化物で構成される。第２の抵抗変化層１０６ｂ（第２の抵抗変化膜１０６ｂ’）を構成する第２の遷移金属酸化物の酸素含有率は、第１の抵抗変化層１０６ａを形成する第１の遷移金属酸化物の酸素含有率より高い。言い換えると、第２の遷移金属酸化物の酸素の組成比は、第１の遷移金属酸化物の酸素の組成比より高い。例えば、第２の抵抗変化層１０６ｂが酸化タンタル（ＴａＯy）で構成されるとすると、ｘ＜ｙとなる。第１の抵抗変化層１０６ａおよび第２の抵抗変化層１０６ｂがタンタル以外の遷移金属で構成される場合は、絶縁性を示す化学量論的組成(stoichiometric composition)からの酸素の不足度が小さい材料で構成される。抵抗変化層１０６を構成する材料として他にハフニウム（Ｈｆ）やジルコニウム（Ｚｒ）の酸化物を用いても、同様の積層構造の抵抗変化層が構成できる。
なお、酸素不足型の遷移金属酸化物とは、化学量論的な組成を有する酸化物と比較して酸素の含有量（原子比：総原子数に占める酸素原子数の割合）が少ない酸化物をいう。遷移金属がＴａの場合、化学量論的な酸化物の組成はＴａ2Ｏ5であって、ＴａとＯの原子数の比率（Ｏ／Ｔａ）は２．５である。したがって、酸素不足型のＴａ酸化物において、ＴａとＯの原子比は０より大きく、２．５より小さいことになる。
次に、図１（ｈ）に示すように、第１の導電膜１０５’がパターニングされていない抵抗変化素子を、酸素を含む雰囲気中でアニール（以下、単にアニールと記載）することにより（温度：３００〜４５０℃）、第１の抵抗変化層１０６ａの端部（側端部）を絶縁化させるために酸化して絶縁領域１０６ｃを形成する。第２の抵抗変化層１０６ｂが、最初から絶縁層に近い場合は、ほとんど酸化されない。また、第１の導電膜１０５’の表面が露出された状態で酸化処理されるので、第１の導電膜１０５’の表層に酸化層が形成されることになる（図示せず）。本実施の形態の場合は、タンタル窒化物の表面が酸化されて、タンタル酸化物もしくは酸窒化物となる。
最後に、図１（ｉ）に示すように、所望のマスクを用いて、例えば上部電極１０７をマスクに用いて第１の導電膜１０５’をパターニングして、パターニングされた第１の導電膜１０５’をコンタクトプラグ１０４に接続された下部電極１０５として形成する。この結果、抵抗変化層１０６を下部電極１０５および上部電極１０７で挟持した抵抗変化素子が形成される。この場合には、第１の導電膜１０５’の表層近傍は、酸化処理により、膜質が変わっている。そのため、第１の導電膜１０５’のエッチングとしては、通常より時間がかかり、抵抗変化素子の底部寸法としては増加する方向になる。
以降は、通常は、抵抗変化素子を層間絶縁膜で被覆する工程、抵抗変化素子の上部電極に接続するコンタクトプラグを形成する工程、そのコンタクトプラグに接続する上層配線を形成する工程などがあり（図示せず）、これらの工程を行うことで本発明の実施の形態１にかかる不揮発性半導体記憶素子を実現することができる。
以上の製造方法とすることにより、コンタクトプラグ１０４上に形成された上部電極１０７、抵抗変化層１０６および下部電極１０５から構成される抵抗変化素子の製造方法において、下部電極１０５を形成する前に、抵抗変化層１０６の側壁が酸化される。これにより、抵抗変化層のアクティブな面積を縮小し、ブレイク電圧の低電圧化およびブレイク時間の短時間化と、コンタクトプラグの酸化防止とを両立させることができる。
上述の製造方法で作成した本発明の実施の形態１の不揮発性半導体記憶素子の側壁酸化量とコンタクトプラグのコンタクト抵抗との関係を図２に示す。図２は、抵抗変化層１０６の側壁を酸化した量を横軸に、コンタクトプラグ１０４のコンタクト抵抗を縦軸に示す。側壁酸化量とは、ウェハ全面に抵抗変化層１０６を形成したモニタウェハを用い、その表面を側壁酸化時と同じ時間だけ酸化して抵抗変化層１０６表面から縦方向に進行する酸化量を、光学的な膜厚測定器で測定した推測量である。実際の抵抗変化素子の側壁で進行する酸化量は、他の要因により、影響を受けてモニタウェハを用いて測定した側壁酸化量と異なることもあるが、定性的な特性は変わらないと考えられる。図２より、抵抗変化素子形成後（下部電極形成後）にアニールを実施していた図９の製造方法では、コンタクト抵抗が３２Ω程度で、側壁酸化量が７０ｎｍになると、急激に４０Ω以上に上昇している。これは側壁酸化量を多くすることで、酸素がコンタクトプラグ１０４まで到達し、コンタクトプラグ１０４が酸化されるビットが生じることを示唆している。一方で、本発明の実施の形態１の製造方法では、コンタクト抵抗は３０Ω以下と低く、側壁酸化量が増加しても抵抗上昇がないことがわかる。
また、本発明の実施の形態１の不揮発性半導体記憶素子において、側壁酸化量とブレイク電圧との関係を図３に示す。図３は、抵抗変化層１０６の側壁を酸化した量を横軸に、抵抗変化素子のブレイク電圧を縦軸に示す。抵抗変化素子形成後にアニールを実施していた図９の製造方法と同様に、側壁酸化量を多くすることで、抵抗変化素子のアクティブ面積が縮小し、ブレイク電圧が低減される効果が発現していることを確認した。
最後に、側壁酸化を実施する工程の違いにより、抵抗変化素子の底部寸法にどのような影響を与えるかについて説明する。図４Ａは、本発明の実施の形態１における不揮発性半導体記憶素子の側壁酸化量と抵抗変化素子の底部寸法との関係を示したものである。図４Ａは、抵抗変化層の側壁を酸化した量を横軸に、抵抗変化素子の底部の寸法を縦軸に示す。図４Ｂは、本発明の実施の形態１の製造方法による抵抗変化素子と図９の製造方法による抵抗変化素子とを示したものである。図４Ｂより、抵抗変化層形成直後にアニールした本発明の実施の形態１の製造方法による抵抗変化素子の底部寸法Ｂが、抵抗変化素子形成後（下部電極形成後）にアニールした図９の抵抗変化素子の底部寸法Ａに比べて、大きくなることがわかる。この理由は、下部電極１０５をエッチングする場合の表層状態の違いに起因する。本発明の実施の形態１では、下部電極１０５の加工前に抵抗変化層１０６の酸化を実施するので、下部電極１０５の表面が酸化される。このため、図９と同様のエッチングを下部電極１０５に対して行うと、下部電極１０５に酸素が含有されている分、下部電極１０５のエッチングが進行しにくくなり、下部電極１０５はテーパー形状となる。つまり、図９の製造方法で形成された下部電極１０５の上部寸法と底部寸法の差ａに対して、本発明の実施の形態１の製造方法で形成された下部電極１０５の上部寸法と底部寸法の差ｂはより大きくなり、この差が抵抗変化素子の底部寸法の違い（ｚ＝ｂ−ａ＝（Ｂ−Ａ）／２）になってあらわれるのである。このｚ量の大きさは、抵抗変化素子の膜構成、寸法およびエッチング条件にも依存するが、差が生じることに違いはない。
（実施の形態２）
図５は、本発明の実施の形態２における不揮発性半導体記憶素子の要部の製造方法を示す断面図である。図５において、図１と同じ構成要素については同じ符号を用い、説明を省略する。
図５は、本発明の実施の形態２における不揮発性半導体記憶素子の要部の製造方法を示す断面図である。図５において、図１と同じ構成要素については同じ符号を用い、説明を省略する。
図５に示すように、本発明の実施の形態１の不揮発性半導体記憶素子の製造方法と、本発明の実施の形態２の不揮発性半導体記憶素子の製造方法との違いは、抵抗変化素子の側壁酸化のためのアニール工程（絶縁領域１０６ｃ形成工程）をどのタイミングで行うかという点である。本発明の実施の形態１の製造方法では、第１の抵抗変化膜１０６ａ’をパターニングした後つまり抵抗変化層１０６を形成した後にアニールを実施して絶縁領域１０６ｃを形成していたのに対し、本発明の実施の形態２の製造方法では、第２の導電膜１０７’をパターニングした後、つまり上部電極１０７を形成してからエッチングによる抵抗変化層１０６を形成するまでの間にアニールを実施して絶縁領域１０６ｃを形成している。よって、図５（ｅ）以前の工程は、図１（ａ）〜図１（ｅ）と同様であるので、説明を省略する。
まず、図５（ｆ）に示すように、コンタクトプラグ１０４を被覆して、層間絶縁層１０２上に、後に下部電極１０５となる第１の導電膜１０５’、遷移金属酸化物から構成される第１の抵抗変化膜１０６ａ’および第２の抵抗変化膜１０６ｂ’、ならびに後に上部電極１０７となる第２の導電膜１０７’が形成された状態において、所望のマスクを用いて、第２の導電膜１０７’をパターニングして、上部電極１０７を形成する。この場合には、第１の抵抗変化膜１０６ａ’および第２の抵抗変化膜１０６ｂ’が上記第２の導電膜１０７’のパターニングでエッチングされにくい条件で行うことが好ましい。例えば、第１の抵抗変化膜１０６ａ’および第２の抵抗変化膜１０６ｂ’がエッチングされ難いガスで第２の導電膜１０７’をドライエッチングすることが好ましい。抵抗変化膜の残存膜厚がばらつくと、次工程のアニールで側壁酸化量のばらつきが発生するので、これを防止するためである。
次に、図５（ｇ）に示すように、第１の導電膜１０５’、第１の抵抗変化膜１０６ａ’および第２の抵抗変化膜１０６ｂ’がパターニングされていない状態の抵抗変化素子を酸素を含む雰囲気中でアニールすることにより（温度：３００〜４５０℃）、第１の抵抗変化膜１０６ａ’の一部（上部電極１０７および下部電極１０５の間に位置し、後に第１の抵抗変化層１０６ａの端部となる部分と表面に露出する部分）を絶縁化させるために酸化して、絶縁領域１０６ｃ’を形成する。このとき酸化は膜厚方向だけでなく、抵抗変化素子の内部方向にも進行する。上述したように、第２の抵抗変化膜１０６ｂ’が、最初から絶縁層に近い場合は、ほとんど酸化されない。また、酸化の進行度合いによっては、第１の導電膜１０５’の表面が酸化されることもある（図示せず）。
次に、図５（ｈ）に示すように、所望のマスクを用いて、例えば上部電極１０７をマスクに用いて第１の抵抗変化膜１０６ａ’および第２の抵抗変化膜１０６ｂ’（絶縁領域１０６ｃ’）をパターニングして、第１の抵抗変化層１０６ａおよび第２の抵抗変化層１０６ｂの積層構造で構成される抵抗変化層１０６を形成する。抵抗変化素子の内部に進行した酸化領域が絶縁領域１０６ｃとなって、抵抗変化素子の端部を覆うことになる。このため、抵抗変化素子の端部は酸素を大量に含有した絶縁領域で覆われているので、抵抗変化層１０６をエッチングする際のエッチングガスの打ち込みなどを抑制することができる。また、第２の抵抗変化層１０６ｂは、酸化により大量に酸素を含んだ状態となるので、膜質が変わっている。そのため、エッチングとしては、通常より時間がかかり、抵抗変化素子の底部寸法としては増加する方向になる。
最後に、図５（ｉ）に示すように、所望のマスクを用いて、例えば上部電極１０７をマスクにして第１の導電膜１０５’をパターニングして、下部電極１０５を形成する。この結果、抵抗変化層１０６を下部電極１０５および上部電極１０７で挟持した抵抗変化素子が形成される。
以降は、通常は、抵抗変化素子を層間絶縁膜で被覆する工程、抵抗変化素子の上部電極に接続するコンタクトプラグを形成する工程、そのコンタクトプラグに接続する上層配線を形成する工程などがあり（図示せず）、これらの工程を行うことで本発明の実施の形態２にかかる不揮発性半導体記憶素子を実現することができる。
以上の製造方法とすることにより、コンタクトプラグ１０４上に形成された上部電極１０７、抵抗変化層１０６および下部電極１０５から構成される抵抗変化素子の製造方法において、下部電極１０５を形成する前に、抵抗変化層１０６の側壁が酸化される。これにより、抵抗変化層の実効面積の縮小によるブレイク電圧の低電圧化およびブレイク時間の短時間化と、コンタクトプラグの酸化防止とを両立させることができる。
上述の製造方法で作成した本発明の実施の形態２の不揮発性半導体記憶素子については、本発明の実施の形態１の不揮発性半導体記憶素子に比べて、以下に示す有利な効果がある。図６に、本発明の実施の形態２の製造方法における不揮発性半導体記憶素子の側壁酸化量と初期抵抗との関係を示す。図６は、抵抗変化層１０６の側壁を酸化した量を横軸に、抵抗変化素子の初期抵抗を縦軸に示す。側壁酸化量は、上述したモニタウェハの縦方向に進行する酸化量であり、一定の目安である。図６から、図９の製造方法、本発明の実施の形態１の製造方法に比べて、本発明の実施の形態２の製造方法では、同様の初期抵抗を得る（同様の絶縁領域１０６ｃを形成する）のに、必要な側壁酸化量が少なくてすむことが分かる。いいかえると、上部電極１０７を形成した直後に抵抗変化層１０６を酸化した場合には、実効的な側壁酸化レートが向上し、より抵抗変化素子の内側まで酸化できることがわかる。これは明らかではないが、抵抗変化層を介した場合に、抵抗変化層中の酸素の拡散係数が大きくなることが原因と推測する。
（実施の形態３）
上述した、図６で抵抗変化素子の側壁酸化のためのアニールを上部電極１０７形成の直後に実施すると、実効的な側壁酸化レートが向上することを確認したが、その一方で側壁酸化を過剰にすると、初期抵抗が非常に高抵抗化してブレイクできないメモリセルができることがわかった。これを解析すると、上部電極１０７が剥離していることが原因であると判明した。これは、抵抗変化層１０６が全面に残った状態での、酸化処理は、ストレス変動が大きく、その影響を受けて上部電極１０７が剥離したものによると考えられる。本発明の実施の形態３の製造方法はこれを解決するものである。
上述した、図６で抵抗変化素子の側壁酸化のためのアニールを上部電極１０７形成の直後に実施すると、実効的な側壁酸化レートが向上することを確認したが、その一方で側壁酸化を過剰にすると、初期抵抗が非常に高抵抗化してブレイクできないメモリセルができることがわかった。これを解析すると、上部電極１０７が剥離していることが原因であると判明した。これは、抵抗変化層１０６が全面に残った状態での、酸化処理は、ストレス変動が大きく、その影響を受けて上部電極１０７が剥離したものによると考えられる。本発明の実施の形態３の製造方法はこれを解決するものである。
図７は、本発明の実施の形態３における不揮発性半導体記憶素子の要部の製造方法を示す断面図である。図７において、図１と同じ構成要素については同じ符号を用い、説明を省略する。
図７に示すように、本発明の実施の形態３の不揮発性半導体記憶素子の製造方法と、本発明の実施の形態２の不揮発性半導体記憶素子の製造方法の違いは、上部電極１０７の上にストレス強化層(anti-stress layer)１０８が配置されていることである。よって、図７（ｄ）以前の工程は、図５（ａ）〜図５（ｄ）と同様であり、図７（ｈ）以降の工程は、図５（ｈ）〜図５（ｉ）と同様であるので、説明を省略する。
まず、図７（ｅ）に示すように、コンタクトプラグ１０４を被覆して、層間絶縁層１０２上に、後に下部電極１０５となる第１の導電膜１０５’、遷移金属酸化物から構成される第１の抵抗変化膜１０６ａ’および第２の抵抗変化膜１０６ｂ’、後に上部電極１０７となる第２の導電膜１０７’、ならびにストレス強化膜１０８’をこの順で形成する。ストレス強化膜１０８’には、後のアニールによる引っ張り応力(tensile stress)を抑制するために、第２の導電膜１０７’（上部電極１０７）よりも高い圧縮応力（compressive stress）を有するものを用いる。言い換えると、ストレス強化膜１０８’には、アニール（絶縁領域１０６ｃ’の形成）により上部電極１０７で生じる引っ張り応力に対する応力耐性を強化するために、上部電極１０７で発生する応力よりも高い逆極性の応力つまり圧縮応力を、膜形成時に膜自身の特性として有するものを用いる。ここでは、ストレス強化膜１０８’を構成する材料としてチタンとアルミニウムの窒化物（ＴｉＡｌＮ）を選択した。ストレス強化膜１０８’はかならずしも導電性である必要はない。絶縁性である場合には、上部電極１０７へ接続するコンタクトを形成する場合に、ストレス強化層１０８も開口（上部電極１０７の表面が露出するまで貫通し、コンタクトプラグが埋め込まれる貫通孔を形成）すればよいからである。
次に、図７（ｆ）に示すように、所望のマスクを用いて、第２の導電膜１０７’およびストレス強化膜１０８’をパターニングして、上部電極１０７およびその上のストレス強化層１０８を形成する。この場合にも、第１の抵抗変化膜１０６ａ’および第２の抵抗変化膜１０６ｂ’が上記第２の導電膜１０７’およびストレス強化膜１０８’のパターニングでエッチングされにくい条件で行うことが好ましい。例えば、第１の抵抗変化膜１０６ａ’および第２の抵抗変化膜１０６ｂ’がエッチングされ難いガスで第２の導電膜１０７’およびストレス強化膜１０８‘をドライエッチングすることが好ましい。第２の導電膜１０７’およびストレス強化膜１０８’のパターニング後の抵抗変化膜の残存膜厚がばらつくと、次工程のアニールで側壁酸化量のばらつきが発生するので、これを防止するためである。
次に、図７（ｇ）に示すように、第１の導電膜１０５’、第１の抵抗変化膜１０６ａ’および第２の抵抗変化膜１０６ｂ’がパターニングされていない状態の抵抗変化素子を、酸素を含む雰囲気中でアニールすることにより（温度：３００〜４５０℃）、第１の抵抗変化膜１０６ａ’の一部を酸化して、絶縁領域１０６ｃ’を形成する。このとき酸化は膜厚方向だけでなく、抵抗変化素子の内部方向にも進行する。上述したように、第２の抵抗変化膜１０６ｂ’が、最初から絶縁層に近い場合は、ほとんど酸化されない。また、酸化の進行度合いによっては、第１の導電膜１０５’の表面が酸化されることもある（図示せず）。図７（ｇ）の工程では、ストレス強化層１０８が配置されていることにより、上部電極１０７の反りを抑制することができ、上部電極１０７が剥離することを防止することができる。
以降は、図５（ｈ）〜図５（ｉ）と同様の工程にて、本発明の実施の形態３にかかる不揮発性半導体記憶素子を実現することができる。
以上の製造方法とすることにより、コンタクトプラグ１０４上に形成された上部電極１０７、抵抗変化層１０６および下部電極１０５から構成される抵抗変化素子の製造方法において、下部電極１０５を形成する前に、抵抗変化層１０６の側壁が酸化される。これにより、抵抗変化層の実効面積の縮小によるブレイク電圧の低電圧化およびブレイク時間の短時間化と、コンタクトプラグの酸化防止とを両立させることができる。
また、上述の製造方法で作成した本発明の実施の形態３の不揮発性半導体記憶素子については、本発明の実施の形態２の不揮発性半導体記憶素子に比べて、以下に示す有利な効果がある。図８Ａ〜図８Ｃに、不揮発性半導体記憶素子のＳＥＭ像による断面図を示す。図８Ａおよび図８Ｂではストレス強化層１０８が配置されていない抵抗変化素子が示されており、上部電極１０７の剥離につながる電極の反りが顕著であることが示唆されている。また、上部電極１０７が薄いほど反り量が多くなり、上部電極１０７の膜厚ばらつきでも、抵抗変化素子の特性に影響があらわれることが示唆されている。しかし、図８Ｃに示したように、上部電極１０７の上部にストレス強化層１０８（チタンとアルミニウムの窒化物）を配した場合には、上部電極１０７の反りがまったくなく、剥離の心配がないことが分かる。
以上、本発明の不揮発性半導体記憶素子の製造方法について、実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。また、発明の趣旨を逸脱しない範囲で、複数の実施の形態における各構成要素を任意に組み合わせてもよい。
例えば、上記実施の形態において、第１の抵抗変化層１０６ａおよび第２の抵抗変化層１０６ｂを構成する遷移金属酸化物層は、タンタル酸化物層であるとしたが、上部電極と下部電極間への電圧印加によって抵抗変化層として機能するものであれば、ハフニウム（Ｈｆ）酸化物層やジルコニウム（Ｚｒ）酸化物層等の他の遷移金属酸化物層であってもよい。
例えば、ハフニウム酸化物層の積層構造を抵抗変化層１０６に採用する場合は、第１のハフニウム酸化物層の組成をＨｆＯxとし、第２のハフニウム酸化物層の組成をＨｆＯyとすると、０．９≦ｘ≦１．６程度であって、ｙが１．８＜ｙ程度で、第２のハフニウム酸化物層の膜厚は３ｎｍ以上、４ｎｍ以下であることが好ましい。
また、ジルコニウム酸化物層の積層構造を抵抗変化層１０６に採用する場合は、第１のジルコニウム酸化物層の組成をＺｒＯxとし、第２のジルコニウム酸化物層の組成をＺｒＯyとすると、０．９≦ｘ≦１．４程度であって、ｙが１．９＜ｙ程度で、第２のジルコニウム酸化物層の膜厚は１ｎｍ以上、５ｎｍ以下であることが好ましい。
また、ハフニウム酸化物層の積層構造を抵抗変化層１０６に採用する場合は、Ｈｆターゲットを用い、アルゴンガスおよび酸素ガス中でスパッタリングする所謂反応性スパッタリング法によって、下部電極１０５の上に第１のハフニウム酸化物層を形成する。第２のハフニウム酸化物層は、この第１のハフニウム酸化物層を形成後に、アルゴンガスと酸素ガスのプラズマに第１のハフニウム酸化物層の表面を暴露することにより形成できる。第１のハフニウム酸化物層の酸素含有率は、上述したタンタル酸化物層の場合と同様、反応性スパッタ中のアルゴンガスに対する酸素ガスの流量比を変えることにより容易に調整することができる。なお、基板温度は特に加熱することなく室温とすることができる。
また、第２のハフニウム酸化物層の膜厚は、アルゴンガスと酸素ガスのプラズマへの暴露時間により容易に調整することができる。
ジルコニウム酸化物層の積層構造を採用する場合は、Ｚｒターゲットを用い、アルゴンガスおよび酸素ガス中でスパッタリングする所謂反応性スパッタリング法によって、下部電極１０５の上に第１のジルコニウム酸化物層を形成する。第２のジルコニウム酸化物層は、この第１のジルコニウム酸化物層を形成後に、アルゴンガスと酸素ガスのプラズマに第１のジルコニウム酸化物層の表面を暴露することにより形成できる。第１のジルコニウム酸化物層の酸素含有率は、上述したタンタル酸化物層の場合と同様、反応性スパッタ中のアルゴンガスに対する酸素ガスの流量比を変えることにより容易に調整することができる。なお、基板温度は特に加熱することなく室温とすることができる。
また、第２のジルコニウム酸化物層の膜厚は、アルゴンガスと酸素ガスのプラズマへの暴露時間により容易に調整することができる。
また、上記実施の形態において述べた上部電極１０７および下部電極１０５の材料は一例であって、その他の材料を用いてもかまわない。例えば、上部電極１０７としては、Ｐｔ、Ｉｒ、Ｐｄ以外に、Ａｕ（金）、銅（Ｃｕ）、銀（Ａｇ）など、抵抗変化層を構成する遷移金属の標準電極電位より大きい標準電極電位を有する材料を用いることができ、下部電極１０５としては、ＴａＮ以外に、タングステン（Ｗ）、ニッケル（Ｎｉ）など、上部電極１０７の標準電極電位より、標準電極電位が小さい材料を用いてもよい。上部電極１０７は、酸素含有率が高い第２の遷移金属酸化物層１０６ｂと接するように配置される。
また、上記実施の形態において、抵抗変化素子の積層構造における第１の抵抗変化層１０６ａと第２の抵抗変化層１０６ｂの積層順が上下逆に配置されても構わない。つまり、第１の導電膜１０５’の上に第２の抵抗変化膜１０６ｂ’と、第１の抵抗変化膜１０６ａ’とを順に形成した後、これらの膜のパターニングと酸化が行われて抵抗変化素子が形成されても構わない。この場合には、酸素含有率が高い第２の抵抗変化膜１０６ｂ’が接続される第１の導電膜１０５’（下部電極１０５）にＰｔ、Ｉｒ、Ｐｄ、Ａｕ、銅、銀などを用い、酸素含有率が低い第１の抵抗変化膜１０６ａ’に接続される上部電極１０７にＴａＮ、Ｗ、Ｎｉなどを用いればよい。
本発明は、抵抗変化型の不揮発性半導体記憶素子の製造方法を提供するものであり、安定動作し、信頼性の高い不揮発性メモリを実現することができるので、不揮発性メモリを用いる種々の電子機器分野に有用である。
１００ 基板
１０１ 下層配線
１０２ 層間絶縁層
１０３ コンタクトホール
１０４ コンタクトプラグ
１０５ 下部電極
１０５’ 第１の導電膜
１０６ 抵抗変化層
１０６ａ 第１の抵抗変化層
１０６ａ’ 第１の抵抗変化膜
１０６ｂ 第２の抵抗変化層
１０６ｂ’ 第２の抵抗変化膜
１０６ｃ、１０６ｃ’ 絶縁領域
１０７ 上部電極
１０７’ 第２の導電膜
１０８ ストレス強化層
１０８’ ストレス強化膜
１０１ 下層配線
１０２ 層間絶縁層
１０３ コンタクトホール
１０４ コンタクトプラグ
１０５ 下部電極
１０５’ 第１の導電膜
１０６ 抵抗変化層
１０６ａ 第１の抵抗変化層
１０６ａ’ 第１の抵抗変化膜
１０６ｂ 第２の抵抗変化層
１０６ｂ’ 第２の抵抗変化膜
１０６ｃ、１０６ｃ’ 絶縁領域
１０７ 上部電極
１０７’ 第２の導電膜
１０８ ストレス強化層
１０８’ ストレス強化膜
Claims (5)
- 基板上にコンタクトプラグを形成する工程と、
前記コンタクトプラグを被覆して第１の導電膜を成膜する工程と、
前記第１の導電膜上に、酸素含有率が異なる複数の遷移金属酸化物層から構成される抵抗変化膜を成膜する工程と、
前記抵抗変化膜上に第２の導電膜を成膜する工程と、
前記第２の導電膜をパターニングして上部電極を形成する工程と、
前記抵抗変化膜をパターニングして抵抗変化層を形成する工程と、
前記第１の導電膜をパターニングして前記コンタクトプラグに接続された下部電極を形成する工程と、を備え、
さらに、少なくとも前記下部電極を形成する工程の前に、前記抵抗変化層の端部又は前記抵抗変化層の端部となる前記抵抗変化膜の一部を絶縁化させるために酸化する工程を有する
不揮発性半導体記憶素子の製造方法。 - 前記抵抗変化層又は前記抵抗変化膜を酸化する工程は、前記抵抗変化層を形成する工程の後に、前記抵抗変化層の端部を絶縁化させるために酸化する工程である
請求項１記載の不揮発性半導体記憶素子の製造方法。 - 前記抵抗変化層又は前記抵抗変化膜を酸化する工程は、前記上部電極を形成する工程と前記抵抗変化層を形成する工程との間に、前記抵抗変化膜の前記一部を絶縁化させるために酸化する工程である
請求項１記載の不揮発性半導体記憶素子の製造方法。 - さらに、前記上部電極の上に前記上部電極よりも高い圧縮応力を有するストレス強化層を形成する工程を有する
請求項１記載の不揮発性半導体記憶素子の製造方法。 - 前記抵抗変化層は、タンタル、ハフニウムまたはジルコニウムの酸化物層から構成される
請求項１乃至４のいずれか１項に記載の不揮発性半導体記憶素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012501059A JP5006481B2 (ja) | 2010-11-12 | 2011-11-10 | 不揮発性半導体記憶素子の製造方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010254314 | 2010-11-12 | ||
| JP2010254314 | 2010-11-12 | ||
| JP2012501059A JP5006481B2 (ja) | 2010-11-12 | 2011-11-10 | 不揮発性半導体記憶素子の製造方法 |
| PCT/JP2011/006302 WO2012063495A1 (ja) | 2010-11-12 | 2011-11-10 | 不揮発性半導体記憶素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP5006481B2 true JP5006481B2 (ja) | 2012-08-22 |
| JPWO2012063495A1 JPWO2012063495A1 (ja) | 2014-05-12 |
Family
ID=46050660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012501059A Active JP5006481B2 (ja) | 2010-11-12 | 2011-11-10 | 不揮発性半導体記憶素子の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8574957B2 (ja) |
| JP (1) | JP5006481B2 (ja) |
| CN (1) | CN102630340B (ja) |
| WO (1) | WO2012063495A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8808869B2 (en) | 2010-03-26 | 2014-08-19 | Dow Corning Toray Co., Ltd. | Treatment agent for use in lignocellulose material |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8889478B2 (en) * | 2010-11-19 | 2014-11-18 | Panasonic Corporation | Method for manufacturing nonvolatile semiconductor memory element, and nonvolatile semiconductor memory element |
| JP6410095B2 (ja) | 2013-12-16 | 2018-10-24 | パナソニックＩｐマネジメント株式会社 | 不揮発性記憶装置およびその製造方法 |
| US9385316B2 (en) * | 2014-01-07 | 2016-07-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | RRAM retention by depositing Ti capping layer before HK HfO |
| US9505609B2 (en) * | 2015-04-29 | 2016-11-29 | Invensense, Inc. | CMOS-MEMS integrated device with selective bond pad protection |
| US10043903B2 (en) | 2015-12-21 | 2018-08-07 | Samsung Electronics Co., Ltd. | Semiconductor devices with source/drain stress liner |
| US10355206B2 (en) * | 2017-02-06 | 2019-07-16 | Nantero, Inc. | Sealed resistive change elements |
| WO2020154123A1 (en) * | 2019-01-25 | 2020-07-30 | Lam Research Corporation | Resistive random access memory with preformed filaments |
| CN112054117A (zh) | 2019-06-05 | 2020-12-08 | 联华电子股份有限公司 | 存储器元件的结构及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007102483A1 (ja) * | 2006-03-08 | 2007-09-13 | Matsushita Electric Industrial Co., Ltd. | 不揮発性記憶素子、不揮発記憶装置、及びそれらの製造方法 |
| WO2008102718A1 (ja) * | 2007-02-19 | 2008-08-28 | Nec Corporation | 半導体記憶装置 |
| JP2010251352A (ja) * | 2009-04-10 | 2010-11-04 | Panasonic Corp | 不揮発性記憶素子及びその製造方法 |
| WO2010125780A1 (ja) * | 2009-04-30 | 2010-11-04 | パナソニック株式会社 | 不揮発性記憶素子及び不揮発性記憶装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100639206B1 (ko) | 2004-06-30 | 2006-10-30 | 주식회사 하이닉스반도체 | 상변환 기억 소자 및 그 제조방법 |
| JP4375561B2 (ja) | 2004-12-28 | 2009-12-02 | セイコーエプソン株式会社 | 半導体記憶装置及びその製造方法 |
| US8022502B2 (en) | 2007-06-05 | 2011-09-20 | Panasonic Corporation | Nonvolatile memory element, manufacturing method thereof, and nonvolatile semiconductor apparatus using the nonvolatile memory element |
| JP2009099854A (ja) | 2007-10-18 | 2009-05-07 | Elpida Memory Inc | 縦型相変化メモリ装置の製造方法 |
| WO2009128142A1 (ja) | 2008-04-15 | 2009-10-22 | 株式会社 東芝 | 情報記録再生装置 |
| US8889478B2 (en) * | 2010-11-19 | 2014-11-18 | Panasonic Corporation | Method for manufacturing nonvolatile semiconductor memory element, and nonvolatile semiconductor memory element |
-
2011
- 2011-11-10 WO PCT/JP2011/006302 patent/WO2012063495A1/ja active Application Filing
- 2011-11-10 US US13/502,769 patent/US8574957B2/en active Active
- 2011-11-10 CN CN201180004319.6A patent/CN102630340B/zh active Active
- 2011-11-10 JP JP2012501059A patent/JP5006481B2/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007102483A1 (ja) * | 2006-03-08 | 2007-09-13 | Matsushita Electric Industrial Co., Ltd. | 不揮発性記憶素子、不揮発記憶装置、及びそれらの製造方法 |
| WO2008102718A1 (ja) * | 2007-02-19 | 2008-08-28 | Nec Corporation | 半導体記憶装置 |
| JP2010251352A (ja) * | 2009-04-10 | 2010-11-04 | Panasonic Corp | 不揮発性記憶素子及びその製造方法 |
| WO2010125780A1 (ja) * | 2009-04-30 | 2010-11-04 | パナソニック株式会社 | 不揮発性記憶素子及び不揮発性記憶装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8808869B2 (en) | 2010-03-26 | 2014-08-19 | Dow Corning Toray Co., Ltd. | Treatment agent for use in lignocellulose material |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102630340A (zh) | 2012-08-08 |
| JPWO2012063495A1 (ja) | 2014-05-12 |
| US8574957B2 (en) | 2013-11-05 |
| WO2012063495A1 (ja) | 2012-05-18 |
| US20120238055A1 (en) | 2012-09-20 |
| CN102630340B (zh) | 2014-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5006481B2 (ja) | 不揮発性半導体記憶素子の製造方法 | |
| JP5148025B2 (ja) | 不揮発性半導体記憶素子の製造方法 | |
| JP5417445B2 (ja) | 半導体記憶装置の製造方法 | |
| JP4722236B2 (ja) | 不揮発性記憶装置及びその製造方法 | |
| JP4960537B1 (ja) | 不揮発性記憶素子および不揮発性記憶素子の製造方法 | |
| US9214628B2 (en) | Nonvolatile memory element, nonvolatile memory device, and manufacturing method for the same | |
| JP5340508B1 (ja) | 抵抗変化型不揮発性記憶装置及びその製造方法 | |
| US8450182B2 (en) | Method of manufacturing non-volatile semiconductor memory element and method of manufacturing non-volatile semiconductor memory device | |
| US8861257B2 (en) | Nonvolatile memory element, manufacturing method thereof, nonvolatile memory device, and design support method for nonvolatile memory element | |
| JP5432423B2 (ja) | 不揮発性記憶素子及びその製造方法 | |
| JP5502339B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP5242864B1 (ja) | 不揮発性記憶素子の製造方法 | |
| JP5236841B1 (ja) | 半導体記憶素子の製造方法 | |
| WO2011111361A1 (ja) | 不揮発性記憶素子およびその製造方法 | |
| JP4913268B2 (ja) | 不揮発性記憶装置及びその製造方法 | |
| WO2010146850A1 (ja) | 不揮発性記憶装置及びその製造方法 | |
| JP4002916B2 (ja) | 半導体装置及びその製造方法 | |
| US8999808B2 (en) | Nonvolatile memory element and method for manufacturing the same | |
| JP2007221156A (ja) | 半導体装置及びその製造方法 | |
| JP2015146343A (ja) | 不揮発性記憶装置およびその製造方法 | |
| JP2011066145A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120501 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120524 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5006481 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |