JP2010015662A - 抵抗変化型不揮発性記憶装置 - Google Patents

Abstract

【課題】抵抗変化素子に対して最適な読み出し電圧を印加可能とする抵抗変化型不揮発性記憶装置を提供する。
【解決手段】下部電極３０９ａと上部電極３０９ｃと両電極間に与えられる極性の異なる電気的信号に基づいて可逆的に変化する抵抗変化層３０９ｂとからなる抵抗変化素子３０９と、トランジスタ３１７とを直列に接続してなるメモリセル３００を備え、抵抗変化層３０９ｂは酸素不足型の遷移金属の酸化物層からなり、下部電極３０９ａと上部電極３０９ｃは、異なる元素からなる材料によって構成され、下部電極３０９ａの標準電極電位Ｖ₁と上部電極３０９ｃの標準電極電位Ｖ₂と前記遷移金属の標準電極電位Ｖ_tとがＶ_t＜Ｖ₂かつＶ₁＜Ｖ₂なる関係を満足し、図外の読み出し回路は電圧クランプ回路を介して下部電極３０９ａを基準として上部電極３０９ｃが正になる読み出し電圧を印加する。
【選択図】図２２

Description

本発明は、電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化素子とトランジスタとで構成されたメモリセルを有する抵抗変化型不揮発性記憶装置に関する。

近年、抵抗変化素子を用いて構成されたメモリセルを有する不揮発性記憶装置の研究開発が進んでいる。抵抗変化素子とは、電気的信号によって抵抗値が可逆的に変化する性質を有し、さらにはこの抵抗値に対応したデータを、不揮発的に記憶することが可能な素子をいう。

抵抗変化素子を用いた不揮発性記憶装置として、直交するように配置されたビット線とワード線、ソース線との交点の位置に、ＭＯＳトランジスタと抵抗変化素子を直列に接続した、いわゆる１Ｔ１Ｒ型と呼ばれるメモリセルをマトリックス状にアレイ配置した不揮発性記憶装置が一般的に知られている。

特許文献１では、ペロブスカイト型結晶構造の酸化物を抵抗変化素子として用いた１Ｔ１Ｒ型メモリセルで構成された不揮発性記憶装置が示されている。

図５１は、その中で示されているメモリセルの断面の模式図である。

メモリセル１０１１は、トランジスタ１００６と抵抗変化素子１０１０とを電気的に直列に接続して形成されている。

トランジスタ１００６は、半導体基板１００１上に作製した第１の拡散層領域であるソース領域１００２、第２の拡散層領域であるドレイン領域１００３、およびゲート酸化膜１００４上に形成されたゲート電極１００５からなる。

抵抗変化素子１０１０は、電圧印加によって抵抗値が変化する抵抗変化層１００８を、下部電極１００７と上部電極１００９との間に挟持してなる。

ドレイン領域１００３と下部電極１００７とは電気的に接続されている。

上部電極１００９は、ビット線１０１２となる金属配線に接続され、ゲート電極１００５はワード線に接続され、ソース領域１００２はソース線１０１３となる金属配線に接続される。

ここでは、抵抗変化層１００８に用いる材料としては、Ｐｒ_1-xＣａ_xＭｎＯ₃、Ｌａ_1-xＣａ_xＭｎＯ₃（ＰＣＭＯ）などが開示されているが、電極材料に関しては特に言及されていない。

また、メモリセル１０１１への書き込み方法については、上部電極１００９にＶｐｐ、ソース領域１００２にＶｓｓ、ゲート電極に所定の電圧振幅Ｖｗｐのパルス電圧を印加すると、低抵抗状態から高抵抗状態に変化し、逆に、上部電極１００９にＶｓｓ、ソース領域１００２にＶｐｐ、ゲート電極に所定のＶｗｅのパルス電圧を印加すると、高抵抗状態から低抵抗状態に変化できることが開示されている。

特許文献２では、前述の電気的信号により抵抗変化が生じる抵抗変化素子とは抵抗変化の原理が異なる抵抗変化素子を用いた、１Ｔ１Ｒ型メモリセルで構成された不揮発性記憶装置が示されている。この記憶装置は、相変化メモリと呼ばれている。

相変化メモリでは、カルコゲナイド材料と呼ばれる相変化材料が、結晶状態とアモルファス状態で抵抗が異なることを利用して、データが記憶される。書き換えは相変化材料に電流を流して融点近傍で発熱させることにより、状態を変化させて行う。リセット動作と呼ばれる高抵抗化（アモルファス化）は、比較的高温に保つ制御により行い、セット動作と呼ばれる低抵抗化（結晶化）は、比較的低温に十分な期間保つ制御により行われる。

また、相変化メモリではデータの書換えに必要な電流はリセット動作とセット動作で異なり、リセット動作の方が比較的大きな電流が必要とされることが開示されている。

図５２は、特許文献２に開示される、相変化メモリの断面図である。

メモリセル１０２１は、記憶部１０２２とＮＭＯＳトランジスタ１０２７とを用いて、１Ｔ１Ｒ型で構成されている。ＮＭＯＳトランジスタ１０２７は、ソースおよびドレインに対応するＮ型拡散層領域１０２９およびＮ型拡散層領域１０３０、ならびにそれらに挟まれたゲート電極１０３１からなる。

記憶部１０２２は、相変化素子１０２４を挟んで、上部側を第２メタル配線層１０２３、下部側をコンタクトビア１０２５、第１メタル配線層１０２６で形成され、ＮＭＯＳトランジスタ１０２７のＮ型拡散層領域１０２９に繋がる。

ＮＭＯＳトランジスタ１０２７の反対側のＮ型拡散層領域１０３０は、各配線層を介して第３メタル配線層１０２８に接続される。

ここでは第２メタル配線層１０２３がソース線、第３メタル配線層１０２８がビット線、ＮＭＯＳトランジスタ１０２７のゲート電極１０３１がワード線に対応している。

特許文献２では、相変化メモリ装置においてソース線を制御する機構を取り入れ、セット動作時とリセット動作時で、電流を流す向きを切り替えることが開示されている。

比較的大きい電流を流す必要があるリセット動作時には、ソース線１０２３を所定のハイレベル、ビット線１０２８をロウレベルに設定し、比較的小さい電流で足りるセット動作時には、ビット線１０２８を所定のハイレベル、ソース線１０２３をロウに設定している。

この設定に従って、リセット動作時の電流の向きは、メモリセルのＮＭＯＳトランジスタ１０２７のソース電位（この場合、Ｎ型拡散層領域１０３０の電位に対応）が、半導体基板の電位とほぼ同じロウレベルに維持される方向となる。そのため、いわゆるＭＯＳトランジスタの基板バイアス効果の影響が小さくなるので、トランジスタの駆動能力が高い（大きな電流が得られる）状態で、リセット動作が行われる。

他方、セット動作時の電流の向きは、メモリセルのＮＭＯＳトランジスタ１０２７のソース電位（この場合、Ｎ型拡散層領域１０２９の電位に対応）が、ＮＭＯＳトランジスタ１０２７のオン抵抗値と相変化素子１０２４の抵抗値との分圧関係で決まる電圧値に上昇する方向となる。そのため、いわゆるＭＯＳトランジスタの基板バイアス効果の影響が大きくなり、トランジスタを流れる電流が比較的小さく抑えられる状態で、セット動作が行われる。

この構成により、セット動作およびリセット動作のそれぞれに適した大きさの電流を区別して与えることが容易になり、それぞれの動作結果が安定的に得られるようになる。

特許文献３では、ペロブスカイト型結晶構造の酸化物を抵抗変化型素子として用いた１Ｔ１Ｒ型メモリセルで構成された読み出しディスターブを低減する不揮発性記憶装置が示されている。ここで、読み出しディスターブとは、抵抗状態を読み出すために抵抗変化型素子に印加する電圧で、抵抗変化型素子の抵抗状態を乱すことをいう。

図５３（ａ）、図５３（ｂ）は、特許文献３に開示の抵抗変化型素子を用いた１Ｔ１Ｒ型メモリセルアレイを備えた不揮発性記憶装置において、電流方向の異なる２種類の読み出し電流を用いる読み出し方法を説明する図を示している。メモリセルアレイは列方向に延伸するビット線２本（ＢＬ１〜ＢＬ２）と行方向に延伸するワード線２本（ＷＬ１〜ＷＬ２）の交点にメモリセルが２×２個配置された構成となっている。また、ソース線が２本（ＳＬ１〜ＳＬ２）で、ワード線と平行に配置される構成となっている。

各メモリセルは、抵抗変化素子（Ｒ１１、Ｒ１２、Ｒ２１、Ｒ２２）の下部電極と各選択トランジスタ（ＴＲ１１、ＴＲ１２、ＴＲ２１、ＴＲ２２）のドレイン電極が接続され、ビット線に抵抗変化素子（Ｒ１１、Ｒ１２、Ｒ２１、Ｒ２２）の上部電極が接続され、ワード線に選択トランジスタ（ＴＲ１１、ＴＲ１２、ＴＲ２１、ＴＲ２２）のゲート電極が接続し、ソース線に選択トランジスタ（ＴＲ１１、ＴＲ１２、ＴＲ２１、ＴＲ２２）のソース電極が接続している。

このように、メモリセルを選択トランジスタ（ＴＲ１１、ＴＲ１２、ＴＲ２１、ＴＲ２２）と抵抗変化素子（Ｒ１１、Ｒ１２、Ｒ２１、Ｒ２２）の直列回路で構成することにより、ワード線（ＷＬ１）の電位によって選択されたメモリセルの選択トランジスタ（ＴＲ１１、ＴＲ１２）がオン状態となり、更に、ビット線（ＢＬ２）の電位によって選択されたメモリセルの抵抗変化素子にのみ選択的に読み出し、又は書き込み、消去電圧が印加され、所望の抵抗変化素子の抵抗値の読み出し、又は、抵抗値の書き換えを可能にする構成となっている。

ここで、読み出しは、図外のビット線デコーダを介して接続される読み出し回路にて抵抗値状態を判定することで行われる。図５３（ａ）では、読み出し動作において、ワード線ＷＬ１がオン状態となり、選択ビット線ＢＬ２にＶｂ＋Ｖｒが印加され、非選択ビット線ＢＬ１及びソース線（ＳＬ１、ＳＬ２）にＶｂが印加され、読み出し電流が、ビット線からメモリセルに流れ込むような読み出しになり、今この読み出し方を“＋読み出し”と呼ぶ。

一方、図５３（ｂ）では、読み出し動作において、ワード線ＷＬ１がオン状態となり、選択ビット線ＢＬ２にＶｂ−Ｖｒが印加され、非選択ビット線ＢＬ１及びソース線（ＳＬ１、ＳＬ２）にＶｂが印加され、読み出し電流が、メモリセルからビット線に流れ込むような読み出しになり、今この読み出し方を“−読み出し”と呼ぶことにする。ここで、Ｖｂは、メモリセルアレイのバイアス電圧であり、Ｖｒは、読み出し電圧である。

“＋読み出し”と“−読み出し”では、読み出し対象のメモリセルの記憶データが同じでも、読み出し電流の電流方向が異なると、それを電圧変換した電圧値が異なり、そのため、読み出し電圧の極性に応じて、読み出し電流を電圧変換した電圧値の判定方法を変化させる必要がある。例えば、電圧変換した電圧値を参照電圧と比較して差動増幅する場合は、読み出し電圧の極性に応じた適正な参照電圧を使用し、差動増幅出力の論理レベルを読み出し電圧の極性に応じて反転させる等の処理が必要となる。

図５４は、上記交互に“＋読み出し”と“−読み出し”を行った場合の読み出しディスターブ低減効果を説明する、初期状態が高抵抗状態にある抵抗変化素子に対する相対パルス印加回数と抵抗変化率の関係を示す特性図であり、具体的には、ペロブスカイト型金属酸化物の一種である、ＰＣＭＯ膜（Ｐｒ_1-xＣａ_xＭｎＯ₃）を抵抗変化素子として用いた場合に、抵抗変化素子に、絶対値が書き込み電圧以下の読み出し電圧を同じ極性の連続パルスとして印加した場合の、相対パルス印加回数と抵抗変化率の関係を示す。

図５４に示すように、抵抗変化素子の上部電極に正極性の電圧パルス（電圧＋１Ｖ又は＋２Ｖ、パルス幅１００ｎｓ）を印加し続けると、初期状態が高抵抗状態にあった抵抗変化素子の抵抗値は、パルス印加の回数が増えるに従って低下する。また、負極性の電圧パルス（電圧−１Ｖ又は−２Ｖ、パルス幅１００ｎｓ）を印加し続けると、パルス印加の回数が増えるに従って、抵抗値は上昇する。

尚、負極性の電圧パルスでは、パルス印加回数が増えるに従って抵抗値が上昇する傾向を示すが、高抵抗状態が更に高抵抗状態となることは、低抵抗状態との差異がより顕著になるため、当該抵抗変化は特性上問題とならない。正極性の電圧パルス印加時の抵抗値の低下が問題となる。

ここで、正極性の電圧パルスとは、下部電極に基準となる接地電圧を与え、上部電極に正の電圧パルス（例えば、１Ｖ）を印加する状態を指す。更に、負極性の電圧パルスとは、上部電極に基準となる接地電圧を与え、下部電極に正の電圧パルス（例えば、１Ｖ）を印加する状態を指す。

次に、正極性と負極性の電圧パルス（電圧振幅１Ｖ又は２Ｖ、パルス幅１００ｎｓ）を交互に印加した場合、明らかに、正極性と負極性の電圧パルス（前者が“＋読み出し”電圧印加で、後者が“−読み出し”電圧印加に相当）の場合の抵抗変化が、単極性の電圧パルスを連続印加した場合よりも大幅に抑制（読み出しディスターブ低減）される。

ここで、読み出し動作について説明すると、読み出し毎に読み出し回数をカウントし、それに対応して、“＋読み出し”と“−読み出し”が交互に行われる。ある程度メモリセルの選択のされ方がランダムであるようであれば、各メモリセルへは“＋読み出し”と“−読み出し”の回数は大体バランスし、読み出しディスターブはある程度低減される。

このように特許文献３では、読み出し毎に読み出し回数をカウントし、それに対応して、“＋読み出し”と“−読み出し”が交互に行われ、読み出しディスターブを低減する読み出し手法が開示されている。

特許文献４では、ビット線電圧クランプ回路を用いた、クロスポイントタイプのメモリセルアレイを有する抵抗変化型半導体記憶装置が示されている。

図５５は、特許文献４に記載の一般的なビット線電圧クランプ回路の構成を示す回路図である。ＮＭＯＳトランジスタ１０４０のソース電極とビット線が接続され、ソース電極とインバータ１０４１の入力端子が接続され、インバータ１０４１の出力とＮＭＯＳトランジスタ１０４０のゲート電極が接続されている。

このようなインバータフィードバック型のクランプ回路を介してビット線電圧を供給することにより、ビット線電圧の変動を抑え、抵抗変化素子からなる読み出し対象のメモリセルの抵抗値に依存して変化するクロスポイントアレイのリーク電流を低減し、読み出しマージンを向上する技術が開示されている。
特開２００５−２５９１４号公報（図２） 特開２００５−２６７８３７号公報（図７、図８） 特開２００６−１９０３７６号公報（図６、図１９） 特開２００６−４４７９号公報（図４）

本願発明者らは、抵抗変化型不揮発性記憶装置の１つとして、遷移金属の酸素不足型の酸化物を抵抗変化層とする１Ｔ１Ｒ型メモリセルで構成された抵抗変化型不揮発性記憶装置を検討している。

ここで、酸素不足型の酸化物とは、酸素が化学量論的組成から不足した酸化物をいう。遷移金属の１つであるタンタルの例で言えば、化学量論的な組成を有する酸化物としてＴａ₂Ｏ₅がある。このＴａ₂Ｏ₅では、酸素がタンタルの２．５倍含まれており、酸素含有率で表現すると、７１．４％である。この酸素含有率７１．４％よりも酸素含有率が低くなった状態の酸化物、すなわちＴａＯ_xと表現したとき、０＜ｘ＜２．５を満足する非化学量論的な組成を有するタンタル酸化物（以下、タンタル酸化物をＴａ酸化物と略記）を、酸素不足型のＴａ酸化物と呼ぶ。

課題を説明するための準備として、酸素不足型のＴａ酸化物を抵抗変化層とする抵抗変化素子について、測定で得られたいくつかの特性を説明する。

図１は、測定に用いた抵抗変化素子の基本構造を示す模式図である。抵抗変化層３３０２に酸素不足型のＴａ酸化物を用い、これをＰｔからなる下部電極３３０１と、同じくＰｔからなる上部電極３３０３でサンドイッチしたような上下対称な構造とした。

以下、この不揮発性素子を素子Ａと呼ぶ。なお、素子の名称と電極材料の関係は、実施の形態で説明する素子も含めて、表１に示した。

図２は、この素子Ａの抵抗変化の様子の一例を示す電流−電圧のヒステリシス特性を示すグラフであり、図１の下部電極３３０１を基準にしたときの上部電極３３０３の電圧を横軸に表し、素子Ａに流れる電流値を縦軸に表している。

図２において、下部電極３３０１を基準に上部電極３３０３に正電圧を印加していくと、電流はほぼ電圧に比例して増加し、Ａ点で示す正電圧を超えると急激に電流は減少する。すなわち低抵抗状態から高抵抗状態へ変化（高抵抗化）している様子を示している。

一方、高抵抗状態において、下部電極３３０１を基準に上部電極３３０３に負電圧（上部電極３３０３を基準に下部電極３３０１に正電圧を印加することと等価）を印加していくと、Ｂ点で示す負電圧を超えると急激に電流は増加する。すなわち高抵抗状態から低抵抗状態へ変化（低抵抗化）している様子を示している。

図２の特性を示す抵抗変化素子と、特許文献１に開示される抵抗変化素子とは、抵抗変化層の材料は異なるものの、いずれも、極性の異なる印加電圧によって高抵抗状態と低抵抗状態が切り換わる、いわゆるバイポーラ動作をし、かつ、下部電極に対し上部電極へ、正電圧の印加で高抵抗化し、負電圧の印加で低抵抗化するという点で共通している。

しかしながら、本願発明者らは、検討を進める中で、１つの方向の抵抗変化（低抵抗化または高抵抗化）を安定的に生ぜしめる電圧印加方向（駆動極性）は必ずしも一様ではなく、上下電極にＰｔを用い、抵抗変化層に酸素不足型のＴａ酸化物を用いて同一材料で作製した抵抗変化素子の中でも、駆動極性が異なるものがあることを見出した。

例えば、ある抵抗変化素子は、下部電極３３０１よりも上部電極３３０３が高い電圧を正として、上下の電極間に＋２．０Ｖ、１００ｎｓのパルス電圧を印加することで低抵抗化し、−２．６Ｖ、１００ｎｓのパルス電圧を印加することで高抵抗化することが確認された。

また、他の抵抗変化素子は、下部電極３３０１よりも上部電極３３０３が高い電圧を正として、上下の電極間に−２．０Ｖ、１００ｎｓのパルス電圧を印加することで低抵抗化し、＋２．７Ｖ、１００ｎｓのパルス電圧を印加することで高抵抗化することが確認された。

図３（ａ）、図３（ｂ）は、これらの抵抗変化素子について、低抵抗化を引き起こすパルス電圧と高抵抗化を引き起こすパルス電圧とを交互に印加し続けたときの、その都度の抵抗値を表したグラフである。横軸は加えた電気的なパルスの数を表し、縦軸は抵抗値を表している。

図３（ａ）に示されるように、ある抵抗変化素子は、最初、約３３ｋΩの高抵抗状態にあり、上部電極３３０３に＋２．０Ｖのパルス電圧の印加で約５００Ωの低抵抗状態に変化し、次に−２．６Ｖのパルス電圧の印加で約４０ｋΩの高抵抗状態に変化した後、下部電極３３０１に対し上部電極３３０３に正のパルス電圧の印加による低抵抗化と、下部電極３３０１に対し上部電極３３０３に負のパルス電圧の印加による高抵抗化とを繰り返す。

この抵抗変化の方向と印加電圧の極性との関係を、便宜的にＡモードと呼ぶ。

図３（ｂ）に示されるように、他の抵抗変化素子は、最初、約４２ｋΩの高抵抗状態にあり、上部電極３３０３に−２．０Ｖのパルス電圧の印加で約６００Ωの低抵抗状態に変化し、次に＋２．７Ｖのパルス電圧の印加で約４０ｋΩの高抵抗状態に変化した後、下部電極３３０１に対し上部電極３３０３に負のパルス電圧の印加による低抵抗化と、下部電極３３０１に対し上部電極３３０３に正のパルス電圧の印加による高抵抗化とを繰り返す。

この抵抗変化の方向と印加電圧の極性との関係を、便宜的にＢモードと呼ぶ。図２に示した電圧−電流ヒステリシス特性は、このＢモードに対応している。

なお、上述のパルス電圧値は、パルス発生器の設定出力電圧値を指しており、抵抗変化素子の両端間に印加されている実効的な電圧値は、測定系を通じた電圧降下のためこれより小さな電圧値と考えられる。

このような結果が得られた素子Ａにおいて、上部電極３３０３と下部電極３３０１はいずれもＰｔからなり、それらに挟まれた酸素不足型のＴａ酸化物からなる抵抗変化層３３０２は、電極に対して電気的には上下対称な関係である。

このため、抵抗変化特性としてＡモードおよびＢモードのいずれが出現するかは必ずしも自明ではなく、経験則や実証的な測定結果に基づいていた。そしてこれらの現象は、抵抗変化のメカニズムにおいて解明されていない何らかの異方性要因により定まっていると予想される。

以下では、ＡモードおよびＢモードが不定に出現する場合、１Ｔ１Ｒ型のメモリ装置を構成する上で考えられる課題について説明する。

図４（ａ）、図４（ｂ）は、図１に示された抵抗変化材料の下部電極３３０１（ＢＥ）と選択トランジスタの拡散層領域が接続された１Ｔ１Ｒセル構造を示す回路図である。

図４（ａ）は選択トランジスタのゲート電極にゲート電圧Ｖｇ（２．４Ｖ）が印加され、選択トランジスタの基板及び上部電極ＴＥが接地電位ＧＮＤに固定され、下部電極ＢＥと接続されていない方の拡散層領域にバイアス電圧ＶＭが印加された時に１Ｔ１Ｒセルに流れる電流ｉＭを示している。このバイアス印加方式を負極性バイアス印加と呼ぶ。

一方、図４（ｂ）は選択トランジスタのゲート電極にゲート電圧Ｖｇ（２．４Ｖ）が印加され、選択トランジスタの基板及び拡散層領域が接地電位ＧＮＤに固定され、上部電極ＴＥにＶＭが印加された時に１Ｔ１Ｒセルに流れる電流ｉＭを示している。このバイアス印加方式を正極性バイアス印加と呼ぶ。

図５は、図４の１Ｔ１Ｒセルの抵抗変化の様子を示す電流ｉＭ−電圧ＶＭのシミュレーションによるヒステリシス特性で、下部電極ＢＥを基準にしたときの上部電極ＴＥの電圧ＶＭを横軸に、そのときの１Ｔ１Ｒセルに流れる電流値ｉＭを縦軸に示している。

図５において、抵抗変化材料の抵抗値Ｒがそれぞれ１００Ω、１ｋΩ、１０ｋΩ、１００ｋΩの時の１Ｔ１Ｒセルの電流ｉＭ−電圧ＶＭ特性を示すが、ここでは、実測評価から得られた代表パラメータを用いてヒステリシス特性及び抵抗変化特性を説明する。具体的には、選択トランジスタのゲート幅（Ｗ）を０．４４μｍ、ゲート長（Ｌ）を０．１８μｍとし、抵抗変化素子の抵抗値が、＋２．０Ｖの正極性パルス（パルス幅１００ｎｓ）を印加すると、低抵抗状態（１０ｋΩ）から高抵抗状態（１００ｋΩ）に変化し、−２．０Ｖの負極性パルス（パルス幅１００ｎｓ）を印加すると、高抵抗状態（１００ｋΩ）から低抵抗状態（１０ｋΩ）に変化すると仮定した場合において、書込みを行った時に想定される軌跡を示している。

図５において、低抵抗状態（１０ｋΩ）から高抵抗状態（１００ｋΩ）への変化はＣ点（高抵抗化電圧〜１．３Ｖ、高抵抗化電流〜１２０μＡ）を通過して初めて起こり、高抵抗状態（１００ｋΩ）から低抵抗状態（１０ｋΩ）への変化はＤ点（低抵抗化電圧〜−１．０Ｖ、低抵抗化電流〜−１００μＡ）を通過して起こる。

図６（ａ）、図６（ｂ）は、図５でシミュレーションした１Ｔ１Ｒセルの実素子における読み出しディスターブ特性を示す。図６（ａ）、図６（ｂ）はそれぞれ図４（ａ）、図４（ｂ）に示されるバイアス印加方式に対応し、横軸は、１Ｔ１Ｒセル印加ＤＣ電圧ＶＭを表し、縦軸は、高抵抗状態及び低抵抗状態の抵抗値を表す。但し、各バイアス電圧ＶＭを印加した後の抵抗値測定は、ＶＭ＝＋０．０５Ｖ印加時の電流値から算出している。

図６（ａ）は、高抵抗状態抵抗値（約９０ｋΩ）及び低抵抗状態抵抗値（約８ｋΩ）の負極性バイアス電圧依存を表し、｜ＶＭ｜が１Ｖ以下の範囲において、低抵抗状態はほとんど変化せず、一方、高抵抗状態は、ＶＭ＝０Ｖから−０．６Ｖの範囲では、高抵抗状態（約９０ｋΩ）を保持していたが、ＶＭ＝−０．７Ｖを印加すると、急激に抵抗値が減少（約１１ｋΩ）した。これは、高抵抗状態の低抵抗化電圧（〜−１．０Ｖ）に近付いたことから、高抵抗状態が低抵抗化したためである。

このことから、負極性バイアス印加時における読み出し電圧は、絶対値が０．６Ｖ以下にしなければならない。ここで、この境界電圧（−０．６Ｖ）を高抵抗状態ディスターブ境界電圧と呼ぶことにする。

図６（ｂ）は、高抵抗状態抵抗値（約１００ｋΩ）及び低抵抗状態抵抗値（約８ｋΩ）の正極性バイアス電圧依存を表し、ＶＭが１Ｖ以下の範囲において、高抵抗状態はほとんど変化せず、一方、低抵抗状態は、ＶＭ＝＋０．８Ｖ印加までは、低抵抗状態（約８ｋΩ）を保持していたが、ＶＭ＝＋０．９Ｖを印加すると、急激に抵抗値が増加（約２３ｋΩ）した。これは、低抵抗状態の高抵抗化電圧（〜１．３Ｖ）に近付いたことから、低抵抗状態が高抵抗化したためである。

このことから、正極性バイアス印加時における読み出し電圧は、＋０．８Ｖ以下にしなければならない。ここで、この境界電圧（＋０．８Ｖ）を低抵抗状態ディスターブ境界電圧と呼ぶことにする。

図７は、図５に高抵抗状態ディスターブ境界電圧（−０．６Ｖ）と低抵抗状態ディスターブ境界電圧（＋０．８Ｖ）を書き加えたヒステリシス特性を示す。図７において、読み出し電圧は、正極性バイアス側に印加した方が、高く設定でき、セル電流をより多く流すことができることが分かる。

上述のように、抵抗変化層の抵抗変化特性がＢモードに限定されるのであれば、読み出しディスターブ耐性が強い正極性バイアス印加側で読み出し動作を行うようにすれば、読み出し電圧を高く（ＶＭ≦０．８Ｖ）でき、読み出しセル電流を大きく取ることができる。

しかしＡモード特性を示す場合もあること想定すると、読み出し電圧を読み出しディスターブ耐性が弱い方に合わせて設定（ＶＭ≦０．６Ｖ）する必要があり、Ｂモードに限定できる場合に比べ、読み出し電圧を低く設定しなければならず、読み出しセル電流が低下し、高速読み出しに大きな弊害となり、好ましくない。

本発明は、このような事情に鑑みてなされたものであり、抵抗変化素子を用いた１Ｔ１Ｒ型の不揮発性記憶装置について、抵抗変化素子の抵抗変化特性のＡモードおよびＢモードの出現を制御可能とし、抵抗変化素子に対して最適な読み出し電圧を印加可能とする技術を提供することを目的とする。

上記の課題を解決するために、本発明の不揮発性記憶装置は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在させ、前記第１電極と前記第２電極と接するように設けられており、前記第１電極と前記第２電極間に与えられる極性の異なる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層からなる不揮発性記憶素子と、前記不揮発性記憶素子に電圧を印加することにより前記不揮発性記憶素子の抵抗の状態を読み出す読み出し回路とを備え、前記抵抗変化層は酸素不足型のタンタルの酸化物層からなり、前記第１電極と前記第２電極は、異なる元素からなる材料によって構成され、前記第１電極の標準電極電位Ｖ₁と、前記第２電極の標準電極電位Ｖ₂と、前記タンタルの標準電極電位Ｖ_tとが、Ｖ_t＜Ｖ₂かつＶ₁＜Ｖ₂を満足し、前記読み出し回路は、前記不揮発性記憶素子に対して、前記第１電極を基準として前記第２電極が正になる電圧を印加し、前記印加する電圧の最大値を制限するクランプ回路と、前記クランプ回路と直列に接続され、前記印加する電圧により前記不揮発性記憶素子に流れる電流を測定するセンスアンプ回路とを含む。

また、本発明の不揮発性記憶装置は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在させ、前記第１電極と前記第２電極と接するように設けられており、前記第１電極と前記第２電極間に与えられる極性の異なる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層からなる不揮発性記憶素子と、前記不揮発性記憶素子に電圧を印加することにより前記不揮発性記憶素子の抵抗の状態を読み出す読み出し回路とを備え、前記抵抗変化層は、ＴａＯ_xで表される組成を有する第１の酸素不足型のタンタル酸化物を含む第１の領域と、ＴａＯ_y（但し、ｘ＜ｙ）で表される組成を有する第２の酸素不足型のタンタル酸化物層を含む第２の領域とを有し、前記第１の領域が前記第１電極と接し、前記第２の領域が前記第２電極と接しており、前記読み出し回路は、前記不揮発性記憶素子に対して、前記第１電極を基準として前記第２電極が正になる電圧を印加し、前記印加する電圧の最大値を制限するクランプ回路と、前記クランプ回路と直列に接続され、前記印加する電圧により前記不揮発性記憶素子に流れる電流を測定するセンスアンプ回路とを含む。

本発明の不揮発性記憶装置によると、標準電極電位が低いために抵抗変化層の隣接する領域を酸化させにくい第１電極と、標準電極電位が高いために抵抗変化層の隣接する領域を酸化させやすい第２電極とで、酸素不足型の遷移金属酸化物を含む抵抗変化層を挟んでなる抵抗変化型の不揮発性記憶素子を用いるので、不揮発性記憶素子に対して、第１電極を基準にして第２電極に正の電圧を印加することで高抵抗化し、第２電極を基準にして第１電極に正の電圧を印加することで低抵抗化するように、抵抗変化のための電圧印加方向（駆動極性）を一義的に決定できる。

また、本発明の不揮発性記憶装置によると、酸素含有率が低いために抵抗変化が起こりにくい酸素不足型の遷移金属酸化物を含む第１の領域を第１電極と接して配置し、酸素含有率が高いために抵抗変化が起こりやすい酸素不足型の遷移金属酸化物を含む第２の領域を第２電極と接して配置してなる抵抗変化型の不揮発性記憶素子を用いるので、不揮発性記憶素子に対して、第１電極を基準にして第２電極に正の電圧を印加することで高抵抗化し、第２電極を基準にして第１電極に正の電圧を印加することで低抵抗化するように、抵抗変化のための電圧印加方向（駆動極性）を一義的に決定できる。

抵抗状態を読み取るために不揮発性記憶素子に電圧を印加する場合、不揮発性記憶素子を高抵抗化させる電圧と同じ極性の電圧を印加するほうが、逆極性の電圧を印加するよりもディスターブ耐性が強い、つまり、不揮発性記憶素子の抵抗状態を乱すことなく安全により高い電圧を印加できることが分かっている。

そこで、読み出し回路は、前記不揮発性記憶素子に対して、前記第１電極を基準として前記第２電極が正になる電圧を印加する。前記印加する電圧の最大値はクランプ回路で制限される。

その結果、読み出しディスターブ耐性が強い極性での電圧印加により読み出し動作を行うことができる。従って、読み出し電圧を高く設定できるため、読み出しセル電流を大きく取ることができ、高速読み出しが可能となる。

以下、本発明の実施形態について、図面を参照しながら詳細に説明する。

［第１の実施の形態］
本発明の第１の実施の形態における抵抗変化型不揮発性記憶装置は、抵抗変化素子とＭＯＳトランジスタとを直列に接続してなる１Ｔ１Ｒ型の不揮発性記憶装置であって、抵抗変化素子の抵抗変化特性のモードを固定するとともに、固定されるモードに応じてＭＯＳトランジスタの構成を最適化するものである。

［本発明の基礎データ］
準備として、本発明の抵抗変化型不揮発性記憶装置に用いられる２種類の抵抗変化素子に関する基礎的なデータを説明する。

これらの抵抗変化素子は、異種の材料からなる上下の電極で、それぞれ酸素不足型のタンタル酸化物からなる抵抗変化層、および酸素不足型のハフニウム酸化物からなる抵抗変化層を挟んで構成される。

これらの抵抗変化素子は、可逆的に安定した書き換え特性を有する、抵抗変化現象を利用した不揮発性記憶素子を得ることを目的として本願発明者らにより発明されたものであり、それぞれ関連特許である特願２００７−２６７５８３号で詳細に説明されている。

これらの抵抗変化素子が有している、抵抗変化特性を前述のＡモードおよびＢモードのいずれか意図した一方に固定できるという特徴を、本発明の抵抗変化型不揮発性記憶装置に利用する。以下では説明のために、前記関連特許出願の内容の一部を引用する。

なお、本明細書において、“抵抗変化素子”と“抵抗変化型の不揮発性記憶素子（または、短く不揮発性記憶素子）”とを同義で用いる。

［抵抗変化層に酸素不足型のタンタル酸化物を用いた抵抗変化素子］
まず、酸素不足型のＴａ酸化物を使ったバイポーラ動作する抵抗変化型の不揮発性記憶素子に関する第１の実験について説明する。

この実験では、酸素不足型のＴａ酸化物を使ったバイポーラ動作する抵抗変化型の不揮発性記憶素子を、上下のどちらかの電極近傍でのみ抵抗変化が起こりやすく構成することによって、可逆的に安定した書き換え特性が得られるかを検証した。

この検証のため、抵抗変化の起きやすさが電極の材料種によって変化すると想定して、異種材料の上下電極で酸素不足型のＴａ酸化物を挟んだ構造の抵抗変化素子を作製し、抵抗変化特性を測定した。

以下では、この実験の結果について説明する。

なお、この検証結果を説明する前に、酸素不足型のＴａ酸化物層の形成方法や、酸素含有率の好適な範囲を説明する。

その後、抵抗変化の起こりやすさが電極材料に依存するかどうかの確認を行うため、白金（Ｐｔ）、タングステン（Ｗ）、タンタル（Ｔａ）、チッ化タンタル（以下、ＴａＮ）からなる電極でＴａＯ_x層を挟んだ構造を形成し、電気パルスによる抵抗変化現象の様子を調べた結果について述べる。

そして最後に、動作しやすい電極材料と動作しにくい電極材料で酸素不足型のＴａ酸化物を挟み込んだ構造の抵抗変化素子の抵抗変化の測定結果について述べる。

［スパッタリング時の酸素流量比とＴａ酸化物層の酸素含有率との関係］
まず、本実験における酸素不足型のＴａ酸化物層の作製条件及び酸素含有率の解析結果について述べる。

酸素不足型のＴａ酸化物層は、Ｔａターゲットをアルゴン（Ａｒ）と酸素ガス（Ｏ₂ガス）雰囲気中でスパッタリングする、いわゆる、反応性スパッタリングで作製した。本実験での具体的な酸素不足型のＴａ酸化物の作製方法は次の通りである。

まずスパッタリング装置内に基板を設置し、スパッタリング装置内を７×１０^-4Ｐａ程度まで真空引きする。Ｔａをターゲットとして、パワーを２５０Ｗ、アルゴンガスと酸素ガスとをあわせた全ガス圧力を３．３Ｐａ、基板の設定温度を３０℃にし、スパッタリングを行った。ここでは、Ａｒガスに対するＯ₂ガスの流量比を０．８％から６．７％まで変化させた。

まずは、組成を調べる事が目的であるため、基板としては、シリコン（Ｓｉ）上にＳｉＯ₂を２００ｎｍ堆積したものを用い、Ｔａ酸化物層の膜厚は約１００ｎｍになるようにスパッタリング時間を調整した。

このようにして作製したＴａ酸化物層の組成をラザフォード後方散乱法（ＲＢＳ法）、及びオージェ電子分光法（ＡＥＳ法）によって解析した結果を図８に示す。

この図から、酸素分圧比を０．８％から６．７％に変化させた場合、Ｔａ酸化物層中の酸素含有率は約３５ａｔ％（ＴａＯ_0.66）から約７０ａｔ％（ＴａＯ_2.3）へと変化していることが分かる。

以上の結果より、Ｔａ酸化物層中の酸素含有率を酸素流量比によって制御可能である事と、Ｔａの化学量論的な酸化物であるＴａ₂Ｏ₅（ＴａＯ_2.5）の酸素含有率７１.４ａｔ％よりも酸素が不足している、酸素不足型のＴａ酸化物が形成されている事が明らかとなった。

なお、本実験では、Ｔａ酸化物層の解析にラザフォード後方散乱法（ＲＢＳ）及びオージェ電子分光法（ＡＥＳ）を利用したが、蛍光Ｘ線分析法（ＸＰＳ）や電子線マイクロアナリシス法（ＥＰＭＡ）等の機器分析手法も利用可能である。

［酸素不足型のＴａ酸化物層の組成と抵抗変化特性］
以上のように作製した酸素不足型のＴａ酸化物のうち、どの程度の酸素含有率を有する酸素不足型のＴａ酸化物が抵抗変化を示すのかを調べた。ここで酸素不足型のＴａ酸化物層を挟む電極の材料として用いたのは、上下の電極ともにＰｔである。

上下にＰｔを用いた場合は、上述のように、バイポーラ型の抵抗変化型の不揮発性素子としては不適当である。しかしながら、Ｐｔは後述するように、抵抗変化を非常に示しやすい電極材料であり、ある酸素含有率を有する酸素不足型のＴａ酸化物が抵抗変化を示すか否かの判定を行うには最も好適な材料である。

以上のような理由から、図９のような不揮発性記憶素子５００を形成した。

すなわち、単結晶シリコン基板５０１上に、厚さ２００ｎｍの酸化物層５０２を熱酸化法により形成し、下部電極５０３としての厚さ１００ｎｍのＰｔ薄膜を、スパッタリング法により酸化物層５０２上に形成した。

その後、Ｔａをターゲットとして、反応性スパッタリングによって酸素不足型のＴａ酸化物層５０４を形成した。本実験で検討した範囲では、上記の分析試料と同様に、酸素ガスの流量比を、０．８％から６．７％まで変化させて不揮発性記憶素子を作製した。酸素不足型のＴａ酸化物層５０４の膜厚は３０ｎｍとした。

その後、酸素不足型のＴａ酸化物層５０４の上に、上部電極５０５としての厚さ１５０ｎｍのＰｔ薄膜をスパッタ法により堆積した。

最後にフォトリソグラフィー工程とドライエッチング工程によって、素子領域５０６を形成した。なお、素子領域５０６は、直径が３μｍの円形パターンである。

以上のように作製した不揮発性記憶素子の抵抗変化現象を測定した。その結果、図８のα点（酸素流量比約１．７％、酸素含有率約４５ａｔ％）からβ点（酸素流量比約５％、酸素含有率約６５ａｔ％）のＴａ酸化膜を使った不揮発性記憶素子では、高抵抗値が低抵抗値の５倍以上と良好であった。

図１０（ａ）、図１０（ｂ）は、それぞれ、α点およびβ点の酸素含有率を有するＴａ酸化物層を使った不揮発性記憶素子についてのパルス印加回数に対する抵抗変化特性を測定した結果である。

図１０（ａ）、図１０（ｂ）によれば、α点およびβ点の酸素含有率を有するＴａ酸化物層を使った素子では、共に、高抵抗値が低抵抗値の５倍以上と良好であることが判る。

従って、酸素含有率が４５〜６５ａｔ％の組成範囲、即ち抵抗変化層をＴａＯ_xと表記した場合におけるｘの範囲が０．８≦ｘ≦１．９の範囲がより適切な抵抗変化層の範囲であると言える（酸素含有率＝４５ａｔ％がｘ＝０．８に、酸素含有率＝６５ａｔ％がｘ＝１．９にそれぞれ対応）。

［Ｗ、Ｔａ、ＴａＮを上下の電極材料に用いた抵抗変化素子の抵抗変化特性］
次に、抵抗変化の起こりやすさが、電極材料に依存するかどうかの確認を行うため、図９の構造を持つ不揮発性記憶素子５００を用い、Ｐｔ以外の材料として、Ｗ、Ｔａ、ＴａＮから成る下部電極５０３と上部電極５０５で酸素不足型のＴａ酸化物層５０４を挟んだ構造を作製し、電気パルスによる抵抗変化の様子を調べた結果について説明する。

なお、ここでも抵抗変化の起こりやすさだけを評価する目的で実験を行ったので、上下の電極材料は同一とした。また、使用した酸素不足型のＴａ酸化物の酸素含有率は、好適な酸素含有率の範囲のほぼ中間の５８ａｔ％（ＴａＯ_1.38）とした。素子の形成方法は上記とほぼ同じであり、Ｐｔ、Ｗ、Ｔａ、ＴａＮのいずれもスパッタリング法によって堆積した。

まず、比較のため、下部電極５０３と上部電極５０５のいずれもＰｔからなる薄膜により形成した不揮発性記憶素子（以下、素子Ｂと表す）の抵抗変化特性について述べる。

図１１（ａ）、図１１（ｂ）は、このようにして作製した素子Ｂの電気パルスによる抵抗変化の測定結果である。

図１１（ａ）は、下部電極５０３と上部電極５０５の間には、パルス幅が１００ｎｓｅｃで、下部電極５０３を基準として上部電極５０５に＋３．０Ｖと−１．５Ｖの電圧を有する電気的パルスを交互に印加した時の抵抗の測定結果である。

この場合、＋３．０Ｖの電圧の電気パルスを印加する事で抵抗値は８００〜１０００Ω程度となり、−１．５Ｖの電圧の電気パルスを印加した場合は、１５０Ω程度と変化していた。すなわち、上部電極５０５に下部電極５０３よりも高い電圧の電気パルスを加えた時に高抵抗化する変化を示した。

また、詳細は省略するが、追加的な実験から、このときの抵抗変化は上部電極５０５の近傍で生じていることを推認する結果が得られた。

次に、印加する電圧のバランスを変化させ、負の電圧を大きくした場合の結果が図１１（ｂ）である。この場合、下部電極５０３に対して上部電極５０５に−３．０Ｖと＋１．５Ｖの電圧の電気的パルスを印加した。すると、−３．０Ｖの電気パルスを印加した時に、高抵抗化し、抵抗値は６００〜８００Ω程度となり、＋１．５Ｖの電気パルスを印加した時に低抵抗化して、抵抗値は１５０Ω程度となっている。すなわち、上部電極５０５に下部電極５０３よりも高い電圧の電気パルスを加えた時に低抵抗化しており、図１１（ａ）を測定した時と、正反対の動作を示した。

また、詳細は省略するが、追加的な実験から、このときの抵抗変化は下部電極５０３の近傍で生じていることを推認する結果が得られた。

次に、下部電極５０３と上部電極５０５のいずれもＷからなる薄膜により形成した不揮発性記憶素子（以下、素子Ｃと表す）の抵抗変化特性について述べる。

図１２（ａ）、図１２（ｂ）は、このようにして作製した素子Ｃの電気パルスによる抵抗変化の測定結果である。

図１２（ａ）は、上部電極５０５の近傍での抵抗変化を起こさせる（上部電極モード）事を目的に、下部電極５０３を基準にして上部電極５０５に＋７Ｖと、−５Ｖを交互に印加した時の抵抗値の変化を示す。上部電極モードは、下部電極を基準として上部電極に正電圧を印加することで高抵抗化を起こすモードであり、前述のＢモードに対応する。

図１２（ａ）から分かるように、パルス数が３０回程度まででは、弱いながらも、Ｂモードでの抵抗変化が観測されており、＋７Ｖの電気パルスを印加した時に高抵抗化し、−５Ｖの電気パルスを印加した時に低抵抗化している。しかしながら、パルス数が３０回を超えると、抵抗変化がほとんど観測されなくなっている。

逆に下部電極５０３の近傍での抵抗変化を起こさせる（下部電極モード）事を目的に、上部電極５０５に＋５Ｖと、−７Ｖを交互に印加した時の抵抗値の変化を図１２（ｂ）示す。下部電極モードは、上部電極を基準として下部電極に正電圧を印加することで高抵抗化を起こすモードであり、前述のＡモードに対応する。

図１２（ｂ）から分かるように、この場合はほとんど抵抗値の変化は観測されておらず、抵抗値は３０Ω程度で一定の値になっている。

ここで図１１（ａ）の上下の電極をＰｔで形成した素子Ｂの結果と図１２（ａ）の結果を比較すると、Ｗを電極に使用した時、明らかに抵抗変化が起こりにくくなっているのが分かる。

素子Ｂの測定結果である図１１（ａ）では、低抵抗状態の抵抗値は１５０Ω、高抵抗状態の抵抗値は約１０００Ωと、比率にして７倍程度の変化をしているのに対し、Ｗを電極材料に使用した素子Ｃの測定結果である図１２（ａ）では、大きく抵抗変化している範囲でも、高々、５０Ωと１００Ωの間で抵抗変化が起こっているだけであり、比率としては、２倍程度の変化をしているだけである。

印加している電圧も、図１１（ａ）の測定時は、＋３．０Ｖと−１．５Ｖであるのに対し、図１２（ａ）では、＋７Ｖと−５Ｖと非常に高い電圧を印加しているのも関わらず、ほとんど抵抗変化が見られていない。

以上のように、Ｗを電極に使用した場合、電極にＰｔを使用した場合に比べて、明らかに抵抗変化が起こりにくい事がわかる。

以上の結果は、酸素不足型のＴａ酸化物を抵抗変化層に用いた抵抗変化素子の動作は、使用する電極の材料に非常に強く依存する事を意味している。すなわち、少なくとも、Ｐｔを電極に用いた場合は抵抗変化が起こりやすく、Ｗを電極に用いた場合、抵抗変化は起こりにくいのは明らかである。

また、詳しくは説明しないが、ＴａやＴａＮを上下の電極に用いた抵抗変化素子も作製し、抵抗変化特性の測定を行った。

図１３（ａ）、図１３（ｂ）は下部電極５０３と上部電極５０５のいずれにも、Ｔａを用いた素子Ｄの抵抗変化特性である。

図１３（ａ）は、上部電極５０５に＋７Ｖと−５Ｖの電気パルスを加えた場合で、図１３（ｂ）は上部電極５０５に＋５Ｖと−７Ｖの電気パルスを加えた場合の測定結果である。いずれの場合も、ほとんど抵抗変化は起こっていない。

また、図１４（ａ）は下部電極５０３と上部電極５０５のいずれにも、ＴａＮを用いた素子Ｅの抵抗変化特性である。図１４（ａ）は、上部電極５０５に＋７Ｖと−５Ｖの電気パルスを加えた場合で、図１４（ｂ）は上部電極５０５に＋５Ｖと−７Ｖの電気パルスを加えた場合の測定結果である。この場合も、ほとんど変化していないと言って良い程度の抵抗変化しか起こっていない。

以上のように、Ｗ以外にも抵抗変化が起こりにくい材料は存在する。

［ＷとＰｔを電極に用いた抵抗変化素子の抵抗変化特性］
次に抵抗変化を起こしやすい材料であるＰｔと、抵抗変化を起こしにくい材料でかつ、プロセス安定性の高い材料であるＷで酸素不足型のＴａ酸化物を挟み込んだ形の抵抗変化素子である素子Ｆの抵抗変化特性について述べる。

用意した素子は、下部電極５０３としてＷ薄膜を用い、上部電極５０５としてＰｔ薄膜を用いて作製した。Ｗ薄膜とＰｔ薄膜は、それぞれ、ＷターゲットとＰｔターゲットをＡｒガス中でスパッタリングする事で堆積した。

以上のようにして作製した素子Ｆの電気パルスによる抵抗変化の様子を図１５（ａ）、図１５（ｂ）に示す。

図１５（ａ）は、上部電極５０５の近傍での抵抗変化を起こさせる（Ｂモード）事を目的に、下部電極５０３を基準にして上部電極５０５に＋２．５Ｖと、−１．５Ｖを交互に印加した時の抵抗値の変化である。この場合、抵抗値は、＋２．５Ｖの電気パルスを印加した時には約６００Ωとなり、−１．５Ｖの電気パルスを印加した時に６０Ωとなって安定して変化している。

一方で、下部電極５０３の近傍での抵抗変化を起こさせる（Ａモード）事を目的に、下部電極５０３を基準にして上部電極５０５に＋１．５Ｖと、−２．５Ｖを交互に印加した時の抵抗値の変化を図１５（ｂ）に示す。この場合は、抵抗変化は、６０Ωと１００Ωの間で抵抗変化が起こっているだけであり、Ｂモードの抵抗変化を起こさせるための電圧印加と比較して、無視できる程度の抵抗変化しか起こっていない。

以上の図１５（ａ）、図１５（ｂ）の結果から、素子Ｆは、片側の電極近傍だけで抵抗変化を起こすバイポーラ動作する抵抗変化型の不揮発性記憶素子の理想的な動作を示している。

また、ＡモードとＢモードの混ざりあいのような現象もみられなかった。

例えば、図１６は、図１５（ａ）、図１５（ｂ）の測定結果を得た素子Ｆとは別の素子（同一基板上の異なる素子）に１０００回程度電気パルスを加えた結果を示しているが、抵抗変化現象が非常に安定して発生しているのが見て取れる。

以上の事から、抵抗変化現象を起こしやすい電極と、抵抗変化現象を起こしにくい電極で抵抗変化膜を挟んだ構造を形成する事で、意図した片側の電極側で抵抗変化させることができるため安定動作し、望ましいバイポーラ動作を示す抵抗変化型の不揮発性記憶素子が作製可能である事が分かった。

また、印加電圧と抵抗値の関係は、抵抗変化を起こしやすい電極に正の電圧の電気パルスを印加した時に、抵抗値が高くなり、負の電圧の電気パルスを印加した時に抵抗値が低くなるような動作を示す。

［上下の電極材料種に応じた抵抗変化素子の抵抗変化特性］
次に、電極材料が相異なるいくつかの素子について抵抗変化の起こりやすさを評価した第２の実験の結果を示す。

本実験の結果として、下部電極５０３をＷに固定し、上部電極５０５をＰｔ以外の相異なる材料で構成した複数の素子の抵抗変化の様子について述べる。ここで下部電極５０３をＷに固定したのは、Ｗが比較的酸化されにくく、安定した材料であり、加工も比較的容易である事による。

なお、素子の作製方法は、第１の実験で説明した方法と同様であり、下部電極５０３、上部電極５０５は全てスパッタリング法によって形成した。また、抵抗変化材料である酸素不足型のＴａ酸化物もＴａ金属をＯ₂とＡｒ中でスパッタリングして作製した。

電極の違いに応じた抵抗変化の特性を調べるため、酸素不足型のＴａ酸化物の組成は全て同じに設定した。すなわち、酸素含有率を約５８ａｔ％の酸素不足型のＴａ酸化物（ＴａＯ_xと表現した時、ｘは１.３８）に固定した。

また、本実験では、下部電極５０３を動作しにくいＷとしたので、抵抗値の変化がほとんど生じないＡモード（上部電極に対し、下部電極に高い電圧を加えた時に高抵抗化するモード）の結果は省略し、Ｂモード（下部電極に対し、上部電極に高い電圧を加えた時に高抵抗化するモード）の結果のみを示す。Ｂモードで抵抗変化させた時の電気パルスの電圧は、素子によって若干の違いはあるが、下部電極を電圧の基準として、高抵抗化させる時の電圧は＋１．８〜＋２．０Ｖとし、低抵抗化させる時の電圧は−１．３〜−１．６Ｖとした。

図１７（ａ）〜図１７（ｈ）に測定結果をまとめる。

まず、図１７（ａ）の上部電極にＩｒを用いた素子Ｇ、図１７（ｂ）の上部電極にＡｇを用いた素子Ｈ、図１７（ｃ）の上部電極にＣｕを用いた素子Ｉの結果を見ると、比較的安定して、大きな幅で抵抗変化が生じているのが分かる。次に、図１７（ｄ）の上部電極にＮｉを用いた素子Ｊ、図１７（ｈ）の上部電極にＴａＮを用いた素子Ｎでは、若干の抵抗変化が見られたがその変化幅が小さい。

次に、図１７（ｅ）の上部電極にＴａを用いた素子Ｋ、図１７（ｆ）の上部電極にＴｉを用いた素子Ｌ、図１７（ｇ）が上部電極にＡｌを用いた素子Ｍでは、全く抵抗変化現象は観測されなかった。これらの材料は、本質的に抵抗変化が生じにくい性質を持っていると考えられる。

以上の結果から分かる事は、酸素不足型のＴａ酸化物を用いた不揮発性記憶素子では、抵抗変化現象が生じやすい（動作しやすい）材料と、生じにくい（動作しにくい）材料が存在すると言う事である。本実験の範囲で言えば、動作しやすい電極はＰｔ、Ｉｒ、Ａｇ、Ｃｕであり、動作しにくい電極材料はＷ、Ｎｉ、Ｔａ、Ｔｉ、Ａｌ、ＴａＮである。

これらの材料の組み合わせで酸素不足型のＴａ酸化物を挟んだ構造の抵抗変化素子を形成すれば、モードの混ざり合いのない安定した抵抗変化が得られる。但し、図１１（ａ）、図１５（ｂ）、図１７（ｄ）、図１７（ｈ）を参照すると、Ｗ、Ｎｉ、ＴａＮ電極では、微弱ながらも抵抗変化は観測されている。それ故にこれらの材料を一つの電極に用い、例えば、本実験で全く抵抗変化が観測されなかった電極材料であるＴａ、Ｔｉ、Ａｌをもう一つの電極に用いた場合、微弱ながらも安定した抵抗変化が期待できる。

次に、抵抗変化自体の起こるメカニズムと、抵抗変化の起こりやすさの材料依存性について若干の考察を行う。

図１８は、第１の実験と第２の実験の結果をまとめたものである。横軸は電極材料、縦軸には標準電極電位をプロットしてある。図１８の○は抵抗変化が起こりやすかった事を意味し、△は変化の割合が小さいものの抵抗変化が起こった事を意味し、×は抵抗変化が起こらなかった事を意味する。

図１８を見ると、抵抗変化膜の構成元素であるＴａよりも標準電極電位が高い材料では抵抗変化が起こっており、低い材料では抵抗変化が起こりにくくなっている事が分かる。そして、標準電極電位の差が大きいほど抵抗変化が起こりやすく、差が小さくなるにつれて、抵抗変化が起こりにくくなっているのが分かる。

一般に標準電極電位は、酸化のされ易さの一つの指標であり、この値が大きければ酸化されにくく、小さければ酸化されやすい事を意味する。この事から酸化のされやすさが抵抗変化現象のメカニズムに大きな役割を果たしているのではないかと推測される。

以上の結果をもとに、抵抗変化のメカニズムを考える。まず。抵抗変化が起こり易い材料（標準電極電位が大きく酸化されにくい材料）によって上部電極が構成されている場合について、図１９（ａ）、図１９（ｂ）を使って説明する。

図１９（ａ）のように、下部電極１４０１と、酸素不足型のＴａ酸化物層１４０２と、Ｔａよりも酸化されにくい材料によって構成されている上部電極１４０３からなる抵抗変化素子に、下部電極１４０１に対して高い電圧を上部電極１４０３に印加した場合、酸素不足型のＴａ酸化物中の酸素原子がイオンとなって、電界によって移動し、上部電極１４０３の界面近傍に集まる。

しかし、上部電極１４０３を構成する金属はＴａに比べて酸化されにくいので、酸素イオン１４０４は酸素不足型のＴａ酸化物層１４０２と上部電極１４０３の界面に滞留した状態になり、界面付近でＴａと結合し、酸素濃度の高い酸素不足型のＴａ酸化物を形成する。この事によって素子は高抵抗化する。

次に、図１９（ｂ）のように、下部電極１４０１に高い電圧を印加した場合、酸素原子は再び酸素イオンとなって、酸素不足型のＴａ酸化物層１４０２の内部に戻ってゆく。これにより、低抵抗化が起っていると考えられる。

次に、Ｔａよりも酸化されやすい材料によって上部電極が構成されている場合について説明した図が図２０（ａ）、図２０（ｂ）である。

図２０（ａ）のように下部電極１５０１と、酸素不足型のＴａ酸化物層１５０２と、Ｔａよりも酸化され易い材料によって構成されている上部電極１５０３からなる抵抗変化素子に、下部電極１５０１に対して高い電圧を上部電極１５０３に印加した場合、酸素不足型のＴａ酸化物中の酸素原子がイオンとなって電界によって移動し、上部電極１５０３の界面近傍に集まる。

この場合、上部電極１５０３はＴａよりも酸化されやすいので、酸素イオン１５０４は上部電極１５０３の内部に吸いとられて、上部電極１５０３を形成している材料と結合を起こす。この場合、図１９（ａ）とは異なり、酸素不足型のＴａ酸化物層１５０２と上部電極１５０３の界面に高抵抗層が形成されず、さらに上部電極１５０３を構成する元素の数に対して酸素イオンの数は少ないために、抵抗値はほとんど上昇しない。

逆に、図２０（ｂ）のように、下部電極１５０１に高い電圧を印加した場合、上部電極１５０３に吸い取られた酸素は、上部電極材との結合がより安定であるため、酸素不足型のＴａ酸化物層１５０２の中には戻りにくく、抵抗値は大きくは変化しないと考えられる。

もし、図１９（ａ）、図１９（ｂ）および図２０（ａ）、図２０（ｂ）において、上部電極を構成する材料の酸化のされやすさがＴａと同程度の場合、上記の２つの例の中間的な変化が生じ、微弱な抵抗変化が生じると考えられる。

以上の結果から分かるように、酸素不足型のＴａ酸化物を抵抗変化膜に使用した不揮発性記憶素子では、上部電極と下部電極とで異なる標準電極電位を有する材料を用いれば良い。

これにより、片側の電極近傍で優勢に抵抗変化が起こって、理想的なバイポーラ型の抵抗変化を実現できる。さらに、抵抗変化モードの混ざり合いも起こらず、安定した抵抗変化動作が可能となる。

より好適には、一方の電極材料には、Ｔａの標準電極電位よりも大きく、かつ差の大きな材料を用い、もう一方の電極材料には、Ｔａの標準電極電位よりも大きく、かつ差の小さな材料を用いればよい。

さらにより好適には、一方の電極材料には、Ｔａの標準電極電位よりも大きな材料を用い、もう一方の電極材料には、Ｔａの標準電極電位よりも小さな材料を用いればよい。

なお、本実験の結果としては記述していないが、金（Ａｕ）の標準電極電位は＋１．６９２ｅＶであるので、Ｔａの標準電極電位−０．６ｅＶよりも高い。したがって、抵抗変化膜としてＴａを用いた場合に、抵抗変化しやすい電極材料としてＡｕを用いても、本実験の結果として述べた作用効果が期待できる。

また、ＴａＮが、抵抗変化現象を起こしにくい電極材料の１つとして好適に用いられることが、経験的に分かっている。例えば、上部電極および下部電極に、それぞれＴａＮおよびＰｔを用いた抵抗変化素子について、安定した抵抗変化現象を示す良好な実験結果が得られている。

ＴａＮの標準電極電位は、現在のところ特定できていないが、例えば５００℃酸素雰囲気中で、ＴａＮは比較的容易に酸化されるのに対し、Ｐｔは酸化されにくいことが知られている。標準電極電位は酸化反応の起こりにくさと関係した物性値で、このことは少なくともＰｔの標準電極電位がＴａＮの標準電極電位よりも高いと推測される。

すなわち、電極材料としてＴａＮを用いても、本実験の結果として述べた作用効果が期待できる。

また、上記のメカニズムからも明らかなように、抵抗変化を起こしやすい電極に正の電圧の電気パルスを印加した時に、抵抗値が高くなり、負の電圧の電気パルスを印加した時に抵抗値が低くなるような動作を示す。

なお、上記の第１の実験及び第２の実験では、抵抗変化膜とした酸素不足型のＴａ酸化物を用いた例について説明したが、これに限定されるわけではなく、ニッケル（Ｎｉ）、ニオブ（Ｎｂ）、チタン（Ｔｉ）、ジルコン（Ｚｒ）、ハフニウム（Ｈｆ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、銅（Ｃｕ）、クロム（Ｃｒ）等の遷移金属の酸素不足型の酸化膜を抵抗変化膜に用いた不揮発性記憶素子にも応用可能である。

なぜならば、遷移金属の酸化膜を抵抗変化膜に使用した不揮発性記憶素子では、上記で説明したように電極に加えられた電界によって酸素原子の移動が起こるはずであるからである。

この場合、その遷移金属材料の標準電極電位を基準にして電極材料を選択すれば、片側で優勢的に動作する不揮発性記憶素子が形成できる。一例としてＨｆの酸素不足型酸化物を抵抗変化膜として用いた場合について考えると、Ｈｆの標準電極電位は−１．５５ｅＶであるので、例えば、片側を標準電極電位が１．１８ｅＶのＰｔ、片側を−１．６３ｅＶのＴｉで形成すれば、Ｐｔからなる電極側だけで動作する不揮発性記憶素子が形成可能である。

［第１の実施の形態における抵抗変化型不揮発性記憶装置］
次に、本発明の第１の実施の形態として、上記で説明した抵抗変化素子を用いた１Ｔ１Ｒ型の不揮発性記憶装置について説明する。

［ＮＭＯＳ構成の１Ｔ１Ｒ不揮発性記憶装置］
図２１は、本発明の実施の形態に係る不揮発性記憶装置の構成を示すブロック図である。

図２１に示すように、本実施の形態に係る不揮発性記憶装置２００は、半導体基板上に、メモリ本体部２０１を備えており、メモリ本体部２０１は、メモリアレイ２０２と、行選択回路２０８、ワード線ドライバＷＬＤ、ソース線ドライバＳＬＤからなる行ドライバ２０７と、列選択回路２０３と、データの書き込みを行うための書き込み回路２０６と、読み出し回路２１５と、端子ＤＱを介して入出力データの入出力処理を行うデータ入出力回路２０５とを備える。

読み出し回路２１５は、読み出し時に選択ビット線電圧を書換えが起こるに不十分な読み出し電圧にクランプするためのクランプ回路２１４と、選択ビット線に流れる電流量を検出し、高抵抗状態をデータ「１」に、また低抵抗状態をデータ「０」と判定するセンスアンプ２０４とを直列に接続してなる。

さらには、書き込み用電源２１１として低抵抗（ＬＲ）化用電源２１２と高抵抗（ＨＲ）化用電源２１３を備え、低抵抗（ＬＲ）化用電源２１２の出力Ｖ２は、行ドライバ２０７に供給され、高抵抗（ＨＲ）化用電源２１３の出力Ｖ１は、書き込み回路２０６に供給されている。

さらに、外部から入力されるアドレス信号を受け取るアドレス入力回路２０９と、外部から入力されるコントロール信号に基づいて、メモリ本体部２０１の動作を制御する制御回路２１０とを備えている。

メモリアレイ２０２は、半導体基板の上に形成された、互いに交差するように配列された複数のワード線ＷＬ０、ＷＬ１、ＷＬ２、・・・および複数のビット線ＢＬ０、ＢＬ１、ＢＬ２、・・・と、これらのワード線ＷＬ０、ＷＬ１、ＷＬ２、・・・、およびビット線ＢＬ０、ＢＬ１、ＢＬ２、・・・の交点に対応してそれぞれ設けられた複数のＮＭＯＳトランジスタＮ１１、Ｎ１２、Ｎ１３、Ｎ２１、Ｎ２２、Ｎ２３、Ｎ３１、Ｎ３２、Ｎ３３、・・・（以下、「トランジスタＮ１１、Ｎ１２、・・・」と表す）と、トランジスタＮ１１、Ｎ１２、・・・と１対１に直列接続された複数の抵抗変化素子Ｒ１１、Ｒ１２、Ｒ１３、Ｒ２１、Ｒ２２、Ｒ２３、Ｒ３１、Ｒ３２、Ｒ３３、・・・（以下、「抵抗変化素子Ｒ１１、Ｒ１２、・・・」と表す）とを備え、個々がメモリセルＭ１１、Ｍ１２、Ｍ１３、Ｍ２１、Ｍ２２、Ｍ２３、Ｍ３１、Ｍ３２、Ｍ３３、・・・（以下、「メモリセルＭ１１、Ｍ１２、・・・」と表す）を構成している。

図２１に示すように、トランジスタＮ１１、Ｎ２１、Ｎ３１、・・・のゲートはワード線ＷＬ０に接続され、トランジスタＮ１２、Ｎ２２、Ｎ３２、・・・のゲートはワード線ＷＬ１に接続され、トランジスタＮ１３、Ｎ２３、Ｎ３３、・・・のゲートはワード線ＷＬ２に接続され、トランジスタＮ１４、Ｎ２４、Ｎ３４、・・・のゲートはワード線ＷＬ３に接続されている。

また、トランジスタＮ１１、Ｎ２１、Ｎ３１、・・・およびトランジスタＮ１２、Ｎ２２、Ｎ３２、・・・はソース線ＳＬ０に共通に接続され、トランジスタＮ１３、Ｎ２３、Ｎ３３、・・・およびトランジスタＮ１４、Ｎ２４、Ｎ３４、・・・はソース線ＳＬ２に共通に接続されている。

また、抵抗変化素子Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４、・・・はビット線ＢＬ０に接続され、抵抗変化素子Ｒ２１、Ｒ２２、Ｒ２３、Ｒ２４、・・・はビット線ＢＬ１に接続され、抵抗変化素子Ｒ３１、Ｒ３２、Ｒ３３、Ｒ３４、・・・はビット線ＢＬ２に接続されている。

アドレス入力回路２０９は、外部回路（図示せず）からアドレス信号を受け取り、このアドレス信号に基づいて行アドレス信号を行選択回路２０８へ出力するとともに、列アドレス信号を列選択回路２０３へ出力する。ここで、アドレス信号は、複数のメモリセルＭ１１、Ｍ１２、・・・のうちの選択される特定のメモリセルのアドレスを示す信号である。

制御回路２１０は、データの書き込みサイクルにおいては、データ入出力回路２０５に入力された入力データＤｉｎに応じて、書き込み用電圧の印加を指示する書き込み信号を書き込み回路２０６へ出力する。他方、データの読み出しサイクルにおいて、制御回路２１０は、読み出し動作を指示する読み出し信号をセンスアンプ２０４へ出力する。

行選択回路２０８は、アドレス入力回路２０９から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、行ドライバ２０７より、複数のワード線ＷＬ０、ＷＬ１、ＷＬ２、・・・のうちの何れかに対応するワード線ドライバ回路ＷＬＤより、その選択されたワード線に対して、所定の電圧を印加する。

また同様に、行選択回路２０８は、アドレス入力回路２０９から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、行ドライバ２０７より、複数のソース線ＳＬ０、ＳＬ２、・・・のうちの何れかに対応するソース線ドライバ回路ＳＬＤより、その選択されたソース線に対して、所定の電圧を印加する。

また、列選択回路２０３は、アドレス入力回路２０９から出力された列アドレス信号を受け取り、この列アドレス信号に応じて、複数のビット線ＢＬ０、ＢＬ１、ＢＬ２、・・・のうちの何れかを選択し、その選択されたビット線に対して、書き込み用電圧または読み出し用電圧を印加する。読み出し用電圧は、クランプ回路２１４を介して印加される。

書き込み回路２０６は、制御回路２１０から出力された書き込み信号を受け取った場合、列選択回路２０３に対して選択されたビット線に対して書き込み用電圧の印加を指示する信号を出力する。

また、センスアンプ２０４は、データの読み出しサイクルにおいて、クランプ回路２１４を介して読み出し電圧（０．５Ｖ）を選択ビット線に印加し、読み出し対象となる選択ビット線に流れる電流量を検出し、記憶されているデータを「１」または「０」と判定する。その結果得られた出力データＤＯは、データ入出力回路２０５を介して、外部回路へ出力される。

書き込み用電源２１１は、低抵抗化用のＬＲ化用電源２１２と高抵抗化用のＨＲ化用電源２１３より構成され、その出力は各々、行ドライバ２０７および書き込み回路２０６に入力されている。

ＨＲ化用電源２１３は、図７の電流−電圧のヒステリシス特性において、Ｃ点で示す電圧以上の電圧および電流の供給が可能な電源回路であり、ＬＲ化用電源２１２は、図７の電流−電圧のヒステリシス特性において、Ｄ点で示す電圧の絶対値以上の電圧と、電流供給が可能な電源回路である。

図２２は、図２１におけるＣ部に対応するメモリセル３００の構成（２ビット分の構成）を示す断面図、および抵抗変化素子３０９の拡大図である。

トランジスタ３１７、抵抗変化素子３０９は、各々図２１におけるトランジスタＮ１１、Ｎ１２と抵抗変化素子Ｒ１１、Ｒ１２に対応している。

メモリセル３００は、半導体基板３０１上に、第２のＮ型拡散層領域３０２ａ、第１のＮ型拡散層領域３０２ｂ、ゲート絶縁膜３０３ａ、ゲート電極３０３ｂ、第１ビア３０４、第１配線層３０５、第２ビア３０６、第２配線層３０７、第３ビア３０８、抵抗変化素子３０９、第４ビア３１０、第３配線層３１１を順に形成して構成される。

第４ビア３１０と接続される第３配線層３１１がビット線ＢＬ０に対応し、トランジスタ３１７の第２のＮ型拡散層領域３０２ａに接続された、第１配線層３０５および第２配線層３０７が、この図面に垂直に走るソース線ＳＬ０に対応している。

半導体基板３０１の電圧は０Ｖで、０Ｖ電源線（図示なし）より、一般的に知られている構成で供給されている。

図２２の拡大部分に示されるように、抵抗変化素子３０９は、第３ビア３０８上に下部電極３０９ａ、抵抗変化層３０９ｂ、上部電極３０９ｃがサンドイッチ状に形成され、さらには第３配線と接続される第４ビア３１０につながっている。

ここで、抵抗変化層３０９ｂは酸素不足型のＴａ酸化物よりなり、下部電極３０９ａと上部電極３０９ｃは異なる材料で構成され、下部電極３０９ａが抵抗変化を起こしにくい電極材料であるＴａＮで構成され、ビアを介してトランジスタの第１のＮ型拡散層領域３０２ｂに接続され、上部電極３０９ｃは抵抗変化を起こしやすいＰｔ（白金）で構成し、ビアを介して第３配線層３１１で形成のビット線ＢＬ０に接続される構造となっている。

図２３は、クランプ回路２１４の一構成例を示す回路図である。図２３において、ＮＭＯＳトランジスタのゲート電極には、固定電圧（約１Ｖ）が入力され、ドレイン端子は、センスアンプ２０４と接続され、ソース端子は列選択回路２０３を介してビット線と接続され、基板は、接地電位ＧＮＤに接続される。

この時、ドレイン端子から入力された電圧を、固定電圧（約１Ｖ）より、ＮＭＯＳトランジスタのしきい値電圧とＮＭＯＳトランジスタによる電圧ドロップを合わせた電圧値分（約０．５Ｖ）低い電圧にクランプし、ビット線がクランプ電圧（約０．５Ｖ）を超えないように制御する構成となっている。

このように読み出し電圧を制限することにより、読み出し時に誤書換えが起こらないようにしている。

また、クランプ回路２１４の他の構成例として、図５５に記載の構成を取っても良い。

図２４は、図５５のクランプ回路のインバータ１０４１をＭＯＳトランジスタで記述したクランプ回路の回路図である。図２４において、図５５に示す構成と同じ構成要素については同じ符号を用い、説明を省略する。

ＮＭＯＳトランジスタＮＩ１のゲート端子とＰＭＯＳトランジスタＰＩ１のゲート端子が接続され、インバータの入力端子を構成し、ＮＭＯＳトランジスタＮＩ１のドレイン端子とＰＭＯＳトランジスタＰＩ１のドレイン端子が接続され、インバータの出力端子が構成される。

さらに、ＮＭＯＳトランジスタＮＩ１のソース端子と基板端子が接地電位ＧＮＤに接続され、ＰＭＯＳトランジスタＰＩ１のソース端子と基板端子が電源電圧ＶＤＤ端子に接続されるインバータ１０４１において、インバータの出力端子は、ＮＭＯＳトランジスタ１０４０のゲート端子と接続され、インバータの入力端子は、ビット線と接続される。

次に本クランプ回路において、ビット線クランプ電圧を約０．５Ｖに設定するための設計指針について説明する。

図２５は、シミュレーションにおけるインバータ１０４１の静特性を示す図である。図２５において、横軸は、インバータの入力電圧ＶＩＮであり、縦軸は、インバータの出力電圧ＶＯを表す。

ここでのシミュレーション条件は、電源電圧ＶＤＤは、１．８Ｖであり、ＰＭＯＳトランジスタＰＩ１のサイズは、ゲート幅０．４４μｍ、ゲート長０．１８μｍ、ＮＭＯＳトランジスタＰＩ１のサイズは、ゲート長０．１８μｍで、ＮＭＯＳトランジスタのゲート幅Ｗｎは、３μｍ、６μｍ、４０μｍと振られており、３つの静特性の右側から順番にゲート幅Ｗｎが、３μｍ、６μｍ、４０μｍの結果となっている。

ここで、ＮＭＯＳトランジスタ１０４０の飽和電流Ｉｄを式で表すと、Ｉｄ＝β／２×（ＶＯ−ＶＩＮ−Ｖｔ）²となる。但し、βは、トランジスタ固有の定数で、Ｖｔは、ＮＭＯＳトランジスタ１０４０のしきい値電圧を表す。ここで、デバイス定数として、β／２＝８２００μＡ／Ｖ²、Ｖｔ＝０．３Ｖ、及び、設計定数として、Ｉｄ＝８２μＡを代入して、式を変形すると、ＶＯ＝ＶＩＮ＋０．４Ｖの関係式１を得る。この関係式１を図２５にプロットすると、この関係式１と静特性の交点が、このクランプ回路２１４の動作点になる。

今、ビット線クランプ電圧を最適な約０．５Ｖに設定したいため、ＮＭＯＳトランジスタＮＩ１のゲート幅Ｗｎは、６μｍの設計を行うことになる。このように設計を行えば、ビット線クランプ電圧を約０．５Ｖに設定可能となる。

［抵抗変化型不揮発性記憶装置の動作］
以上の様に構成された抵抗変化型不揮発性記憶装置について、データを書き込む場合の書き込みサイクル、およびデータを読み出す場合の読み出しサイクルにおける動作例について、図２６（ａ）〜図２６（ｃ）に示すタイミングチャート、図２１の本発明の実施の形態に係る抵抗変化型不揮発性記憶装置の構成図、図２２の本発明の実施の形態に係る抵抗変化型不揮発性記憶装置のメモリセル部の構成の一例を示す断面図、および図７のヒステリシス特性における読み出しディスターブ電圧を説明する図を参照しながら説明する。

図２６（ａ）〜図２６（ｃ）は、本発明の実施の形態に係る不揮発性記憶装置の動作例を示すタイミングチャートである。なお、ここでは、抵抗変化層が高抵抗状態の場合をデータ「１」に、低抵抗状態の場合をデータ「０」にそれぞれ割り当てると定義して、その動作例を示す。また、説明は、メモリセルＭ１１についてデータの書き込みおよび読み出しをする場合のみについて示す。

また、図２６（ａ）において、Ｖ２は、ＬＲ化用電源２１２で発生されている電圧で、図７に示す電圧−電流ヒステリシス特性のＤ点を負側に超える電圧が、抵抗変化素子Ｒ１１、Ｒ１２、・・・に実効的に印加されるように調整された電圧値に対応している。

図２６（ｂ）において、Ｖ１は、ＨＲ化用電源２１３で発生されている電圧で、図７に示す電圧−電流ヒステリシス特性のＣ点を超える電圧が、抵抗変化素子Ｒ１１、Ｒ１２、・・・に実効的に印加されるように調整された電圧値に対応している。

図２６（ｃ）において、Ｖｒｅａｄは、センスアンプ２０４で発生された電圧をクランプ回路でクランプした読み出し用電圧で、図７に示す電圧−電流ヒステリシス特性のＥ点における低抵抗状態ディスターブ境界電圧（〜０．８Ｖ）以下に調整された電圧値（０．５Ｖ）に対応している。

また、図２６（ａ）〜図２６（ｃ）において、ＶＤＤは不揮発性記憶装置２００に供給される電源電圧に対応している。

図２６（ａ）に示すメモリセルＭ１１に対するデータ「０」書き込みサイクルにおいては、最初に選択ビット線ＢＬ０、ソース線ＳＬ０を電圧Ｖ２に設定する。次に、選択するワード線ＷＬ０を電圧ＶＤＤに設定し、図２１の選択メモリセルＭ１１のＮＭＯＳトランジスタＮ１１をオンする。この段階では、図２２のトランジスタ３１７の第２のＮ型拡散層領域３０２ａと、第１のＮ型拡散層領域３０２ｂはともに電圧Ｖ２が印加されているので、電流は流れない。

次に、選択ビット線ＢＬ０を所定期間、電圧０Ｖに設定し、所定期間後、再度電圧Ｖ２となるパルス波形を印加する。この段階で、図２２の抵抗変化素子３０９には下部電極３０９ａを基準にして上部電極３０９ｃに、図７の電圧―電流ヒステリシス特性のＤ点を負側に超える電圧、電流が印加され、高抵抗値から低抵抗値に書き込みが行われる。その後、ワード線ＷＬ０を電圧０Ｖに設定し、トランジスタ３１７をオフして、データ「０」の書き込みが完了する。

図２６（ｂ）に示すメモリセルＭ１１に対するデータ「１」書き込みサイクルにおいては、最初に選択ビット線ＢＬ０、ソース線ＳＬ０を電圧０Ｖに設定する。次に、選択するワード線ＷＬ０を電圧ＶＤＤに設定し、図２１の選択メモリセルＭ１１のＮＭＯＳトランジスタＮ１１をオンする。

次に、選択ビット線ＢＬ０を所定期間、電圧Ｖ１に設定し、所定期間後、再度電圧０Ｖとなるパルス波形を印加する。この段階で、図２２の抵抗変化素子３０９には下部電極３０９ａを基準にして上部電極３０９ｃに、図７の電圧―電流ヒステリシス特性のＣ点を超える電圧、電流が印加され、低抵抗値から高抵抗値に書き込みが行われる。その後、ワード線ＷＬ０を電圧０Ｖに設定し、データ「１」の書き込みが完了する。

図２７は、図２２の抵抗変化素子３０９を含む実際のメモリセル３００の電圧−電流特性を、抵抗変化素子３０９が高抵抗状態（ＨＲ）および低抵抗状態（ＬＲ）にある場合について示している。図２７の横軸はセル端子間電圧を表し、縦軸はセル電流を表す。

図２７に示される特性は、抵抗変化層３０９ｂが酸素不足型のＴａ酸化物よりなり、下部電極３０９ａが抵抗変化を起こしにくい電極材料であるＴａＮで構成され、上部電極３０９ｃが抵抗変化を起こしやすい電極材料であるＰｔ（白金）で構成された抵抗変化素子３０９を含む実際のメモリセル３００の測定結果を表し、図２７の横軸の負領域および正領域の特性は、それぞれ図４（ａ）および図４（ｂ）に示されるバイアス印加による測定結果に対応する。

図２８（ａ）、図２８（ｂ）は、実際の抵抗変化素子３０９の読み出しディスターブ特性図である。図２８（ａ）、図２８（ｂ）における横軸、縦軸及び抵抗値測定法については、図６（ａ）、図６（ｂ）について説明した方法と同一のため、ここでは、詳しい説明は省略する。

図２８（ａ）は、高抵抗状態抵抗値（約９０ｋΩ）及び低抵抗状態抵抗値（約８ｋΩ）の負極性バイアス電圧依存を表し、｜ＶＭ｜が１Ｖ以下の範囲において、低抵抗状態はほとんど変化せず、一方、高抵抗状態は、ＶＭ＝−０．５Ｖ印加までは、高抵抗状態（約９０ｋΩ）を保持していたが、ＶＭ＝−０．６Ｖを印加すると、急激に抵抗値が減少（約３９ｋΩ）した。これは、高抵抗状態の低抵抗化電圧（〜−１．０Ｖ）に近付いたことから、高抵抗状態が低抵抗化したためである。

このことから、負極性バイアス印加時における読み出し電圧は、絶対値が０．５Ｖ以下にしなければならない。ここで、この境界電圧（−０．５Ｖ）を高抵抗状態ディスターブ境界電圧と呼ぶことにする。

図２８（ｂ）は、高抵抗状態抵抗値（約１９０ｋΩ）及び低抵抗状態抵抗値（約８ｋΩ）の正極性バイアス電圧依存を表し、ＶＭが１Ｖ以下の範囲において、高抵抗状態はほとんど変化せず、一方、低抵抗状態は、ＶＭ＝＋０．７Ｖ印加までは、低抵抗状態（約８ｋΩ）を保持していたが、ＶＭ＝＋０．８Ｖを印加すると、急激に抵抗値が増加（約１５ｋΩ）した。これは、低抵抗状態の高抵抗化電圧（〜１．３Ｖ）に近付いたことから、低抵抗状態が高抵抗化したためである。

このことから、正極性バイアス印加時における読み出し電圧は、＋０．７Ｖ以下にしなければならない。ここで、この境界電圧（＋０．７Ｖ）を低抵抗状態ディスターブ境界電圧と呼ぶことにする。

図２６（ｃ）に示すメモリセルＭ１１に対するデータの読み出しサイクルにおいては、最初に選択ビット線ＢＬ０、ソース線ＳＬ０を電圧０Ｖに設定する。次に、選択するワード線ＷＬ０を電圧ＶＤＤに設定し、選択メモリセルＭ１１のＮＭＯＳトランジスタＮ１１をオンする。

次に、選択ビット線ＢＬ０を所定期間、クランプ回路２１４により供給される読み出し電圧Ｖｒｅａｄを正極性バイアス印加方向の低抵抗状態ディスターブ境界電圧（＋０．７Ｖ）以下の＋０．５Ｖに設定し、センスアンプ２０４により、選択メモリセルＭ１１に流れる電流値を検出することで、記憶されているデータをデータ「０」またはデータ「１」と判定する。その後、ワード線ＷＬ０を電圧０Ｖに設定し、データの読み出し動作を完了する。

［１Ｔ１Ｒ型メモリセルの特性］
図２１の第１の実施の形態における１Ｔ１Ｒ型メモリセルＭ１１、Ｍ１２、・・・について、特にＮＭＯＳトランジスタＮ１１、Ｎ１２・・・の構成について説明する。

本実施の形態に従うと、図２２の拡大部分に示すように、抵抗変化素子３０９は、上部電極３０９ｃ側に抵抗変化層３０９ｂが抵抗変化をしやすい電極が使用されており、下部電極３０９ａに対し上部電極３０９ｃに正電圧を印加で、この界面近傍で抵抗変化層の酸化現象が進行して高抵抗状態に変化し、逆方向の電圧で同じ界面近傍で還元現象が進行し低抵抗状態に変化すると考えられ、電圧印加方向に対する抵抗変化の状態が一通りに限定できる。

図２９は、メモリセルの両端に２．２Ｖを印加したとき、実効的に抵抗変化素子に印加される電圧を抵抗変化素子の抵抗値との関係で示している。

印加方向１は図２１において、ビット線ＢＬ０、ＢＬ１、・・・に所定の正電圧を、ソース線ＳＬ０、ＳＬ１・・・に０Ｖを印加したとき、すなわち、下部電極３０９ａに対し上部電極３０９ｃに正の電圧を印加したときの特性である。

また、印加方向２は図２１において、ビット線ＢＬ０、ＢＬ１、・・・に０Ｖを、ソース線ＳＬ０、ＳＬ１・・・に所定の正電圧を、すなわち、下部電極３０９ａに対し上部電極３０９ｃに負の電圧を印加したとき印加したときの特性を示している。

例えば、素子抵抗値が１０００Ωの時、印加方向１の場合は、抵抗変化素子には約２．１Ｖが印加できることを示しており、電流値としては、２．１Ｖ÷１０００Ω＝２．１ｍＡが駆動できることを示している。また印加方向２の場合は、抵抗変化素子には約１．２５Ｖが印加できることを示しており、電流値としては、１．２５Ｖ÷１０００Ω＝１．２５ｍＡが駆動できることを示している。

このことから、ＮＭＯＳトランジスタの基板バイアス効果の影響が少ない印加方向１が、印加方向２の場合に比べ、この場合であれば約１．７倍大きな電流が駆動できることがわかる。

上記で説明したように、本実施の形態の抵抗変化型不揮発性記憶装置では、抵抗変化を起こしやすい電極材料で上部電極を形成し、抵抗変化を起こしにくい電極材料で下部電極を形成してなる抵抗変化素子を用いるので、各メモリセルにおいて、１つの方向の抵抗変化（低抵抗化または高抵抗化）を安定的に生ぜしめる電圧印加方向（駆動極性）が一義的に決まる。

そして、この下部電極側とメモリセルを構成するＮＭＯＳトランジスタのソースまたはドレインを接続するので、より大きな電流が必要な低抵抗から高抵抗への抵抗変化を、印加方向１に確実に一致させることができ、印加方向２になる場合を想定する必要がなく、最適なトランジスタ寸法でメモリセルを設計することができる。

このことは、電流駆動能力に余裕があれば、特にＨＲ化電源電圧Ｖ１を、より低電圧化できることでもあり、低電圧化や低消費電力化にも有効である。

さらに、抵抗変化膜がＢモードの抵抗変化特性に確実に限定されるため、読み出しディスターブ耐性が強い正極性バイアス印加側で読み出し動作を行うことができる。従って、読み出し電圧を高く設定できるため、読み出しセル電流を大きく取ることができ、高速読み出しが可能となる。

さらには、駆動極性が一義的に決まることで、抵抗変化特性のモードを識別する情報を管理する必要がなく、単純で安価な回路構成にできる。

また、Ｐｔ（白金）の様な高価な電極材料を使用する場合、一方の電極材料だけの適用ですむので、製造コストの低減にも有効となる。

［その他の１Ｔ１Ｒ型メモリセルの構成例］
図３０（ａ）、図３０（ｂ）は、実施の形態で説明した１Ｔ１Ｒ型メモリセルを含め、一般的に知られている抵抗変化素子に用いられている、１Ｔ１Ｒ型メモリセルの回路構成を示す回路図である。

図３０（ａ）は、実施の形態で説明したＮＭＯＳトランジスタを使用した構成を示す。

図３０（ｂ）は、ＮＭＯＳトランジスタを使用した図３０（ａ）の構成に対し、ＰＭＯＳトランジスタを使用した構成を示す。この場合、ＰＭＯＳトランジスタの基板電圧は、電源電圧ＶＤＤなどの高電位が供給される。また、メモリセルはワード線をロウレベルにすることで選択される点が異なるが、その他の制御方法は図３０（ａ）のＮＭＯＳトランジスタで構成した場合と同じである。

図３１（ａ）、図３１（ｂ）は、それぞれ図３０（ａ）、図３０（ｂ）の回路を実現するための、抵抗変化素子とトランジスタの本発明に係る接続関係を示す図である。

ここで、抵抗変化層３０９ｅは抵抗変化層３０９ｂと同じく酸素不足型のＴａ酸化物よりなり、下部電極３０９ｄは上部電極３０９ｃの構成材料と同じく抵抗変化を起こしやすいＰｔ（白金）で構成され、上部電極３０９ｆは下部電極３０９ａと同じく抵抗変化を起こしにくい電極材料であるＴａＮで構成される。

図３１（ａ）は、図２２（ａ）に示される構成と同一であるので、説明は省略する。

図３１（ｂ）は、図３１（ａ）の場合とは反対に、抵抗変化を起こしにくい電極材用で構成された上部電極３０９ｆがソース線に接続され、抵抗変化を起こしやすい電極材料で構成された下部電極３０９ｄが、ＰＭＯＳトランジスタを介してビット線に接続される。この場合も図３１（ａ）の場合と同様、ソース線とワード線は同方向に配線され、ビット線はこれらに垂直方向に配線される。

図３２は、ＰＭＯＳトランジスタで構成される図３１（ｂ）の１Ｔ１Ｒ型のメモリセル４００を、不揮発性記憶装置に適用した場合に、図２１におけるＣ部（２ビット分）に対応する断面図、および抵抗変化素子４０９の拡大図である。なお、図２２に示されるメモリセル３００と共通する部分は同じ符号を付し、重複する説明は省略する。

メモリセル４００は、半導体基板３０１上に、Ｎウェル４１８、第２のＰ型拡散層領域４０２ａ、第１のＰ型拡散層領域４０２ｂ、ゲート絶縁膜３０３ａ、ゲート電極３０３ｂ、第１ビア３０４、第１配線層３０５、第４ビア４１０、抵抗変化素子４０９、第５ビア４１１、第２ビア３０６、第２配線層３０７、第３ビア３０８、第３配線層３１１を順に形成して構成される。

ここで、トランジスタ４１７の第２のＰ型拡散層領域４０２ａに接続された第３配線層３１１がビット線ＢＬに対応し、トランジスタ４１７の第１のＰ型拡散層領域４０２ｂに抵抗変化素子４０９を介して接続された、第２配線層３０７が、この図面に垂直に走るソース線ＳＬに対応している。Ｎウェルには、図２１のこの不揮発性記憶装置２００の電源電圧ＶＤＤが、ＶＤＤ電源線（図示なし）より、一般的に知られている構成で供給されている。

図３２の拡大部分に示されるように、抵抗変化素子４０９は、第４ビア４１０上に下部電極３０９ｄ、抵抗変化層３０９ｅ、上部電極３０９ｆがサンドイッチ状に形成され、さらには第２配線層３０７と接続される第５ビア４１１につながっている。

ここで、ＰＭＯＳトランジスタで構成した１Ｔ１Ｒ型メモリセル（図３１（ｂ））の場合、ＮＭＯＳトランジスタで構成した１Ｔ１Ｒ型メモリセル（図３１（ａ））の場合とは逆に、トランジスタ４１７の第１のＰ型拡散層領域４０２ｂと接続される下部電極３０９ｄを、抵抗変化を起こしやすい電極材料であるＰｔ（白金）で構成し、上部電極３０９ｆを、抵抗変化を起こしにくい電極材料であるＴａＮで構成している。

これは、基板バイアス効果の影響が少なく、電流駆動能力が大きく取れるトランジスタ４１７の駆動方向は、第２のＰ型拡散層領域４０２ａをソースとし、このソース電位は、このＰＭＯＳトランジスタの基板電圧となるＮウェル４１８の電圧（ＶＤＤ）に近くなる方向、すなわち、下部電極３０９ｄをハイレベルとし、上部電極３０９ｆをロウレベルにする方向である。

この電圧印加方向に、より大きな電流が必要な低抵抗状態から高抵抗状態の抵抗変化方向を一致させるには、下部電極３０９ｄを抵抗変化を起こしやすい電極材料で構成し、反対に上部電極３０９ｆを抵抗変化を起こしにくい電極材料で構成することであり、上部電極３０９ｆに対し下部電極３０９ｄに正の電圧が印加され、このとき、下部電極３０９ｄの界面近傍で抵抗変化層の酸化現象が進行し高抵抗状態に変化できる。

つまり、上部電極３０９ｆに対し下部電極３０９ｄに正の電圧が印加される負極性バイアス印加で書換え時に低抵抗状態から高抵抗状態に遷移する抵抗変化特性（Ａモード）に確実に限定されるため、読み出しディスターブ耐性が強い、つまり、高抵抗化が起こる方の負極性バイアス印加側で読み出し動作を行うことができる。

なお、一般的には１Ｔ１Ｒ型メモリセルには、ＮＭＯＳトランジスタが使用される場合が多いが、ＰＭＯＳトランジスタでメモリセルを形成する場合として、次のような場合が考えられる。

例えば、選択するメモリセルにおいて、より大きなトランジスタの駆動電流を得る目的で、メモリセルのトランジスタの閾値電圧だけを低く設定することがある。この場合、選択メモリセルが属するビット線に接続される、選択メモリセル以外の非選択メモリセルへのリーク電流も増大する。その結果、読み出し特性が低下することが考えられる。

選択メモリセルの駆動電流を維持したままリーク電流増大を回避する一つの方法として、半導体基板３０１の領域をいくつかのブロックに電気的に分離した構造とし、選択メモリセルが属するブロック以外のトランジスタについてその閾値電圧が高くなるように、そのブロックの基板電圧を変えてそのリーク電流を低減する方法が考えられる。

一般的に、多くのＣＭＯＳ型半導体装置において、半導体基板３０１にはＰ型シリコン半導体が用いられている。従って、このような構成を実施しようとすると、メモリセルのトランジスタをＮＭＯＳトランジスタで構成する場合、例えばトリプルウェル構造として知られているウェル構造を採用して、基板領域をいくつかのブロックに電気的に分離する必要がある。その場合、新たな製造工程の追加が必要になり、コスト増大につながる。

これに対し、メモリセルのトランジスタをＰＭＯＳトランジスタで構成する場合、Ｎウェル４１８を所望の単位でレイアウト設計してブロック化すればよいだけなので、製造工程の追加を伴わずブロックごとの分離が実施できる優位点が考えられる。

また、図２２および図３２の断面図は、それぞれ図３１（ａ）、図３１（ｂ）に対応して示している。

表２は、図３１（ａ）、図３１（ｂ）に対応するメモリセル構造に関して、その各々について、抵抗素子に低抵抗化書き込みを行う場合と、高抵抗化書き込みを行う場合の、ビット線とソース線の制御方法を示すものである。

各メモリセルにおいて、１つの方向の抵抗変化（低抵抗化または高抵抗化）を安定的に生ぜしめる電圧印加方向（駆動電圧極性）は、表２に従って一義的に決まるので、抵抗変化特性のモードを識別する情報を管理する必要がなく、回路構成が単純化できる。

なお、本実施の形態において、抵抗変化を起こしやすい電極材料としてＰｔを用いたが、他にＩｒ、Ｐｄ、Ａｇ、Ｃｕを用いてもよい。

同様に、抵抗変化を起こしにくい電極材料としてＴａＮを適用したが、他にＷ、Ｎｉ、Ｔａ、Ｔｉ、Ａｌを適用しても良い。

ここまで、本発明の実施の形態として、異種材料からなる上下電極でタンタル酸化物からなる抵抗変化層を挟んでなる抵抗変化素子を用いた不揮発性記憶装置について説明した。

この不揮発性記憶装置は、抵抗変化素子が有している、抵抗変化のモード（つまり所定の抵抗変化を生じる電圧印加極性）を一義的に決めることができる特徴を利用して、抵抗変化素子と読み出し回路とを好適に接続することによって、抵抗変化素子の抵抗の状態を読み出す場合に、確実に、より大きなディスターブ耐性があるバイアス極性でより高い電圧を印加する。その結果、読み出しセル電流を大きく取ることが可能となり、読み出し速度の向上に寄与できる。

同様の効果が得られる不揮発性記憶装置は、実施の形態の抵抗変化素子に限らず、抵抗変化のモードが一義的に決まる特徴を有する他の抵抗変化素子を用いて構成することができる。

［第２の実施の形態］
第２の実施の形態として、抵抗変化のモード（つまり所定の抵抗変化を生じる電圧印加極性）を一義的に決めることができる特徴を有する他の抵抗変化素子を用いて構成した不揮発性記憶装置について説明する。

第２の実施の形態で用いる抵抗変化素子は、第１の実施の形態の抵抗変化素子と比べて、上下の電極で、酸素不足型のタンタル酸化物からなる抵抗変化層を挟んで構成される点で共通しているが、抵抗変化層の一方の電極に接した領域に、他の領域に比べて酸素含有率が高いタンタル酸化物層を設ける点で異なっている。また、第２の実施の形態における抵抗変化素子では、上下の電極の材料は、同種でもよく、異種であってもよい。

この抵抗変化素子もまた、可逆的に安定した書き換え特性を有する、抵抗変化現象を利用した不揮発性記憶素子を得ることを目的として本願発明者らにより発明されたものであり、関連特許である特願２００７−１４９０３２号で詳細に説明されている。

以下では説明のために、前記関連特許出願の内容の一部を引用する。

［第２の実施の形態における抵抗変化素子］
まず、第２の実施の形態にかかる抵抗変化型の不揮発性記憶素子に関する第３の実験について説明する。

［抵抗変化素子の構成］
図３３は、第３の実験に係る抵抗変化素子の一構成例を示した断面図である。

図３３に示すように、本実験で用いた抵抗変化素子１００は、基板１０１と、その基板１０１上に形成された酸化物層１０２と、その酸化物層１０２上に形成された下部電極１０３と、上部電極１０５と、下部電極１０３および上部電極１０５に挟まれた抵抗変化層１０４とを備えている。

ここで、抵抗変化層１０４は、酸素含有率が低い第１のタンタル含有層（以下、「第１のタンタル酸化物層」という）１０４ａと、その第１のタンタル酸化物層１０４ａ上に形成された酸素含有率が高い第２のタンタル含有層（以下、「第２のタンタル酸化物層」という）１０４ｂとで構成されている。

この抵抗変化素子１００を駆動する場合、外部の電源によって所定の条件を満たす電圧を下部電極１０３と上部電極１０５との間に印加する。電圧印加の方向に従い、抵抗変化素子１００の抵抗変化層１０４の抵抗値が、可逆的に増加または減少する。例えば、所定の閾値電圧よりも大きなパルス電圧が印加された場合、抵抗変化層１０４の抵抗値が増加または減少する一方で、その閾値電圧よりも小さなパルス電圧が印加された場合、抵抗変化層１０４の抵抗値は変化しない。

下部電極１０３および上部電極１０５の材料としては、例えば、Ｐｔ（白金）、Ｉｒ（イリジウム）、Ｐｄ（パラジウム）、Ａｇ（銀）、Ｃｕ（銅）などがある。

なお、基板１０１としては、シリコン単結晶基板または半導体基板を用いることができるが、これらに限定されるわけではない。抵抗変化層１０４は比較的低い基板温度で形成することが可能であるため、樹脂材料などの上に抵抗変化層１０４を形成することができる。

［抵抗変化素子の製造方法］
次に、図３４（ａ）〜図３４（ｃ）を参照しながら、本実験で用いた抵抗変化素子１００の製造方法について説明する。

まず、図３４（ａ）に示したように、単結晶シリコンである基板１０１上に、厚さ２００ｎｍの酸化物層１０２を熱酸化法により形成する。そして、下部電極１０３としての厚さ１００ｎｍのＰｔ薄膜を、スパッタリング法により酸化物層１０２上に形成する。その後、下部電極１０３上に、第１のタンタル酸化物層１０４ａを、Ｔａターゲットを用いた反応性スパッタリング法で形成する。

次に、図３４（ｂ）のように、第１のタンタル酸化物層１０４ａの最表面を酸化してその表面を改質する。これにより、第１のタンタル酸化物層１０４ａの表面に、当該第１のタンタル酸化物層１０４ａよりも酸素含有率の高い第２のタンタル酸化物層１０４ｂが形成される。これら第１のタンタル酸化物層１０４ａと第２のタンタル酸化物層１０４ｂとが積層された積層構造により抵抗変化層１０４が構成される。

その後、第２のタンタル酸化物層１０４ｂ上に、上部電極１０５としての厚さ１５０ｎｍのＰｔ薄膜をスパッタリング法により形成する。

最後に、フォトレジスト工程によって、フォトレジストによるパターン１０６を形成し、図３４（ｃ）のように、ドライエッチングによって、素子領域１０７を形成する。

上述した製造方法にしたがって、素子Ｏ〜素子Ｑを作製した。以下、詳細について説明する。

まず、上述したようにして、基板１０１、酸化物層１０２及び、Ｐｔからなる下部電極１０３の積層構造を形成した。その後、下部電極１０３上に、第１のタンタル酸化物層１０４ａを、Ｔａターゲットをアルゴンガスと酸素ガス中でスパッタリングするいわゆる反応性スパッタリングで形成した。

このときの成膜条件は、スパッタリングを開始する前のスパッタリング装置内の真空度（背圧）が７×１０^-4Ｐａ程度であり、スパッタ時のパワーは２５０Ｗ、アルゴンガスと酸素ガスとをあわせた全ガス圧力は３．３Ｐａ、酸素ガスの流量比は３．４％、基板の設定温度は３０℃、成膜時間は７分とした。これにより、酸素含有率が約５８ａｔ％、すなわち、ＴａＯ_1.4と表すことができる第１のタンタル酸化物層１０４ａが３０ｎｍ堆積された。

素子Ｏ〜素子Ｑの製造時には、第１のタンタル酸化物層１０４ａ及び第２のタンタル酸化物層１０４ｂの形成と、上部電極１０５の形成とは、スパッタリング装置内で連続的に行った。すなわち、第１のタンタル酸化物層１０４ａを堆積した後、ガス圧力の条件およびパワー等のスパッタリングの条件はそのままにして、Ｔａターゲットとそれに対向して設置されている基板１０１との間にシャッターを挿入し、その状態を所定時間保持した。

これにより、第１のタンタル酸化物層１０４ａの最表面が酸素プラズマによって酸化された。その結果、第１のタンタル酸化物層１０４ａの表面に、当該第１のタンタル酸化物層１０４ａよりも酸素含有率の高い第２のタンタル酸化物層１０４ｂが形成された。

その後、上述したようにして、第２のタンタル酸化物層１０４ｂ上に、Ｐｔから成る上部電極１０５を形成した。

その後、フォトレジスト工程によって、素子領域１０７を形成した。なお、素子Ｏ〜素子Ｑの素子領域１０７は、直径が３μｍの円形パターンとした。

本実験においては、上記の酸素プラズマによる酸化処理時間（酸素プラズマ暴露時間）を変化させることにより、素子Ｏ〜素子Ｑを作製している。作製した各素子の初期抵抗値と、Ｘ線反射率測定（後述する）から求めた第１のタンタル酸化物層（ＴａＯ_x層）の膜厚および酸素含有量ｘおよび第２のタンタル酸化物層（ＴａＯ_y層）の膜厚および酸素含有量ｙを表３にまとめる。

なお、素子Ｏの酸素プラズマ暴露時間が０分となっているのは、第１のタンタル酸化物層１０４ａの堆積後、酸素プラズマに暴露せず、直ちに上部電極１０５としてＰｔを堆積したことを意味している。

以下では、このようにして作製された抵抗変化素子の特性等について説明する。

［抵抗変化層の初期抵抗］
まず、素子Ｏ〜素子Ｑの抵抗変化層１０４の初期抵抗を測定し、その結果について検討する。ここでは、各素子における下部電極１０３と上部電極１０５との間に、閾値電圧（例えば、１Ｖ程度）よりも低い５０ｍＶの微弱な電圧を印加し、流れる電流を測定して各実施例の抵抗変化層１０４の初期の抵抗率を求めた。

表３を参照すると、素子Ｏ（酸素プラズマ暴露時間０分）では１.７Ω、素子Ｐ（同０.５分）では６５０Ω、素子Ｑでは１８９０Ωとなっており、酸化プラズマ暴露時間が長くなるにしたがって抵抗変化層１０４の初期の抵抗値が上昇しているのが分かる。

これは、酸素プラズマ処理によって形成された第２のタンタル酸化物層１０４ｂに起因すると考えられる。

［抵抗変化特性］
次に、素子Ｏ〜素子Ｑに対して電気的パルスを印加して、抵抗変化を起こさせたときの特性について説明する。

図３５（ａ）〜図３５（ｃ）は、第３の実験に係る不揮発性記憶素子が備える抵抗変化層の抵抗値と印加した電気的パルスとの関係を示す図であり、それぞれ素子Ｏ〜素子Ｑにおける結果を示している。ここでは、下部電極１０３と上部電極１０５との間に、パルス幅が１００ｎｓｅｃで、下部電極１０３に対して上部電極１０５に負電圧−２．０Ｖ、正電圧３．０Ｖの２種類の電気的パルスを交互に繰り返し印加した場合の抵抗変化層１０４の抵抗値を測定した。

まず、酸素プラズマを０．５分照射して得られた素子Ｐの抵抗変化特性を示す図３５（ｂ）を見ると、測定直後の初期状態の試料に負電圧−２．０Ｖの電気的パルスを加えると、抵抗値が６５０Ωから約５０Ωに低下しているのが分かる。その後、正電圧３．０Ｖの電気的パルスで抵抗値が５０００Ωに増加しており、その後、５０Ωと５０００Ωの間で、非常に安定した、図３（ｂ）に示した特性と同様のＢモードの可逆的抵抗変化が起こっていることを確認することができる。

また、図３５（ｃ）から分かるように、酸素プラズマを１分間照射して得られた素子Ｑでも測定した範囲内で安定的に可逆的抵抗変化が起こっており、初期抵抗が１８９０Ωであった素子に、−２Ｖの電気的パルスを加えると抵抗値が約２００Ωに減少し、次に＋３Ｖの電気的パルスを加えると抵抗値が２０００Ωに増加している。この場合も安定なＢモードの抵抗変化が起こっている。

さらに、素子Ｐおよび素子Ｑでは図３（ａ）に示した特性と同様のＡモードの可逆的抵抗変化は観測されず、Ｂモードのみの抵抗変化を示すことが確認された。

しかしながら、素子Ｏの抵抗変化特性を示す図３５（ａ）を見ると、−２．０Ｖ及び３．０Ｖの２種類の電気的パルスを加えても、抵抗変化が起こっていないことが分かる。素子Ｏは、酸素プラズマ暴露時間が０分、すなわち、第１のタンタル酸化物層１０４ａを堆積直後に上部電極１０５を堆積して作製しており、第２のタンタル酸化物層１０４ｂが存在しないか、したとしても非常に薄い状態であると考えられる。

これらの結果から、第２のタンタル酸化物層１０４ｂの膜厚の増加により、抵抗変化を可能とするとともに、Ｂモードの可逆的な抵抗変化を確認することができる。

以下では、これらの実験における抵抗変化層１０４をより詳しく調べた結果について述べる。

［抵抗変化層の解析］
本実験における抵抗変化層１０４の構造を解析するため、単結晶シリコン基板上に厚さ２００ｎｍの酸化物層が形成された基板上に、素子Ｏ〜素子Ｑと全く同じ条件で、タンタル酸化物を堆積して、酸素プラズマの照射処理まで行ったサンプルをそれぞれ用意した。

これらのサンプルを、それぞれサンプルＯ、サンプルＰ、サンプルＱと表記する。それぞれのサンプルの酸素プラズマ暴露時間と、後述の分析結果をまとめた結果を表３に示す。なお、サンプルＯ〜サンプルＱの上には、上部電極１０５に相当するＰｔは堆積されていないため、抵抗変化層が露出された状態となっている。

図３６は、サンプルＰのＸ線回折スペクトルを示すグラフである。ここでは薄膜のＸ線回折スペクトル測定であるので、Ｘ線のサンプル表面との角度を１°に固定し、入射したＸ線の延長線からディテクタまでの角度（２θ）を変化させ、回折スペクトル強度を測定した。

図３６を参照すると、２θが３６ｄｅｇ．付近においてピークが観測されていることから、サンプルＰにおいてタンタル酸化物が形成されていることが分かる。また、このピークは３０〜４０ｄｅｇ．に及ぶような幅広いピークであることから、結晶の状態としては、アモルファスであると考えられる。なお、２θが５６ｄｅｇ．におけるピークは、シリコン基板に起因するものである。

なお、サンプルＯ及びＣについてもサンプルＰの場合と同様のスペクトルが得られため、いずれのサンプルでも、アモルファスのタンタル酸化物を主成分とする抵抗変化層が形成されていることが分かった。但し、Ｘ線回折測定では、いずれも非常に類似したスペクトルが得られ、酸素プラズマ暴露時間の依存性は観測されなかった。

上述のように、本実験で用いたサンプルに対してはＸ線回折測定の測定感度はそれほど高くない。つまり、サンプルＯ〜サンプルＱにおける抵抗変化層は、非常に薄く（膜厚３０ｎｍ）、上述のようにアモルファス構造をとっているため、通常のＸ線回折スペクトルではこれらのタンタル酸化物の詳しい解析は困難である。

そこで、Ｘ線反射率法と呼ばれる方法でさらに詳しい解析を行った。これは、Ｘ線をサンプルの表面に対して浅い角度で入射させ、反射されたＸ線の強度を測定する方法である。

そして、このスペクトルに対して適切な構造モデルを仮定してフィッティングを行い、サンプルＯ〜サンプルＱにおける抵抗変化層の膜厚および屈折率を評価する。このとき、フィッティングのパラメータとしては、抵抗変化層の積層構造、各層の膜厚及びδ（＝１−屈折率）である。

図３７（ａ）および図３７（ｂ）には、まず、一例として、サンプルＰのＸ線反射率測定パターンを示している。なお、図３７（ａ）および図３７（ｂ）における横軸は２θを、縦軸はＸ線の反射率をそれぞれ示している。

また、図３７（ａ）は、実際にサンプルＰのＸ線反射率を測定した際に得られたパターン（破線）と、基板上に単層のタンタル酸化物層が存在していることを仮定してフィッティングを行った結果（実線）とを示しており、図３７（ｂ）は、同じく測定した際に得られた反射率パターン（破線）と、基板上に２層のタンタル酸化物層が存在していることを仮定してフィッティングした結果（実線）とを示している。

図３７（ａ）を見ると、測定値とフィッティング結果とは概ね一致しているものの、細かな点で相違が見受けられる。他方、図３７（ｂ）を見ると、実測の反射率パターンとフィッティングによって得られた反射率パターンとは、両者の識別が不可能な程、良好に一致している。以上の結果から、サンプルＰは、第１及び第２のタンタル酸化物層の２層の異なるタンタル酸化物層から構成されていると考えられる。

この２層の積層構造を仮定してフィッティングしたときのサンプルＰの解析結果では、表３に示すように、第１のタンタル酸化物層の膜厚は２８．６ｎｍで、δは２９．３×１０^-6であり、第２のタンタル酸化物層の膜厚は約１．４３ｎｍで、δは２２．３×１０^-6であるという値が得られた。一般に、金属タンタルのδは３９×１０^-6、Ｔａ２Ｏ５のδは２２×１０^-6とされている。これらの値と今回得られた値とを比較すると、第１のタンタル酸化物層は、Ｔａの化学量論的組成からは明らかにずれた、ＴａＯ_1.43程度の酸素が不足した酸化物であると考えられる。

また、第２のタンタル酸化物層はδの値から組成比を求めると、ＴａＯ_2.45であり、Ｔａ₂Ｏ₅（ＴａＯ_2.5）に近い酸化物である。しかしながら、化学量論的組成からは若干ずれた、酸素不足型の酸化物であると考えられる。

表３を参照すると、サンプルＱの場合もほぼ同等の結果が得られている。すなわち、第１のタンタル酸化物層をＴａＯ_xと表現した時、２９ｎｍ程度の膜厚で、ｘはほぼ１．４程度であり、第２のタンタル酸化物層をＴａＯ_yと表現した時、膜厚は１．２ｎｍ程度であって、ｙは約２．３となっている。

また、表３からは、酸素プラズマ暴露時間が０分のサンプルＯでも、約１ｎｍ程度の第２のタンタル酸化物層が形成されていることが分かる。タンタル酸化物を堆積した、スパッタリング装置内は、背圧が７×１０^-4Ｐａの高真空の状態に保たれており、装置内でこの酸化層が形成されたとは考えにくい。

従って、この層の大部分は、スパッタリング終了後にスパッタリング装置から取り出して、Ｘ線反射率測定までの間に形成されたのではないかと考えられる（実際にはスパッタ装置から取り出して数日後に測定を実施した）。つまり、スパッタリング装置から取り出さずに、上部電極を形成した場合は、第２のタンタル酸化物層は存在しないか、存在しても、１ｎｍ以下のわずかであろうと考えられる。

同様の推論から、サンプルＰ及びサンプルＱでも、タンタル酸化物を堆積したスパッタリング装置から取り出した後（Ｘ線反射率測定を行うまでの間に）外気に晒され、第２のタンタル酸化物層の膜厚が若干量増加した可能性がある。しかしながら、一般に、酸化の進行は、最初は早く徐々に遅くなる傾向がある事が知られている。

従って、スパッタリング装置内で酸素プラズマに暴露して酸素の含有率の高い第２のタンタル酸化物を形成した場合は、スパッタリング装置外で増加した第２のタンタル酸化物層の割合は小さいと推察される。

この第２のタンタル酸化物層が存在していることは、表３を参照して上述したように、素子Ｐ及び素子Ｑの抵抗変化層１０４の初期抵抗が、第１のタンタル酸化物層が単層で設けられた場合と比べて非常に高いことと整合する。

すなわち、第２のタンタル酸化物層が存在していないと考えられる素子Ｏの抵抗値に比べて、素子Ｐ及び素子Ｑの抵抗値は２桁から３桁も高くなっている。これは、素子Ｐ及び素子Ｑにおいて、酸素含有率が高く抵抗が非常に高い第２のタンタル酸化物層１０４ｂが、第１のタンタル酸化物層１０４ａと上部電極１０５との間に存在しているためであると考えられる。

一般に、化学量論的組成を有するＴａ₂Ｏ₅は絶縁体と考えられているが、上述したように、第２のタンタル酸化物層はＴａ₂Ｏ₅から酸素が欠損しており、絶縁体ではない。なお、本発明における絶縁体の定義は、一般的な定義に従う。すなわち、抵抗率が１０⁸Ωｃｍ以上の材料を絶縁体と定義し（出展：「集積回路のための半導体工学」工業調査会（１９９２年）宇佐美晶、兼房慎二、前川隆雄、友景肇、井上森男）、１０⁸Ωｃｍ未満の抵抗値を有する材料を導電体と定義する。

もし、本実施の形態の第２のタンタル酸化物層が絶縁体であって抵抗率が１０⁸Ωｃｍである場合、直径３μｍ（本実施の形態での素子領域１０７の直径）の円形で１ｎｍの膜厚（第２のタンタル酸化物層のおよその膜厚）を有しているとすれば、抵抗値は１．４×１０⁸Ω程度となるはずである（「抵抗値＝抵抗率×膜厚／面積」で計算）。さらに、第２のタンタル酸化物層の膜厚が０．１ｎｍとしても、抵抗値は１．４×１０⁷Ωとなる。一方で、素子Ｐ及びＱでは抵抗値は、表３を参照して、高々１０³〜１０⁴Ω程度であり、絶縁体を仮定した場合に比べて、少なくとも３〜４桁程度は低くなっている。

この計算の結果からも本実施の形態で形成した第２のタンタル酸化物層は、絶縁体ではなく、導電性の酸化物層であることが分かる。

なお、本実施例では、第２のタンタル酸化物層の分析にＸ線反射率測定法を用いたが、オージェ電子分光分析法（ＡＥＳ）、蛍光Ｘ線分析法（ＸＰＳ）及び電子線マイクロアナリシス法（ＥＰＭＡ：検出の方式によってはＷＤＳ、ＥＤＳ、ＥＤＸとも呼ばれる）等の機器分析手法も利用可能である。

［第２のタンタル酸化層の膜厚と抵抗変化現象との関係］
素子ＰとサンプルＰ、および素子ＱとサンプルＱとでは、それぞれ全く同一の条件でスパッタリングし、酸素プラズマ照射処理を行っているので、素子Ｐ及び素子Ｑにおいても、サンプルＰ及びサンプルＱと同様に、第１のタンタル酸化物層１０４ａと上部電極１０５との間には第２のタンタル酸化物層１０４ｂが存在していると考えられる。

したがって、素子Ｐでは、サンプルＰと同様の膜厚が１．１ｎｍの第２のタンタル酸化物層１０４ｂが形成されており、素子Ｑでは、サンプルＱと同様の膜厚が１．２ｎｍの第２のタンタル酸化物層１０４ｂが形成されているといえる。

上述したように、素子Ｐ及び素子Ｑでは、安定したＢモードの抵抗変化現象が認められる。しかしながら、酸素含有率が高い第２のタンタル酸化物層が存在しない素子Ｏでは抵抗変化現象が観測されない。すなわち、抵抗変化を発現させるには、第２のタンタル酸化物の存在が不可欠であると考えられる。そして、この第２のタンタル酸化物は、本実施例の範囲では、ＴａＯ_yと表現した時に、ｙが２．１程度であれば良く、膜厚も１.１ｎｍ程度であれば良い。

［第１のタンタル酸化物層の膜厚と抵抗変化現象との関係］
次に、第１のタンタル酸化物層１０４ａの膜厚が抵抗変化現象に与える影響を調べるため、上記の素子Ｐ及びＱとは異なる膜厚の第１のタンタル酸化物層を有する抵抗変化素子（素子Ｐ’と表記する）を作製し、この抵抗変化特性を調べた。

素子Ｐ’は、素子Ｐと比べると、第１のタンタル酸化物層１０４ａの膜厚だけが異なっており、素子Ｐにおける第１のタンタル酸化物層１０４ａの膜厚が３０ｎｍであったのに対して、素子Ｐ’におけるその膜厚は９０ｎｍとした。素子Ｐ’を作製する際の酸素プラズマ暴露時間は、素子Ｐの場合と同様に０．５分とした。したがって、素子Ｐ’においても、第２のタンタル酸化物層１０４ｂの膜厚は１から２ｎｍ程度であると考えられる。

この素子Ｐ’の上部電極１０５および下部電極１０３間に、負電圧−２．０Ｖ及び正電圧３．０Ｖの１００ｎｓｅｃの電気的パルスを交互に繰り返し印加したときの抵抗変化特性は、−２．０Ｖを印加する事で抵抗値が約５００Ωから２０Ωに変化し、それ以後、２０Ω程度と２００Ω程度との間での可逆的なＢモードの抵抗変化を安定に示した。

以上の結果から、本実施の形態に係る不揮発性記憶素子における抵抗変化現象に対して、第１のタンタル酸化物層の膜厚はそれほど大きな影響を与えていないといえる。

以上説明したように、第３の実験では、第１のタンタル酸化物層をスパッタリング装置内で堆積したあと、連続して酸素プラズマによる酸化処理を行い、第２のタンタル酸化物層を形成した。しかし、この方法では使用した装置の都合上、厚い第２のタンタル酸化物層を形成することはできなかった。そこで、第４の実験として、膜厚の厚い第２のタンタル酸化物層を形成した場合の抵抗変化素子の動作について述べる。

［抵抗変化素子の製造方法］
第４の実験で用いた抵抗変化素子の構成および製造方法は、基本的に第３の実験と同一である。但し、酸化工程の都合上、タンタル酸化物の堆積条件や、形成した不揮発性記憶素子のサイズは第３の実験とは異なっている。以下、図３４（ａ）〜図３４（ｃ）を参照しながら不揮発性素子の製造工程について説明する。

まず、図３４（ａ）に示したように、単結晶シリコンである基板１０１上に、厚さ２００ｎｍの酸化物層１０２を熱酸化法により形成する。そして、下部電極１０３としての厚さ１００ｎｍのＰｔ薄膜を、スパッタリング法により酸化物層１０２上に形成する。その後、下部電極１０３上に、第１のタンタル酸化物層１０４ａを、Ｔａターゲットを用いた反応性スパッタリング法で形成する。

ここで、第１のタンタル酸化物層１０４ａは、以下に述べる条件で堆積を行った。すなわち、スパッタリング装置内に基板を設置した後、スパッタリング装置内を８×１０^-6Ｐａ程度まで真空引きする。そして、タンタルをターゲットとして、パワーを１．６ｋＷ、アルゴンガスを３４ｓｃｃｍ、酸素ガスを２１ｓｃｃｍ流して、スパッタリング装置内の圧力を０．１７Ｐａに保ち、２０秒間スパッタリングを行う。これにより、抵抗率が６ｍΩｃｍで酸素含有率が約６１ａｔ％（ＴａＯ_1.6）の第１のタンタル酸化物層が３０ｎｍ堆積できる。

次に、図３４（ｂ）のように、その第１のタンタル酸化物層１０４ａの最表面を酸化してその表面を改質する。ここで、表４に示すように、酸化処理の方法を変化させる事により、素子Ｒ、素子Ｓを作製した。すなわち、素子Ｒはスパッタリング終了後、装置から基板を取り出し、酸素プラズマ発生装置へと導入し、基板を２５０℃に昇温した状態で酸素プラズマに晒して酸化処理を行った。素子Ｓはランプアニール装置へと基板を導入し、基板を３００℃に昇温した状態で酸素ガスを流して酸化を行った。これらの酸化処理により、第１のタンタル酸化物層１０４ａよりも酸素含有率の高い第２のタンタル酸化物層１０４ｂが形成される（第２のタンタル酸化物層の膜厚組成についての分析結果は後述する）。

その後、第２のタンタル酸化物層１０４ｂ上に、上部電極１０５としての厚さ１５０ｎｍのＰｔ薄膜をスパッタリング法により形成する。なお、第２のタンタル酸化物層１０４ｂが大気中で酸化されるのをさけるため、上部電極１０５は、第２のタンタル酸化物層１０４ｂを堆積後速やかに行った。最後に、フォトレジスト工程によって、フォトレジストによるパターン１０６を形成し、ドライエッチングによって、素子領域１０７を形成する。ここで素子領域の１０７は、一辺が０．５μｍの四角の形状とした。

［素子Ｒ、素子Ｓの抵抗変化特性］
次に、第４の実験において実際に作製した素子Ｒ、素子Ｓに対して電気的パルスを印加して、抵抗変化を起こさせた時の特性について説明する。

図３８（ａ）および図３８（ｂ）は、第４の実験の抵抗変化素子が備える抵抗変化層の抵抗値と印加した電気的パルスとの関係を示す図であり、それぞれ素子Ｒおよび素子Ｓの測定結果を示している。

まず、酸素プラズマによって酸化処理を行って第２のタンタル酸化物層を形成した素子Ｒの結果について述べる。図３８（ａ）の結果を見れば分かるように、製造直後の抵抗変化素子の上部電極に負電圧−１．３Ｖを加えると、初期が約４００Ωであった抵抗値が約２００Ωに低下し、正電圧１．５Ｖを加えると抵抗値は２０００Ω程度に増加している。その後、正電圧１．５Ｖと負電圧−１．３Ｖの電気的パルスを交互に加えることで抵抗値は約２００Ωと約３０００Ωの間を往復する安定したＢモードの抵抗変化が起こっている。

次に、ランプアニールによって酸化を行った素子Ｓの結果である図３８（ｂ）を見ると、これも安定したＢモードの抵抗変化が起こっていることが分かる。すなわち、初期約６００Ωであった抵抗が負電圧−１．３Ｖを加える事で、３００Ω程度に低下し、正電圧１．５Ｖを加える事で５０００Ω程度に増加している。そしてその後は、正電圧１．５Ｖと負電圧−１．３Ｖの電気的パルスを交互に加える事で抵抗値は約２００Ωと約５０００Ωの間を往復する安定したＢモードの抵抗変化が起こっている。

図３９は、素子Ｒの抵抗変化の様子を示す電流−電圧のヒステリシス特性で、図３３の下部電極１０３を基準にしたときの上部電極１０５の電圧を横軸に、そのとき素子Ｒに流れる電流値を縦軸に示している。

図３９において、下部電極１０３を基準に上部電極１０５側に正電圧を印加していくと、電流はほぼ電圧に比例して増加し、Ａ点で示す正電圧を超えると急激に電流は減少する。これは低抵抗状態から高抵抗状態に抵抗変化している様子を示している。

一方、高抵抗状態において、下部電極１０３を基準に上部電極１０５側に負電圧（上部電極１０５を基準に下部電極１０３側に正電圧印加と等価）を印加していくと、Ｂ点で示す負電圧を超えると急激に電流は増加する。これは高抵抗状態から低抵抗状態に抵抗変化している様子を示している。

また、図３９において、低抵抗状態から高抵抗状態への変化はＡ点を通過して初めて起こり、高抵抗状態から低抵抗状態への変化はＢ点を通過して起こる。

従って、素子ＲはＢモードでの抵抗変化を起こしていること、および低抵抗状態から高抵抗状態への抵抗変化電流が、高抵抗状態から低抵抗状態への抵抗変化電流より、より大きな電流駆動が必要とされることがわかる。

［抵抗変化層の解析］
本実験に用いた抵抗変化層１０４の構造を解析するため、単結晶シリコン基板上に厚さ２００ｎｍの酸化物層が形成された基板上に、素子Ｒおよび素子Ｓと全く同じ条件で、タンタル酸化物を堆積して、酸化処理まで行ったサンプルを用意した。これらのサンプルを、それぞれサンプルＲ、サンプルＳと表記する。それぞれのサンプルのＸ線反射率測定の結果を表４に示す。なお、サンプルＲ及びサンプルＳは、サンプルＯ〜サンプルＱと同様に、第２のタンタル酸化物層が露出された状態とした。

表４を参照すると、酸素プラズマで酸化を行ったサンプルＲは、第２のタンタル酸化物層ＴａＯ_yの膜厚が８．１ｎｍと当初の狙いどおり、サンプルＯないしサンプルＱに比べて厚くなっている。また、ｙは２．４７となっており、化学量論的組成を有するＴａ₂Ｏ₅よりも酸素が欠損した状態になっているのが分かる。また、ランプアニール装置で酸化処理を行ったサンプルＳでは、第２のタンタル酸化物層ＴａＯ_yの膜厚が７．３ｎｍで、ｙが２．３８であった。

［不揮発性記憶素子の断面観察］
上述のように、本実験で抵抗変化素子に形成した第２のタンタル酸化物層の膜厚は７〜８ｎｍ程度の値である。この程度の膜厚があれば、透過型電子顕微鏡による不揮発性素子の断面観察によって、第２のタンタル酸化物層の存在が容易に観察できる。そこで、素子Ｒの酸素プラズマ酸化により第２のタンタル酸化物層を形成した抵抗変化素子の断面観察を実際に行った。

図４０（ａ）、図４０（ｂ）にその結果を示す。この図を見ると明らかなように、Ｐｔから成る第１電極、第１のタンタル酸化物層、第２のタンタル酸化物層、Ｐｔから成る第２電極が明確に確認できる。さらに第１のタンタル酸化物層の膜厚は若干のばらつきはあるが約２８ｎｍ、第２のタンタル酸化物層の膜厚は約８ｎｍ程度となっていることも分かる。

これらの値は、同一の酸化条件で作製したサンプルＲのＸ線反射率測定の結果とほぼ一致している（表４より、第１のタンタル酸化物層の膜厚２６．６ｎｍ、第２のタンタル酸化物層の膜厚８．１ｎｍ）。

以上のことから、第４の実験で用いた不揮発性記憶素子には、実際に第２のタンタル酸化物層が存在していることが明らかとなった。また、Ｘ線反射率測定による分析結果の妥当性の証明ともなっている。

さらに、第５の実験について、説明を続ける。

上述した第３の実験で用いた素子Ｏ〜素子Ｑの場合、第１のタンタル酸化物層１０４ａの酸素含有率は５８ａｔ％（ＴａＯ_1.4）であった。また第４の実験で用いた素子Ｒおよび素子Ｓの第１のタンタル酸化物層１０４ａの酸素含有率もこれに近く、６１ａｔ％（ＴａＯ_1.6）であった。

これに対し、第５の実験で用いた抵抗変化素子は、もう少し大きく酸素含有率を変化させた第１のタンタル酸化物層を備えている。第５の実験で用いた抵抗変化素子の構成については、第３の実験、および第４の実験の場合と同様であるので、図示は省略する。

以下、図３４を参照しながら、第１のタンタル酸化物層の酸素含有率を変化させて作製した第５の実験にかかる抵抗変化素子の製造方法及びその抵抗変化特性等について説明する。

［スパッタリング時の酸素流量比と組成との関係］
まず、第５の実験におけるタンタル酸化物層の作製条件及び酸素含有率の解析結果について述べる。タンタルの酸化物は、第３の実験として説明した方法と同様の方法で作製した。但し、タンタル酸化物の酸素含有率は、スパッタリング時の酸素流量比を調整することで制御する。

具体的なスパッタリング時の工程に従って説明すると、まず、スパッタリング装置内に基板を設置し、スパッタリング装置内を７×１０^-4Ｐａ程度まで真空引きする。そして、タンタルをターゲットとして、パワーを２５０Ｗ、アルゴンガスと酸素ガスとをあわせた全ガス圧力を３．３Ｐａ、基板の設定温度を３０℃にし、スパッタリングを行う。ここでは、酸素ガスの流量比を０．８％から６．７％まで変化させている。

まずは、組成を調べる事が目的であるため、基板としては、Ｓｉ上にＳｉＯ₂を２００ｎｍ堆積したものを用い、タンタル酸化物層の膜厚は約１００ｎｍになるようにスパッタリング時間を調整した。また、第３の実験で行ったような、酸素プラズマへの暴露は行っていない。

図４１に、このようにして作製したタンタル酸化物層の組成をラザフォード後方散乱法（ＲＢＳ法）、及びオージェ電子分光法（ＡＥＳ法）によって解析した結果を示す。図４１から、酸素分圧比を０．８％から６．７％に変化させた場合、タンタル酸化物層中の酸素含有率は約４０ａｔ％（ＴａＯ_0.66）から約７０ａｔ％（ＴａＯ_2.3）へと変化していることが分かる。すなわち、タンタル酸化物層中の酸素含有率を酸素流量比によって制御可能であることが分かる。

なお、組成測定用に用意した試料は、基板上に堆積後、測定までの間に大気中の酸素によって酸化され、表面に高酸素含有率層が形成されていると考えられる。しかしながら、ＲＢＳ及びＡＥＳの測定を行う前に、表面をエッチングして測定を行ったので、この表面の高酸素含有率層が、酸素含有率の測定に与える影響は無視しうる。

なお、本実施の形態では、タンタル酸化物層の解析にラザフォード後方散乱法（ＲＢＳ）及びオージェ電子分光法（ＡＥＳ）を利用したが、蛍光Ｘ線分析法（ＸＰＳ）や電子線マイクロアナリシス法（ＥＰＭＡ）等の機器分析手法も利用可能である。

［第１のタンタル酸化物層の組成と抵抗変化特性］
次に、酸素含有率を変化させたタンタル酸化物層を、第１のタンタル酸化物層１０４ａとして用いて抵抗変化層１０４を形成し、抵抗変化素子１００を構成した場合の抵抗変化特性について説明する。

抵抗変化素子１００の作製は、第３の実験で説明した方法と同様の方法を用いた。すなわち、単結晶シリコンである基板１０１上に、厚さ２００ｎｍの酸化物層１０２を熱酸化法により形成し、下部電極１０３としての厚さ１００ｎｍのＰｔ薄膜を、スパッタリング法により酸化物層１０２上に形成する。その後、下部電極１０３上に、タンタルをターゲットとして、パワーを２５０Ｗ、アルゴンガスと酸素ガスとをあわせた全ガス圧力を３．３Ｐａ、基板の設定温度を３０℃としてスパッタリングを行い、第１のタンタル酸化物層１０４ａを形成する。

本実験で検討した範囲では、酸素ガスの流量比を、０．８％から６．７％まで変化させて各実施例を作製した。

第１のタンタル酸化物層１０４ａの膜厚は３０ｎｍになるようにスパッタリング時間を調節した。その後、第１のタンタル酸化物層１０４ａの最表面に対して酸素プラズマを３０秒間照射し、第２のタンタル酸化物層１０４ｂを形成した。最後に、第２のタンタル酸化物層１０４ｂ上に、上部電極１０５としての厚さ１５０ｎｍのＰｔ薄膜をスパッタ法により形成して、抵抗変化素子１００を作製した。

以上のように作製した抵抗変化素子の抵抗変化現象を測定した。その結果、図４１のα点（酸素流量比約１．７％、酸素含有率約４５ａｔ％）からβ点（酸素流量比約５％、酸素含有率約６５ａｔ％）のタンタル酸化膜を使った不揮発性記憶素子では、高抵抗値が低抵抗値の５倍以上と良好であった。

図４２（ａ）および図４２（ｂ）は、それぞれ、α点およびβ点の酸素含有率を有する試料についてのパルス印加回数に対する抵抗変化特性を測定した結果である。図４２（ａ）および図４２（ｂ）によれば、α点およびβ点の酸素含有率においては、共に、高抵抗値が低抵抗値の５倍以上と良好であることがわかる。したがって、酸素含有率が４５〜６５ａｔ％の組成範囲、すなわち抵抗変化層をＴａＯ_xと表記した場合におけるｘの範囲が０．８≦ｘ≦１．９の範囲がより適切な抵抗変化層の範囲である（酸素含有率＝４５ａｔ％がｘ＝０．８に、酸素含有率＝６５ａｔ％がｘ＝１．９にそれぞれ対応）。

以上、第３の実験〜第５の実験で述べてきたように、図３３で示す抵抗変化素子において、下部電極に接して配置されたＴａＯｘ（０．８≦ｘ≦１．９）の組成式で表される第１の酸素不足型のタンタル酸化物層と、上部電極に接して配置されたＴａＯｙ（２．１≦ｙ＜２．５）の組成式で表される第２の酸素不足型のタンタル酸化物の積層構造からなる抵抗変化層１０４は、下部電極側に対し上部電極側に負の電圧パルス印加で低抵抗状態へ変化し、下部電極に対し上部電極側に正の電圧パルス印加で高抵抗状態への変化を繰り返すＢモードの安定した抵抗変化を示すことがわかった。

また、このように構成された抵抗変化素子は、逆極性の抵抗変化であるＡモードの抵抗変化を示すことはなかった。またこの構成において第２の酸素不足型のタンタル酸化物層の膜厚は１ｎｍ以上８ｎｍ以下がＢモードの安定した抵抗変化を示すのに好適であった。

次に、ここまでの説明とは逆のＡモードの抵抗変化を安定して生じる抵抗変化素子に関する第６の実験について説明する。

［抵抗変化素子の構成］
図４３は、第６の実験にかかる抵抗変化素子の一構成例を示した断面図である。図４３に示すように、第６の実験で用いた抵抗変化素子１００は、基板１０１と、その基板１０１上に形成された酸化物層１０２と、その酸化物層１０２上に形成された下部電極１０３と、第２電極層（上部電極）１０５と、下部電極１０３および上部電極１０５に挟まれた抵抗変化層１０４とを備えている。

ここで、抵抗変化層１０４は、酸素含有率が低い第１のタンタル含有層（以下、「第１のタンタル酸化物層」という）１０４ａと、その第１のタンタル酸化物層１０４ａ上に形成された酸素含有率が高い第２のタンタル含有層（以下、「第２のタンタル酸化物層」という）１０４ｂとで構成されている。

第６の実験で用いた抵抗変化素子について、第３の実験〜第５の実験の場合と異なる点は、第２のタンタル酸化物層１０４ｂが下部電極１０３と接するように配置され、第１のタンタル酸化物層１０４ａが上部電極１０５と接するように配置されているところである。

［抵抗変化素子の製造方法］
次に、図４４（ａ）〜図４４（ｃ）を参照しながら、本実施の形態の抵抗変化素子１００の製造方法について説明する。

まず、図４４（ａ）に示したように、単結晶シリコンである基板１０１上に、厚さ２００ｎｍの酸化物層１０２を熱酸化法により形成する。そして、下部電極１０３としての厚さ１００ｎｍのＰｔ薄膜を、スパッタリング法により酸化物層１０２上に形成する。その後、下部電極１０３上に、第２のタンタル酸化物層１０４ｂを、Ｔａ₂Ｏ₅ターゲットを用いたスパッタリング法で約３ｎｍ形成する。

次に、図４４（ｂ）のように、第２のタンタル酸化物層１０４ｂ上に第１のタンタル酸化物層１０４ａをＴａターゲットを用いた反応性スパッタリング法で形成する。第１のタンタル酸化物層１０４ａはタンタルをターゲットとして、パワーを１．６ｋＷ、アルゴンガスを３４ｓｃｃｍ、酸素ガスを２１ｓｃｃｍ流して、スパッタリング装置内の圧力を０．１７Ｐａに保ち、１８秒間スパッタリングを行う。これにより、抵抗率が６ｍΩｃｍで酸素含有率が約６１ａｔ％（ＴａＯ_1.6）の第１のタンタル酸化物層が２７ｎｍ堆積した。

これにより、第２のタンタル酸化物層１０４ｂの表面に、当該第２のタンタル酸化物層１０４ｂよりも酸素含有率の低い第１のタンタル酸化物層１０４ａが形成される。このようにして第２のタンタル酸化物層１０４ｂと第１のタンタル酸化物層１０４ａとが積層された積層構造により抵抗変化層１０４が構成される。

その後、第１のタンタル酸化物層１０４ａ上に、上部電極１０５としての厚さ１５０ｎｍのＰｔ薄膜をスパッタリング法により形成する。最後に、フォトレジスト工程によって、フォトレジストによるパターン１０６を形成し、図４４（ｃ）のように、ドライエッチングによって、素子領域１０７を形成する。

上述した製造方法にしたがって、素子Ｔを作製した。ここで素子領域の１０７は、一辺が０．５μｍの四角の形状とした。

［素子Ｔの抵抗変化特性］
次に、第６の実験において実際に作製した素子Ｔに対して電気的パルスを印加して、抵抗変化を起こさせた時の特性について説明する。

図４５は、素子Ｔに対し、下部電極を基準にして上部電極に正電圧１．５Ｖおよび負電圧−１．８Ｖのパルスを交互に印加し続けた場合の、その都度の抵抗変化層の抵抗値を表したグラフである。パルス幅は１００ｎｓｅｃとした。

最初に上部電極に正電圧１．５Ｖを加えると、抵抗値が約２００Ωに低下し、負電圧−１．８Ｖを加えると抵抗値は２００００Ω程度に増加している。その後、正電圧１．５Ｖと負電圧−１．８Ｖの電気的パルスを交互に加えることで抵抗値は約１００Ωと約８０００Ωの間を往復する安定したＡモードの抵抗変化が起こっている。

図４６は、素子Ｔの抵抗変化の様子を示す電流−電圧のヒステリシス特性で、下部電極１０３を基準にしたときの上部電極１０５の電圧を横軸に、そのとき素子Ｔに流れる電流値を縦軸に示している。

図４６において、下部電極１０３を基準に上部電極１０５側に負電圧を印加していくと、電流はほぼ電圧に比例して増加し、Ａ点で示す負電圧を超えると急激に電流は減少する。つまり低抵抗状態から高抵抗状態に抵抗変化している様子を示している。

一方、高抵抗状態において、下部電極１０３を基準に上部電極１０５側に正電圧（上部電極１０５を基準に下部電極１０３側に負電圧印加と等価）を印加していくと、Ｂ点で示す負電圧を超えると急激に電流は増加する。つまり高抵抗状態から低抵抗状態に抵抗変化している様子を示している。

また、図４６において、低抵抗状態から高抵抗状態への変化はＡ点を通過して初めて起こり、高抵抗状態から低抵抗状態への変化はＢ点を通過して起こる。

従って、素子ＴはＡモードでの抵抗変化を起こしていること、および低抵抗状態から高抵抗状態への抵抗変化電流が、高抵抗状態から低抵抗状態への抵抗変化電流より、より大きな電流駆動が必要とされることがわかる。

［抵抗変化層の推定］
第６の実験で用いた抵抗変化素子における抵抗変化層１０４の構造、特に本実験で作製したＴａ₂Ｏ₅のターゲットを用いてスパッタ形成した第２のタンタル酸化物層の組成について検討する。

この第２のタンタル酸化物層の組成はスパッタ時のプラズマの影響で、Ｔａ₂Ｏ₅そのものではなく、若干酸素の欠損した組成になると考えられる。したがってターゲット組成より若干酸素が少ないタンタル酸化物ＴａＯ_y（ｙ＝２．３〜２．４）が形成されていると推察される。

したがって、本実験での抵抗変化層１０４の構造は、図４３に示す抵抗変化素子において、第２のタンタル酸化物層１０４ｂはＴａＯ_y（ｙ＝２．３〜２．４）の組成で膜厚＝３ｎｍであり、第１のタンタル酸化物層１０４ａはＴａＯ_x（ｘ＝１．６）の組成で膜厚＝２７ｎｍであると同定できる。

以上、第６の実験について述べたように、図４３で示す抵抗変化素子において、下部電極に接して配置されたＴａＯｙ（ｙ＝２．３〜２．４）の組成式で表される第２の酸素不足型のタンタル酸化物層と、上部電極に接して配置されたＴａＯｘ（ｘ＝１．６）の組成式で表される第１の酸素不足型のタンタル酸化物の積層構造からなる抵抗変化層１０４は、下部電極に対し上部電極に正の電圧パルス印加で低抵抗状態へ変化し、下部電極に対し上部電極に負の電圧パルス印加で高抵抗状態への変化を繰り返すＡモードの安定した抵抗変化を示すことがわかった。

また、このように構成された抵抗変化素子は、逆極性の抵抗変化であるＢモードの抵抗変化を示すことはなかった。またこの構成において第２の酸素不足型のタンタル酸化物層の膜厚は３ｎｍであった。

この第６の実験における抵抗変化素子の構成と第３の実験〜第５の実験における抵抗変化素子の抵抗変化素子の組成とを組み合わせることにより、図４３で示す構成の抵抗変化素子において、ＴａＯｘ（０．８≦ｘ≦１．９）の組成式で表される第１の酸素不足型のタンタル酸化物層１０４ａと、ＴａＯｙ（２．１≦ｙ＜２．５）の組成式で表される第２の酸素不足型のタンタル酸化物層１０４ｂの積層構造からなる抵抗変化層１０４を用いた抵抗変化素子は、下部電極側に対し上部電極側に正の電圧パルス印加で低抵抗状態へ変化し、下部電極に対し上部電極側に負の電圧パルス印加で高抵抗状態への変化を繰り返すＡモードの安定した抵抗変化を示すことが十分に推測できる。

また、この構成においては逆極性の抵抗変化であるＢモードの抵抗変化を示すことがないことも推測できる。またこの構成においても第２の酸素不足型のタンタル酸化物層の膜厚は１ｎｍ以上８ｎｍ以下であることがＡモードの安定した抵抗変化を示すのに好適であることが推測できる。

［第２の実施の形態における抵抗変化型不揮発性記憶装置］
次に、本発明の第２の実施の形態として、上記で説明した抵抗変化素子を用いた１Ｔ１Ｒ型の不揮発性記憶装置について説明する。

図４７は、第２の実施の形態における不揮発性記憶装置における、図２１のＣ部に対応するメモリセル３５０の構成（２ビット分の構成）を示す断面図であり、図２２に示す第１の実施の形態の不揮発性記憶装置のメモリセル３００と異なるのは、抵抗変化素子３５９の構成のみである。図４７において、図２２に示す構成と同じ構成要素については同じ符号を用い、説明を省略する。

図４７の拡大部分に示されるように、抵抗変化素子３５９は、第３ビア３０８上に下部電極３０９ａ、抵抗変化層３０９ｂ、上部電極３０９ｃがサンドイッチ状に形成され、さらには第３配線層３１１と接続される第４ビア３１０につながっている。

ここで、下部電極３０９ａおよび上部電極３０９ｃとも抵抗変化を起こしやすいＰｔ（白金）で構成されている。

また、抵抗変化層３０９ｂは、下部電極３０９ａに接する第１の酸素不足型のタンタル酸化物層３０９ｂ−１、および上部電極３０９ｃに接する第２の酸素不足型のタンタル酸化物層３０９ｂ−２を有している。

第２の酸素不足型のタンタル酸化物層３０９ｂ−２は、上部電極３０９ｃ製造工程前に、第１の酸素不足型のタンタル酸化物層３０９ｂ−１の表面に酸化処理を施して作られ、そのため、第１の酸素不足型のタンタル酸化物層３０９ｂ−１と比べて酸素含有率が高く、つまり、抵抗値が高くなっている。

図４８は、図４７の抵抗変化素子３５９を含むメモリセル３５０の電圧−電流特性を、抵抗変化素子３０９が高抵抗状態（ＨＲ）および低抵抗状態（ＬＲ）にある場合について示している。図４８の横軸はセル端子間電圧を表し、縦軸はセル電流を表す。

図４８に示される特性は、抵抗変化素子３５９を含む実際のメモリセル３５０の測定結果を表し、図４８の横軸の負領域および正領域の特性は、それぞれ図４（ａ）および図４（ｂ）に示されるバイアス印加による測定結果に対応する。

図４９（ａ）、図４９（ｂ）は、実際の抵抗変化素子３５９の読み出しディスターブ特性図である。図４９（ａ）、図４９（ｂ）における横軸、縦軸及び抵抗値測定法については、図６について説明した方法と同一のため、ここでは、詳しい説明は省略する。

図４９（ａ）は、高抵抗状態抵抗値（約６０ｋΩ）及び低抵抗状態抵抗値（約８ｋΩ）の負極性バイアス電圧依存を表し、｜ＶＭ｜が１Ｖ以下の範囲において、低抵抗状態はほとんど変化せず、一方、高抵抗状態は、ＶＭ＝−０．６Ｖ印加までは、高抵抗状態（約６０ｋΩ）を保持していたが、ＶＭ＝−０．７Ｖを印加すると、急激に抵抗値が減少（約１５ｋΩ）した。これは、高抵抗状態の低抵抗化電圧（〜−１．０Ｖ）に近付いたことから、高抵抗状態が低抵抗化したためである。

このことから、負極性バイアス印加時における読み出し電圧は、絶対値が０．６Ｖ以下にしなければならない。ここで、この境界電圧（−０．６Ｖ）を高抵抗状態ディスターブ境界電圧と呼ぶことにする。

図４９（ｂ）は、高抵抗状態抵抗値（約７０ｋΩ）及び低抵抗状態抵抗値（約１０ｋΩ）の正極性バイアス電圧依存を表し、ＶＭが１Ｖ以下の範囲において、高抵抗状態はほとんど変化せず、一方、低抵抗状態は、ＶＭ＝＋０．８Ｖ印加までは、低抵抗状態（約１０ｋΩ）を保持していたが、ＶＭ＝＋０．９Ｖを印加すると、急激に抵抗値が増加（約３４ｋΩ）した。これは、低抵抗状態の高抵抗化電圧（〜１．３Ｖ）に近付いたことから、低抵抗状態が高抵抗化したためである。

このことから、正極性バイアス印加時における読み出し電圧は、＋０．８Ｖ以下にしなければならない。ここで、この境界電圧（＋０．８Ｖ）を低抵抗状態ディスターブ境界電圧と呼ぶことにする。

抵抗変化型不揮発性記憶装置の動作に関しては図２２の抵抗変化素子３０９を用いた場合と同じであるため、ここでは説明を省略する。

本実施の形態に従うと、図４７に示すように、抵抗変化素子３５９は、上部電極３０９ｃ側により抵抗変化をしやすい第２の酸素不足型のタンタル酸化物層３０９ｂ−２が設けられており、下部電極３０９ａに対し上部電極３０９ｃに正電圧を印加することで、第２の酸素不足型のタンタル酸化物層３０９ｂ−２における酸化現象が進行し高抵抗状態に変化し、逆方向の電圧で還元現象が進行し低抵抗状態に変化すると考えられ、電圧印加方向に対する抵抗変化の状態が一義的に限定（Ｂモード動作）できる。

このように、抵抗変化を起こしやすい第２の酸素不足型のタンタル酸化物層３０９ｂ−２を上部電極３０９ｃに接して形成し、下部電極３０９ａとメモリセルを構成するＮＭＯＳトランジスタのソースまたはドレインを接続する本実施の形態によると、より大きな電流が必要な低抵抗から高抵抗への抵抗変化を、図２９に示す印加方向１に確実に一致させることができ、印加方向２になる場合を想定する必要がなく、最適なトランジスタ寸法でメモリセルを設計することができる。

このことは、電流駆動能力に余裕があれば、特にＨＲ化電源電圧Ｖ１を、より低電圧化できることでもあり、低電圧化や低消費電力化にも有効である。

さらに、抵抗変化膜がＢモードの抵抗変化特性に確実に限定されるため、図７に示すように読み出しディスターブ耐性が強い正極性バイアス印加側で読み出し動作を行うことができる。従って、読み出し電圧を高く設定できるため、読み出しセル電流を大きく取ることができ、高速読み出しが可能となる。

さらには、駆動極性が一義的に決まることで、抵抗変化特性のモードを識別する情報を管理する必要がなく、単純で安価な回路構成にできる。

なお、本抵抗変化素子を用いた構成においても、第１の実施の形態で説明した抵抗変化素子３０９を用いた場合と同様に、図３０（ｂ）に示すように選択トランジスタをＰＭＯＳトランジスタで構成可能である。

図５０（ａ）、図５０（ｂ）は、それぞれ図３０（ａ）、図３０（ｂ）の回路図に対応し、抵抗変化素子とトランジスタの本抵抗素子構成の展開形に係る接続関係を示すものである。

抵抗変化層３０９ｅは、抵抗変化層３０９ｂと同じく酸素不足型のタンタル酸化物よりなり、下部電極３０９ｄおよび上部電極３０９ｆは、下部電極３０９ａおよび上部電極３０９ｃと同様に抵抗変化を起こしやすいＰｔ（白金）で構成されている。また、第２の酸素不足型のタンタル酸化物層３０９ｅ−２は、第１の酸素不足型のタンタル酸化物層３０９ｅ−１と比べて、酸素含有率が高い、つまり、抵抗値が高いタンタル酸化物から構成される。

図５０（ａ）は、図４７に示される構成と同一であるので、説明は省略する。

図５０（ｂ）は、図５０（ａ）の場合とは反対に、抵抗変化を起こしにくい上部電極３０９ｆがソース線に接続され、抵抗変化を起こしやすい第２の酸素不足型のタンタル酸化物層３０９ｅ−２と接する下部電極３０９ｄが、ＰＭＯＳトランジスタを介してビット線に接続される。この場合も図５０（ａ）の場合と同様、ソース線とワード線は同方向に、ビット線はこれらに垂直方向に配線される。

ここで、ＰＭＯＳトランジスタで構成した１Ｔ１Ｒ型メモリセル（図５０（ｂ））の場合、ＮＭＯＳトランジスタで構成した１Ｔ１Ｒ型メモリセル（図５０（ａ））の場合とは逆に、ＰＭＯＳトランジスタの拡散層領域と接続される下部電極３０９ｄに接して抵抗変化をより起こしやすい第２の酸素不足型のタンタル酸化物層３０９ｅ−２を設けている。

これは、基板バイアス効果の影響が少なく、電流駆動能力が大きく取れるＰＭＯＳトランジスタの駆動方向は、ビット線と接続されるＰ型拡散層領域をソースとし、ソース電圧がこのＰＭＯＳトランジスタの基板電圧となるＮウェルの電圧（ＶＤＤ）に近くなる方向、即ち、下部電極３０９ｄをハイレベルとし、上部電極３０９ｆをロウレベルにする方向である。

この電圧印加方向に、より大きな電流が必要な低抵抗状態から高抵抗状態の抵抗変化方向を一致させるには、下部電極３０９ｄに接して抵抗変化をより起こしやすい第２の酸素不足型のタンタル酸化物層３０９ｅ−２を設ける構成とすることであり、上部電極３０９ｆに対し下部電極３０９ｄに正の電圧が印加され、このとき、下部電極３０９ｄに接する第２の酸素不足型のタンタル酸化物層３０９ｅ−２で酸化現象が進行し高抵抗状態に変化できる。

つまり、上部電極３０９ｆに対し下部電極３０９ｄに正の電圧が印加される負極性バイアス印加で書換え時に低抵抗状態から高抵抗状態に遷移する抵抗変化特性（Ａモード）に確実に限定されるため、読み出しディスターブ耐性が強い方向、つまり、高抵抗化が起こる方向の負極性バイアス印加にて読み出し動作を行うことができる。

以上、本発明の抵抗変化型不揮発性記憶装置について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものも本発明の範囲内に含まれる。

［抵抗変化素子の変形例］
例えば、抵抗変化特性のモードを一義的に固定できる抵抗変化素子として、第１の実施の形態では、上下電極を異なる材料種で作製した抵抗変化素子を利用し、また、第２の実施の形態では、抵抗変化層を酸素含有率が異なる２種類のタンタル酸化物層で作製した抵抗変化素子を利用した。変形例として、これらの構成を組み合わせた抵抗変化素子を用いてもよい。

具体的に、酸素含有率が高い第２の酸素不足型のタンタル酸化物層に接する電極を標準電極電位が高い（酸化されにくい）Ｐｔなどで作製し、酸素含有率が低い第１の酸素不足型のタンタル酸化物層に接する電極を標準電極電位が低い（酸化されやすい）Ｗなどで作製することが好ましい。

そうすれば、酸素原子は、酸素含有率が高いタンタル酸化物層からＰｔ電極へは吸収されず、逆に酸素含有率が低いタンタル酸化物層からＷ電極には吸収されることによって、酸素含有率が高いタンタル酸化物層に酸素原子が集散する傾向がますます強化され、抵抗変化特性のモードが強く固定される。

このことは、抵抗変化素子とトランジスタとを、抵抗変化素子のモードに応じてトランジスタに基板バイアス効果が生じにくい方向に接続してメモリセルを構成するという本発明の特徴構成を実現する上で、より好適である。

［抵抗変化層における不純物］
また、上記では説明しなかったが、抵抗変化素子の抵抗変化層に、例えば抵抗値を調整するための添加物など所定の不純物を混入する技術は周知である。本発明の抵抗変化型不揮発性記憶装置に用いる抵抗変化素子にこの技術を適用してもよい。例えば、抵抗変化層に窒素を添加すれば、抵抗変化層の抵抗値が上がり、抵抗変化の反応性を改善できる。

つまり、酸素不足型の遷移金属酸化物を抵抗変化層に用いた抵抗変化素子について、抵抗変化層は、ＴａＯ_xで表される組成を有する第１の酸素不足型のタンタル酸化物を含む第１の領域と、ＴａＯ_y（但し、ｘ＜ｙ）で表される組成を有する第２の酸素不足型のタンタル酸化物を含む第２の領域とを有するという請求項の限定は、前記第１の領域および前記第２の領域が、対応する組成のタンタル酸化物のほかに、所定の不純物（例えば、抵抗値の調整のための添加物）を含むことを妨げない。

以上説明したように、本発明では、抵抗変化素子を用いた１Ｔ１Ｒ型メモリセルで構成された抵抗変化型不揮発性記憶装置を、読み出しディスターブ耐性が強い極性の電圧印加にて読み出し処理することができるので、例えば、高速動作するメモリを実現するのに有用である。

本発明の基礎データとしての不揮発性記憶素子の基本構造を示す模式図 本発明の基礎データとしての不揮発性記憶素子の抵抗変化における電流−電圧のヒステリシス特性の一例を示す図 （ａ）、（ｂ）本発明の基礎データとしての不揮発性記憶素子の抵抗値と電気パルス印加回数との関係の一例を示す図 （ａ）、（ｂ）トランジスタと不揮発性記憶素子とを接続してなる１Ｔ１Ｒセル構造の一例を示す回路図 １Ｔ１Ｒセルの抵抗変化のシミュレーション結果を示すヒステリシス特性図 （ａ）、（ｂ）実際の抵抗変化素子における読み出しディスターブ特性図 ヒステリシス特性における読み出しディスターブ電圧を説明する図 本発明の基礎データとしての不揮発性記憶素子のＴａ酸化物層の組成の解析結果を示す図 本発明の基礎データとしての不揮発性記憶素子の構成を示す断面図 （ａ）、（ｂ）本発明の基礎データとしての不揮発性記憶素子の抵抗値と電気パルス印加回数との関係を示す図 （ａ）、（ｂ）本発明の基礎データとしての不揮発性記憶素子の抵抗値と電気パルス印加回数との関係を示す図 （ａ）、（ｂ）本発明の基礎データとしての不揮発性記憶素子の抵抗値と電気パルス印加回数との関係を示す図 （ａ）、（ｂ）本発明の基礎データとしての不揮発性記憶素子の抵抗値と電気パルス印加回数との関係を示す図 （ａ）、（ｂ）本発明の基礎データとしての不揮発性記憶素子の抵抗値と電気パルス印加回数との関係を示す図 （ａ）、（ｂ）本発明の基礎データとしての不揮発性記憶素子の抵抗値と電気パルス印加回数との関係を示す図 本発明の基礎データとしての不揮発性記憶素子の抵抗値と電気パルス印加回数との関係を示す図 （ａ）〜（ｈ）本発明の基礎データとしての不揮発性記憶素子の抵抗値と電気パルス印加回数との関係を示す図 本発明の基礎データとしての不揮発性記憶素子の電極材料種と標準電極電位の関係を示す図 （ａ）、（ｂ）本発明の基礎データとしての不揮発性記憶素子の動作を説明するための断面模式図 （ａ）、（ｂ）本発明の基礎データとしての不揮発性記憶素子の動作を説明するための断面模式図 本発明の実施の形態に係る抵抗変化型不揮発性記憶装置の構成図 本発明の実施の形態に係る抵抗変化型不揮発性記憶装置のメモリセル部の構成の一例を示す断面図 クランプ回路の構成の一例を示す回路図 クランプ回路の構成の他の一例を示す回路図 クランプ回路におけるインバータ部の静特性のシミュレーション結果を示す図 （ａ）〜（ｃ）本発明の実施の形態に係る抵抗変化型不揮発性記憶装置の動作タイミング説明図 実際のメモリセルの測定結果である電圧−電流特性図 （ａ）、（ｂ）実際の抵抗変化素子における読み出しディスターブ特性図 本発明の実施の形態に係る抵抗変化型不揮発性記憶装置のメモリセル特性のシミュレーション図 （ａ）、（ｂ）本発明の実施の形態に係るメモリセルの回路構成を示す回路図 （ａ）、（ｂ）本発明の実施の形態に係るメモリセルを実現するための抵抗変化素子とトランジスタとの接続関係を示す図 本発明の実施の形態に係る抵抗変化型不揮発性記憶装置のメモリセル部の構成の一例を示す断面図 本発明の基礎データとしての不揮発性記憶素子の構成を示す断面図 （ａ）〜（ｃ）本発明の基礎データとしての不揮発性記憶素子の製造工程を説明する図 （ａ）〜（ｃ）本発明の基礎データとしての不揮発性記憶素子の抵抗値と電気パルス印加回数との関係を示す図 本発明の基礎データとしての不揮発性記憶素子のＸ線回折スペクトルを示す図 （ａ）、（ｂ）本発明の基礎データとしての不揮発性記憶素子のＸ線反射率の測定結果を示す図 （ａ）、（ｂ）本発明の基礎データとしての不揮発性記憶素子の抵抗値と電気パルス印加回数との関係を示す図 本発明の基礎データとしての不揮発性記憶素子の抵抗変化における電流−電圧のヒステリシス特性の一例を示す図 （ａ）、（ｂ）本発明の基礎データとしての不揮発性記憶素子の断面観察結果を示す図 本発明の基礎データとしての不揮発性記憶素子のＴａ酸化物層の組成の解析結果を示す図 （ａ）、（ｂ）本発明の基礎データとしての不揮発性記憶素子の抵抗値と電気パルス印加回数との関係を示す図 本発明の基礎データとしての不揮発性記憶素子の構成を示す断面図 （ａ）〜（ｃ）本発明の基礎データとしての不揮発性記憶素子の製造工程を説明する図 本発明の基礎データとしての不揮発性記憶素子の抵抗値と電気パルス印加回数との関係を示す図 本発明の基礎データとしての不揮発性記憶素子の抵抗変化における電流−電圧のヒステリシス特性の一例を示す図 本発明の実施の形態に係る抵抗変化型不揮発性記憶装置のメモリセル部の構成の一例を示す断面図 実際のメモリセルの測定結果である電圧−電流特性図 （ａ）、（ｂ）実際の抵抗変化素子における読み出しディスターブ特性図 （ａ）、（ｂ）本発明の実施の形態に係るメモリセルを実現するための抵抗変化素子とトランジスタとの接続関係を示す図 従来の抵抗変化型不揮発性記憶装置のメモリセルの断面模式図 従来の相変化メモリを用いた半導体装置の断面図 （ａ）、（ｂ）従来の不揮発性記憶装置の構成を示す回路図 読み出しディスターブ低減効果を説明する図 特許文献４に記載の一般的なビット線電圧クランプ回路の構成を示す回路図

符号の説明

１００ 抵抗変化素子
１０１ 基板
１０２ 酸化物層
１０３ 下部電極
１０４ 抵抗変化層
１０４ａ、１０４ｂ タンタル酸化物層
１０５ 上部電極
１０６ パターン
１０７ 素子領域
２００ 不揮発性記憶装置
２０１ メモリ本体部
２０２ メモリアレイ
２０３ 列選択回路
２０４ センスアンプ
２０５ データ入出力回路
２０６ 書き込み回路
２０７ 行ドライバ
２０８ 行選択回路
２０９ アドレス入力回路
２１０ 制御回路
２１１ 書き込み用電源
２１２ 低抵抗（ＬＲ）化用電源
２１３ 高抵抗（ＨＲ）化用電源
２１４ クランプ回路
２１５ 読み出し回路
３００ メモリセル
３０１ 半導体基板
３０２ａ、３０２ｂ Ｎ型拡散層領域
３０３ａ ゲート絶縁膜
３０３ｂ ゲート電極
３０４、３０６、３０８、３１０ ビア
３０５、３０７、３１１ 配線層
３０９ 抵抗変化素子
３０９ａ、３０９ｄ 下部電極
３０９ｂ、３０９ｅ 抵抗変化層
３０９ｂ−１、３０９ｅ−１ 第１の酸素不足型のタンタル酸化物層
３０９ｂ−２、３０９ｅ−２ 第２の酸素不足型のタンタル酸化物層
３０９ｃ、３０９ｆ 上部電極
３１７ トランジスタ
３５０ メモリセル
３５９ 抵抗変化素子
４００ メモリセル
４０２ａ、４０２ｂ Ｐ型拡散層領域
４０９ 抵抗変化素子
４１０、４１１ ビア
４１７ トランジスタ
４１８ Ｎウェル
５００ 不揮発性記憶素子
５０１ 単結晶シリコン基板
５０２ 酸化物層
５０３ 下部電極
５０４ 酸素不足型のＴａ酸化物層
５０５ 上部電極
５０６ 素子領域
１０４０ ＮＭＯＳトランジスタ
１０４１ インバータ
１４０１、１５０１ 下部電極
１４０２、１５０２ 酸素不足型のＴａ酸化物層
１４０３、１５０３ 上部電極
１４０４、１５０４ 酸素イオン
３３０１ 下部電極
３３０２ 抵抗変化層
３３０３ 上部電極

Claims (21)

1. 第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在させ、前記第１電極と前記第２電極と接するように設けられており、前記第１電極と前記第２電極間に与えられる極性の異なる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層からなる不揮発性記憶素子と、
   前記不揮発性記憶素子に電圧を印加することにより前記不揮発性記憶素子の抵抗の状態を読み出す読み出し回路と
   を備え、
   前記抵抗変化層は酸素不足型のタンタルの酸化物層を含み、
   前記第１電極の標準電極電位Ｖ₁と、前記第２電極の標準電極電位Ｖ₂と、前記タンタルの標準電極電位Ｖ_tとが、Ｖ_t＜Ｖ₂かつＶ₁＜Ｖ₂を満足し、
   前記読み出し回路は、
   前記不揮発性記憶素子に対して、前記第１電極を基準として前記第２電極が正になる電圧を印加し、
   前記印加する電圧の最大値を制限するクランプ回路と、
   前記クランプ回路と直列に接続され、前記印加する電圧により前記不揮発性記憶素子に流れる電流を測定するセンスアンプ回路とを含む
   ことを特徴とする抵抗変化型不揮発性記憶装置。
2. さらに、前記第１電極の標準電極電位Ｖ₁と、前記タンタルの標準電極電位Ｖ_tとが、Ｖ₁≦Ｖ_tを満足する
   ことを特徴とする請求項１に記載の抵抗変化型不揮発性記憶装置。
3. 前記第１電極は、タングステン、ニッケル、タンタル、チタン、アルミニウムからなる群から選択され、
   前記第２電極は、白金、イリジウム、パラジウム、銀、銅、金からなる群から選択される
   ことを特徴とする請求項１または請求項２に記載の抵抗変化型不揮発性記憶装置。
4. 前記第１電極はチッ化タンタルを含む材料で構成され、前記第２電極は白金を含む材料によって構成される
   ことを特徴とする請求項１または請求項２に記載の抵抗変化型不揮発性記憶装置。
5. 第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在させ、前記第１電極と前記第２電極と接するように設けられており、前記第１電極と前記第２電極間に与えられる極性の異なる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層からなる不揮発性記憶素子と、
   前記不揮発性記憶素子に電圧を印加することにより前記不揮発性記憶素子の抵抗の状態を読み出す読み出し回路と
   を備え、
   前記抵抗変化層は、ＴａＯ_xで表される組成を有する第１の酸素不足型のタンタル酸化物を含む第１の領域と、ＴａＯ_y（但し、ｘ＜ｙ）で表される組成を有する第２の酸素不足型のタンタル酸化物層を含む第２の領域とを有し、
   前記第１の領域が前記第１電極と接し、前記第２の領域が前記第２電極と接しており、
   前記読み出し回路は、
   前記不揮発性記憶素子に対して、前記第１電極を基準として前記第２電極が正になる電圧を印加し、
   前記印加する電圧の最大値を制限するクランプ回路と、
   前記クランプ回路と直列に接続され、前記印加する電圧により前記不揮発性記憶素子に流れる電流を測定するセンスアンプ回路とを含む
   ことを特徴とする抵抗変化型不揮発性記憶装置。
6. 前記抵抗変化層は、前記第１の領域としてのＴａＯ_x（但し、０．８≦ｘ≦１．９）で表される組成を有する第１の酸素不足型のタンタル酸化物層と、前記第２の領域としてのＴａＯ_y（但し、２．１≦ｙ＜２．５）で表される組成を有する第２の酸素不足型のタンタル酸化物層との少なくとも２層が積層された積層構造を有している、
   請求項５に記載の抵抗変化型不揮発性記憶装置。
7. 前記第２の酸素不足型のタンタル酸化物層の厚みが１ｎｍ以上８ｎｍ以下である、
   請求項５または請求項６に記載の抵抗変化型不揮発性記憶装置。
8. 前記不揮発性記憶素子と前記読み出し回路とは半導体基板の主面に構成され、
   前記抵抗変化型不揮発性記憶装置は、
   さらに、前記半導体基板の主面に構成された、第１のＮ型拡散層領域と、ゲートと、前記ゲートを挟んで前記第１のＮ型拡散層領域と反対側に構成される第２のＮ型拡散層領域よりなる第１のＮ型ＭＯＳトランジスタを備え、
   前記標準電極電位がより低い前記第１電極と、前記第１のＮ型ＭＯＳトランジスタの前記第１のＮ型拡散層領域とを接続してメモリセルを構成する
   ことを特徴とする請求項１から請求項７のいずれか１項に記載の抵抗変化型不揮発性記憶装置。
9. 前記第１電極、前記第２電極、および前記抵抗変化層は、前記半導体基板の主面に積層され、
   前記第１電極が前記半導体基板の主面により近い下部電極として配置され、
   前記第２電極が前記半導体基板の主面からより遠い上部電極として配置される
   ことを特徴とする請求項８に記載の抵抗変化型不揮発性記憶装置。
10. さらに、複数のビット線と、複数のソース線と、前記複数のビット線の少なくとも１つを選択する列選択回路と、前記複数のソース線の少なくとも１つを選択する行選択回路とを備え、
    前記ビット線と前記ソース線の組み合わせごとに前記メモリセルが設けられ、
    各メモリセルの前記不揮発性記憶素子の第２電極は、前記複数のビット線の対応する１つに接続され、
    各メモリセルの前記第１のＮ型ＭＯＳトランジスタの第２のＮ型拡散層領域は、前記複数のソース線の対応する１つに接続され、
    前記クランプ回路は、第２のＮ型ＭＯＳトランジスタで構成され、
    前記第２のＮ型ＭＯＳトランジスタのゲート端子には固定電位が入力され、
    前記第２のＮ型ＭＯＳトランジスタの第１のＮ型拡散層領域は、前記列選択回路を介して、前記ビット線の１つと接続され、
    前記第２のＮ型ＭＯＳトランジスタの第２のＮ型拡散層領域は、前記センスアンプ回路と接続される
    ことを特徴とする請求項８または請求項９に記載の抵抗変化型不揮発性記憶装置。
11. 前記固定電位は、前記第２のＮ型ＭＯＳトランジスタの第１のＮ型拡散層領域の電位に前記第２のＮ型ＭＯＳトランジスタのしきい値電圧を加えた電位よりも高い
    ことを特徴とする請求項１０に記載の抵抗変化型不揮発性記憶装置。
12. 前記第２のＮ型ＭＯＳトランジスタの第１のＮ型拡散層領域の電位と前記第１のＮ型ＭＯＳトランジスタの第２のＮ型拡散層領域の電位との電位差が、０．５Ｖ以下である
    ことを特徴とする請求項１１に記載の抵抗変化型不揮発性記憶装置。
13. さらに、複数のビット線と、複数のソース線と、前記複数のビット線の少なくとも１つを選択する列選択回路と、前記複数のソース線の少なくとも１つを選択する行選択回路とを備え、
    前記ビット線と前記ソース線の組み合わせごとに前記メモリセルが設けられ、
    各メモリセルの前記不揮発性記憶素子の第２電極は、前記複数のビット線の対応する１つに接続され、
    各メモリセルの前記第１のＮ型ＭＯＳトランジスタの第２のＮ型拡散層領域は、前記複数のソース線の対応する１つに接続され、
    前記クランプ回路は、第３のＮ型ＭＯＳトランジスタとインバータ回路で構成され、
    前記第３のＮ型ＭＯＳトランジスタのゲート端子は、前記インバータ回路の出力端子と接続され、
    前記第３のＮ型ＭＯＳトランジスタの第１のＮ型拡散層領域は、前記インバータ回路の入力端子と接続されるとともに、前記列選択回路を介して、前記ビット線の１つと接続され、
    前記第３のＮ型ＭＯＳトランジスタの第２のＮ型拡散層領域は、前記センスアンプ回路と接続される
    ことを特徴とする請求項８または請求項９に記載の抵抗変化型不揮発性記憶装置。
14. 前記第３のＮ型ＭＯＳトランジスタの第１のＮ型拡散層領域の電位と前記第１のＮ型ＭＯＳトランジスタの第２のＮ型拡散層領域の電位との電位差が、０．５Ｖ以下である
    ことを特徴とする請求項１３に記載の抵抗変化型不揮発性記憶装置。
15. 前記不揮発性記憶素子と前記読み出し回路とは半導体基板の主面に構成され、
    前記抵抗変化型不揮発性記憶装置は、さらに、
    前記半導体基板の主面に構成されたＮウェルと、
    前記Ｎウェルの領域内に構成される、第１のＰ型拡散層領域と、ゲートと、前記ゲートを挟んで前記第１のＰ型拡散層領域と反対側に構成される第２のＰ型拡散層領域よりなるＰ型ＭＯＳトランジスタと
    を備え、
    前記第２電極と、前記Ｐ型ＭＯＳトランジスタの前記第１のＰ型拡散層領域とを接続してメモリセルを構成する
    ことを特徴とする請求項１から請求項７のいずれか１項に記載の抵抗変化型不揮発性記憶装置。
16. 前記第１電極、前記第２電極、および前記抵抗変化層は、半導体基板の主面に積層され、
    前記第１電極が前記半導体基板の主面からより遠い上部電極として配置され、
    前記第２電極が前記半導体基板の主面により近い下部電極として配置される
    ことを特徴とする請求項１５に記載の抵抗変化型不揮発性記憶装置。
17. さらに、複数のビット線と、複数のソース線と、前記複数のビット線の少なくとも１つを選択する列選択回路と、前記複数のソース線の少なくとも１つを選択する行選択回路とを備え、
    前記ビット線と前記ソース線の組み合わせごとに前記メモリセルが設けられ、
    各メモリセルの前記不揮発性記憶素子の第１電極は、前記複数のソース線の対応する１つに接続され、
    各メモリセルの前記Ｐ型ＭＯＳトランジスタの第２のＰ型拡散層領域は、前記複数のビット線の対応する１つに接続され、
    前記クランプ回路は、第４のＮ型ＭＯＳトランジスタで構成され、
    前記第４のＮ型ＭＯＳトランジスタのゲート端子には固定電位が入力され、
    前記第４のＮ型ＭＯＳトランジスタの第１のＮ型拡散層領域は、前記列選択回路を介して、前記複数のビット線の１つと接続され、
    前記第４のＮ型ＭＯＳトランジスタの第２のＮ型拡散層領域は、前記センスアンプ回路と接続される
    ことを特徴とする請求項１５または請求項１６に記載の抵抗変化型不揮発性記憶装置。
18. 前記固定電位は、前記第４のＮ型ＭＯＳトランジスタの第１のＮ型拡散層領域の電位に前記第４のＮ型ＭＯＳトランジスタのしきい値電圧分を加えた電位よりも高い
    ことを特徴とする請求項１７に記載の抵抗変化型不揮発性記憶装置。
19. 前記第４のＮ型ＭＯＳトランジスタの第１のＮ型拡散層領域の電位と前記第１電極の電位との電位差が、０．５Ｖ以下である
    ことを特徴とする請求項１８に記載の抵抗変化型不揮発性記憶装置。
20. さらに、複数のビット線と、複数のソース線と、前記複数のビット線の少なくとも１つを選択する列選択回路と、前記複数のソース線の少なくとも１つを選択する行選択回路とを備え、
    前記ビット線と前記ソース線の組み合わせごとに前記メモリセルが設けられ、
    各メモリセルの前記不揮発性記憶素子の第１電極は、前記複数のソース線の対応する１つに接続され、
    各メモリセルの前記Ｐ型ＭＯＳトランジスタの第２のＰ型拡散層領域は、前記複数のビット線の対応する１つに接続され、
    前記クランプ回路は、第５のＮ型ＭＯＳトランジスタとインバータ回路で構成され、
    前記第３のＮ型ＭＯＳトランジスタのゲート端子は、前記インバータ回路の出力端子と接続され、
    前記第５のＮ型ＭＯＳトランジスタの第１のＮ型拡散層領域は、前記インバータ回路の入力端子と接続されるとともに、前記列選択回路を介して、前記ビット線の１つと接続され、
    前記第５のＮ型ＭＯＳトランジスタの第２のＮ型拡散層領域は、前記読み出し回路と接続される
    ことを特徴とする請求項１５または請求項１６に記載の抵抗変化型不揮発性記憶装置。
21. 前記第５のＮ型ＭＯＳトランジスタの第１のＮ型拡散層領域の電位と前記第１電極の電位との電位差が、０．５Ｖ以下である
    ことを特徴とする請求項２０に記載の抵抗変化型不揮発性記憶装置。