CN101779287B - 电阻变化型非易失性存储装置 - Google Patents

电阻变化型非易失性存储装置 Download PDF

Info

Publication number
CN101779287B
CN101779287B CN200880025595.9A CN200880025595A CN101779287B CN 101779287 B CN101779287 B CN 101779287B CN 200880025595 A CN200880025595 A CN 200880025595A CN 101779287 B CN101779287 B CN 101779287B
Authority
CN
China
Prior art keywords
electrode
voltage
memory device
resistance
resistance change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200880025595.9A
Other languages
English (en)
Other versions
CN101779287A (zh
Inventor
岛川一彦
神泽好彦
三谷觉
村冈俊作
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101779287A publication Critical patent/CN101779287A/zh
Application granted granted Critical
Publication of CN101779287B publication Critical patent/CN101779287B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供一种可将存储器单元的晶体管的尺寸最优化的电阻变化型非易失性存储装置。具备存储器单元(300)，该存储器单元(300)由电阻变化元件(309)与晶体管(317)串联连接而成，该电阻变化元件(309)包括下部电极(309a)、上部电极(309c)、以及根据向两电极间施加的极性不同的电信号而可逆地变化的电阻变化层(309b)，晶体管(317)包括半导体基板(301)和两个N型扩散层区域(302a、302b)；电阻变化层(309b)包含缺氧型的过渡金属的氧化物，下部电极(309a)和上部电极(309c)由包含不同元素的材料构成，下部电极(309a)的标准电极电位V1、上部电极(309c)的标准电极电位V2及上述过渡金属的标准电极电位Vt满足Vt＜V2且V1＜V2的关系，下部电极(309a)与N型扩散层区域(302b)连接。

Description

电阻变化型非易失性存储装置
技术领域
本发明涉及具有存储器单元的电阻变化型非易失性存储装置，该存储器单元由电阻变化元件和晶体管构成，该电阻变化元件的电阻值根据电信号可逆地变化。
背景技术
近年来，在不断进行具有使用电阻变化元件构成的存储器单元的非易失性存储装置的研究开发。电阻变化元件是指下述元件：其具有电阻值根据电信号进行可逆地变化的性质，且能将与该电阻值对应的数据非易失性地存储。
作为使用了电阻变化元件的非易失性存储装置，公知有将被称为所谓1T1R型的存储器单元以矩阵状阵列配置而得到的非易失性存储装置，该存储器单元通过在以垂直的方式配置的位线与字线、源线的交点的位置将MOS晶体管与电阻变化元件串联连接而成。
在专利文献1中，公开了下述非易失性存储装置，其由使用了钙钛矿型晶体结构的氧化物作为电阻变化元件的1T1R型存储器单元构成。
图28是其中所示的存储器单元的截面示意图。
存储器单元1011是将晶体管1006与电阻变化元件1010以串联的方式电连接而形成的
晶体管1006由在半导体基板1001上制作的作为第一扩散层区域的源极区域1002、作为第二扩散层区域的漏极区域1003、以及在栅极氧化膜1004上形成的栅极电极1005构成。
电阻变化元件1010将电阻值根据施加电压而变化的可变电阻层1008夹持在下部电极1007与上部电极1009之间。
漏极区域1003与下部电极1007电连接。
上部电极1009与成为位线1012的金属布线连接，栅极电极1005与字线连接，源极区域1002与成为源线1013的金属布线连接。
这里，作为用于可变电阻层1008的材料，已经公开了Pr1-xCaxMnO3、La1-xCaxMnO3(PCMO)等，但是，关于电极材料，没有特别言及。
此外，对于写入到存储器单元1011的方法，已经公开了若向上部电极1009施加Vpp、向源极区域1002施加Vss、向栅极电极施加规定的电压振幅Vwp的脉冲电压，则能从低电阻状态向高电阻状态变化，相反，若向上部电极1009施加Vss、向源极区域1002施加Vpp、向栅极电极施加规定的Vwe的脉冲电压，则能从高电阻状态向低电阻状态变化。
在专利文献2中，示出了由下述1T1R型存储器单元构成的非易失性存储装置，该1T1R型存储器单元使用了与上述的根据电信号发生电阻变化的电阻变化元件的电阻变化的原理不同的电阻变化元件。该存储装置被称为相变存储器。
在相变存储器中，利用被称为硫属元素化物材料的相变材料在晶体状态下和非晶状态下电阻不同，对数据进行存储。重写是通过对相变材料流通电流而在熔点附近使其发热，使状态变化来进行的。被称为复位动作的高电阻化(非晶化)通过在较高温度下进行保持的控制来进行，被称为设置动作的低电阻化(晶体化)通过在较低温度下保持充分期间的控制来进行。
此外，公开了在相变存储器中，数据的重写所需要的电流在复位动作和设置动作中不同，复位动作需要较大的电流。
图29是专利文献2中公开的相变存储器的截面图。
存储器单元1021使用存储部1022和NMOS晶体管1027，以1T1R型构成。NMOS晶体管1027由与源极及漏极对应的N型扩散层区域1029及N型扩散层区域1030、以及夹持在它们之间的栅极电极1031构成。
存储部1022中，以夹持相变元件1024的方式，由第二金属布线层1023形成上部侧，由接触孔(contact via)1025、第一金属布线层1026形成下部侧，并且存储部1022与NMOS晶体管1027的N型扩散层区域1029相连。
NMOS晶体管1027的相反侧的N型扩散层区域1030经由各布线层与第3金属布线层1028连接。
这里，第二金属布线层1023与源线对应，第3金属布线层1028与位线对应，NMOS晶体管1027的栅极电极1031与字线对应。
在专利文献2中，公开了在相变存储器装置中引入控制源线的机构，在设置动作时和复位动作时，切换流通电流的方向。
在需要流通较大的电流的复位动作时，将源线设定为规定的高电平，将位线设定为低电平，在用较小的电流就足够的设置动作时，将位线设定为规定的高电平，将源线设定为低电平。
通过该设定，复位动作时的电流的方向成为如下方向：存储器单元的NMOS晶体管1027的源极电位(此时，与N型扩散层区域1030的电位对应)维持为与半导体基板的电位几乎相同的低电平的方向。因此，所谓的MOS晶体管的基板偏置效果的影响变小，因而可在晶体管的驱动能力高(可得到大的电流)的状态下进行复位动作。
另一方面，设置动作时的电流的方向成为如下的方向：存储器单元的NMOS晶体管1027的源极电位(此时，与N型扩散层区域1029的电位对应)上升至由NMOS晶体管1027的导通电阻值与相变元件1024的电阻值的分压关系决定的电压值的方向。因此，所谓的MOS晶体管的基板偏置效果的影响增大，在流经晶体管的电流被抑制成较小的状态下进行设置动作。
根据该结构，可容易地对分别与设置动作以及复位动作相适应的大小的电流进行区别供给，从而可稳定地得到各自的动作结果。
但是，一般情况下，为了构成高密度的存储器单元阵列，必须以尽量小的面积形成存储器单元，为此，以尽量小的面积形成作为存储器单元的构成要素的电阻变化元件和晶体管很重要。
为了以小面积形成晶体管，有效的方法是：将晶体管的栅极长度L尽量短地构成，以及将晶体管的栅极宽度W尽量没有浪费地以最小的宽度构成。
尝试将该方法用于专利文献1中公开的非易失性存储装置。
根据专利文献1，在图28所示的非易失性存储装置中，存储器单元1011从低电阻状态向高电阻状态的变化(高电阻化)是通过相对于下部电极1007向上部电极1009施加正电压、即将位线1012设定为Vpp、将源线1013设定为0V来进行的。
此时，晶体管1006的作为第一扩散层区域的源极区域1002(此时，源极区域1002作为晶体管1006的源极起作用)的电位成为与半导体基板1001的电位几乎相同的0V，晶体管1006中产生的基板偏置效果被抑制地较小。
另一方面，存储器单元1011从高电阻状态到低电阻状态的变化(低电阻化)是通过将位线1012设定为0V、将源线设定为Vpp来进行的。
此时，作为第二扩散层区域的漏极区域1003(此时，漏极区域1003作为晶体管1006的源极起作用)的电位上升至由电阻变化元件1010的电阻值和晶体管1006的通态电阻的分压决定的电压，晶体管1006中产生的基板偏置效果与高电阻化的情况相比增大。
这样，通过晶体管中产生的基板偏置效果变得更小的方向的电流来进行与低电阻化相比需要更大的电流的高电阻化，从而晶体管的驱动能力中不必具有无用的富余，在以最佳的尺寸构成存储器单元的晶体管的方面是合理的。
另外，即使在专利文献2中公开的半导体装置中，在将需要更大的电流的复位动作通过晶体管中产生的基板偏置效果变得更小的方向的电流来进行的方面，也可以引入同样的思考方法。
专利文献1：日本特开2005-25914号公报(图2)
专利文献2：日本特开2005-267837号公报(图7、图8)
发明内容
本申请发明人们研究了作为电阻变化型非易失性存储装置的一种的、由将过渡金属的缺氧型氧化物作为电阻变化层的1T1R型存储器单元构成的电阻变化型非易失性存储装置。
这里，缺氧型氧化物是指，从化学计量组成考虑氧不足的氧化物。以作为过渡金属的一种的Ta(钽)为例，具有化学计量组成的氧化物，有Ta2O5。在该Ta2O5中，O(氧)以钽的2.5倍含有，如果以氧含有率来表示，则为71.4％。将氧含有率比该氧含有率71.4％低的状态的氧化物、即在表示为TaOx时具有满足0＜x＜2.5的非化学计量组成的钽氧化物称为缺氧型钽氧化物。
作为为了说明课题的准备，关于将缺氧型钽氧化物作为电阻变化层的电阻变化元件，对通过测定得到的几个特性进行说明。
图1是表示在测定中使用的电阻变化元件的基本结构的示意图。电阻变化层3302中使用缺氧型钽氧化物，形成为将其用由Pt(铂)形成的下部电极3301和同样由Pt形成的上部电极3303进行夹持而成的上下对称的结构。
下面，将该非易失性元件称为元件A。另外，元件的名称与电极材料的关系、还包括实施方式中说明的元件示于表1。
[表1]
  元件名称   下部电极材料   上部电极材料
  A   Pt   Pt
  B   Pt   Pt
  C   W   W
  D   Ta   Ta
  E   TaN   TaN
  F   W   Pt
  G   W   Ir
  H   W   Ag
  I   W   Cu
  J   W   Ni
  K   W   Ta
  L   W   Ti
  M   W   AI
  N   W   TaN
图2是表示该元件A的电阻变化的情况的一例的电流-电压的滞后特性的图表，将以下部电极3301为基准时的上部电极3303的电压表示于横轴，将流经元件A的电流值表示于纵轴。
在图2中，若以下部电极3301为基准向上部电极3303施加正电压，则电流几乎与电压成比例增加，若超过由A点所示的正电压，则电流急剧降低。即，示出了从低电阻状态向高电阻状态变化(高电阻化)的情况。
另一方面，在高电阻状态中，若以下部电极3301为基准向上部电极3303施加负电压(与以上部电极3303为基准向下部电极3301施加正电压等价)，则在超过由B点所示的负电压时，电流急剧增加。即，示出了从高电阻状态向低电阻状态变化(低电阻化)的情况。
表示图2的特性的电阻变化元件和专利文献1中公开的电阻变化元件虽然电阻变化层的材料不同，但是在以下方面均是共通的：通过双向的施加电压来进行高电阻状态和低电阻状态切换的所谓的双极动作，且通过相对于下部电极向上部电极施加正电压来进行高电阻化，通过施加负电压来进行低电阻化。
此外，图2的特性表示，高电阻化通过A点才发生，低电阻化通过B点才发生。从该特性可知，在本发明涉及的电阻变化元件的高电阻化中，相比低电阻化，需要更大的电流。
如上所述，通过构成存储器单元的晶体管中产生的基板偏置效果小的极性的电压的施加来进行需要更多的电流的高电阻化，通过其逆极性的电压的施加来进行用更小的电流就足够的低电阻化，这在以最佳的尺寸构成存储器单元的晶体管的方面是合理的。
但是，本申请发明人们在进行研究的过程中发现，使一个方向的电阻变化(低电阻化或高电阻化)稳定地产生的电压施加方向(驱动极性)不一定相同，即使在使用Pt作为上下电极、使用缺氧型钽氧化物作为电阻变化层、由相同的材料制作的电阻变化元件中，也存在驱动极性不同的情况。
可以确认例如有的电阻变化元件将上部电极3303比下部电极3301高的电压设为正，通过在上下的电极间施加+2.0V、100ns的脉冲电压进行低电阻化，通过施加-2.6V、100ns的脉冲电压进行高电阻化。
此外，可以确认其它的电阻变化元件将上部电极3303比下部电极3301高的电压设为正，通过在上下的电极间施加-2.0V、100ns的脉冲电压进行低电阻化，通过施加+2.7V、100ns的脉冲电压进行高电阻化。
图3(a)、图3(b)是表示在对这些电阻变化元件交替持续施加引起低电阻化的脉冲电压和引起高电阻化的脉冲电压时的每次的电阻值的图表。横轴表示施加的电脉冲的数量，纵轴表示电阻值。
如图3(a)所示，有的电阻变化元件最初处于约33kΩ的高电阻状态，通过施加+2.0V的脉冲电压，变成约500Ω的低电阻状态，然后，通过施加-2.6V的脉冲电压而变成约40kΩ的高电阻状态后，反复进行相对于下部电极3301向上部电极3303施加正的脉冲电压而进行的低电阻化、和相对于下部电极3301向上部电极3303施加负的脉冲电压而进行的高电阻化。
将该电阻变化的方向和施加电压的极性的关系简单称为A模式。
如图3(b)所示，其它的电阻变化元件最初处于约42kΩ的高电阻状态，通过施加-2.0V脉冲电压变成约600Ω的低电阻状态，然后，通过施加+2.7V的脉冲电压变成约40kΩ的高电阻状态后，反复进行相对于下部电极3301向上部电极3303施加负的脉冲电压而进行的低电阻化、和相对于下部电极3301向上部电极3303施加正的脉冲电压而进行的高电阻化。
将该电阻变化的方向和施加电压的极性的关系简单称为B模式。图2所示的电压-电流滞后特性与该B模式相对应。
另外，上述的脉冲电压值是指脉冲发生器的设定输出电压值，施加在电阻变化元件的两端间的有效电压值认为是因通过了测定系统的电压下降而比该脉冲电压值小的电压值。
在得到了这样的结果的元件A中，上部电极3303和下部电极3301均由Pt形成，夹持在它们之间的由缺氧型钽氧化物形成的电阻变化层3302相对于电极为电性地上下对称的关系。
因此，作为电阻变化特性，A模式及B模式中的哪一种出现不一定清楚，而是基于经验法则和实证的测定结果。并且，可以预想到这些现象可以根据在电阻变化的机理中未阐明的某些各向异性因素来决定。
在A模式以及B模式不确定地出现的情况下，在构成1T1R型存储器装置的方面，考虑到如下的课题。
第一课题是无法将晶体管的尺寸最优化。
如果能将电阻变化特性限定成A模式及B模式中的某一种，则根据现有已知的思考方法，能够设置成在基板偏置效果小的条件下晶体管进行动作，以能驱动高电阻化所需的电流的最小限度的尺寸构成晶体管。
但是，如果模式不确定，则也考虑到在基板偏置效果大的条件下晶体管进行动作，需要以能驱动高电阻化所需的电流的有富余的尺寸构成晶体管。因此，与能限定模式的情况相比，需要将晶体管的栅极宽度W更宽地构成，成为存储器单元尺寸缩小化的大弊端，不优选。
第二课题是需要对识别电阻变化特性的模式的信息进行管理。
如果模式不确定，则为了使电阻状态变化而施加的电压的极性与在施加电压后读出的电阻状态(高电阻状态及低电阻状态的某一种)的对应不确定，因而为了将电阻变化元件实际作为存储元件使用，需要对模式进行识别的信息。
例如，在批(lot)或部分(slice)的单位中出现相同模式的情况下，在芯片内设置管理用的存储元件，在制造阶段中，将表示电阻变化元件按照A模式及B模式中的哪一种进行电阻变化的识别信息记录在该管理用的存储元件中，在利用阶段中，对应于该识别信息，在写入动作中将施加电压的极性反转，或者在读出动作中将输出数据的极性反转。
如果这样的话，可以考虑能将电阻变化元件实际上作为存储元件来使用，但是电路结构或控制方法变得复杂，不优选。而且，在再稍微细小的单位、例如存储器单元的单位中出现不同的模式的情况下，在每个存储器单元中设置管理用的存储元件来对模式的识别信息进行记录的方法在实际上是不可能的。
本发明是鉴于上述情况而完成的，其目的在于提供如下技术：对于使用了电阻变化元件的1T1R型的非易失性存储装置，可控制电阻变化元件的电阻变化特性的A模式及B模式的出现，可以最佳的晶体管寸法设计存储器单元。
为了解决上述课题，本发明的非易失性存储装置具备：半导体基板；非易失性存储元件，由第一电极、第二电极、电阻变化层构成，所述电阻变化层介于所述第一电极和所述第二电极之间，并以与所述第一电极和所述第二电极相接的方式设置，基于向所述第一电极与所述第二电极间施加的极性不同的电信号，电阻值可逆地变化；以及N型MOS晶体管，包括在所述半导体基板的主面构成的、第一N型扩散层区域、栅极、隔着所述栅极而在所述第一N型扩散层区域的相反侧构成的第二N型扩散层区域；所述电阻变化层包含钽及铪中的某一种的缺氧型氧化物，所述第一电极和所述第二电极利用由不同的元素形成的材料而构成，所述第一电极的标准电极电位V1、所述第二电极的标准电极电位V2、所述钽及铪中的所述某一种的标准电极电位Vt满足：Vt＜V2且V1＜V2，所述第一电极与所述N型MOS晶体管的所述第一N型扩散层区域连接而构成存储器单元。
此外，本发明的非易失性存储装置具备：半导体基板；非易失性存储元件，由第一电极、第二电极、电阻变化层构成，所述电阻变化层介于所述第一电极和所述第二电极之间，并以与所述第一电极和所述第二电极相接的方式设置，基于向所述第一电极与所述第二电极间施加的极性不同的电信号，电阻值可逆地变化；N阱，构成于所述半导体基板的主面；P型MOS晶体管，其包括在所述N阱的区域内构成的、第一P型扩散层区域、栅极、隔着所述栅极而在所述第一P型扩散层区域的相反侧构成的第二P型扩散层区域；所述电阻变化层包含钽及铪中的某一种的缺氧型氧化物，所述第一电极和所述第二电极利用由不同的元素形成的材料而构成，所述第一电极的标准电极电位V1、所述第二电极的标准电极电位V2、所述钽及铪中的所述某一种的标准电极电位Vt满足：Vt＜V2且V1＜V2，所述第二电极与所述P型MOS晶体管的所述第一P型扩散层区域连接而构成存储器单元。
根据本发明的非易失性存储装置，使用了通过作为难以使电阻变化层发生电阻变化的电极材料的第一电极和作为容易使电阻变化层发生电阻变化的电极材料的第二电极夹持电阻变化层而成的电阻变化型非易失性存储元件来构成存储器单元，因此，在各存储器单元中，以通过以第一电极为基准向第二电极施加正的电压来进行高电阻化、通过以第二电极为基准向第一电极施加正的电压来进行低电阻化的方式，能将用于进行电阻变化的电压施加方向(驱动极性)唯一地确定。
一般情况下，使电阻变化元件进行高电阻化的情况与使其进行低电阻化的情况相比，为了使处于低电阻值的状态的电阻变化元件产生发生电阻变化的程度的电压，需要更多的驱动电流。
因此，在由上述电阻变化元件和N型MOS晶体管构成存储器单元的情况下，上述电阻变化元件的第一电极与N型MOS晶体管的第一N型扩散层区域连接。通过该连接，在将上述电阻变化元件进行高电阻化的情况下，将N型MOS晶体管的第二N型扩散层区域接地，通过在N型MOS晶体管中难以产生基板偏置效果的接地偏置，能够向上述电阻变化元件供给驱动电流。
此外，在由上述电阻变化元件和P型MOS晶体管构成存储器单元的情况下，将上述电阻变化元件的第二电极与P型MOS晶体管的第一P型扩散层区域连接。通过该连接，在对上述电阻变化元件进行高电阻化的情况下，将P型MOS晶体管的第二N型扩散层区域与电源连接，通过在P型MOS晶体管中难以产生基板偏置效果的电源偏置，能够向上述电阻变化元件供给驱动电流。
其结果是，也考虑到在基板偏置效果大的条件下晶体管进行动作的情况，不必以能驱动高电阻化所需的电流的有富余的尺寸来构成晶体管，可以最佳的晶体管寸法来设计存储器单元。
而且，电阻变化现象为电阻变化层与电极材料间的相互作用，不仅是电阻变化材料，与特定的电极材料的组合也变得重要。例如，在与Pt或Ir(铱)等比较高价的材料组合的情况下，优选只在一个电极中使用，另一个电极可以用W(钨)等尽量廉价的材料构成。在这样的情况下，能可靠地确定将哪侧的电极与晶体管连接是有效的。
即，能以小的布置面积实现使用了1T1R型存储器单元的电阻变化型非易失性存储装置，能实现集成度的提高以及成本的降低。
附图说明
图1是表示作为本发明的基础数据的非易失性存储元件的基本结构的示意图。
图2是表示作为本发明的基础数据的非易失性存储元件的电阻变化中的电流-电压的滞后特性的一例的图。
图3(a)、(b)是表示作为本发明的基础数据的非易失性存储元件的电阻值与电脉冲施加次数的关系的一例的图。
图4是表示作为本发明的基础数据的非易失性存储元件的钽氧化物层的组成的解析结果的图。
图5是表示作为本发明的基础数据的非易失性存储元件的结构的截面图。
图6(a)、(b)是表示作为本发明的基础数据的非易失性存储元件的电阻值与电脉冲施加次数的关系的图。
图7(a)、(b)是表示作为本发明的基础数据的非易失性存储元件的电阻值与电脉冲施加次数的关系的图。
图8(a)、(b)是表示作为本发明的基础数据的非易失性存储元件的电阻值与电脉冲施加次数的关系的图。
图9(a)、(b)是表示作为本发明的基础数据的非易失性存储元件的电阻值与电脉冲施加次数的关系的图。
图10(a)、(b)是表示作为本发明的基础数据的非易失性存储元件的电阻值与电脉冲施加次数的关系的图。
图11(a)、(b)是表示作为本发明的基础数据的非易失性存储元件的电阻值与电脉冲施加次数的关系的图。
图12是表示作为本发明的基础数据的非易失性存储元件的电阻值与电脉冲施加次数的关系的图。
图13(a)～(h)是表示作为本发明的基础数据的非易失性存储元件的电阻值与电脉冲施加次数的关系的图。
图14是表示作为本发明的基础数据的非易失性存储元件的电极材料种类与标准电极电位的关系的图。
图15(a)、(b)是用于对作为本发明的基础数据的非易失性存储元件的动作进行说明的截面示意图。
图16(a)、(b)是用于对作为本发明的基础数据的非易失性存储元件的动作进行说明的截面示意图。
图17是表示作为本发明的基础数据的非易失性存储元件的铪氧化物层的组成的解析结果的图。
图18(a)、(b)是表示作为本发明的基础数据的非易失性存储元件的电阻值与电脉冲施加次数的关系的图。
图19(a)～(g)是表示作为本发明的基础数据的非易失性存储元件的电阻值与电脉冲施加次数的关系的图。
图20是表示作为本发明的基础数据的非易失性存储元件的电极材料种类与标准电极电位的关系的图。
图21是本发明的实施方式中的电阻变化型非易失性存储装置的结构的图。
图22是表示本发明的实施方式中的电阻变化型非易失性存储装置的存储器单元部的结构的一例的截面图。
图23(a)～(c)是本发明的实施方式中的电阻变化型非易失性存储装置的动作时间图。
图24是本发明的实施方式中的电阻变化型非易失性存储装置的存储器单元特性的模拟图。
图25(a)～(f)是表示本发明的实施方式中的存储器单元的电路结构的电路图。
图26(a)～(f)是表示为了实现本发明的实施方式中的存储器单元的电阻变化元件与晶体管的连接关系的图。
图27是表示本发明的实施方式中的电阻变化型非易失性存储装置的存储器单元部的结构的一例的截面图。
图28是表示以往的电阻变化型非易失性存储装置的存储器单元的截面示意图。
图29是以往的使用相变存储器的半导体装置的截面图。
符号说明
200    非易失性存储装置
201    存储器主体部
202    存储器阵列
203    列选择电路
204    读出放大器(sense amplifier)
205    数据输入输出电路
206    写入电路
207    行驱动器
208    行选择电路
209    地址输入电路
210    控制电路
211    写入用电源
212    低电阻(LR)化用电源
213    高电阻(HR)化用电源
300    存储器单元
301    半导体基板
302a、302b    N型扩散层区域
303a    栅极绝缘膜
303b    栅极电极
304、306、308、310    通孔(via)
305、307、311    布线层
309    电阻变化元件
309a、309d    下部电极
309b、309e    电阻变化层
309c、309f    上部电极
317    晶体管
400    存储器单元
402a、402b    P型扩散层区域
409    电阻变化元件
417    晶体管
418    N阱(well)
500    非易失性存储元件
501    单晶硅基板
502    氧化物层
503    下部电极
504    缺氧型的过渡金属的氧化物层
505    上部电极
506    元件区域
1401、1501    下部电极
1402、1502    缺氧型钽氧化物层
1403、1503    上部电极
1404、1504    氧离子
3301    下部电极
3302    电阻变化层
3303    上部电极
具体实施方式
下面参照附图对本发明的实施方式进行详细说明。
本发明的实施方式中的电阻变化型非易失性存储装置是将电阻变化元件和MOS晶体管串联连接而成的1T1R型非易失性存储装置，将电阻变化元件的电阻变化特性的模式固定的同时，按照固定的模式将MOS晶体管的结构最优化。
[本发明的基础数据]
作为准备，对与在本发明的电阻变化型非易失性存储装置中使用的2种电阻变化元件有关的基础数据进行说明。
这些电阻变化元件是通过由不同材料形成的上下电极分别夹持由缺氧型钽氧化物形成的电阻变化层、以及由缺氧型铪氧化物形成的电阻变化层而构成的。
这些电阻变化元件是以得到具有可逆的稳定的重写特性、并利用了电阻变化现象的非易失性存储元件为目的而由本申请发明人们发明的元件，分别在作为相关专利申请的日本特愿2007-267583号、以及日本特愿2008-121947号(专利文献)中进行了详细说明。
本发明的电阻变化型非易失性存储装置中利用了如下特征，即，这些电阻变化元件所具有的、可将电阻变化特性固定为上述A模式及B模式中任意所希望的一种的特征。以下为了说明，引用上述相关专利申请的部分内容。
另外，在本说明书中，“电阻变化元件”和“电阻变化型非易失性存储元件(或者简称为非易失性存储元件)”以相同的意思来使用。
[在电阻变化层中使用了缺氧型钽氧化物的电阻变化元件]
首先，对与使用了缺氧型钽氧化物的进行双极动作的电阻变化型非易失性存储元件有关的第一实验进行说明。
在第一实验中，通过将使用了缺氧型钽氧化物的进行双极动作的电阻变化型非易失性存储元件构成为仅在上下某一个电极附近容易发生电阻变化，由此来检验是否可得到可逆的稳定的重写特性。
为了进行该检验，设想电阻变化的发生容易性根据电极的材料种类而变化，制作由不同材料的上下电极夹持缺氧型钽氧化物而成的结构的电阻变化元件，测定电阻变化特性。
下面对第一实验的结果进行说明。
另外，在说明该检验结果之前，对缺氧型钽氧化物层的形成方法和氧含有率的适当的范围进行说明。
然后，为了确认电阻变化的发生容易性是否依赖于电极材料，形成用由Pt、W、Ta、TaN(氮化钽)形成的电极夹持TaOx层而成的结构，说明对由电脉冲引起的电阻变化现象的情况进行调查而得到的结果。
并且最后，对用容易进行动作的电极材料和难以进行动作的电极材料夹持缺氧型钽氧化物而成的结构的电阻变化元件的电阻变化的测定结果进行说明。
[溅射时的氧流量比与钽氧化物层的氧含有率的关系]
首先，对第一实验中的缺氧型钽氧化物层的制作条件以及氧含有率的解析结果进行说明。
缺氧型钽氧化物层通过将Ta靶在氩(Ar)气体和O2(氧)气体气氛中进行溅射的所谓的反应性溅射法来制作。
第一实验中的具体的缺氧型钽氧化物的制作方法如下所述。
首先，将基板设置在溅射装置内，将溅射装置内抽真空至7×10-4Pa左右。以Ta为靶，将功率设为250W，将Ar气体和O2气体合并得到的总气体压力设为3.3Pa，将基板的设定温度设为30℃，进行溅射。这里，使O2气体相对于Ar气体的流量比从0.8％变化至6.7％。
首先，由于目的在于调查组成，因此，作为基板，使用在硅(Si)上堆积了200nm的SiO2的基板，按钽氧化物层的膜厚为约100nm的方式调整溅射时间。
通过卢瑟福背散射法(RBS法)及俄歇电子光谱法(AES法)对这样制作的钽氧化物层的组成进行解析而得到的结果如图4所示。
从该图可以看出，在使氧分压比从0.8％变化到6.7％的情况下，钽氧化物层中的氧含有率从约35at％(TaO0.66)变化到约70at％(TaO2.3)。
从以上结果可以看出，钽氧化物层中的氧含有率可通过氧流量比进行控制，可以形成与作为钽的化学计量的氧化物的Ta2O5(TaO2.5)的氧含有率71.4at％相比氧不足的缺氧型钽氧化物。
另外，在第一实验中，在钽氧化物层的解析中使用了卢瑟福背散射法(RBS)以及俄歇电子光谱法(AES)，但是，也可以使用荧光X线分析法(XPS)或电子探针显微分析法(EPMA)等的仪器分析方法。
[缺氧型钽氧化物层的组成和电阻变化特性]
对在如上所述制作的缺氧型钽氧化物中具有何种程度的氧含有率的缺氧型钽氧化物显示电阻变化进行了调查。这里，作为夹持缺氧型钽氧化物层的电极的材料所使用的材料，上下的电极均为Pt。
在上下的电极使用Pt的情况下，如上所述，作为双极型的电阻变化型的非易失性元件是不适当的。但是，如后所述，Pt是非常容易显示电阻变化的电极材料，对于判定具有某氧含有率的缺氧型钽氧化物是否显示电阻变化而言，是最合适的材料。
从以上的理由考虑，形成图5所示的非易失性存储元件500。
即，在单晶硅基板501上通过热氧化法形成厚度为200nm的氧化物层502，通过溅射法在氧化物层502上形成作为下部电极503的厚度为100nm的Pt薄膜。
然后，以Ta作为靶，通过反应性溅射法形成缺氧型钽氧化物层504。在第一实验中研究的范围内，与上述的分析试样同样，使O2气体的流量比从0.8％变化至6.7％，制作非易失性存储元件。缺氧型钽氧化物层504的膜厚形成为30nm。
然后，在缺氧型钽氧化物层504上通过溅射法堆积作为上部电极505的厚度为150nm的Pt薄膜。
最后，通过光刻工序和干蚀工序形成元件区域506。另外，元件区域506是直径为3μm的圆形图案。
测定如上所述制作的非易失性存储元件的电阻变化现象。其结果是，在使用了从图4的α点(氧流量比约1.7％、氧含有率约45at％)到β点(氧流量比约5％、氧含有率约65at％)的钽氧化膜的非易失性存储元件的情况下，高电阻值为低电阻值的5倍以上，是良好的。
图6(a)、图6(b)分别是对使用了具有α点及β点的氧含有率的钽氧化物层的非易失性存储元件测定相对于脉冲施加次数的电阻变化特性而得到的结果。
根据图6(a)、图6(b)，可以判断在使用了具有α点以及β点的氧含有率的钽氧化物层的元件的情况下，高电阻值均为低电阻值的5倍以上，是良好的。
因此，可以说氧含有率为45～65at％的组成范围、即将电阻变化层表示成TaOx时x的范围为0.8≤x≤1.9的范围是更合适的电阻变化层的范围(氧含有率＝45at％与x＝0.8相对应，氧含有率＝65at％与x＝1.9相对应)。
[将W、Ta、TaN用于上下的电极材料的电阻变化元件的电阻变化特性]
然后，为了确认电阻变化的发生容易性是否依赖于电极材料，制作用由作为Pt以外的材料的W、Ta、TaN形成的下部电极503和上部电极505夹持缺氧型钽氧化物层504而成的结构，说明对由电脉冲引起的电阻变化的情况进行调查而得到的结果。
另外，这里以只评价电阻变化的发生容易性为目的而进行了实验，因此，将上下的电极材料设为相同。此外，将使用的缺氧型钽氧化物的氧含有率设为适当的氧含有率的范围的大致中间的58at％(TaO1.38)。元件的形成方法与上述大致相同，将Pt、W、Ta、TaN中的任意一种均通过溅射法进行堆积。
首先，为了比较，对下部电极503和上部电极505中的任一个均利用由Pt形成的薄膜形成的非易失性存储元件(以下，表示为元件B)的电阻变化特性进行说明。
图7(a)、图7(b)是这样制作的元件B的由电脉冲引起的电阻变化的测定结果。
图7(a)是在下部电极503和上部电极505之间以脉冲宽度100nsec、并且以下部电极503为基准向上部电极505交替施加具有+3.0V和-1.5V的电压的电脉冲时的电阻的测定结果。
此时，通过施加+3.0V的电压的电脉冲，电阻值成为800～1000Ω左右，在施加-1.5V的电压的电脉冲时，变为150Ω左右。即，示出了如下变化：向上部电极505施加比下部电极503高的电压的电脉冲时进行高电阻化。
此外，虽然省略了详细情况，但是从追加的实验可以得出如下推断的结果：此时的电阻变化在上部电极505的附近发生。
然后，使施加的电压的平衡变化，使负的电压增大的情况的结果为图7(b)。此时，相对于下部电极503向上部电极505施加-3.0V和+1.5V的电压的电脉冲。于是，在施加-3.0V的电脉冲时进行高电阻化，电阻值成为600～800Ω左右，在施加+1.5V的电脉冲时进行低电阻化，电阻值成为150Ω左右。即，在向上部电极505施加比下部电极503高的电压的电脉冲时进行低电阻化，与测定图7(a)时显示完全相反的动作。
此外，虽然省略了详细情况，但是，从追加的实验可以得出如下的推断的结果：此时的电阻变化在下部电极503的附近发生。
然后，对下部电极503和上部电极505中的任一个均用由W形成的薄膜形成的非易失性存储元件(以下，表示为元件C)的电阻变化特性进行说明。
图8(a)、图8(b)是这样制作的元件C的由电脉冲引起的电阻变化的测定结果。
图8(a)表示以在上部电极505的附近发生电阻变化(上部电极模式)为目的、以下部电极503为基准向上部电极505交替施加+7V和-5V时的电阻值的变化。上部电极模式为通过以下部电极为基准向上部电极施加正电压而发生高电阻化的模式，与上述的B模式对应。
从图8(a)可知，在脉冲数到30次左右为止时，虽然弱，但是可观测到在B模式下的电阻变化，在施加+7V的电脉冲时进行高电阻化，在施加-5V的电脉冲时进行低电阻化。但是，如果脉冲数超过30次，则几乎无法观测到电阻变化。
相反，图8(b)表示以使在下部电极503的附近发生电阻变化(下部电极模式)为目的、向上部电极505交替施加+5V和-7V时的电阻值的变化。下部电极模式为通过以上部电极为基准向下部电极施加正电压而发生高电阻化的模式，与上述的A模式相对应。
从图8(b)可知，此时几乎无法观测到电阻值的变化，电阻值在30Ω左右成为稳定的值。
这里，如果对图7(a)的将上下的电极由Pt形成的元件B的结果与图8(a)的结果进行比较，则可知在将W用作电极时，明显变得难以发生电阻变化。
在作为元件B的测定结果的图7(a)中，低电阻状态的电阻值为150Ω，高电阻状态的电阻值为约1000Ω、以比率计发生了7倍左右的变化，相对于此，在作为将W用作电极材料的元件C的测定结果的图8(a)中，即使在进行大的电阻变化的范围中，最高也仅在50Ω与100Ω之间发生电阻变化，作为比率，只是2倍左右的变化。
对于施加的电压，在图7(a)的测定时，为+3.0V和-1.5V，相对于此，在图8(a)中，尽管施加了+7V和-5V的非常高的电压，也几乎无法看到电阻变化。
如上所示，可知在将W用作电极时，与将Pt用作电极的情况相比，明显难以发生电阻变化。
以上的结果表示，将缺氧型钽氧化物用于电阻变化层的电阻变化元件的动作对使用的电极的材料有非常强的依赖性。即，至少可明确在将Pt用作电极的情况下容易发生电阻变化，在将W用作电极的情况下，难以发生电阻变化。
此外，虽然未作详细说明，但是，也制作了将Ta或TaN用作上下的电极的电阻变化元件，并进行了电阻变化特性的测定。
图9(a)、图9(b)是下部电极503和上部电极505中的任一个均使用了Ta的元件D的电阻变化特性。
图9(a)是在向上部电极505施加+7V和-5V的电脉冲的情况下的测定结果，图9(b)是在向上部电极505施加+5V和-7V的电脉冲的情况下的测定结果。在哪一种情况下，几乎均未发生电阻变化。
此外，图10(a)是下部电极503和上部电极505中的任一个均使用了TaN的元件E的电阻变化特性。图10(a)是在向上部电极505施加+7V和-5V的电脉冲的情况下的测定结果，图10(b)是在向上部电极505施加+5V和-7V的电脉冲的情况下的测定结果。在该情况下，仅发生了可以说几乎没有变化的程度的电阻变化。
如上所述，除了W以外，也存在难以发生电阻变化的材料。
[将W和Pt用作电极的电阻变化元件的电阻变化特性]
然后，说明由作为容易发生电阻变化的材料的Pt、和作为难以发生电阻变化的材料且工艺稳定性高的材料的W夹持缺氧型钽氧化物的形式的电阻变化元件即元件F的电阻变化特性。
准备的元件是使用W薄膜作为下部电极503、使用Pt薄膜作为上部电极505而制作的。W薄膜とPt薄膜分别是通过将W靶和Pt靶在Ar气体中进行溅射而堆积成的。
如上所述制作的元件F的由电脉冲引起的电阻变化的情况如图11(a)、图11(b)所示。
图11(a)表示以使在上部电极505的附近的电阻变化发生(B模式)为目的、以下部电极503为基准向上部电极505交替施加+2.5V和-1.5V时的电阻值的变化。此时，电阻值在施加了+2.5V的电脉冲时成为约600Ω，在施加了-1.5V的电脉冲时成为60Ω地稳定变化。
另一方面，以使在下部电极503的附近的电阻变化发生(A模式)为目的、以下部电极503为基准向上部电极505交替施加+1.5V和-2.5V时的电阻值的变化如图11(b)所示。此时，电阻变化仅在60Ω与100Ω之间发生电阻变化，与为了使B模式的电阻变化发生的电压施加相比，仅发生可无视的程度的电阻变化。
从以上的图11(a)、图11(b)的结果来看，元件F显示了仅在单侧的电极附近发生电阻变化的进行双极动作的电阻变化型的非易失性存储元件的理想的动作。
此外，也未发现A模式和B模式混杂的现象。
例如，图12表示向与得到图11(a)、图11(b)的测定结果的元件F不同的元件(同一基板上的不同元件)施加1000次左右的电脉冲的结果，但是，可以看到电阻变化现象非常稳定地发生。
从以上情况可知，由于通过形成用容易发生电阻变化现象的电极、和难以发生电阻变化现象的电极夹持电阻变化层而成的结构，能使在所希望的单侧的电极侧进行电阻变化，因此可制作稳定动作的、显示出优选的双极动作的电阻变化型的非易失性存储元件。
此外，施加电压与电阻值的关系显示出如下动作：在向容易发生电阻变化的电极施加正的电压的电脉冲时，电阻值增高，在施加负的电压的电脉冲时，电阻值降低。
[与上下的电极材料种类对应的电阻变化元件的电阻变化特性]
然后，示出第二实验的结果，该第二实验对电极材料不同的几种元件评价了电阻变化的发生容易性。
作为第二实验的结果将下部电极503固定为W、将上部电极505用Pt以外的不同的材料构成的多种元件的电阻变化的情况进行说明。这里，将下部电极503固定为W是因为W是比较稳定的材料、且加工也比较容易。
另外，元件的制作方法与第一实验中说明的方法相同，下部电极503、上部电极505都通过溅射法形成。此外，作为电阻变化材料的缺氧型钽氧化物也是将钽金属在O2和Ar中进行溅射而制作的。
为了调查与电极的不同相对应的电阻变化的特性，缺氧型钽氧化物的组成设定为完全相同。即，在将氧含有率固定为约58at％的缺氧型钽氧化物(表示为TaOx时，x为1.38)。
此外，在第二实验中，由于将下部电极503设为难以动作的W，因此，将电阻值的变化几乎不产生的A模式(在相对于上部电极向下部电极施加高电压时进行高电阻化的模式)的结果省略，仅示出B模式(在相对于下部电极向上部电极施加高电压时进行高电阻化的模式)的结果。在B模式中进行电阻变化时的电脉冲的电压根据元件而存在若干不同，但是，将下部电极设为电压的基准，将进行高电阻化时的电压设为+1.8～+2.0V，将进行低电阻化时的电压设为-1.3～-1.6V。
在图13(a)～图13(h)中总结了测定结果。
首先，在看了图13(a)的作为上部电极使用Ir的元件G、图13(b)的作为上部电极使用Ag(银)的元件H、图13(c)的作为上部电极使用Cu(铜)的元件I的结果后，可知较稳定地以大的幅度发生了电阻变化。然后，在图13(d)的作为上部电极使用Ni(镍)的元件J、图13(h)的作为上部电极使用TaN的元件N中，虽然可看见若干的电阻变化，但是其变化幅度小。
然后，在图13(e)的作为上部电极使用Ta的元件K、图13(f)的作为上部电极使用Ti(钛)的元件L、图13(g)的作为上部电极使用Al(铝)的元件M中，完全没有观测到电阻变化现象。可以认为这些材料本质上具有难以产生电阻变化的性质。
从以上的结果可知，在使用了缺氧型钽氧化物的非易失性存储元件中，存在容易产生电阻变化现象(容易进行动作)的材料、和难以产生电阻变化现象(难以进行动作)的材料。以第二实验的范围来说，容易进行动作的电极为Pt、Ir、Ag、Cu，难以进行动作的电极材料为W、Ni、Ta、Ti、Al、TaN。
如果形成通过这些材料的组合来夹持缺氧型钽氧化物的结构的电阻变化元件，则可得到没有模式混杂的稳定的电阻变化。其中，参照图7(a)、图11(b)、图13(d)、图13(h)，在W、Ni、TaN电极的情况下，虽然微弱，但是还是可以观察到电阻变化。因此，在使用这些材料作为一个电极、使用例如在第二实验中完全观测不到电阻变化的电极材料即Ta、Ti、Al作为另一个电极的情况下，虽然微弱，但是可期待得到稳定的电阻变化。
然后，对电阻变化本身发生的机理和电阻变化的发生容易性的材料依赖性进行了若干考察。
图14是对第一实验和第二实验的结果进行总结而得到的图。在横轴描绘电极材料，在纵轴描绘标准电极电位。图14的○表示电阻变化容易发生，△表示变化的比例小但是发生了电阻变化，×表示未发生电阻变化。另外，TiN(氮化钛)是未在第一实验及第二实验中使用的电极材料，用于参考而用·示出。
在图14中，TaN、TiN以外的电极材料的标准电极电位为非专利文献1：“CRC HANDBOOK of CHEMISTRY and PHYSICS(化学及物理CRC手册)，DAVID R.LIDE Editor-in-chif，84th Edition 2003-2004，CRC PRESS”中公开的文献值，TaN、TiN的标准电极电位是发明人们测定的数据。
发明人们通过用Solartron公司制的电化学测定系统SI1280B构成的3电极系的恒电位仪对含有TaN、TiN的几种电极材料的标准电极电位进行测定。作为测定条件，使用成为测定对象的电极材料作为作用极，使用Pt电极作为对极，使用Ag/AgCl电极作为参照极，作为电解液，将7ml的1wt％KCl在N2鼓泡的情况下来使用。
通过在这样的条件下探索作用极与对极之间的电位平衡点，对电极材料相对于Ag/AgCl电极的电位平衡点下的电位进行测定之后，将在测定的电位中加上+0.196V而得到的值作为电极材料相对于标准氢电极的电位(即标准电极电位)。
观察图14可知，在标准电极电位比作为电阻变化层的构成元素的Ta高的材料的情况下，发生了电阻变化，在标准电极电位比Ta低的材料的情况下，变得难以发生电阻变化。并且，可知标准电极电位的差越大，越容易发生电阻变化，随着标准电极电位的差减小，变得难以发生电阻变化。
一般情况下，标准电极电位是氧化的容易性的一个指标，意味着该值越大，越难以氧化，越小越容易氧化。从该情况可以推测，氧化的容易性对电阻变化现象的机理起很大的作用。
基于以上结果，考虑电阻变化的机理。首先，使用图15(a)、图15(b)对通过电阻变化容易发生的材料(标准电极电位大、难以氧化的材料)构成上部电极的情况进行说明。
如图15(a)所示，对于由下部电极1401、缺氧型钽氧化物层1402、用比Ta难氧化的材料构成的上部电极1403构成的电阻变化元件，在相对于下部电极1401向上部电极1403施加高电压时，缺氧型钽氧化物中的氧原子成为离子，通过电场进行移动，并集中到上部电极1403的界面附近。
但是，构成上部电极1403的金属与Ta相比难以氧化，因此，氧离子1404成为滞留在缺氧型钽氧化物层1402与上部电极1403的界面的状态，并在界面附近与Ta结合，形成氧浓度高的缺氧型钽氧化物。通过该情况，元件进行高电阻化。
然后，如图15(b)所示，在向下部电极1401施加高的电压时，氧原子再次成为氧离子，返回到缺氧型钽氧化物层1402的内部。由此，可以想到发生了低电阻化。
然后，对通过比Ta容易氧化的材料构成上部电极的情况进行了说明的图为图16(a)、图16(b)。
如图16(a)所示，对于由下部电极1501、缺氧型钽氧化物层1502、用比Ta容易氧化的材料形成的上部电极1503构成的电阻变化元件，相对于下部电极1501向上部电极1503施加高的电压时，缺氧型钽氧化物中的氧原子成为离子，通过电场移动，集中到上部电极1503的界面附近。
此时，由于上部电极1503比Ta容易氧化，因此，氧离子1504被吸入到上部电极1503的内部，与形成上部电极1503的材料发生结合。此时，与图15(a)不同，在缺氧型钽氧化物层1502与上部电极1503的界面未形成高电阻层，而且，相对于构成上部电极1503的元素的数量，氧离子的数量少，因此，电阻值几乎不上升。
相反，如图16(b)所示，在向下部电极1501施加高的电压的情况下，吸入到上部电极1503的氧与上部电极件的结合更加稳定，因此，可以认为难以返回到缺氧型钽氧化物层1502中，电阻值不进行较大地变化。
如果在图15(a)、图15(b)、图16(a)、及图16(b)中，在构成上部电极的材料的氧化的容易性与Ta相同程度的情况下，认为产生上述的两个例子的中间的变化，发生微弱的电阻变化。
从以上结果可知，在将缺氧型钽氧化物用于电阻变化层的非易失性存储元件的情况下，在上部电极与下部电极中使用具有不同的标准电极电位的材料即可。
由此，在单侧的电极附近优势地发生电阻变化，能实现理想的双极型的电阻变化。而且，不会发生电阻变化模式的混杂，使得稳定的电阻变化动作变得可能。
更优选的是，对于一个电极材料，使用比Ta的标准电极电位大、且差较大的材料，对于另一个电极材料，使用比Ta的标准电极电位大、且差较小的材料即可。
进一步优选的是，对于一个电极材料，使用比Ta的标准电极电位大的材料，对于另一个电极材料，使用比Ta的标准电极电位小的材料即可。
另外，作为第二实验的结果，虽然没有记述，但是，对于分别使用TaN及Pt作为下部电极及上部电极的电阻变化元件，可得到显示出发生了稳定的电阻变化现象的良好的实验结果。
TaN的标准电极电位根据发明人们的测定为+0.48eV，Pt及Ta的标准电极电位根据非专利文献1分别为+1.18eV、-0.6eV。
该例为使用比Ta的标准电极电位大且差较大的材料即Pt作为上部电极、使用比Ta的标准电极电位大且差较小的材料即TaN作为下部电极的一例。
即，可以认为在该例中，通过使用满足与上述的标准电极电位有关的条件的TaN及Pt作为电极材料，可得到作为第二实验的结果说明的作用效果。
此外，作为其他例子，可以分别使用TiN及Pt作为下部电极及上部电极。TiN的标准电极电位根据发明人们的上述测定为+0.55eV。因此，TiN与Pt的组合由于满足与在电阻变化层中使用钽氧化物的情况的标准电极电位有关的条件，因此，通过使用TiN及Pt作为电极材料，可以期待作为第二实验的结果所说明的作用效果。
而且，作为其他例子，也可以使用Au(金)或Pd作为电极材料。根据非专利文献1，Au、Pd的标准电极电位分别为+1.692eV、+0.951eV，比Ta的标准电极电位-0.6eV高。因此，在使用钽氧化物作为电阻变化层时，作为容易进行电阻变化的电极材料，使用Au及Pd中的一种，且作为难以进行电阻变化的电极材料，使用标准电极电位比Au及Pd中的上述一种低的材料(例如，标准电极电位为+0.1eV的W)，由此可期待作为第二实验的结果所说的作用效果。
此外，从上述机理可以看出，表现出在向容易发生电阻变化的电极施加正的电压的电脉冲时，电阻值增高，在施加负的电压的电脉冲时，电阻值降低的动作。
[使用缺氧型铪氧化物作为电阻变化层的电阻变化元件]
然后，作为其他相同的例子，对与将缺氧型铪氧化物作为电阻变化层使用的进行双极动作的非易失性存储元件有关的第3实验进行说明。
与第一实验的说明相同，首先，说明缺氧型铪氧化物层的形成方法、和氧含有率的适当的范围。
然后，为了确认电阻变化的发生容易性是否依赖于电极材料，形成用由Al、Ti、Ta、W、Cu、Pt形成的电极夹持HfOx层的结构，并说明了对由电脉冲引起的电阻变化现象的情况进行调查而得到的结果。并且，最后，对用容易进行动作的电极材料和难以进行动作的电极材料夹持缺氧型铪氧化物而成的结构的电阻变化元件的电阻变化的测定结果进行说明。
[溅射时的氧流量比与铪氧化物层的氧含有率的关系]
首先，对第3实验中的缺氧型铪氧化物层的制作条件及氧含有率的解析结果进行说明。
缺氧型铪氧化物层是通过将Hf(铪)靶在Ar气体和O2气体气氛中进行溅射的所谓的反应性溅射法而制得的。第3实验中的具体的缺氧型铪氧化物的制作方法如下所述。
首先，在溅射装置内设置基板，将溅射装置内抽真空至3×10-5Pa左右。将Hf作为靶，将功率设为300W，将由Ar气体和O2气体合并而得的总气体压力设为0.9Pa，将基板的设定温度设为30℃，进行溅射。这里，使O2气体相对于Ar气体的流量比从2％变化至4.2％。
首先，由于以调查组成为目的，因此，作为基板，使用在Si上堆积200nm的SiO2而成的基板，以铪氧化物层的膜厚为约50nm的方式调整溅射时间。
对这样制作的铪氧化物层的组成通过卢瑟福背散射法(RBS法)进行解析而得的结果如图17所示。
从该图可知，在使氧流量比从2％变化至4.2％时，铪氧化物层中的氧含有率从约37.7at％(HfO0.6)变化至约69.4at％(HfO2.3)。
从以上结果可知：通过氧流量比可控制铪氧化物层中的氧含有率；形成了从与Hf的化学计量的氧化物即HfO2的氧含有率66.7at％相比氧不足的缺氧型铪氧化物到被认为氧过量地含有的铪氧化物。
另外，在第3实验中，在铪氧化物层的解析中利用了卢瑟福背散射法(RBS)，但是也可以利用俄歇电子光谱法(AES)、荧光X线分析法(XPS)、电子探针显微分析法(EPMA)等仪器分析方法。
[缺氧型铪氧化物层的电阻变化特性]
对如上所述制作的缺氧型铪氧化物中具有何种程度的氧含有率的缺氧型铪氧化物显示出电阻变化进行了调查。这里，作为夹持缺氧型铪氧化物层的电极的材料使用的材料，上下的电极均为Pt。
在上下的电极使用Pt的情况下，如上所述，作为双极型的电阻变化型的非易失性元件是不适当的。但是，如后所述，Pt是非常容易显示电阻变化的电极材料，对于判定具有某氧含有率的缺氧型铪氧化物是否显示电阻变化而言，是最合适的材料。
从以上的理由考虑，形成图5的非易失性存储元件。
即，在单晶硅基板501上通过热氧化法形成厚度为200nm的氧化物层502，通过溅射法在氧化物层502上形成作为下部电极503的厚度为100nm的Pt薄膜。
然后，以Hf作为靶，通过反应性溅射法形成缺氧型铪氧化物层504。在第3实验中研究的范围内，与上述的分析试样同样，使O2气体的流量比从2％变化至4.2％，制作非易失性存储元件。缺氧型铪氧化物层504的膜厚形成为30nm。
然后，在缺氧型铪氧化物层504上通过溅射法堆积作为上部电极505的厚度为150nm的Pt薄膜。
最后，通过光刻工序和干蚀工序形成元件区域506。另外，元件区域506是直径为3μm的圆形图案。
测定如上所述制作的非易失性存储元件的电阻变化现象。其结果是，在使用了从图17的α点(氧流量比约2.7％、氧含有率约46.6at％)到β点(氧流量比约3.3％、氧含有率约62at％)的铪氧化膜的非易失性存储元件的情况下，高电阻值为低电阻值的4倍以上，是良好的。
图18(a)、图18(b)分别是对使用了具有α点及β点的氧含有率的铪氧化物层的非易失性存储元件测定相对于脉冲施加次数的电阻变化特性而得到的结果。
根据图18(a)、图18(b)，可以判断在使用了具有α点以及β点的氧含有率的铪氧化物层的元件的情况下，高电阻值均为低电阻值的4倍以上，是良好的。
因此，氧含有率为46.6～62at％的组成范围、即将电阻变化层表示成HfOx时x的范围为0.9≤x≤1.6的范围是更合适的电阻变化层的范围(氧含有率＝46.6at％与x＝0.9相对应，氧含有率＝62at％与x＝1.6相对应)。
[与上下的电极材料种类相对应的电阻变化元件的电阻变化特性]
然后，为了确认电阻变化的发生容易性是否依赖于电极材料，制作用由W形成的下部电极503和由Al、Ti、Hf、Ta、W、Cu、Pt中的一种形成的上部电极505夹持缺氧型铪氧化物层504而成的多种元件，说明对由电脉冲引起的电阻变化的情况进行调查而得到的结果。
将使用的缺氧型铪氧化物的氧含有率设为在适当的氧含有率的范围内与上限接近的61at％(HfO1.56)。对于元件的形成方法，铪氧化物的成膜方法与上述大致相同，而Al、Ti、Hf、Ta、W、Cu、Pt在形成铪氧化物后暂时取出到大气中，用其他的溅射装置通过溅射法进行堆积。
制作的元件O～元件U中使用的下部电极、上部电极的材料如表2所不。
[表2]
  元件名称   下部电极材料   上部电极材料
  O   W   Al
  P   W   Ti
  Q   W   Hf
  R   W   Ta
  S   W   W
  T   W   Cu
  U   W   Pt
对上述的元件O～元件U以规定的振幅施加脉冲宽度为100nsec的电脉冲来使它们进行电阻变化。
在第3实验中，由于将下部电极503设为难以进行动作的W，因此省略了A模式(在相对于上部电极向下部电极施加高的电压时进行高电阻化的模式)的结果，只显示了B模式(在相对于下部电极向上部电极施加高的电压时进行高电阻化的模式)的结果。
在上部电极模式下进行电阻变化时的电脉冲的电压根据元件的不同存在若干不同，但是，将下部电极设为电压的基准，将进行高电阻化时的电压设为+1.1～+1.9V，将进行低电阻化时的电压设为-1.1～-1.5V。
在图19(a)～图19(g)中总结了测定结果。
首先，在看了图19(a)的作为上部电极使用Al的元件O、图19(b)的作为上部电极使用Ti的元件P、图19(c)的作为上部电极使用Hf的元件Q的结果后，可知几乎没有进行电阻变化或者完全没有进行电阻变化。然后，在图19(d)的作为上部电极使用Ta的元件R的情况下，最初可以看到微弱的电阻变化，但是，随着脉冲数增加，其变化幅度减小，变得几乎不显示电阻变化。可以认为这些材料本质上具有难以发生电阻变化的性质。
然后，在图19(e)的作为上部电极使用W的元件S、图19(f)的作为上部电极使用Cu的元件T、图19(g)的作为上部电极使用Pt的元件U的情况下，发生较稳定的电阻变化。
从以上的结果可知，使用了缺氧型铪氧化物的非易失性存储元件中，存在电阻变化现象容易发生(容易进行动作)的材料、和难以发生(难以进行动作)的材料。以第3实验的范围来说，容易进行动作的电极为Pt、Cu、W，难以进行动作的电极材料为Ta、Hf、Ti、Al。
如果形成通过这些材料的组合来夹持缺氧型钽氧化物的结构的电阻变化元件，则可得到没有模式混杂的稳定的电阻变化。其中，参照图19(d)，在Ta电极的情况下，虽然微弱，但是可以观测到电阻变化。因此，在将该材料用作一个电极、将例如在第3实验中完全观测不到电阻变化的电极材料即Ti、Hf作为另一个电极的情况下，虽然微弱，但是可以期待稳定的电阻变化。
然后，对电阻变化本身发生的机理和电阻变化的发生容易性的材料依赖性进行了若干考察。
图20是对使用了缺氧型铪氧化物的非易失性存储元件涉及的结果进行总结而得到的图。在横轴描绘电极材料，在纵轴描绘标准电极电位。图20的○表示电阻变化容易发生，△表示变化的比例小但是发生了电阻变化，×表示未发生电阻变化。
观察图20后可知，在标准电极电位比作为电阻变化层的构成元素的Hf高的材料的情况下，发生了电阻变化，在标准电极电位比Hf低的材料的情况下，变得难以发生电阻变化。并且，可知标准电极电位的差越大，越容易发生电阻变化，随着标准电极电位的差减小，变得难以发生电阻变化。
该结果显示出与在第二实验所说的、使用了缺氧型钽氧化物的非易失性存储元件的结果完全相同的倾向。即，可以认为对于使用了缺氧型铪氧化物的非易失性存储元件所说明的电阻变化的机理(参照图15(a)、图15(b)、图16(a)、以及图16(b))在使用了缺氧型铪氧化物的非易失性存储元件中也同样起作用。
从以上的结果可知，在将缺氧型铪氧化物用于电阻变化层的非易失性存储元件的情况下，在上部电极和下部电极中使用具有不同的标准电极电位的材料即可。
由此，在单侧的电极附近优势地发生电阻变化，能实现理想的双极型的电阻变化。而且，不会发生电阻变化模式的混杂，使得稳定的电阻变化动作变得可能。
更优选的是，对于一个电极材料，使用比Hf的标准电极电位大、且差较大的材料，对于另一个电极材料，使用比Hf的标准电极电位大、且差较小的材料即可。
进一步优选的是，对于一个电极材料，使用比Hf的标准电极电位大的材料，对于另一个电极材料，使用Hf的标准电极电位以下的材料即可。
另外，作为第3实验的结果，虽然没有记述，但是，根据非专利文献1，由于Au的标准电极电位为+1.692eV，因此比Hf的标准电极电位-1.55eV高。因此，在使用Hf氧化物作为电阻变化层的情况下，作为容易进行电阻变化的电极材料使用Au，也能期待作为第3实验的结果所述的作用效果。
此外，作为其他例子，如第二实验中所述，可以使用TaN以及TiN中的一种作为下部电极，使用Pt作为上部电极。从上述的标准电极电位的值来看，这些电极材料的组合满足与在作为电阻变化层使用Hf氧化物的情况下的标准电极电位有关的条件，因此，通过使用TaN以及TiN中的一种和Pt作为电极材料，可以期待作为第3实验的结果所述的作用效果。
此外，从上述的机理可知，显示出在向容易发生电阻变化的电极施加正的电压的电脉冲时，电阻值增高，在施加负的电压的电脉冲时，电阻值降低的动作。
另外，在上述的第一实验、第二实验及第3实验中，对作为电阻变化层使用缺氧型钽氧化物及铪氧化物的例子进行了说明，但是，并非限定于此，对于将其他过渡金属的缺氧型的氧化膜用于电阻变化层的非易失性存储元件，可以认为如上所述地利用施加在电极上的电场来使氧离子发生移动，同样可以应用。此时，如果以使用的过渡金属材料的标准电极电位为基准来选择电极材料，能形成在单侧优势地进行动作的非易失性存储元件。此外，也可以按照不使电阻变化特性大幅度变化的程度在作为电阻变化层的钽氧化物或铪氧化物中添加微量的掺杂剂。
[本发明的实施方式中的电阻变化型非易失性存储装置]
然后，作为本发明的实施方式，对使用了上述说明的电阻变化元件的1T1R型的非易失性存储装置进行说明。
[NMOS结构的1T1R非易失性存储装置]
图21是表示本发明的实施方式的非易失性存储装置的结构的框图。
如图21所示，本实施方式的非易失性存储装置在半导体基板上具备存储器主体部201，存储器主体部201具备：存储器阵列202、行选择电路208、由字线驱动器WLD、源线驱动器SLD构成的行驱动器207、列选择电路203、用于进行数据的写入的写入电路206、检测流入选择位线的电流量并判定存储的数据为“1”或“0”的读出放大器204、经由端子DQ进行输入输出数据的输入输出处理的数据输入输出电路205。
而且，作为写入用电源211，具备低电阻(LR)化用电源212和高电阻(HR)化用电源213，低电阻(LR)化用电源212的输出V2向行驱动器207供给，高电阻(HR)化用电源213的输出V1向写入电路206供给。
而且，具备接收从外部输入的地址信号的地址输入电路209、和基于从外部输入的控制信号对存储器主体部201的动作进行控制的控制电路210。
存储器阵列202具备：在半导体基板上形成的、以互相交叉的方式排列的多个字线WL0、WL1、WL2、...及多个位线BL0、BL1、BL2、...，分别与这些字线WL0、WL1、WL2、...及位线BL0、BL1、BL2、...的交点对应地设置的多个NMOS晶体管N11、N12、N13、N21、N22、N23、N31、N32、N33、...(以下，表示为“晶体管N11、N12、...”)，以及与晶体管N11、N12、...1对1串联连接的多个电阻变化元件R11、R12、R13、R21、R22、R23、R31、R32、R33、...(以下，表示为“电阻变化元件R11、R12、...”)，各个构成存储器单元M11、M12、M13、M21、M22、M23、M31、M32、M33、...(以下，表示为“存储器单元M11、M12、...”)。这里，电阻变化元件R11、R12、...是作为本发明的基础数据上述说明的电阻变化元件。
如图21所示，晶体管N11、N21、N31、...的栅极与字线WL0连接，晶体管N12、N22、N32、...的栅极与字线WL1连接，晶体管N13、N23、N33、...的栅极与字线WL2连接，晶体管N14、N24、N34、...的栅极与字线WL3连接。
此外，晶体管N11、N21、N31、...以及晶体管N12、N22、N32、...与源线SL0共用地连接，晶体管N13、N23、N33、...以及晶体管N14、N24、N34、...与源线SL2共用地连接。
此外，电阻变化元件R11、R12、R13、R14、...与位线BL0连接，电阻变化元件R21、R22、R23、R24、...与位线BL1连接，电阻变化元件R31、R32、R33、R34、...与位线BL2连接。
地址输入电路209从外部电路(未图示)接受地址信号，基于该地址信号将行地址信号向行选择电路208输出，并且将列地址信号向列选择电路203输出。这里，地址信号是表示在多个存储器单元M11、M12、...中选择的特定的存储器单元的地址的信号。
控制电路210在数据的写入循环中，对应于向数据输入输出电路205输入的输入数据Din，将指示施加写入用电压的写入信号向写入电路206输出。另一方面，在数据的读出循环中，控制电路210将指示读出动作的读出信号向读出放大器204输出。
行选择电路208接收从地址输入电路209输出的行地址信号，对应于该行地址信号，通过行驱动器207，由与多个字线WL0、WL1、WL2、...中的任一个对应的字线驱动器电路WLD，对该选择的字线施加规定的电压。
此外，同样，行选择电路208接收从地址输入电路209输出的行地址信号，对应于该行地址信号，通过行驱动器207，由与多个源线SL0、SL2、...中的任一个对应的源线驱动器电路SLD，对该选择的源线施加规定的电压。
此外，列选择电路203接收从地址输入电路209输出的列地址信号，对应于该列地址信号，选择多个位线BL0、BL1、BL2、...中的任一个，对该选择的位线施加写入用电压或读出用电压。
写入电路206在接收从控制电路210输出的写入信号的情况下，对列选择电路203输出指示对选择的位线施加写入用电压的信号。
此外，读出放大器204在数据的读出循环中，检测流入到成为读出对象的选择位线中的电流量，判定存储的数据为“1”或“0”。该结果得到的输出数据DO经由数据输入输出电路205向外部电路输出。
写入用电源211由低电阻(LR)化用电源212和高电阻(HR)化用电源213构成，其输出分别输入到行驱动器207及写入电路206中。
关于写入动作，在实施方式中使用的上下的电极的材料种类不同的电阻变化元件还具有与在使用了Pt作为上下的电极的电阻变化元件中的电流-电压的滞后特性(图2)类似的滞后特性。
在电阻变化元件R11、R12、...所具有的电流-电压的滞后特性中，在将与图2的A点对应的电压表述为高电阻化电压VHR、将与图2的B点对应的电压表述为低电阻化电压VLR时，HR化用电源213为可对电阻变化元件R11、R12、...施加超过高电阻化电压VHR的正电压的电源电路，LR化用电源212为可对电阻变化元件R11、R12、...施加超过低电阻化电压VLR的绝对值的负电压的电源电路。
图22是表示与图21中的C部对应的存储器单元300的结构(2比特量的结构)的截面图、以及电阻变化元件309的放大图。
晶体管317、电阻变化元件309分别与图21中的晶体管N11、N12和电阻变化元件R11、R12对应。
存储器单元300是在半导体基板301上依次形成第二N型扩散层区域302a、第一N型扩散层区域302b、栅极绝缘膜303a、栅极电极303b、第一通孔304、第一布线层305、第二通孔306、第二布线层307、第3通孔308、电阻变化元件309、第4通孔310、第3布线层311而构成的。
与第4通孔310连接的第3布线层311与位线BL0相对应，与晶体管317的第二N型扩散层区域302a连接的、第一布线层305以及第二布线层307与在该图上垂直地走行的源线SL0相对应。
半导体基板301的电压为0V，从0V电源线(未图示)通过一般公知的结构供给。
如图22的放大部分所示，电阻变化元件309是在第3通孔308上将下部电极309a、电阻变化层309b、上部电极309c以夹心状形成，而且同与第3布线连接的第4通孔310相连。
这里，电阻变化层309b构成为由缺氧型钽氧化物形成，下部电极309a和上部电极309c由不同的材料构成，下部电极309a由难以发生电阻变化的电极材料即W构成，并经由通孔与晶体管的第一N型扩散层区域302b连接，上部电极309c由容易发生电阻变化的Pt构成，并经由通孔与在第3布线层311中形成的位线BL0连接。
[电阻变化型非易失性存储装置的动作]
对于如上那样构成的电阻变化型非易失性存储装置，对于写入数据时的写入循环、以及读出数据时的读出循环中的动作例，边参照图23(a)～图23(c)中所示的时间图边进行说明。
图23(a)～图23(c)是表示本发明的实施方式中的非易失性存储装置的动作例的时间图。另外，这里，进行如下定义：将电阻变化层为高电阻状态的情况分配为数据“1”，将电阻变化层为低电阻状态的情况分配为数据“0”，由此来表示其动作例。此外，说明仅表示对存储器单元M11进行数据的写入以及读出的情况。
此外，在图23(a)中，LR化用电源212中产生的电压V2被确定为对电阻变化元件R11、R12、...施加超过低电阻化电压VLR的电压的电压值。
在图23(b)中，在HR化用电源213中产生的电压V1被确定为对电阻变化元件R11、R12、...施加超过高电阻化电压VHR的电压的电压值。
对于V1以及V2的确定方法留待后述。
在图23(c)中，Vread是读出放大器204中产生的读出用电压，是将高电阻化电压VHR以下的电压施加到电阻变化元件R11、R12、...上的电压值。
此外，在图23(a)～图23(c)中，VDD与供给到非易失性存储装置200中的电源电压相对应。
在图23(a)所示的对存储器单元M11的数据“0”写入循环中，最初将选择位线BL0、源线SL0设定为电压V2。然后，将选择的字线WL0设定为电压VDD，使选择存储器单元M11的NMOS晶体管N11导通。在该阶段中，晶体管317的第二N型扩散层区域302a、和第一N型扩散层区域302b均被施加电压V2，因此，没有电流流动。
然后，将选择位线BL0在规定期间设定为电压0V，在规定期间后，施加再次成为电压V2的脉冲波形。在该阶段中，在电阻变化元件309中，以下部电极309a为基准向上部电极309c施加具有超过低电阻化电压VLR的绝对值的负的电压，进行从高电阻值向低电阻值的写入。然后，将字线WL0设定成电压0V，使晶体管317断开，完成数据“0”的写入。
在图23(b)所示的对存储器单元M11的数据“1”写入循环中，最初将选择位线BL0、源线SL0设定为电压0V。然后，将选择的字线WL0设定为电压VDD，使选择存储器单元M11的NMOS晶体管N11导通。
然后，将选择位线BL0在规定期间设定为电压V1，在规定期间后，施加再次成为电压0V的脉冲波形。在该阶段中，在电阻变化元件309中，以下部电极309a为基准向上部电极309c施加超过高电阻化电压VHR的正的电压，进行从低电阻值向高电阻值的写入。然后，将字线WL0设定为电压0V，完成数据“1”的写入。
在图23(c)所示的对存储器单元M11的数据的读出循环中，最初将选择位线BL0、源线SL0设定为电压0V。然后，将选择的字线WL0设定为电压VDD，使选择存储器单元M11的NMOS晶体管N11导通。
然后，将选择位线BL0在规定期间设定为读出电压Vread，通过读出放大器204检测流入到选择存储器单元M11中的电流值，由此来判定存储的数据为数据“0”或数据“1”。然后，将字线WL0设定为电压0V，完成数据的读出动作。
[1T1R型存储器单元的特性]
对实施方式中的1T1R型存储器单元M11、M12、...、特别是对NMOS晶体管N11、N12、...的结构进行说明。
根据本实施方式，如图22的放大部分所示，电阻变化元件309在上部电极309c侧使用电阻变化层309b容易进行电阻变化的电极，相对于下部电极309a向上部电极309c施加正电压，由此可以认为在该界面附近发生氧化现象，变成高电阻状态，通过施加相反方向的电压，发生还原现象，变成低电阻状态，从而能够整体限定相对于电压施加方向的电阻变化的状态。
图24表示在存储器单元的两端施加2.2V时在电阻变化元件上施加的电压与电阻变化元件的电阻值的关系。
施加方向1在图21中是在向位线BL0、BL1、...施加规定的正电压、向源线SL0、SL1...施加0V时、即相对于下部电极309a向上部电极309c施加正电压时的特性。
此外，施加方向2在图21中是在向位线BL0、BL1、...施加0V、向源线SL0、SL1、...施加规定的正电压、即相对于下部电极309a向上部电极309c施加负电压时的特性。
例如，元件电阻值为1000Ω时，施加方向1的情况表示可以向电阻变化元件施加约2.1V，作为电流值，表示可以驱动2.1V÷1000Ω＝2.1mA。此外，施加方向2的情况表示可以向电阻变化元件施加约1.25V，作为电流值，表示可以驱动1.25V÷1000Ω＝1.25mA。
从以上可知，NMOS晶体管的基板偏置效果的影响少的施加方向1与施加方向2的情况相比，该情况能驱动约1.7倍大小的电流。
此外，在图23(a)中说明的LR化用电源212所产生的电压V2的值可以用施加方向2的特性来确定。
可知例如将电阻变化元件309的高电阻状态下的电阻值设为10kΩ，则通过在存储器单元的两端施加2.2V，能向电阻变化元件309施加到约1.5V(图24的C点)。此时的电流值为1.5V÷10kΩ＝0.15mA。
可知如果将用于使电阻变化元件309低电阻化的低电阻化电压VLR设为例如-1.3V，则只要在LR化用电源212中，将电压V2设为2.2V，并且具有0.15mA以上的电流驱动能力，就能对电阻变化元件309施加超过低电阻化电压VLR的电压。
同样，在图23(b)中说明的HR化用电源213所产生的电压V1的值可以用施加方向1的特性确定。
可知例如将电阻变化元件309的低电阻状态下的电阻值设为1000Ω，则通过在存储器单元的两端施加2.2V，能向电阻变化元件309施加到约2.1V(图24的D点)。此时的电流值为2.1V÷1000Ω＝2.1mA。
可知如果将用于使电阻变化元件309高电阻化的高电阻化电压VHR设为例如1.2V，则只要在HR化用电源213中，将电压V1设为2.2V，并且具有2.1mA以上的电流驱动能力，就能对电阻变化元件309施加超过高电阻化电压VHR的电压。更优选的是，也可以将电压V1以更低的电压(例如1.8V等)确定为具有一定以上的富余度的电压值。
此外，在设计阶段，通过上述的方法设定大概的电压，在制品检查的阶段，也可以并用如下以往公知的方法：将电压V1或电压V2动作确认为能稳定地进行电阻变化的电压，并通过微调来确定成最佳电压。
如上所述，在本实施方式的电阻变化型非易失性存储装置中，由于使用由容易发生电阻变化的电极材料形成上部电极、由难以发生电阻变化的电极材料形成下部电极而成的电阻变化元件，因此，在各存储器单元中，使一个方向的电阻变化(低电阻化或高电阻化)稳定地产生的电压施加方向(驱动极性)唯一地确定。
并且，由于将该下部电极与NMOS晶体管的一个N型扩散层区域相连接来构成存储器单元，因此，能在施加方向1上可靠一致地进行用于需要更大的电流的从低电阻向高电阻的电阻变化的电压施加，不需要设想成为施加方向2的情况，能以最佳的晶体管尺寸设计存储器单元。
基于这一点，如果在电流驱动能力上有富余，尤其是能将HR化电源电压V1进一步低电压化，对低电压化或低耗电化也是有效的。
而且，通过唯一地确定驱动极性，不需要管理对电阻变化特性的模式进行识别的信息，能形成简单廉价的电路结构。
此外，在使用Pt那样的高价的电极材料的情况下，只要用于一方的电极材料即可，因此，对于制造成本的降低也是有效的。
[其他的1T1R型存储器单元的构成例]
图25(a)～图25(f)是表示包含实施方式中说明的1T1R型存储器单元、且用于公知的电阻变化元件的、1T1R型存储器单元的电路结构的电路图。
图25(a)表示使用了实施方式中说明的NMOS晶体管的结构。
图25(b)表示相对于图25(a)的结构更换了位线与源线的连接关系的结构。
图25(c)表示相对于图25(b)的结构将源线与供给固定的基准电压的基准电源连接而成的结构。此时，通过相对于基准电压使位线电压增高或者降低来控制写入状态。
图25(d)表示相对于使用了NMOS晶体管的图25(a)的结构、使用了PMOS晶体管的结构。此时，PMOS晶体管的基板电压供给电源电压VDD等的高电位。此外，存储器单元在通过将字线设成低电平来进行选择的方面不同，但是，其他的控制方法与由图25(a)的NMOS晶体管构成的情况相同。
图25(e)表示相对于图25(d)的结构更换了位线与源线的连接关系的结构。
图25(f)表示相对于图25(e)的结构将源线与供给固定的基准电压的基准电源连接的结构。此时，通过相对于基准电压将位线电压增高或降低来控制写入状态。
图26(a)～图26(f)是表示用于实现图25(a)～图25(f)的电路的、电阻变化元件与晶体管的在本发明中的连接关系的图。
这里，电阻变化层309e与电阻变化层309b同样地由缺氧型钽氧化物形成，下部电极309d与上部电极309c的构成材料同样地由容易发生电阻变化的Pt构成，上部电极309f与下部电极309a同样地由难以发生电阻变化的电极材料即W构成。
图26(a)与图22(a)所示的结构相同因此，省略说明。
图26(b)相对于图26(a)的结构更换了位线与源线的连接关系而构成，由容易发生电阻变化的电极材料构成的上部电极309c与源线连接，由难以发生电阻变化的电极材料构成的下部电极309a经由NMOS晶体管与位线连接。
此时也与图26(a)的情况相同，源线与字线在相同方向上进行布线，位线在与它们垂直的方向上进行布线。
通过图26(c)的结构，由容易发生电阻变化的电极材料构成的上部电极309c与基准电源连接，由难以发生电阻变化的电极材料构成的下部电极309a经由NMOS晶体管与位线连接。
图26(d)与图26(a)的情况相反，由难以发生电阻变化的电极材料构成的上部电极309f与位线连接，由容易发生电阻变化的电极材料构成的下部电极309d侧经由PMOS晶体管与源线连接。此时也与图26(a)的情况同样，源线与字线在相同方向上进行布线，位线在与它们垂直的方向上进行布线。
图26(e)相对于图26(d)的结构更换了位线与源线的连接关系而构成，由难以发生电阻变化的电极材料构成的上部电极309f与源线连接，由容易发生电阻变化的电极材料构成的下部电极309d经由PMOS晶体管与位线连接。
此时也与图26(d)的情况相同，源线与字线在相同方向上进行布线，位线在与它们垂直的方向上进行布线。
图26(f)中由难以发生电阻变化的电极材料构成的上部电极309f与基准电源连接，由容易发生电阻变化的电极材料构成的下部电极309d经由PMOS晶体管与位线连接。
图27是在将由PMOS晶体管构成的图26(d)的1T1R型的存储器单元400应用于非易失性存储装置中的情况下、与图21中的C部(2比特量)相对应的截面图、以及电阻变化元件409的放大图。另外，与图22所示的存储器单元300共同的部分用相同的符号，并省略了重复的说明。
存储器单元400是在半导体基板301上依次形成N阱418、第二P型扩散层区域402a、第一P型扩散层区域402b、栅极绝缘膜303a、栅极电极303b、第一通孔304、第一布线层305、第二通孔306、第二布线层307、第3通孔308、电阻变化元件409、第4通孔310、第3布线层311而构成的。
与第4通孔310连接的第3布线层311与位线BL0相对应，与晶体管417的第二P型扩散层区域402a连接的第一布线层305以及第二布线层311与在该图中垂直走行的源线SL0相对应。该非易失性存储装置的电源电压VDD从VDD电源线(未图示)以公知的结构供给到N阱。
如图27的放大部分所示，电阻变化元件409在第3通孔308上以夹心状形成下部电极309d、电阻变化层309e、上部电极309f，进而与同第3布线连接的第4通孔310相连。
这里，由PMOS晶体管构成的1T1R型存储器单元(图26(d)～图26(f))的情况与由NMOS晶体管构成的1T1R型存储器单元(图26(a)～图26(c))的情况相反，将与晶体管417的第一P型扩散层区域402b连接的下部电极309d用容易发生电阻变化的电极材料即Pt构成，将上部电极309f用难以发生电阻变化的电极材料即W构成。
这里，基板偏置效果的影响小、可取得大的电流驱动能力的晶体管417的驱动方向为：将第二P型扩散层区域402a设为源极、与成为该PMOS晶体管的基板电压的N阱418的电压(VDD)接近的方向，即，将下部电极309d设为高电平、将上部电极309f设为低电平的方向。
为了使需要更大的电流的从低电阻状态向高电阻状态的电阻变化方向与该电压施加方向一致，用容易发生电阻变化的电极材料构成下部电极309d，相反，用难以发生电阻变化的电极材料构成上部电极309f，相对于上部电极309f向下部电极309d施加正的电压，此时，能够在下部电极309d的界面附近发生氧化现象而变成高电阻状态。
另外，一般情况下，多在1T1R型存储器单元中使用NMOS晶体管，但是，作为用PMOS晶体管形成存储器单元的情况，可以考虑下述的情况。
例如，在选择的存储器单元中，为了得到更大的晶体管的驱动电流，有时只较低地设定存储器单元的晶体管的阈值电压。此时，向与选择存储器单元所属的位线连接的、选择存储器单元以外的非选择存储器单元的漏电流也增大。其结果可以认为是，读出特性降低。
作为在维持选择存储器单元的驱动电流的状态下避免漏电流增大的一种方法，可以考虑下述方法：将半导体基板301的区域设置成电分离成几个块的结构，对除选择存储器单元所属的块以外的晶体管按照其阈值电压升高的方式改变该块的基板电压，将其漏电流降低。
一般情况下，在许多CMOS型半导体装置中，使用P型硅半导体作为半导体基板301。因此，如果希望实施这样的结构，则在将存储器单元的晶体管用NMOS晶体管构成的情况下，需要采用例如例如作为三阱结构而已知的阱结构，将基板区域电分离成几个块。此时，需要追加新的制造工序，成本增大。
相对于此，在将存储器单元的晶体管用PMOS晶体管构成的情况下，只要将N阱418以所希望的单位进行布置设计而分块化即可，因此，可以得到能够无须追加制造工序地实施各个块的分离的优点。
此外，图22及图27的截面图分别与图26(a)、图26(d)相对应地表示。
由NMOS晶体管构成的与图26(b)、图26(c)对应的截面图相对于图22(a)的截面图只改变了连接源线、位线、基准电源的布线层，因此，省略说明。
此外，由PMOS晶体管构成的与图26(e)、图26(f)相对应的截面图相对于图27的截面图只改变了连接源线、位线、基准电压的布线层，因此，省略说明。
表3是关于与图26(a)～图26(f)对应的存储器单元结构，表示对于该各个结构在向电阻元件进行低电阻化写入的情况下和进行高电阻化写入的情况下的位线与源线的控制方法。
[表3]
另外，在图26(b)及图26(d)的结构的情况下，在图21所示的框图中，形成为LR化用电源212的输出V2供给到写入电路206、HR化用电源213的输出V1供给到行驱动器207中的结构。
此外，在图26(c)及图26(f)的结构的情况下，在图21所示的框图中，向写入电路206供给的HR化用电源213的输出V1设定为用于使电阻变化元件309高电阻化的高电阻化电压VHR与用于使电阻变化元件309低电阻化的低电阻化电压VLR之和以上的电压值，向行驱动器207供给的LR化用电源212的输出V2设定为其中间附近的电压值。
在各存储器单元中，使一个方向的电阻变化(低电阻化或高电阻化)稳定地产生的电压施加方向(驱动极性)根据表3唯一地确定，因此，不需要管理对电阻变化特性的模式进行识别的信息，能将电路结构简单化。
另外，在上述的实施方式中，对使用了作为电阻变化层的缺氧型的钽氧化物、铪氧化物的例子进行了说明，但是，并不限定于此，，也可以应用将其他的过渡金属的缺氧型的氧化膜用于电阻变化层中的非易失性存储元件。
另外，在本实施方式中，作为容易发生电阻变化的电极材料，使用了Pt，但是，其他也可以使用Ir、Pd、Ag、Cu。
同样，作为难以发生电阻变化的电极材料，使用了W，但是，其他也可以使用Ni、Ta、Ti、Al、TaN。
工业可利用性
如上所述，在本发明中，能以小的布置面积实现由使用了电阻变化元件的1T1R型存储器单元构成的电阻变化型非易失性存储装置，因此，对于实现例如高集成且小面积的存储器是有用的。

Claims (20)

1.一种电阻变化型非易失性存储装置，其特征在于，具备：
半导体基板；
非易失性存储元件，包括第一电极、第二电极和电阻变化层，所述电阻变化层介于所述第一电极与所述第二电极之间，并设置为与所述第一电极和所述第二电极相接，根据向所述第一电极与所述第二电极间施加的极性不同的电信号，电阻值可逆地变化；以及
N型MOS晶体管，构成于所述半导体基板的主面，包括第一N型扩散层区域、栅极以及隔着所述栅极构成于所述第一N型扩散层区域的相反侧的第二N型扩散层区域；
所述电阻变化层包含钽及铪的某一方的缺氧型氧化物；
所述第一电极和所述第二电极由包含不同元素的材料构成；
所述第一电极的标准电极电位V1、所述第二电极的标准电极电位V2和钽及铪的所述某一方的标准电极电位Vt满足：Vt＜V2且V1＜V2；
所述第一电极与所述N型MOS晶体管的所述第一N型扩散层区域连接而构成存储器单元。
2.一种电阻变化型非易失性存储装置，其特征在于，具备：
半导体基板；
非易失性存储元件，包括第一电极、第二电极和电阻变化层，所述电阻变化层介于所述第一电极与所述第二电极之间，并设置为与所述第一电极和所述第二电极相接，根据向所述第一电极与所述第二电极间施加的极性不同的电信号，电阻值可逆地变化；
N阱，构成于所述半导体基板的主面；以及
P型MOS晶体管，构成于所述N阱的区域内，包括第一P型扩散层区域、栅极以及隔着所述栅极构成于所述第一P型扩散层区域的相反侧的第二P型扩散层区域；
所述电阻变化层包含钽及铪的某一方的缺氧型氧化物；
所述第一电极和所述第二电极由包含不同元素的材料构成；
所述第一电极的标准电极电位V1、所述第二电极的标准电极电位V2和钽及铪的所述某一方的标准电极电位Vt满足：Vt＜V2且V1＜V2；
所述第二电极与所述P型MOS晶体管的所述第一P型扩散层区域连接而构成存储器单元。
3.根据权利要求1或2所述的电阻变化型非易失性存储装置，其特征在于，
所述第一电极的标准电极电位V1和钽及所述铪的所述某一方的标准电极电位Vt还满足V1≤Vt。
4.根据权利要求1或2所述的电阻变化型非易失性存储装置，其特征在于，
所述第二电极从包括铂、铱、钯、银、铜、金的组中选择；
所述第一电极从包括钨、镍、钽、钛、铝、氮化钽、氮化钛的组中选择。
5.根据权利要求1或2所述的电阻变化型非易失性存储装置，其特征在于，
所述第二电极从包括钨、铜、铂、金的组中选择；
所述第一电极从包括铝、钛、铪、氮化钽、氮化钛的组中选择。
6.根据权利要求1或2所述的电阻变化型非易失性存储装置，其特征在于，
所述电阻变化层包含钽氧化物，在将该钽氧化物表示为TaOx时，构成为满足0.8≤x≤1.9。
7.根据权利要求1所述的电阻变化型非易失性存储装置，其特征在于，
所述第一电极、所述第二电极以及所述电阻变化层层叠于半导体基板的主面；
所述第一电极配置为离所述半导体基板的主面更近的下部电极；
所述第二电极配置为离所述半导体基板的主面更远的上部电极。
8.根据权利要求1所述的电阻变化型非易失性存储装置，其特征在于，
所述非易失性存储元件的电阻值的变化表现在与所述第二电极相接的所述电阻变化层的区域即相关区域；
将与所述电阻变化层的不是所述相关区域的区域相接的所述第一电极、与所述N型MOS晶体管的所述第一N型扩散层区域连接。
9.根据权利要求8所述的电阻变化型非易失性存储装置，其特征在于，
所述相关区域向高电阻状态的变化表现为：通过从所述第二电极向所述第一电极的电场，所述电阻变化层所包含的氧离子向所述第二电极方向移动，与所述相关区域中的缺氧型的钽或铪的氧化物结合；
所述相关区域向低电阻状态的变化表现为：通过从所述第一电极向所述第二电极的电场，所述结合的氧离子向所述第一电极方向移动，从所述相关区域脱离。
10.根据权利要求1所述的电阻变化型非易失性存储装置，其特征在于，
在以所述第一电极的电压作为基准，将超过正的电压VHR的电压施加至所述第二电极时，所述非易失性存储元件的电阻值变化为RH；
在以所述第二电极的电压作为基准，将超过正的电压VLR的电压施加至所述第一电极时，所述非易失性存储元件的电阻值变化为比RH小的RL。
11.根据权利要求10所述的电阻变化型非易失性存储装置，其特征在于，
还具备多个位线、多个源线、以及驱动所述位线和所述源线的驱动电路；
对于所述位线与所述源线的每个组合，设有所述存储器单元；
各存储器单元的非易失性存储元件的第二电极与所述多个位线之中相对应的一个连接；
各存储器单元的N型MOS晶体管的第二N型扩散层区域与所述多个源线之中相对应的一个连接；
所述驱动电路在使所述非易失性存储元件变化为高电阻状态时，将相对应的位线的电压设为比相对应的源线的电压高、而且以所述第一电极的电压作为基准使所述第二电极的电压超过所述正的电压VHR的电压，
在使所述非易失性存储元件变化为低电阻状态时，将相对应的源线的电压设为比相对应的位线的电压高、而且以所述第二电极的电压作为基准使所述第一电极的电压超过所述正的电压VLR的电压。
12.根据权利要求10所述的电阻变化型非易失性存储装置，其特征在于，
还具备多个位线、多个源线、以及驱动所述位线和所述源线的驱动电路；
对于所述位线与所述源线的每个组合，设有所述存储器单元；
各存储器单元的非易失性存储元件的第二电极与所述多个源线之中相对应的一个连接；
各存储器单元的N型MOS晶体管的第二N型扩散层区域与所述多个位线之中相对应的一个连接；
所述驱动电路在使所述非易失性存储元件变化为高电阻状态时，将相对应的源线的电压设为比相对应的位线的电压高、而且以所述第一电极的电压作为基准使所述第二电极的电压超过所述正的电压VHR的电压，
在使所述非易失性存储元件变化为低电阻状态时，将相对应的位线的电压设为比相对应的源线的电压高、而且以所述第二电极的电压作为基准使所述第一电极的电压超过所述正的电压VLR的电压。
13.根据权利要求10所述的电阻变化型非易失性存储装置，其特征在于，
还具备多个位线、多个源线、以及驱动所述位线和所述源线的驱动电路；
对于所述位线与所述源线的每个组合，设有所述存储器单元；
各存储器单元的非易失性存储元件的第二电极经由所述多个源线之中相对应的一个，与供给固定的基准电压的基准电源连接；
各存储器单元的N型MOS晶体管的第二N型扩散层区域与所述多个位线之中相对应的一个连接；
所述驱动电路在使所述非易失性存储元件变化为高电阻状态时，将相对应的位线的电压设为比所述基准电压低、而且以所述第一电极的电压作为基准使所述第二电极的电压超过所述正的电压VHR的电压，
在使所述非易失性存储元件变化为低电阻状态时，将相对应的位线的电压设为比所述基准电压高、而且以所述第二电极的电压作为基准使所述第一电极的电压超过所述正的电压VLR的电压。
14.根据权利要求2所述的电阻变化型非易失性存储装置，其特征在于，
所述第一电极、所述第二电极、以及所述电阻变化层层叠于半导体基板的主面；
所述第一电极配置为离所述半导体基板的主面更远的上部电极；
所述第二电极配置为离所述半导体基板的主面更近的下部电极。
15.根据权利要求2所述的电阻变化型非易失性存储装置，其特征在于，
所述非易失性存储元件的电阻值的变化表现在与所述第二电极相接的所述电阻变化层的区域即相关区域；
将所述电阻变化层的所述第二电极与所述P型MOS晶体管的所述第一P型扩散层区域连接。
16.根据权利要求15所述的电阻变化型非易失性存储装置，其特征在于，
所述相关区域向高电阻状态的变化表现为：通过从所述第二电极向所述第一电极的电场，所述电阻变化层所包含的氧离子向所述第二电极方向移动，与所述相关区域中的缺氧型的钽或铪的氧化物结合；
所述相关区域向低电阻状态的变化表现为：通过从所述第一电极向所述第二电极的电场，所述结合的氧离子向所述第一电极方向移动，从所述相关区域脱离。
17.根据权利要求2所述的电阻变化型非易失性存储装置，其特征在于，
在以所述第二电极的电压作为基准，将超过正的电压VHR的电压施加至所述第一电极时，所述非易失性存储元件的电阻值变化为RH；
在以所述第一电极的电压作为基准，将超过正的电压VLR的电压施加至所述第二电极时，所述非易失性存储元件的电阻值变化为比RH小的RL。
18.根据权利要求17所述的电阻变化型非易失性存储装置，其特征在于，
还具备多个位线、多个源线、以及驱动所述位线和所述源线的驱动电路；
对于所述位线与所述源线的每个组合，设有所述存储器单元；
各存储器单元的非易失性存储元件的第一电极与所述多个位线之中相对应的一个连接；
各存储器单元的P型MOS晶体管的第二P型扩散层区域与所述多个源线之中相对应的一个连接；
所述驱动电路在使所述非易失性存储元件变化为高电阻状态时，将相对应的源线的电压设为比相对应的位线的电压高、而且以所述第一电极的电压作为基准使所述第二电极的电压超过所述正的电压VHR的电压，
在使所述非易失性存储元件变化为低电阻状态时，将相对应的位线的电压设为比相对应的源线的电压高、而且以所述第二电极的电压作为基准使所述第一电极的电压超过所述正的电压VLR的电压。
19.根据权利要求17所述的电阻变化型非易失性存储装置，其特征在于，
还具备多个位线、多个源线、以及驱动所述位线和所述源线的驱动电路；
对于所述位线与所述源线的每个组合，设有所述存储器单元；
各存储器单元的非易失性存储元件的第一电极与所述多个源线之中相对应的一个连接；
各存储器单元的P型MOS晶体管的第二P型扩散层区域与所述多个位线之中相对应的一个连接；
所述驱动电路在使所述非易失性存储元件变化为高电阻状态时，将相对应的位线的电压设为比相对应的源线的电压高、而且以所述第一电极的电压作为基准使所述第二电极的电压超过所述正的电压VHR的电压，
在使所述非易失性存储元件变化为低电阻状态时，将相对应的源线的电压设为比相对应的位线的电压高、而且以所述第二电极的电压作为基准使所述第一电极的电压超过所述正的电压VLR的电压。
20.根据权利要求17所述的电阻变化型非易失性存储装置，其特征在于，
还具备多个位线、多个源线、以及驱动所述位线和所述源线的驱动电路；
对于所述位线与所述源线的每个组合，设有所述存储器单元；
各存储器单元的非易失性存储元件的第一电极经由所述多个源线之中相对应的一个，与供给固定的基准电压的基准电源连接；
各存储器单元的P型MOS晶体管的第二P型扩散层区域与所述多个位线之中相对应的一个连接；
所述驱动电路在使所述非易失性存储元件变化为高电阻状态时，将相对应的位线的电压设为比所述基准电压高、而且以所述第一电极的电压作为基准使所述第二电极的电压超过所述正的电压VHR的电压，
在使所述非易失性存储元件变化为低电阻状态时，将相对应的位线的电压设为比所述基准电压低、而且以所述第二电极的电压作为基准使所述第一电极的电压超过所述正的电压VLR的电压。
CN200880025595.9A 2008-05-22 2008-12-15 电阻变化型非易失性存储装置 Active CN101779287B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008134815 2008-05-22
JP134815/2008 2008-05-22
PCT/JP2008/003769 WO2009141857A1 (ja) 2008-05-22 2008-12-15 抵抗変化型不揮発性記憶装置

Publications (2)

Publication Number Publication Date
CN101779287A CN101779287A (zh) 2010-07-14
CN101779287B true CN101779287B (zh) 2011-12-21

Family

ID=41339832

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880025595.9A Active CN101779287B (zh) 2008-05-22 2008-12-15 电阻变化型非易失性存储装置

Country Status (4)

Country Link
US (3) US8094485B2 (zh)
JP (3) JP5021029B2 (zh)
CN (1) CN101779287B (zh)
WO (1) WO2009141857A1 (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7839672B1 (en) * 2006-12-18 2010-11-23 Marvell International Ltd. Phase change memory array circuits and methods of manufacture
US20100188884A1 (en) * 2008-05-08 2010-07-29 Satoru Mitani Nonvolatile memory element, nonvolatile memory apparatus, and method of writing data to nonvolatile memory element
WO2009141857A1 (ja) * 2008-05-22 2009-11-26 パナソニック株式会社 抵抗変化型不揮発性記憶装置
JP5097028B2 (ja) * 2008-06-25 2012-12-12 シャープ株式会社 不揮発性半導体記憶装置及びその駆動方法
WO2010013081A1 (en) * 2008-07-29 2010-02-04 Fabio Pellizzer Reversing a potential polarity for reading phase-change cells to shorten a recovery delay after programming
JP5251349B2 (ja) * 2008-08-08 2013-07-31 富士通株式会社 抵抗変化型素子および抵抗変化型素子製造方法
US8279657B2 (en) * 2008-12-04 2012-10-02 Panasonic Corporation Nonvolatile memory element and nonvolatile memory device
JP5732827B2 (ja) * 2010-02-09 2015-06-10 ソニー株式会社 記憶素子および記憶装置、並びに記憶装置の動作方法
US8416609B2 (en) 2010-02-15 2013-04-09 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
US8437174B2 (en) 2010-02-15 2013-05-07 Micron Technology, Inc. Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming
EP2549535B1 (en) * 2010-03-19 2015-11-04 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory element and production method therefor
JP5135373B2 (ja) * 2010-03-24 2013-02-06 株式会社東芝 不揮発性記憶装置
JP4838399B2 (ja) 2010-03-30 2011-12-14 パナソニック株式会社 不揮発性記憶装置及び不揮発性記憶装置への書き込み方法
WO2011152061A1 (ja) 2010-06-03 2011-12-08 パナソニック株式会社 クロスポイント型抵抗変化不揮発性記憶装置
WO2012001993A1 (ja) * 2010-07-02 2012-01-05 パナソニック株式会社 抵抗変化型不揮発性記憶素子、抵抗変化型不揮発性記憶装置及び抵抗変化型不揮発性記憶素子の製造方法
US8901527B2 (en) * 2010-07-02 2014-12-02 Nanya Technology Corp. Resistive random access memory structure with tri-layer resistive stack
US8634224B2 (en) * 2010-08-12 2014-01-21 Micron Technology, Inc. Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and reading from a memory cell, and methods of programming a memory cell
CN102576709B (zh) * 2010-08-17 2015-03-04 松下电器产业株式会社 非易失性存储装置及其制造方法
US8861259B2 (en) 2010-10-29 2014-10-14 Rambus Inc. Resistance change memory cell circuits and methods
CN102544076A (zh) * 2010-12-23 2012-07-04 中国科学院微电子研究所 一种双极晶体管选通的阻变存储器、阵列及其制造方法
CN102543877B (zh) 2010-12-29 2014-03-12 中国科学院微电子研究所 制备三维半导体存储器件的方法
CN102623045B (zh) 2011-01-27 2014-10-29 中国科学院微电子研究所 阻变型随机存储单元及存储器
US8330139B2 (en) 2011-03-25 2012-12-11 Micron Technology, Inc. Multi-level memory cell
JP2012243826A (ja) * 2011-05-16 2012-12-10 Toshiba Corp 不揮発性記憶装置
US8592795B2 (en) 2011-07-01 2013-11-26 Micron Technology, Inc. Multilevel mixed valence oxide (MVO) memory
JP5209151B1 (ja) * 2011-08-11 2013-06-12 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法
JP5266429B1 (ja) 2011-12-02 2013-08-21 パナソニック株式会社 クロスポイント型抵抗変化不揮発性記憶装置
JP5881172B2 (ja) * 2012-10-04 2016-03-09 東建コーポレーション株式会社 路線情報提供サーバ装置
US9548449B2 (en) * 2013-06-25 2017-01-17 Intel Corporation Conductive oxide random access memory (CORAM) cell and method of fabricating same
GB2530194B (en) * 2013-06-28 2019-12-04 Intel Corp Integrating VLSI-compatible fin structures with selective epitaxial growth and fabricating devices thereon
WO2015182100A1 (ja) 2014-05-26 2015-12-03 パナソニックＩｐマネジメント株式会社 半導体記憶装置
US9336881B2 (en) 2014-06-16 2016-05-10 Panasonic Intellectual Property Management Co., Ltd. Variable resistance nonvolatile memory device including a variable resistance layer that changes reversibly between a low resistance state and a high resistance state according to an applied electrical signal
KR20160006028A (ko) * 2014-07-08 2016-01-18 삼성전자주식회사 저항 변화 메모리 장치
DE102014114197B4 (de) * 2014-09-30 2016-11-17 Infineon Technologies Ag Chip und Verfahren zum Identifizieren eines Chips
WO2016194332A1 (ja) * 2015-05-29 2016-12-08 日本電気株式会社 プログラマブル論理集積回路、設計支援システム及びコンフィグレーション方法
FR3050861B1 (fr) 2016-04-29 2020-05-29 Commissariat A L'energie Atomique Et Aux Energies Alternatives Memoire resistive unipolaire
KR101935348B1 (ko) * 2017-05-18 2019-04-03 세종대학교산학협력단 다층 상변화 물질막 및 이의 제조 방법, 이를 포함하는 상변화 메모리 소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1340213A (zh) * 1999-02-17 2002-03-13 国际商业机器公司 用于存储信息的微电子器件及其方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US63731A (en) * 1867-04-09 William a
US265322A (en) * 1882-10-03 jackson
US123629A (en) * 1872-02-13 Improvement in steering apparatus for vessels
US5533106A (en) * 1994-06-27 1996-07-02 Us West Technologies, Inc. Method and system for processing calls wherein the display of calling party ID information has been inhibited
US5978806A (en) * 1997-02-18 1999-11-02 Ameritech Corporation Method and apparatus for communicating information about a called party to a calling party
US6175622B1 (en) * 1998-02-10 2001-01-16 Northern Telecom Limited Virtual private network for a telephone network
US6661785B1 (en) * 1999-10-12 2003-12-09 Bellsouth Intellectual Property Corporation Method and apparatus for providing internet call waiting with voice over internet protocol
JP3546036B2 (ja) * 2001-10-17 2004-07-21 松下電器産業株式会社 不揮発性半導体記憶装置
JP4282314B2 (ja) * 2002-06-25 2009-06-17 シャープ株式会社 記憶装置
US6801448B2 (en) * 2002-11-26 2004-10-05 Sharp Laboratories Of America, Inc. Common bit/common source line high density 1T1R R-RAM array
JP3743891B2 (ja) * 2003-05-09 2006-02-08 松下電器産業株式会社 不揮発性メモリおよびその製造方法
JP4113493B2 (ja) * 2003-06-12 2008-07-09 シャープ株式会社 不揮発性半導体記憶装置及びその制御方法
JP4646636B2 (ja) * 2004-02-20 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
JP4848633B2 (ja) * 2004-12-14 2011-12-28 ソニー株式会社 記憶素子及び記憶装置
JP4410095B2 (ja) * 2004-12-27 2010-02-03 株式会社東芝 半導体メモリ
JP2006190376A (ja) 2005-01-05 2006-07-20 Sharp Corp 不揮発性半導体記憶装置
JP4874658B2 (ja) * 2005-02-04 2012-02-15 株式会社東芝 不揮発性半導体記憶装置
JP2006332424A (ja) * 2005-05-27 2006-12-07 Toshiba Corp 半導体記憶装置
JP4475174B2 (ja) * 2005-06-09 2010-06-09 ソニー株式会社 記憶装置
WO2006137111A1 (ja) * 2005-06-20 2006-12-28 Fujitsu Limited 不揮発性半導体記憶装置及びその書き込み方法
JP4533807B2 (ja) * 2005-06-23 2010-09-01 株式会社東芝 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP3989506B2 (ja) * 2005-12-27 2007-10-10 シャープ株式会社 可変抵抗素子とその製造方法ならびにそれを備えた半導体記憶装置
JP4203506B2 (ja) 2006-01-13 2009-01-07 シャープ株式会社 不揮発性半導体記憶装置及びその書き換え方法
WO2007083362A1 (ja) * 2006-01-18 2007-07-26 Fujitsu Limited 抵抗記憶素子及びその製造方法
KR100718155B1 (ko) 2006-02-27 2007-05-14 삼성전자주식회사 두 개의 산화층을 이용한 비휘발성 메모리 소자
CN101395716B (zh) * 2006-03-08 2011-11-02 松下电器产业株式会社 非易失性存储元件、非易失性存储装置、以及它们的制造方法
JPWO2007102212A1 (ja) * 2006-03-08 2009-07-23 富士通株式会社 抵抗変化型記憶素子の製造方法
JPWO2007105284A1 (ja) * 2006-03-13 2009-07-23 富士通株式会社 抵抗変化型記憶素子および抵抗変化型記憶素子の製造方法
JP2007258533A (ja) 2006-03-24 2007-10-04 Fujitsu Ltd 半導体記憶装置及びその駆動方法
JP2008028228A (ja) 2006-07-24 2008-02-07 Seiko Epson Corp 可変抵抗素子および抵抗変化型メモリ装置
JP4921884B2 (ja) * 2006-08-08 2012-04-25 株式会社東芝 半導体記憶装置
WO2008029446A1 (fr) * 2006-09-05 2008-03-13 Fujitsu Limited Procédé d'écriture d'appareil de stockage a semi-conducteur non volatil
KR100810615B1 (ko) * 2006-09-20 2008-03-06 삼성전자주식회사 고온 상전이 패턴을 구비한 상전이 메모리소자 및 그제조방법
JP4527170B2 (ja) * 2006-11-17 2010-08-18 パナソニック株式会社 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法
JP5152173B2 (ja) * 2007-03-01 2013-02-27 富士通株式会社 半導体装置及びその製造方法
WO2009141857A1 (ja) * 2008-05-22 2009-11-26 パナソニック株式会社 抵抗変化型不揮発性記憶装置
JP4881400B2 (ja) * 2009-03-23 2012-02-22 株式会社東芝 不揮発性半導体記憶装置、及びそのスクリーニング方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1340213A (zh) * 1999-02-17 2002-03-13 国际商业机器公司 用于存储信息的微电子器件及其方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2007-258533A 2007.10.04

Also Published As

Publication number Publication date
JP2012209569A (ja) 2012-10-25
US8472238B2 (en) 2013-06-25
JPWO2009141857A1 (ja) 2011-09-22
WO2009141857A1 (ja) 2009-11-26
US20100177555A1 (en) 2010-07-15
US20120281453A1 (en) 2012-11-08
US20120074375A1 (en) 2012-03-29
US8233311B2 (en) 2012-07-31
JP5475058B2 (ja) 2014-04-16
US8094485B2 (en) 2012-01-10
JP5021029B2 (ja) 2012-09-05
JP2012182493A (ja) 2012-09-20
CN101779287A (zh) 2010-07-14

Similar Documents

Publication Publication Date Title
CN101779287B (zh) 电阻变化型非易失性存储装置
CN101836296B (zh) 电阻变化型非易失性存储装置以及存储器单元的形成方法
JP4252624B2 (ja) 抵抗変化型記憶装置
CN102119424B (zh) 电阻变化型非易失性存储装置
JP5291248B2 (ja) 抵抗変化型不揮発性記憶素子のフォーミング方法及び抵抗変化型不揮発性記憶装置
CN102414819A (zh) 电阻变化型非易失性存储装置以及存储器单元的形成方法
JP4705202B2 (ja) 抵抗変化型不揮発性記憶素子のフォーミング方法および抵抗変化型不揮発性記憶装置
CN101933096A (zh) 非易失性存储装置及向其存储单元的写入方法
WO2010143414A1 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
CN103348472B (zh) 非易失性存储元件和非易失性存储装置
CN103250252A (zh) 非易失性存储元件及非易失性存储装置
JP2010015662A (ja) 抵抗変化型不揮発性記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200601

Address after: Kyoto Japan

Patentee after: Panasonic semiconductor solutions Co.,Ltd.

Address before: Osaka Japan

Patentee before: Panasonic Corp.

TR01 Transfer of patent right