CN102119424B - 电阻变化型非易失性存储装置 - Google Patents

电阻变化型非易失性存储装置 Download PDF

Info

Publication number
CN102119424B
CN102119424B CN201080002012.8A CN201080002012A CN102119424B CN 102119424 B CN102119424 B CN 102119424B CN 201080002012 A CN201080002012 A CN 201080002012A CN 102119424 B CN102119424 B CN 102119424B
Authority
CN
China
Prior art keywords
mentioned
electrode
resistance
voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080002012.8A
Other languages
English (en)
Other versions
CN102119424A (zh
Inventor
池田雄一郎
岛川一彦
神泽好彦
村冈俊作
东亮太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
松下电器产业株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下电器产业株式会社 filed Critical 松下电器产业株式会社
Publication of CN102119424A publication Critical patent/CN102119424A/zh
Application granted granted Critical
Publication of CN102119424B publication Critical patent/CN102119424B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/12—Non-metal ion trapping, i.e. using memory material trapping non-metal ions given by the electrode or another layer during a write operation, e.g. trapping, doping
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/34—Material includes an oxide or a nitride
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

电阻变化型非易失性存储装置(100)具备串联连接电阻变化元件(R11、R12、…)和存储单元(M11、M12、…)的存储单元(M11、M12、…)，电阻变化元件(R11、R12、…)由介于第1电极和上述第2电极之间并设置成与两电极相接的电阻变化层构成，存储单元(M11、M12、…)由介于第3电极和上述第4电极之间并设置成与两电极相接的电流控制层构成的电流控制元件(D11、D12、…)而构成，在将电阻变化元件低电阻化时经由电流限制电路(105b)由第1LR化驱动电路(105a1)驱动，在高电阻化时由第2HR化驱动电路(105a2)驱动，通过电流限制电路(105b)，将电阻变化元件低电阻化时的电流设为小于高电阻化时的电流。

Description

电阻变化型非易失性存储装置
技术领域
本发明涉及电阻变化型非易失性存储装置，其具有由电阻值基于电信号而可逆地变化的电阻变化元件和电流控制元件构成的存储单元。 
背景技术
近年来，具有利用电阻变化元件构成的存储单元的非易失性存储装置的研究开发正在进展。电阻变化元件是指具有电阻值随着电信号可逆地变化的性质，进而可以非易失性地存储对应于该电阻值的数据的元件。 
作为利用电阻变化元件的非易失性存储装置，一般已知的是在配置成垂直的位线和字线的交点的位置，矩阵状地阵列配置了将晶体管和电阻变化元件串联连接的、所谓的称为1T1R型的存储单元的非易失性存储装置。此外，还已知谋求进一步的高集成化，在配置成垂直的位线和字线的交点的位置，矩阵状地阵列配置了将具有电流控制元件的功能的二极管元件和电阻变化元件串联连接的、所谓的称为1D1R型交叉点存储器的存储单元的非易失性存储装置；和多层层叠1D1R型交叉点存储器的存储单元的非易失性存储装置。 
在专利文献1中，示出由利用稀土类氧化膜等非晶质薄膜作为电阻变化元件的1T1R型存储单元构成非易失性存储装置。 
图41是其中示出的非易失性存储装置的存储单元的电路图。 
存储单元1001是电性地串联连接晶体管1002和电阻变化元件1003形成的。 
在此，作为用于电阻变化元件1003的材料公开了稀土类氧化膜等非晶质薄膜，作为电极材料公开了铜、银、锌。 
图42是表示其中示出的非易失性存储装置的存储单元中使用的电阻变化元件1003的、电压-电流变化的图。在写入时，通过在图41的V1、V2之间赋予电位差，在电阻变化元件1003施加+1.1X[V]以上的电压、及微小 的电流，电阻变化元件从高电阻状态向低电阻状态变化。在擦除时，通过赋予与写入时相反极性的电压，在电阻变化元件1003施加-1.1X[V]的电压、-1.5Y[A]的电流，电阻变化元件从低电阻状态向高电阻状态变化。 
在专利文献1中，公开了如下技术：在写入时用控制图41的晶体管1002的栅电压等的方法，使晶体管1002的ON电阻值变化，通过控制电阻变化元件1003低电阻化时的电流值，可以控制低电阻化后的电阻变化元件1003的电阻值，并将该原理应用于多值存储器。 
在专利文献2中，示出了由利用钙钛矿型结晶结构的材料作为电阻变化元件、并利用变阻器(varistor)作为双向二极管元件的1D1R型交叉点的存储单元构成的非易失性存储装置。 
图43是其中所示的非易失性存储装置1200的存储单元阵列的示意图。存储单元1280是电性地串联连接二极管元件1270和电阻变化元件1260而形成的。1210是位线，1220是字线。 
电阻变化元件1260是在上部电极1240和下部电极1250之间夹持电阻值随着电压施加而变化的电阻变化层1230而构成的。 
图44是二极管元件1270的电压-电流特性。如图44，二极管元件具有双向性，具有在阈值电压Vth以上的电压下电流急剧增加的非线性且对称的电压-电流特性。 
在此，作为用于电阻变化层1230的材料，公开了锰、钛、氧化锆、高温超导材料、锰氧化物、Pr1-xCaxMnO3(x＝0.3、0.5)，其中，该锰氧化物是将La或Pr的稀土类、或La和Pr混晶、与Ca或Sr的碱土类金属、或Ca和Sr的混晶、与MnO3组合而成的锰氧化物，作为用于上部电极1240及下部电极1250的材料，公开了Pt、Ir、Ph、Pd各单体、及合金、Ir、Ru等的氧化物导体、SRO、YBCO。作为用于二极管元件的材料、器件，公开了将氧化锌和微量的氧化铋等金属氧化物的ZnO变阻器、SrTiO3变阻器。 
并且，在写入时，在选择位线施加Vpp、在非选择位线施加1/2Vpp、在选择字线施加0V、在非选择字线施加1/2Vpp；在擦除时，在选择字线施加Vpp，在非选择字线施加1/2Vpp、在选择位线施加0V，在非选择位线施加1/2Vpp。 
这样，在专利文献2中，示出通过在1D1R交叉点型存储单元中，作为 二极管利用可朝双向流过电流的非线性元件，例如变阻器，从而可以在改写时朝双向流过需要的电流，进而将阈值电压Vth最优化为赋予非选择线的电位1/2Vpp低于非线性元件的该阈值电压Vth，从而消除向非选择单元的漏电流的问题，可以增大存储单元阵列的阵列大小，可以谋求高集成化。 
在先技术文献 
专利文献1：(日本)特开2005-235360号公报(图1、图2) 
专利文献2：(日本)特开2006-203098号公报(图2、图4) 
发明要解决的问题 
本申请发明人作为一种电阻变化型非易失性存储装置而讨论了由以缺氧型的过渡金属氧化物为主要的电阻变化层材料的1D1R型交叉点存储器的存储单元构成的电阻变化型非易失性存储装置。 
在此，缺氧型的氧化物是指在化学计量学上的组成中缺少氧的氧化物。若以作为一种过渡金属的钽的例子来说明，作为具有化学计量学上的组成的氧化物有Ta2O5。在该Ta2O5中，含有钽的2.5倍的氧，若以含氧率表示，则为71.4％。若表现为含氧率低于该含氧率71.4％的状态的氧化物即TaOx时，将具有满足0＜x＜2.5的非化学计量学上的组成的Ta氧化物称为缺氧型的Ta氧化物。通常，在大多数过渡金属氧化物中，化学计量学上的组成的氧化物是绝缘体，但是缺氧型的氧化物示出半导体或导体的特性。 
作为用于说明问题的准备，对于将缺氧型的Ta氧化物作为电阻变化层的电阻变化元件，说明在测定中得到的几个特性。 
图1是表示用于测定的电阻变化元件的基本结构的示意图。其结构为在电阻变化层3302利用缺氧型的Ta氧化物，并将其夹在由Pt构成的下部电极3301和由相同的Pt构成的上部电极3303之间的上下对称的结构。 
以下，将该非易失性元件称为元件A。而且，也包括实施方式说明的元件，元件的名称和电极材料的关系示于表1。 
[表1] 
  元件名   下部电极材料   上部电极材料
  A   Pt   Pt
  B   Pt   Pt
  C   W   W
  D   Ta   Ta
  E   TaN   TaN
  F   W   Pt
  G   W   Ir
  H   W   Ag
  I   W   Cu
  J   W   Ni
  K   W   Ta
  L   W   Ti
  M   W   Al
  N   W   TaN
图2是表示该元件A的电阻变化的样子的一例的电流-电压的滞后特性的图表，在横轴表示以下部电极3301为基准时的上部电极3303的电压，在纵轴表示流过元件A的电流值。 
在图2，假设最初电阻变化元件位于低电阻状态的电压0V的O点。以下部电极3301为基准在上部电极3303施加正电压，则电流大致与电压成比例地增加，若超过在A点表示的正电压，则电流急剧减少，到达D点。即，表示从低电阻状态向高电阻状态变化(高电阻化)的样子。 
另一方面，在高电阻状态的O点，以下部电极3301为基准在上部电极3303施加负电压(与以上部电极3303为基准在下部电极3301施加正电压等价)，若超过在B点表示的负电压则电流急剧增加。即，表示从高电阻状态向低电阻状态变化(低电阻化)的样子。而且，已确认在图2的C点表示的状态的最终达到的低电阻值，与专利文献1公开的现象同样地，依存于低电阻化时(相当于处于图2的C点的状态时的时间)流过的电流值而决定的现象。 
此外，在图2所示的电阻变化特性中，在C点表示的低电阻化时的到达点和在A点表示的高电阻化的开始点具有成为大致对称的关系的特征。即，可知在对应于C点的低电阻化点，通过施加控制为预定的值的电流(在C点，大约-15mA)，得到期望的低电阻值，另一方面，高电阻化时，若在相 当于A点的电压下，若以上述以上的电流能力施加，则可以实现稳定的电阻变化动作。 
因此，本申请发明人，在进行讨论中发现使1个方向的电阻变化(低电阻化或高电阻化)稳定地产生的电压施加方向(驱动极性)未必一样，在上下电极利用Pt，在电阻变化层利用缺氧型的Ta氧化物由同一材料制作的电阻变化元件中，有驱动特性不同的元件。 
例如，确认了某种电阻变化元件，将上部电极3303的电压高于下部电极3301的电压设为正，通过在上下的电极之间施加+2.0V、100ns的脉冲电压进行低电阻化，通过施加-2.6V、100ns的脉冲电压进行高电阻化。 
此外，确认了其它的电阻变化元件，将上部电极3303的电压高于下部电极3301的电压设为正，通过在上下的电极之间施加-2.0V、100ns的脉冲电压来低电阻化，通过施加+2.7V、100ns的脉冲电压来高电阻化。 
图3(a)、图3(b)是对这些电阻变化元件，交替地持续施加引起低电阻化的脉冲电压和引起高电阻化的脉冲电压时的、表示其每次的电阻值的图表。横轴是所加的电性的脉冲的数量，纵轴表示电阻值。 
如图3(a)所示，最初某一电阻变化元件为大约33kΩ的高电阻状态，在+2.0V的脉冲电压的施加下变化为大约500Ω的低电阻状态，接着，在-2.6V的脉冲电压的施加下变化为大约40kΩ的高电阻状态之后，重复相对于下部电极3301在上部电极3303施加正的脉冲电压引起的低电阻化、和相对于下部电极3301在上部电极3303施加负的脉冲电压引起的高电阻化。 
为了便于说明，将该电阻变化的方向和施加电压的极性之间的关系称为A模式。 
如图3(b)所示，最初其它的电阻变化元件为大约42kΩ的高电阻状态，在-2.0V的脉冲电压的施加下变化为大约600Ω的低电阻状态，接着在+2.7V的脉冲电压的施加下变化为大约40kΩ的高电阻状态之后，重复相对于下部电极3301在上部电极3303施加负的脉冲电压引起的低电阻化、和相对于下部电极3301在上部电极3303施加正的脉冲电压引起的高电阻化。 
为了便于说明，将该电阻变化的方向和施加电压的极性之间的关系称为B模式。图2所示的电压-电流滞后特性对应于该B模式。 
而且，上述的脉冲电压值是指脉冲发生器的设定输出电压值，施加在 电阻变化元件的两端之间的实效性的电压值，因通过测定系统的电压下降，而被认为是比其小的电压值。 
在得到这种结果的元件A中，上部电极3303和下部电极3301均由Pt构成，由被它们夹持的缺氧型的Ta氧化物构成的电阻变化层3302相对于电极在电性上是上下对称的关系。 
因此，作为电阻变化特性出现A模式及B模式中的哪一个未必是显而易现的，而是基于经验规则或实证性的测定结果。并且，预计这些现象是在电阻变化的机理中由不能解释的某种各向异性因素决定的。 
因此，利用双极型的电阻变化元件的1D1R型的交叉点型存储器(cross point memory)的写入动作，与由晶体管构成的1T1R型存储器的情况不同，如在专利文献2所示，为了写入而选择的存储单元与其以外的非选择存储单元的区分，通过施加在存储单元的两端的电压的差异而进行。 
此外，由于电阻变化元件所设定的低电阻值由低电阻化时流过的电流量决定，将低电阻化的方向、例如以字线侧为基准在位线侧施加正的电压、并流过与期望的低电阻值设定相当的电流量的驱动电路(以下，称为LR化驱动电路)构成为位线驱动电路即可。此外，由于高电阻化是在电阻变化元件的电压-电流特性中以大致对称的电压、电流变化，将在与低电阻化方向相反的方向例如以位线侧为基准在字线侧可施加正的电压并且至少可以流过LR化时以上的电流量的驱动电路(以下，称为HR化驱动电路)构成为字线驱动电路即可。此外，非选择存储单元可考虑由具有如施加这些电压也不流过电流的阈值电压Vth的电流控制元件构成。 
但是，电阻变化元件的变化方向的A模式或B模式未必是一样时，考虑到如下的问题。 
第1问题是，A模式、B模式的出现与设想相反时，在电阻变化元件不能设定期望的电阻值。 
A模式、B模式的出现与设想相反时，低电阻化写入由高于本来的电流驱动能力的HR化驱动电路进行，因此电阻值会设定为更加低于设想。此外，高电阻化写入由低于本来的驱动能力的LR化驱动电路进行。因此，需要将设定为比设想更低的电阻值的电阻变化元件高电阻化，但是其所需的电流量不足，产生不能进行稳定的电阻变化动作的问题。 
在这种情况下，在高电阻化时，还考虑到通过施加更高的电压而供给电流来进行高电阻化动作，进行稳定的电阻变化动作。但是，由于写入为与期望的电阻值不同的电阻值，不能使读出性能一样，其结果产生不能提供稳定的性能的产品的问题。此外，由于需要高的电压，还关系到阻碍低电压化的问题、或后述的第2问题。 
此外，还能想到设想A模式和B模式的两方出现的可能性，并将LR化驱动电路和HR化驱动电路的双方准备为字线驱动电路和位线驱动电路的双方，根据A模式和B模式的出现状态来切换的方法，但产生关系到根据该状态切换设定的复杂度、或芯片面积的增大这些问题。 
第2问题是关系到存储单元、特别是关系到电流控制元件的可靠性的问题。在专利文献2中，公开了作为利用于1D1R型交叉点存储器的电流控制元件，通过利用称为ZnO变阻器或SrTiO3变阻器的二极管，可以驱动预定的电流。作为半导体工艺和更具有亲和性的材质的电流控制元件，本发明人进行由后述的SiN系的材料构成二极管的研究。 
一般，二极管元件相对于施加电压具有非线性的电流特性，具有在预定的阈值电压Vth以上电流急剧增加的特性。能够控制该阈值电压Vth的设定，及在阈值电压Vth以上的电压下流过怎样大的电流，对于高集成化或低电压化是重要的。相反，电流密度的增大关系到由热原因引起的二极管性能的劣化，所以做成不流过需要以上的电流的结构，从可靠性的关点来看是重要的。 
在A模式和B模式变得与设想相反时，如在第1问题说明的那样，通过在高电阻化时施加高的电压而供给更多的电流，从而可以进行高电阻化动作，但是存在具有使二极管特性劣化的可能性的问题。 
发明内容
本发明是鉴于上述情况而做出的，其目的在于，对于使用电阻变化元件的1D1R型交叉点存储器的非易失性存储装置，提供可以控制电阻变化元件的电阻变化特性的A模式及B模式的出现，通过确定驱动电路和存储单元的连接关系，可以对电阻变化元件设定期望的电阻值，可进行稳定的电阻变化的控制技术，并且提供提高电流控制元件的可靠性的控制技术。 
为了解决上述的问题，本发明的非易失性存储装置包括：多个存储单元，串联连接电阻变化元件和2端子的电流控制元件而成，上述电阻变化元件由第1电极、第2电极及配置在上述第1电极和上述第2电极之间的电阻变化膜构成，若在上述第1电极和上述第2电极之间施加预定的极性的电压，则变化为属于第1范围的电阻值的低电阻状态，并且，若被施加与上述极性相反的极性的电压，则变化为属于比上述第1范围高的第2范围的电阻值的高电阻状态；相互交叉的多条第1信号线及多条第2信号线；存储单元阵列，将上述多个存储单元配置在上述多条第1信号线和上述多条第2信号线的交叉点，将被配置在各交叉点的存储单元的两端连接在交叉的1组上述第1信号线和上述第2信号线上而构成；写入电路，产生经由上述多条第1信号线及上述多条第2信号线而被施加在上述多个存储单元上的双极性的电压；及电流限制电路，被插入于从上述写入电路流向上述多个存储单元的电流的路径上，仅限制使上述多个存储单元变化为低电阻状态的方向的电流；在各个上述存储单元中，上述电阻变化元件包括第1电极、第2电极、及介于上述第1电极和上述第2电极之间并设置成与上述第1电极和上述第2电极相接的电阻变化层；上述电阻变化层作为主要的电阻变化材料包含金属氧化物；上述第1电极和上述第2电极由不同元素构成的材料构成；上述第1电极的标准电极电位V1、上述第2电极的标准电极电位V2、与以上述电阻变化层为主而构成的金属的标准电极电位Vt满足Vt＜V2且V1＜V2。 
根据这种结构，可以将各存储单元构成为：将上述多条第1信号线及上述多条第2信号线例如分别设想为多条位线及多条字线，通过以字线为基准在位线施加正的电压，电阻变化元件变化为上述低电阻状态，通过以位线为基准在字线施加正的电压，电阻变化元件变化为上述高电阻状态。 
这样，在将使上述多个存储单元变化为低电阻状态的电流的方向固定的基础上，由上述电流限制电路限制被固定的方向的电流，从而变化为低电阻状态时，通过供给比变化为高电阻状态时少的电流，从而可以防止设想以上的电流流过存储单元。 
其结果，对于电阻变化元件而言偏差少，可以设定为期望的电阻值，并且，可以防止电流控制元件的可靠性下降、破坏。 
发明的效果如下： 
根据本发明的非易失性存储装置，如下构成：在各存储单元，通过以电阻变化元件的第1电极为基准在第2电极施加正的电压来进行高电阻化，通过以电阻变化元件的第2电极为基准在第1电极施加正的电压来进行低电阻化的基础上，在第1电极侧经由通过电流限制电路连接LR化驱动电路，在第2电极侧连接HR化驱动电路而构成。 
一般，使电阻变化元件高电阻化时，与使电阻变化元件低电阻化时相比，为了使处于低的电阻值的状态的电阻变化元件产生引起电阻变化的电压，需要更多的驱动电流。 
因此，高电阻化时，从连接在电阻变化元件的第2电极侧的HR化驱动电路供给电流，另一方面，低电阻化时，从经由电流限制电路连接在电阻变化元件的第1电极侧的LR化驱动电路供给电流，控制上述电流限制电路，从而供给比高电阻化时少的电流，来防止设想以上的电流流过存储单元，对于电阻变化元件而言偏差少，可以设定期望的电阻值。同样，可以防止设想以上的电流流过存储单元，所以可以防止电流控制元件的可靠性下降、破坏。 
此外，电阻变化现象是电阻变化层和电极材料之间的相互作用，不仅是电阻变化材料，与特定的电极材料的组合变得重要。例如，作为电极，与Pt（铂）或Ir（铱）等比较高价的材料组合时，仅用于一方的电极，优选另一方的电极由W（钨）等尽可能低价的材料构成。在这种情况下，可以可靠地决定电极和驱动电路的连接关系。 
附图说明
图1是表示作为本发明的基础数据的非易失性存储元件的基本结构的示意图。 
图2是表示作为本发明的基础数据的非易失性存储元件的电阻变化的电流-电压的滞后特性的一例的图。 
图3（a）、图3（b）是表示作为本发明的基础数据的非易失性存储元件的电阻值和电脉冲施加次数的关系的一例的图。 
图4是表示作为本发明的基础数据的非易失性存储元件的Ta氧化物层的组成的分析结果的图。 
图5是表示作为本发明的基础数据的非易失性存储元件的结构的剖面图。 
图6(a)、图6(b)是表示作为本发明的基础数据的非易失性存储元件的电阻值和电脉冲施加次数的关系的图。 
图7(a)、图7(b)是表示作为本发明的基础数据的非易失性存储元件的电阻值和电脉冲施加次数的关系的图。 
图8(a)、图8(b)是表示作为本发明的基础数据的非易失性存储元件的电阻值和电脉冲施加次数的关系的图。 
图9(a)、图9(b)是表示作为本发明的基础数据的非易失性存储元件的电阻值和电脉冲施加次数的关系的图。 
图10(a)、图10(b)是表示作为本发明的基础数据的非易失性存储元件的电阻值和电脉冲施加次数的关系的图。 
图11(a)、图11(b)是表示作为本发明的基础数据的非易失性存储元件的电阻值和电脉冲施加次数的关系的图。 
图12是表示作为本发明的基础数据的非易失性存储元件的电阻值和电脉冲施加次数的关系的图。 
图13(a)～图13(h)是表示作为本发明的基础数据的非易失性存储元件的电阻值和电脉冲施加次数的关系的图。 
图14是表示作为本发明的基础数据的非易失性存储元件的电极材料种类和标准电极电位的关系的图。 
图15(a)、图15(b)是用于说明作为本发明的基础数据的非易失性存储元件的动作的剖面示意图。 
图16(a)、图16(b)是用于说明作为本发明的基础数据的非易失性存储元件的动作的剖面示意图。 
图17是表示作为本发明的基础数据的非易失性存储元件的Hf氧化物层的组成的分析结果的图。 
图18(a)、图18(b)是表示作为本发明的基础数据的非易失性存储元件的电阻值和电脉冲施加次数的关系的图。 
图19(a)～图19(g)是表示作为本发明的基础数据的非易失性存储 元件的电阻值和电脉冲施加次数的关系的图。 
图20是表示作为本发明的基础数据的非易失性存储元件的电极材料种类和标准电极电位的关系的图。 
图21是本发明的第1实施方式涉及的电阻变化型非易失性存储装置的结构图。 
图22是表示本发明的第1实施方式涉及的存储单元的结构的剖面图。 
图23是表示本发明的实施方式涉及的写入电路的实施方式的电路图。 
图24是表示本发明的实施方式涉及的存储单元的电流电压特性的实测数据的图。 
图25(a)、图25(b)是本发明的实施方式涉及的写入用电流路径的等价电路图、及表示其特性的图。 
图26是本发明的第1实施方式涉及的电阻变化型非易失性存储装置的其它的结构图。 
图27是本发明的第1实施方式涉及的电阻变化型非易失性存储装置的其它的结构图。 
图28(a)、图28(b)是本发明的实施方式涉及的其它写入系电流路径的等价电路图、及表示其特性的图。 
图29(a)、图29(b)是本发明的实施方式涉及的其它结构的情况下的写入系电流路径的等价电路图。 
图30是本发明的第1实施方式涉及的电阻变化型非易失性存储装置的其它结构图。 
图31(a)、图31(b)是本发明的第1实施方式涉及的电阻变化型非易失性存储装置的动作定时的说明图。 
图32(a)～图32(d)是表示本发明的第1实施方式涉及的存储单元的展开例的剖面图。 
图33是表示本发明的第1实施方式涉及的存储单元的其它结构的剖面图。 
图34(a)～图34(c)是表示本发明的第1实施方式涉及的存储单元的展开例的剖面图。 
图35是本发明的第2实施方式涉及的电阻变化型非易失性存储装置的 结构图。 
图36是表示本发明的第2实施方式涉及的存储单元的结构的剖面图。 
图37(a)、图37(b)是本发明的第2实施方式涉及的电阻变化型非易失性存储装置的动作定时的说明图。 
图38(a)～图38(d)是表示本发明的第2实施方式涉及的存储单元的展开例的剖面图。 
图39是表示本发明的第2实施方式涉及的存储单元的其它结构的剖面图。 
图40(a)～图40(c)是表示本发明的第2实施方式涉及的存储单元的展开例的剖面图。 
图41是现有的电阻变化型非易失性存储装置的存储单元的电路图。 
图42是现有的电阻变化型非易失性存储装置的电阻变化元件的电压-电流特性图。 
图43是现有的电阻变化型非易失性存储装置的存储单元的示意图。 
图44是现有的电阻变化型非易失性存储装置的非线性元件的电压-电流特性图。 
具体实施方式
以下，参照附图对于本发明的实施方式详细地进行说明。 
本发明的实施方式中的电阻变化型非易失性存储装置是利用串联连接电阻变化元件和电流控制元件而构成的1D1R型的多个存储单元的交叉点型的非易失性存储装置，固定电阻变化元件的电阻变化特性的模式，而且，根据被固定的模式最优化驱动电路的结构。 
[本发明的基础数据] 
作为准备，说明与利用于本发明的电阻变化型非易失性存储装置的电阻变化元件的2种电阻变化材料有关的基础性的数据。 
这些电阻变化元件是由不同种类的材料构成的上下的电极，分别夹持由缺氧型的钽氧化物构成的电阻变化层、及缺氧型的铪氧化物构成的电阻变化层而构成。 
这些电阻变化元件是本申请发明人以得到具有可逆性的稳定的改写特 性的、利用电阻变化现象的非易失性存储元件为目的发明的，分别在相关专利申请的国际公开第2009/050833号、及国际公开第2009/136467号中详细说明。 
将这些电阻变化元件具有的、可对上述的A模式及B模式的任意意图的一方固定了电阻变化特性的特征，用于本发明的电阻变化型非易失性存储装置。在以下，为了说明，引用上述相关专利申请的内容的一部分。 
而且，在本说明书中，以相同意义使用“电阻变化元件”和“电阻变化型的非易失性存储元件(或简称为非易失性存储元件)”。 
[在电阻变化层利用缺氧型的钽(Ta)氧化物的电阻变化元件] 
首先，对与使用缺氧型的Ta氧化物的双极动作的电阻变化型的非易失性存储元件有关的第1实验进行说明。 
在该实验中，验证了将使用缺氧型的Ta氧化物的双极动作的电阻变化型的非易失性存储元件构成为仅在上下的某个电极附近容易引起电阻变化，从而得到可逆性地稳定的改写特性。 
由于该验证，假设引起电阻变化的容易度随着电极的材料种类而变化，制作了由不同种类材料的上下电极夹持缺氧型的Ta氧化物的结构的电阻变化元件，测定了电阻变化特性。 
在以下，对该实验的结果进行说明。 
而且，在说明该验证结果之前，说明缺氧型的Ta氧化物层的形成方法或含氧率的最佳的范围。 
之后，对为了确认引起电阻变化的容易度是否依存于电极材料，而形成用由铂(Pt)、钨(W)、钽(Ta)、氮化Ta(TaN)构成的电极夹持TaOx层的结构，并调查由电脉冲引起的电阻变化现象的样子的结果进行叙述。 
并且，最后对由容易动作的电极材料和不易动作的电极材料夹入缺氧型的Ta氧化物的结构的电阻变化元件的电阻变化的测定结果进行叙述。 
[溅射时的氧流量比和Ta氧化物层的含氧率的关系] 
首先，对本实验的缺氧型的Ta氧化物层的制作条件及含氧率的分析结果进行叙述。 
缺氧型的Ta氧化物层由在氩Ar和O2气环境中对Ta靶进行溅射的、所谓的反应性溅射制作。本实验中的具体的缺氧型的Ta氧化物的制作方法如 下。 
首先，在溅射装置内设置基板，将溅射装置内抽真空到7×10-4Pa左右。将Ta作为靶，将功率设为250W，将Ar气和氧气相加的整体气体压力设为3.3Pa、将基板的设定温度设为30℃，进行了溅射。在此，将O2气相对于Ar气的流量比从0.8％变化到6.7％。 
首先，由于调查组成的事是目的，作为基板，利用在硅(Si)上淀积200nm氧化硅(SiO2)的基板，调整溅射时间使Ta氧化物层的膜厚成为大约100nm。 
在图4表示通过卢瑟后方福散射法(RBS法)、及俄歇电子分光法(AES法)分析这样制作的Ta氧化物层的组成的结果。 
根据该图，可知使氧流量比从0.8％变化为6.7％时，Ta氧化物层中的含氧率大约从35at％(TaO0.66)变化为大约70at％(TaO2.3)。 
根据以上的结果，明确了可以通过氧流量比控制Ta氧化物层中的含氧率，形成比Ta的化学计量学上的氧化物即Ta2O5(TaO2.5)的含氧率71.4at％缺少氧的、缺氧型的Ta氧化物。 
而且，在本实验中，在Ta氧化物层的分析中利用了卢瑟福后方散射法(RBS)及俄歇电子分光法(AES)，但是也可以利用荧光X线分析法(XPS)或电子束微量分析法(EPMA)等设备分析方法。 
[缺氧型的Ta氧化物层的组成和电阻变化特性] 
调查了如以上制作的缺氧型的Ta氧化物中、具有哪个程度的含氧率的缺氧型的Ta氧化物表现电阻变化。在此，作为夹持缺氧型的Ta氧化物层电极的材料利用的是上下电极均为铂(Pt)。 
如上所述，在上下利用Pt时，作为双极型的电阻变化型的非易失性元件不恰当。但是，如后述，Pt是非常容易表现变化的电极材料，对具有某种含氧率的缺氧型的Ta氧化物是否表现变化进行判断是最合适的材料。 
根据以上的理由，形成了如图5的非易失性存储元件500。 
即，在单晶硅基板501上，通过热氧化法形成厚度200nm的氧化物层502，通过溅射法在氧化物层502上形成了作为下部电极503的厚度100nm的Pt薄膜。 
然后，将Ta作为靶，通过反应性溅射法形成了缺氧型的Ta氧化物层 504。在本实验讨论的范围内，与上述分析样品同样地，使氧气的流量比从0.8％变化到6.7％而制作了非易失性存储元件。缺氧型的Ta氧化物层504的膜厚设为30nm。 
然后，在缺氧型的Ta氧化物层504上，通过溅射法淀积了作为上部电极505的厚度150nm的Pt薄膜。 
最后通过光刻工艺和干式蚀刻工艺形成了元件区域506。而且，元件区域506是直径为3μm的圆形图案。 
测定如以上制作的非易失性存储元件的电阻变化现象。其结果，在使用了图4的α点(氧流量比为大约1.7％，含氧率为大约45at％)到β点(氧流量比为大约5％，含氧率为大约65at％)的Ta氧化膜的非易失性存储元件中，高电阻值为低电阻值的5倍以上的良好。 
图6(a)、图6(b)分别是测定与使用具有α点及β点的含氧率的Ta氧化物层的非易失性存储元件有关的相对于脉冲施加次数的电阻变化特性的结果。 
根据图6(a)、图6(b)，可知在使用具有α点及β点的含氧率的Ta氧化物层的元件中，均是高电阻值为低电阻值的5倍以上的良好。 
因此，可以说含氧率为45～65at％的组成范围即将电阻变化层标记为TaOx时的x的范围为0.8≤x≤1.9的范围是更适合的电阻变化层的范围(含氧率＝45at％对应于x＝0.8，含氧率＝65at％对应于x＝1.9)。而且，对于该最佳条件，在国际公开第2008/059701号详细说明。 
[将W、Ta、TaN利用于上下的电极材料的电阻变化元件的电阻变化特性] 
此外，为了确认引起电阻变化的容易度是否依存于电极材料，作为Pt以外的材料，制作用由W、Ta、TaN构成的下部电极503和上部电极505夹持缺氧型的Ta氧化物层504的结构，对由电脉冲引起电阻变化的样子进行调查的结果进行说明。 
而且，在此，仅以评价引起电阻变化的容易度的目的进行了实验，所以上下的电极材料设为相同。此外，所使用的缺氧型的Ta氧化物的含氧率设为最佳含氧率的范围的大致中间的58at％(TaO1.38)。元件的形成方法与上述大致相同，Pt、W、Ta、TaN均通过溅射法淀积。 
首先，为了比较，对下部电极503和上部电极505均由Pt构成的薄膜形成的非易失性存储元件(以下，表示为元件B)的电阻变化特性进行叙述。 
图7(a)、图7(b)是这样制作的元件B的电脉冲引起的电阻变化的测定结果。 
图7(a)是在下部电极503和上部电极505之间，在上部电极505交替地施加脉冲宽度为100nsec且以下部电极503为基准具有+3.0V和-1.5V的电压的电脉冲时的电阻的测定结果。 
这时，通过施加+3.0V的电压的电脉冲，电阻值成为800～1000Ω左右，施加-1.5V的电压的电脉冲时，变化为150Ω左右。即，示出在上部电极505施加高于下部电极503的电压的电脉冲时变化为高电阻化的B模式的特性。 
此外，虽然省略详细情况，根据追加性的实验，得到推断这时的电阻变化在上部电极505的附近产生的结果。 
接着，使施加的电压的平衡变化，增大负的电压时的结果为图7(b)。这时，相对于下部电极503在上部电极505施加了-3.0V和+1.5V的电压的电脉冲。于是，在施加-3.0V的电脉冲时进行高电阻化，电阻值成为600～800Ω左右，在施加+1.5V的电脉冲时低电阻化，电阻值成为150Ω左右。即，在上部电极505加上高于下部电极503的电压的电脉冲时低电阻化，示出与测定图7(a)时正相反的A模式的特性。 
此外，省略了详细说明，根据追加性的实验，得到了推断这时的电阻变化在下部电极503的附近产生的结果。 
接着，对下部电极503和上部电极505均由W构成的薄膜形成的非易失性存储元件(以下，称为元件C)的电阻变化特性进行叙述。 
图8(a)、图8(b)是由这样制作的元件C的电脉冲造成的电阻变化的测定结果。 
图8(a)表示以产生由在上部电极505的附近的电阻变化引起的B模式为目的，以下部电极503为基准，在上部电极505交替施加+7V和-5V时的电阻值的变化。 
根据图8(a)可知，到脉冲数为30次左右为止，即使较弱也能观测到B模式下的电阻变化，在施加+7V的电脉冲时高电阻化，施加-5V的电脉冲 时低电阻化。但是，若脉冲数超过30次，则几乎观测不到电阻变化。 
相反，以产生由在下部电极503的附近的电阻变化引起的A模式为目的，在上部电极505交替施加+5V和-7V时的电阻值的变化示于图8(b)。 
根据图8(b)可知，这时几乎观测不到电阻值的变化，电阻值为30Ω左右且成为一定的值。 
在此，若比较图7(a)的由Pt形成上下的电极的元件B的结果和图8(a)的结果，则在电极使用W时，明确地可知难以引起电阻变化。 
在作为元件B的测定结果的图7(a)中，相对于低电阻状态的电阻值为150Ω，高电阻状态的电阻值为大约1000Ω，作为比率变化7倍左右，在电极材料使用W的元件C的测定结果的图8(a)中，即使是在电阻变化较大的范围内，至多在50Ω和100Ω之间引起电阻变化，作为比率仅进行2倍左右的变化。 
图7(a)的测定时，所施加的电压为+3.0V和-1.5V，相对于此，在图8(a)中，尽管施加+7V和-5V的非常高的电压，几乎看不到电阻变化。 
如上所述，可知在电极使用W时，与在电极使用Pt的情况相比，难以引起明显的电阻变化。 
以上的结果表示将缺氧型的Ta氧化物用于电阻变化层的电阻变化元件的动作非常强烈地依存于使用的电极材料。即，明确了至少在电极使用Pt时容易引起电阻变化，在电极使用W时难以引起电阻变化。 
此外，未详细说明，但是还制作在上下的电极使用Ta或TaN的电阻变化元件并进行了电阻变化特性的测定。 
图9(a)、图9(b)是在下部电极503和上部电极505均利用Ta的元件D的电阻变化特性。 
图9(a)是在上部电极505施加+7V和-5V的电脉冲的情况，图9(b)是在上部电极505施加+5V和-7V的电脉冲的情况的测定结果。任何情况几乎不引起电阻变化。 
此外，图10(a)是在下部电极503和上部电极505均使用TaN的元件E的电阻变化特性。图10(a)是在上部电极505施加+7V和-5V的电脉冲的情况，图10(b)是在上部电极505施加+5V和-7V的电脉冲的情况的测定结果。该情况下，仅引起可以说几乎未变化的程度的电阻变化。 
如上所述，除W以外也存在难以引起电阻变化的材料。 
[将W和Pt用于电极的电阻变化元件的电阻变化特性] 
接着，对由容易引起电阻变化的材料的Pt和难以引起电阻变化的材料且工艺稳定性高的材料的W夹入缺氧型的Ta氧化物的形态的电阻变化元件即元件F的电阻变化特性进行叙述。 
准备的元件作为下部电极503使用W薄膜，作为上部电极505使用Pt薄膜制作。W薄膜和Pt薄膜分别通过在Ar气体中溅射W靶和Pt靶来进行了淀积。 
在图11(a)、图11(b)表示如以上制作的元件F的由电脉冲引起的电阻变化的样子。 
图11(a)是以引起上部电极505的附近的电阻变化(B模式)为目的，以下部电极503为基准在上部电极505交替地施加+2.5V和-1.5V时的电阻值的变化。这时，电阻值在施加+2.5V的电脉冲时成为大约600Ω，在施加-1.5V的电脉冲时成为60Ω而稳定地变化。 
另一方面，以引起下部电极503的附近的电阻变化(A模式)为目的，以下部电极503为基准在上部电极505交替施加+1.5V和-2.5V时的电阻值的变化示于图11(b)。这时，电阻变化仅在60Ω和100Ω之间引起电阻变化，与引起B模式的电阻变化的电压施加相比，仅引起可忽略的程度的电阻变化。 
根据以上的图11(a)、图11(b)的结果，元件F示出仅在单侧的电极附近引起电阻变化的双极动作的电阻变化型的非易失性存储元件的理想的动作。 
此外，也未发现A模式和B模式混在一起的现象。 
例如，图12表示在与得到图11(a)、图11(b)的测定结果的元件F不同的元件(同一基板上的不同的元件)施加1000次左右的电脉冲的结果，但是看得到电阻变化现象在非常稳定地发生。 
根据以上的事实，可知由容易引起电阻变化现象的电极和难以引起电阻变化现象的电极形成夹持电阻变化膜的结构，可以在意图的单侧的电极侧进行电阻变化，所以稳定动作，可以制作表示期望的双极动作的电阻变化型的非易失性存储元件。 
此外，施加电压和电阻值的关系是在容易引起电阻变化的电极施加正的电压的电脉冲时，电阻值变高，在施加负的电压的电脉冲时电阻值降低的动作。 
[对应于上下的电极材料种类的电阻变化元件的电阻变化特性] 
接着，表示对电极材料不同的几个元件评价引起电阻变化的容易度的第2实验的结果。 
作为本实验的结果，对将下部电极503固定为W，将上部电极505由Pt以外的不同的材料构成的多个元件的电阻变化的样子进行叙述。在此，将下部电极503固定为W是根据W为比较稳定的材料，加工也比较容易。 
而且，元件的制作方法与第1实验说明的方法相同，下部电极503、上部电极505全部通过溅射法形成。此外，作为电阻变化材料的缺氧型的Ta氧化物也是将Ta金属在O2和Ar中溅射来制作。 
为了调查与电极的不同对应的电阻变化的特性，将缺氧型的Ta氧化物的组成设定为全部相同。即，将含氧率固定为大约58at%的缺氧型的Ta氧化物（表示为TaOx时，x为1.38）。 
此外，在本实验中，将下部电极503作为难以动作的W，所以省略几乎不产生电阻值的变化的A模式（相对于上部电极，在下部电极施加高的电压时进行高电阻化的模式）的结果，仅表示B模式（相对于下部电极，在上部电极施加高的电压时进行高电阻化的模式）的结果。以B模式使电阻变化时的电脉冲的电压因元件而有稍微的差异，但是以下部电极为电压的基准，进行高电阻化时的电压设为+1.8～+2.0V，低电阻化时的电压设为-1.3～-1.6V。 
在图13（a）～图13（h）总结测定结果。 
首先，观察图13（a）的上部电极使用铱（Ir）的元件G、图13（b）的上部电极使用银（Ag）的元件H、图13（c）的上部电极使用铜（Cu）的元件I的结果，可知比较稳定地以较大的幅度产生电阻变化。接着，在图13（d）的上部电极使用镍（Ni）的元件J、图13（h）的上部电极使用氮化钽（TaN）的元件N中，看到了稍微的电阻变化，但是其变化幅度小。 
接着，在观察图13（e）的上部电极使用钽（Ta）的元件K、图13（f）的上部电极使用钛（Ti）的元件L、观察图13（g）的上部电极使用铝（Al）的元件M中，全部未观测到电阻变化现象。认为这些材料具有本质上难以产生电阻变化的性质。 
根据以上的结果可知的事实是在利用缺氧型的Ta氧化物的非易失性存储元件中，可以说存在容易产生电阻变化现象的(容易动作的)电极材料和难以产生的(难以动作的)电极材料。在本实验的范围来说，容易动作的电极是Pt、Ir、Ag、Cu，难以动作的电极材料是W、Ni、Ta、Ti、Al、TaN。 
若形成由这些材料的组合夹持缺氧型的Ta氧化物的结构的电阻变化元件，则可得到电阻变化模式未混在一起的稳定的电阻变化。但是，若参照图7(a)、图11(b)、图13(d)、图13(h)，在W、Ni、TaN电极中，可观测到微弱的电阻变化。因此，将这些材料用于一个电极，例如，在本实验中完全观测不到电阻变化的电极材料的Ta、Ti、Al用于另一电极时，可期待微弱却稳定的电阻变化。 
接着，对电阻变化本身引起的机理和引起电阻变化的容易度的材料依存性稍微进行考察。 
图14是总结第1实验和第2实验的结果的图。横轴列出电极材料，纵轴列出标准电极电位。图14的○表示容易引起电阻变化的情况，△表示变化比例虽小却引起电阻变化的情况，×表示未引起电阻变化的情况。而且，TiN是在第1实验及第2实验中未使用的电极材料，为了参考用·表示。 
在图14中，TaN、TiN以外的电极材料的标准电极电位是公开于非专利文献1：“CRC HANDBOOK of CHEMISTRY and PHYSICS，DAVID R.LIDE Editor-in-chif，84th Edition 2003-2004，CRC PRESS”的文献值，TaN、TiN的标准电极电位是发明人测定的数据。 
发明人通过利用Solartron公司制造的电化学测定系统SI1280B构成的3电极系统的恒电位仪测定了包含TaN、TiN的几种电极材料的标准电极电位。作为测定条件，在作用极利用成为测定对象的电极材料，在对极利用Pt电极、在参照极利用Ag/AgCl电极，电解液在N2发泡下使用7ml的1wt％KCl。 
在这种条件下，通过探索作用极和对极之间的电位平衡点，测定了相对于电极材料的Ag/AgCl电极的电位平衡点上的电位之后，在所测定的电 位加上+0.196V的值设为相对于电极材料的标准氢电极的电位(即标准电极电位)。 
若观察图14，可知在标准电极电位高于电阻变化膜的构成元素的Ta的材料中引起电阻变化，在低的材料中难以引起电阻变化。并且可知标准电极电位的差越大越容易引起电阻变化，随着差减小，难以引起电阻变化。 
一般，标准电极电位是被氧化的容易度的一个指标，表示其值越大越难以被氧化，越小越容易被氧化的事实。根据该事实，可推测被氧化的容易度对电阻变化现象的机理是否发挥很大的作用。 
在以上的结果的基础上考虑电阻变化的机理。首先，通过容易引起电阻变化的材料(标准电极电位大且难以被氧化的材料)构成上部电极时，使用图15(a)、图15(b)说明。 
如图15(a)所示，在由下部电极1401、缺氧型的Ta氧化物层1402、比Ta难以被氧化的材料构成的上部电极1403构成的电阻变化元件，相对于下部电极1401在上部电极1403施加高的电压时，缺氧型的Ta氧化物中的氧原子成为离子，通过电场来移动，在上部电极1403的界面附近聚集。 
但是，构成上部电极1403的金属与Ta相比难以被氧化，所以成为氧离子1404滞留在缺氧型的Ta氧化物层1402和上部电极1403的界面的状态，在界面附近与Ta结合，形成氧浓度高的缺氧型的Ta氧化物。通过该事件，元件被高电阻化。 
接着，如图15(b)，在下部电极1401施加高的电压时，氧原子再次成为氧离子，返回到缺氧型的Ta氧化物层1402的内部。由此，考虑到引起了低电阻化。 
接着，对由比Ta容易被氧化的材料构成上部电极的情况进行说明的图为图16(a)、图16(b)。 
如图16(a)，在由下部电极1501、缺氧型的Ta氧化物层1502、比Ta容易被氧化的材料构成的上部电极1503构成的电阻变化元件，相对于下部电极1501在上部电极1503施加高的电压时，缺氧型的Ta氧化物中的氧原子成为离子而通过电场移动，聚集在上部电极1503的界面附近。 
这时，上部电极1503比Ta容易被氧化，所以氧离子1504被吸入到上部电极1503的内部，与形成上部电极1503的材料引起结合。这时，与图 15(a)不同，在缺氧型的Ta氧化物层1502和上部电极1503的界面不形成高电阻层，进而相对于构成上部电极1503的元素的数量，氧离子的数量少，所以电阻值几乎不上升。 
相反，如图16(b)，认为在下部电极1501施加高的电压时被吸入到上部电极1503的氧，由于与上部电极材料的结合更稳定，所以难以返回缺氧型的Ta氧化物层1502中，电阻值变化不大。 
如果在图15(a)、图15(b)及图16(a)、图16(b)中，构成上部电极的材料的被氧化的容易度与Ta相同程度时，认为产生上述2个例子的中间性的变化，产生微弱的电阻变化。 
根据以上的结果，可知在将缺氧型的Ta氧化物用于电阻变化膜的非易失性存储元件中，使用在上部电极和下部电极具有不同的标准电极电位的材料即可。 
由此，在单侧的电极附近优势地引起电阻变化，可实现理想的双极型的电阻变化。而且，也不引起电阻变化模式混合，可以进行稳定的电阻变化动作。 
更优选，在一方的电极材料使用大于Ta的标准电极电位且差大的材料，在另一方的电极材料使用大于Ta的标准电极电位且差小的材料即可。 
进一步优选，在一方的电极材料使用大于Ta的标准电极电位的材料，在另一方的电极材料使用小于Ta的标准电极电位的材料即可。 
而且，作为第2实验结果未记述，但是对于在下部电极及上部电极分别使用TaN及Pt的电阻变化元件，得到了表示引起稳定的电阻变化现象的良好的实验结果。 
根据发明人的测定，TaN的标准电极电位是+0.48eV，根据非专利文献1，Pt及Ta的标准电极电位分别是+1.18eV、-0.6eV。 
该例子是在上部电极材使用大于Ta的标准电极电位且差大的材料的Pt，在下部电极使用大于Ta的标准电极电位且差小的材料的TaN的一例。 
即，在该例子中，通过使用满足与上述的标准电极电位有关的条件的TaN及Pt作为电极材料，认为得到了作为第2实验结果叙述的作用效果。 
此外，作为其它例子，也可以在下部电极及上部电极分别使用TiN及Pt。根据发明人的上述测定，TiN的标准电极电位是+0.55eV。因此，TiN和Pt的组合满足与在电阻变化层使用钽氧化物时的标准电极电位有关的条件，所以通过使用TiN及Pt作为电极材料，可期待作为第2实验的结果叙述的作用效果。
而且，作为其它例子，也可以利用Au(金)或Pd(钯)作为电极材料。根据非专利文献1，Au、Pd标准电极电位分别是+1.692eV、+0.951eV，高于Ta的标准电极电位-0.6eV。因此，利用钽氧化物作为电阻变化层时，作为电阻变化容易的电极材料利用Au及Pd的一方，并且作为电阻变化不易的电极材料使用标准电极电位低于Au及Pd的上述一方的材料(例如，标准电极电位为+0.1eV的W)，从而可期待作为第2实验结果所述的作用效果。 
而且，作为本实验的结果，虽未记述，由于金(Au)的标准电极电位是+1.692eV，所以高于Ta的标准标准电极电位-0.6eV。因此，作为电阻变化膜使用Ta时，即使作为电阻变化容易的电极材料使用Au，也可以期待作为本实验的结果叙述的作用效果。 
此外，根据上述的机理可知，示出在容易引起电阻变化的电极施加正的电压的电脉冲时电阻值提高，施加负的电压的电脉冲时电阻值降低的动作。 
[在电阻变化层使用缺氧型的铪(Hf)氧化物的电阻变化元件] 
接着，作为其它的同样的例子，说明与利用缺氧型的Hf氧化物作为电阻变化膜的双极动作的非易失性存储元件有关的第3实验。 
与第1试验的说明一样，首先，说明缺氧型的Hf氧化物层的形成方法和含氧率的适合范围。 
然后，为了确认引起电阻变化的容易度是否依存于电极材料，形成用由Al、Ti、Ta、W、Cu、Pt构成的电极夹持HfOx层的结构，对调查由电脉冲引起的电阻变化现象的样子的结果进行叙述。并且，最后，对由容易动作的电极材料和难以动作的电极材料夹入缺氧型的Hf氧化物的结构的电阻变化元件的电阻变化的测定结果进行叙述。 
[溅射时的氧流量比和Hf氧化物层的含氧率的关系] 
首先，对本实验的缺氧型的Hf氧化物层的制作条件及含氧率的分析结果进行叙述。 
通过在(氩)Ar和O2气环境中对Hf靶进行溅射的、所谓的反应性溅射，制作缺氧型的Hf氧化物层。本实验中的具体的缺氧型的Hf氧化物的制作方法如下。 
首先，在溅射装置内设置基板，将溅射装置内抽真空到3×10-5Pa左右。将Hf作为靶，功率设为300W，氩气和氧气合在一起的整个气体压力设为0.9Pa，基板的设定温度设为30℃，进行了溅射。在此，将O2气相对于Ar气的流量比从2％变化到4.2％。 
首先，调查组成是目的，作为基板，使用在Si上淀积200nm的SiO2的基板，调整溅射时间使得Hf氧化物层的膜厚成为大约50nm。 
将通过卢瑟福散射法(RBS法)分析这样制作的Hf氧化物层的组成的结果示于图17。 
根据该图，可知将氧流量比从2％变化为4.2％时，Hf氧化物层中的含氧率为大约37.7at％(HfO0.6)变化为大约69.4at％(HfO2.3)。 
根据以上的结果，明确了可通过氧流量比控制Hf氧化物层中的含氧率，形成了比Hf的化学计量学上的氧化物即HfO2的含氧率66.7at％缺少氧的缺氧型的Hf氧化物到被认为过剩地含有氧的Hf氧化物。 
而且，在本实验中，在Hf氧化物层的分析利用了卢瑟福后方散射法(RBS)，但是也可以利用俄歇电子分光法(AES)、荧光X线分析法(XPS)或电子束微量分析法(EPMA)等设备分析方法。 
[缺氧型的Hf氧化物层的电阻变化特性] 
调查了如以上制作的缺氧型的Hf氧化物中、具有何种程度的含氧率的缺氧型的Hf氧化物表现出电阻变化。在此，作为夹持缺氧型的Hf氧化物层的电极的材料使用的是上下电极均为Pt。 
如上所述，在上下使用Pt的情况作为双极型的电阻变化型的非易失性元件不合适。但是，Pt如后所述是非常容易表现变化的电极材料，是最合适对具有某个含氧率的缺氧型的Hf氧化物是否表现变化进行判断的材料。 
根据如上所述的理由，形成了如图5的非易失性存储元件。 
即，在单晶硅基板501上，通过热氧化法形成厚度200nm的氧化物层502，通过溅射法在氧化物层502上形成了作为下部电极503的厚度100nm的Pt薄膜。 
然后，将Hf作为靶，通过反应性溅射形成了缺氧型的Hf氧化物层504。 在本实验讨论的范围内，与上述的分析样品同样，使氧气的流量比从2％变化到4.2％而制作了非易失性存储元件。缺氧型的Hf氧化物层504的膜厚设为30nm。 
然后，在缺氧型的Hf氧化物层504上通过溅射法淀积了作为上部电极505的厚度150nm的Pt薄膜。 
最后，通过光刻工艺和干式蚀刻工艺形成了元件区域506。而且，元件区域506是直径为3μm的圆形图案。 
测定了如以上制作的非易失性存储元件的电阻变化现象。其结果，在图17的使用从α点(氧流量比为大约2.7％，含氧率为大约46.6at％)到β点(氧流量比为大约3.3％，含氧率为大约62at％)的Hf氧化膜的非易失性存储元件中，高电阻值为低电阻值的4倍以上的良好。 
图18(a)、图18(b)分别是测定了关于使用具有α点及β点的含氧率的Hf氧化物层的非易失性存储元件的相对于脉冲施加次数的电阻变化特性的结果。 
根据图18(a)、图18(b)，在使用具有α点及β点的含氧率的Hf氧化物层的元件中，可知均是高电阻值为低电阻值的4倍以上的良好。 
因此，可以说含氧率为46.6～62at％的组成范围即电阻变化层标记为HfOx时的x的范围为0.9≤x≤1.6的范围是更适合的电阻变化层的范围(含氧率＝46.6at％对应于x＝0.9，含氧率＝62at％对应于x＝1.6)。 
[对应于上下的电极材料种类的电阻变化元件的电阻变化特性] 
接着，为了确认引起电阻变化的容易度是否依存于电极材料，制作用由W构成的下部电极503和由Al、Ti、Hf、Ta、W、Cu、Pt的1种构成的上部电极505夹持缺氧型的Hf氧化物层504的多种元件，说明对基于电脉冲的电阻变化的样子进行调查的结果。 
使用的缺氧型的Hf氧化物的含氧率设为在优选的含氧率的范围接近上限的61at％(HfO1.56)。元件的形成方法中，Hf氧化物的成膜方法与上述大致相同，但是Al、Ti、Hf、Ta、W、Cu、Pt形成Hf氧化物之后，暂时取出到大气中，用其它的溅射装置通过溅射法进行了淀积。 
在制作的元件O～元件U中使用的下部电极、上部电极的材料示于表2。 
[表2] 
  元件名   下部电极材料   上部电极材料
  O   W   Al
  P   W   Ti
  Q   W   Hf
  R   W   Ta
  S   W   W
  T   W   Cu
  U   W   Pt
对上述的元件O～元件U以预定的振幅赋予脉冲宽度100nsec的电脉冲而进行了电阻变化。 
在本实验中，将下部电极503设为难以动作的W，所以省略了A模式(相对于上部电极，在下部电极施加高的电压时高电阻化的模式)的结果，仅表示B模式(相对于下部电极，在上部电极施加高的电压时高电阻化的模式)。 
上部电极模式下使电阻变化时的电脉冲的电压因元件而有稍微的差异，以下部电极为电压的基准，高电阻化时的电压设为+1.1～+1.9V，低电阻化时的电压设为-1.1～-1.5V。 
在图19(a)～图19(g)总结测定结果。 
首先，若观察图19(a)的上部电极使用Al的元件O、图19(b)的上部电极使用Ti的元件P、图19(c)的上部电极使用Hf的元件Q的结果，可知几乎没有电阻变化，或者完全没有电阻变化。接着，在图19(d)的上部电极使用Ta的元件R中，最初看到微小的电阻变化，但是与脉冲数一起其变化幅度减少，几乎不表现变化。认为这些材料本质上具有难以产生电阻变化的性质。 
接着，在图19(e)的上部电极使用W的元件S、图19(f)的上部电极使用Cu的元件T、图19(g)的上部电极使用Pt的元件U中，产生了比较稳定的电阻变化。 
根据以上的结果可知的是，可以说在利用缺氧型的Hf氧化物的非易失性存储元件中存在容易产生电阻变化现象(容易动作)的材料和难以产生 (难以动作)的材料。以本实验的范围来说，容易动作的电极是Pt、Cu、W，难以动作的电极材料是Ta、Hf、Ti、Al。 
若形成由这些材料的组合夹持缺氧型的Hf氧化物的结构的电阻变化元件，则得到电阻变化模式没有混在一起的稳定的电阻变化。但是，若参照图19(d)，在Ta电极中，可观测到微弱的电阻变化。因此，将该材料用于一个电极，将例如在本实验中完全没有观测到电阻变化的电极材料即Ti、Hf用于另一个电极时，可期待微弱且稳定的电阻变化。 
接着，对电阻变化本身引起的机理和引起电阻变化的容易度的材料依存性稍微进行考察。 
图20是总结与利用缺氧型的Hf氧化物的非易失性存储元件有关的结果的图。横轴列出电极材料，纵轴列出标准电极电位。图20的○表示容易引起电阻变化，△表示变化比例小却引起了电阻变化，×表示未引起电阻变化。 
若观察图20，可知在标准电极电位比电阻变化膜的构成元素的Hf高的材料中引起电阻变化，在低的材料中难以引起电阻变化。并且，可知标准电极电位之差越大越容易引起电阻变化，随着差减小，变得难以引起电阻变化。 
该结果示出与关于第2实验所述的利用缺氧型的Ta氧化物的非易失性存储元件有关的结果完全相同的倾向。即，对利用缺氧型的Ta氧化物的非易失性存储元件说明的电阻变化的机理(参照图15(a)、图15(b)、及图16(a)、图16(b))也同样起作用于利用缺氧型的Hf氧化物的非易失性存储元件。 
根据以上的结果可知，在将缺氧型的Hf氧化物用于电阻变化膜的非易失性存储元件中，利用在上部电极和下部电极具有不同的标准电极电位的材料即可。 
由此，在单侧的电极附近优势地引起电阻变化，可以实现理想的双极型的电阻变化。而且，也不引起电阻变化模式的混合，可以进行稳定的电阻变化动作。 
更优选，一方的电极材料利用大于Hf的标准电极电位且差大的材料，另一方的电极材料利用大于Hf的标准电极电位且差小的材料即可。 
更好是，一方的电极材料利用大于Hf的标准电极电位的材料，另一方的电极材料利用Hf的标准电极电位以下的材料即可。 
而且，作为本实验的结果虽未记述，对于下部电极及上部电极分别使用TaN及Pt的电阻变化元件，得到了表示引起稳定的电阻变化现象的良好的实验结果。 
TaN的标准电极电位是+0.48eV，Pt及Hf的标准电极电位是+1.18eV、-1.55eV。 
该例子中，上部电极利用大于Hf的标准电极电位且差大的材料的Pt，下部电极利用大于Hf的标准电极电位且差小的材料的TaN的一例。 
即，认为在该例中，利用满足有关上述的标准电极电位的条件的TaN及Pt作为电极材料，从而得到了作为本实验的结果所述的作用效果。 
此外，作为其它例子，可以在下部电极及上部电极分别使用TiN及Pt。TiN的标准电极电位是+0.55eV。因此，TiN和Pt的组合满足在电阻变化层利用铪氧化物时的与标准电极电位有关的条件，所以利用TiN及Pt作为电极材料，从而可以期待作为本实验的结果所述的作用效果。 
而且，作为本实验的结果未记述，但是金(Au)的标准电极电位是+1.692eV，高于Hf的标准电极电位-1.55eV。因此，作为电阻变化膜使用Hf时，作为电阻变化容易的电极材料使用Au，也可期待作为本实验的结果所述的作用效果。 
此外，根据上述的机理可知，示出在容易引起电阻变化的电极施加正的电压的电脉冲时电阻值升高，施加负的电压的电脉冲时电阻值降低的动作。 
而且，在上述的第1、第2实验及第3实验中，对作为电阻变化膜使用缺氧型的Ta氧化物及Hf氧化物的例子进行了说明，但是不限于此，对于将其它过渡金属的缺氧型的氧化膜用于电阻变化膜的非易失性存储元件，如上述说明认为引起了由施加在电极的电场造成的氧离子的移动，同样地可以应用。这时，以利用的过渡金属材料的标准电极电位为基准选择电极材料，则可以形成在单侧优势地动作的非易失性存储元件。此外，可以在作为电阻变化层的钽氧化物或铪氧化物以不大改变电极变化特性的程度添加微量的掺杂剂。 
[在电阻变化层淀积了缺氧型的过渡金属氧化物的电阻变化元件] 
此外，也可以是作为电阻变化元件，由缺氧型的钽氧化物、缺氧型的铪氧化物、及缺氧型的锆氧化物的1种构成，并且淀积含氧率不同的2个电阻变化层，由2个电极夹持的结构。 
这些电阻变化元件是以得到具有可逆性的稳定的改写特性的、利用电阻变化现象的非易失性存储元件为目的，由本申请发明人发明的，分别在相关专利申请的国际公开第2008/149484号、国际公开第2010/004705号、日本特开2010-21381号公报详细地说明。 
这些电阻变化元件具有的、可将电阻变化特性固定为上述的A模式及B模式的任意的意图的一方的特征，与上述的利用由不同种类材料构成的上下的电极的电阻变化元件同样地可利用于本发明的电阻变化型非易失性存储装置。 
而且，对于利用缺氧型的钽氧化物的电阻变化元件的2个电阻变化层的膜厚、组成的最佳条件，在国际公开第2008/149484号详细公开。 
[在电流控制层利用SiNx的电流控制元件] 
接着，对本发明的1D1R型交叉点存储器装置的电流控制元件进行说明。 
电流控制元件由氮化硅SiNx(0＜x≤0.85)构成电流控制层，从而该电流-电压特性具有非线性的电特性，并且具有相对于施加电压的极性实质上对称的双向二极管特性的技术，在相关申请的国际公开第2008/117494号中详细说明。 
此外，由具有体心立方晶格(bcc)结构的α-钨(α-W)构成电流控制元件的第1电极及上述第2电极的至少一方，从而可以实现能稳定供给30000A/cm2以上的电流的MSM二极管的技术，在相关申请的国际公开第2010/004675号中详细说明。 
可以将如以上的具有对称的电流电压特性、及30000A/cm2以上的高的耐电流特性的双向二极管元件，作为本发明的1D1R型交叉点存储器的电流控制元件利用。 
[本发明的第1实施方式的电阻变化型非易失性存储装置] 
接着，作为本发明的实施方式，对利用如上述说明的电阻变化元件和电流控制元件的1D1R型交叉点存储装置进行说明。 
图21是表示本发明的第1实施方式涉及的非易失性存储装置的结构的框图。第1实施方式表示认为电阻变化现象在电阻变化元件的上部电极附近产生的B模式动作产生的存储器单元的结构、和最适合它的控制电路。 
在图21中，电阻变化型非易失性存储装置100在半导体基板上具备存储器本体部101，存储器本体部101具备存储单元阵列102、行选择电路103、列选择电路104、写入电路105、检测流过位线的电流量并判断所存储的数据是“1”或“0”的读出电路106、通过端子DQ进行输入输出数据的输入输出处理的数据输入输出电路107。 
此外，以从电阻变化型非易失性存储装置100的外部赋予的地址信号作为输入，以选择指示预定的地址的地址输入电路108和以控制信号为输入的控制电路109的输出被供给到存储器本体部101，控制其动作。 
存储单元阵列102以M行N列(M、N为自然数。在图21中仅图示2行2列的4位的图示)的矩阵状排列有存储单元Mij(i≤M，j≤N构成的自然数。以下相同的省略)。存储单元Mij将电阻变化元件Rij的一端和在正负的双向具有阈值电压的电流控制元件Dij的一端相互串联连接而构成。电阻变化元件Rij的另一端连接在字线WLi，电流控制元件Dij的另一端连接在位线BLj。 
在本构成中，若设为位线BLj由下层的布线构成、配置在纸面内的上下方向，则字线WLi由位线BLj的上层的布线构成，配置在纸面内的左右方向。此外，电阻变化元件Rij在后面说明详细情况，但是由成为在电阻变化元件的上部电极附近产生电阻变化现象的B模式的结构构成。 
字线WLi连接在行选择电路103，在读出或写入模式中择一地进行行选择。此外，位线BLj连接在列选择电路104，在读出或写入模式中择一地进行列选择。 
在写入模式中，数据输入输出电路107根据数据输入信号Din的数据“0”或数据“1”的写入指示，对于被选择的存储单元Mij内的电阻变化元件Rij进行低电阻化或高电阻化的写入。在本实施例中，使数据“0”写入对应于低电阻化写入，使数据“1”写入对应于高电阻化写入。 
写入电路105与数据输入输出电路107连接。其具有：数据“0”写入即进行低电阻化写入时驱动高电平的第1LR化驱动电路105a1、以其输出作为输入的电流限制电路105b、及驱动低电平的第2LR化驱动电路105c2。此外，具有：数据“1”写入即进行电高阻化写入时驱动高电平的第1HR化驱动电路105c1、及驱动低电平的第2HR化驱动电路105a2。 
并且，进行低电阻化写入时，将通过电流限制电路105b限制电流的写入脉冲，通过列选择电路104供给到选择位线BLj。另一方面，其特征在于，进行高电阻化写入时，由不具有电流限制功能的第1HR化驱动电路105c1通过行选择电路103向选择字线WLi供给写入脉冲。 
在这样构成的电阻变化型非易失性存储装置100中，位线BLj及字线WLi分别是本发明的第1信号线及第2信号线的一例。第1LR化驱动电路105a1、第1HR化驱动电路105c1、第2LR化驱动电路105c2、及第2HR化驱动电路105a2分别是本发明的第1驱动电路、第2驱动电路、第3驱动电路、及第4驱动电路的一例。电流限制电路105b是本发明的电流限制电路的一例。此外，列选择电路104及行选择电路103分别是本发明的第1选择电路及第2选择电路的一例。 
图22是表示在图21中以A部表示的、存储单元M11的结构的剖面图。 
电流控制元件212、电阻变化元件213分别对应于图21的电流控制元件Dij、电阻变化元件Rij(i、j分别是正整数)。 
存储单元200依次形成由铝(Al)构成的第1层布线201、第1通道(via)202、在电流控制元件212中由氮化钽(TaN)构成的第3电极203、由缺氮型氮化硅构成的电流控制层204、由TaN构成的第4电极205、第2通道206、在电阻变化元件213由TaN构成的第1电极207、由缺氧型钽氧化物构成的电阻变化层208、由铂(Pt)构成的第2电极209、第3通道210、由铝(Al)构成的第2层布线211。 
在此，另一特征在于，由标准电极电位与连接在位线Blj侧的第1电极207相比更高的材料即Pt，构成连接在字线WLi侧的、更上层的第2电极209。 
在该存储器结构中，如在本发明的基础数据中进行说明，电阻变化动作在由具有高于构成第1电极的TaN的标准电极电位的Pt构成的第2电极、和电阻变化层208的界面附近产生，其动作对应于B模式。 
在图22中，第1层布线201对应于位线BL1，第2层布线211对应于字线WL1，所以第1层布线201的电压相对于第2层布线211的电压升高预定电压VLth以上时，电阻变化元件213变化为低电阻状态，第2层布线211的电压相对于第1层布线201的电压升高预定电压VHth以上时，电阻变化元件213变化为高电阻状态。 
而且，在图22中，电流控制元件212和电阻变化元件213的关系上下相反也没有关系，在电阻变化元件213中第1电极207和第2电极209的位置相反也没有关系。 
图23示出图21的写入电路105的具体的电路结构的一例。 
图23(a)分别表示第1LR化驱动电路105a1、第2HR化驱动电路105a2、电流限制电路105b的一例。 
第1LR化驱动电路105a1由P型MOS晶体管MP1构成，第2HR化驱动电路105a2由N型MOS晶体管MN1构成，电流限制电路105b由N型MOS晶体管MN3构成。 
C_NLR是产生低电阻化写入脉冲时成为低电平，并且C_HR是高电阻化写入脉冲的产生时成为高电平的写入控制信号。VCL是低电阻化电流限制用栅电压，被赋予预定的恒定压。 
此外，在P型MOS晶体管MP1的源极供给低电阻写入电源电压VLR，被设定为具有可驱动电阻变化元件213充分进行低电阻化的电压、电流的能力。 
图23(b)表示第1HR化驱动电路105c1、第2LR化驱动电路105c2的一例。 
第1HR化驱动电路105c1由P型MOS晶体管MP2构成，第2LR化驱动电路105c2由N型MOS晶体管MN2构成。 
C_NHR是高电阻化写入脉冲的产生时成为低电平，并且C_LR是低电阻化写入脉冲的产生时成为高电平的写入控制信号。 
此外，在P型MOS晶体管MP2的源极供给高电阻写入电源电压VHR，设定为具有可驱动电阻变化元件213充分进行高电阻化的电压、电流的能力。 
在写入模式中，若写入数据“0”，即被指示低电阻写入，则C_NLR被设定为低电平，C_LR被设定为高电平，第1LR化驱动电路105a1的P型MOS晶体管MP1和第2LR化驱动电路105c2的N型MOS晶体管MN2导通，第1LR 化驱动电路105a1的输出电流以电流控制电路105b、位线BLj、存储单元Mij、字线WLi作为主路径，形成流入第2LR化驱动电路105c2的电流路径。 
此外，电流控制电路105b的输出由N型MOS晶体管MN3进行电流限制，并且若将MN3的阈值电压设为Vth_MN3，则其输出电压VLR_O的上限被限制为VCL-Vth_MN3的电压。与此同时，由于具有源跟随特性，所以若将低电阻化写入电源VLR设定为一定电压以上，则作为恒电流源动作，电流变得恒定。 
在写入模式中，若写入数据“1”，即被指示高电阻写入，则C_NHR被设定为低电平，C_HR被设定为高电平，第1HR化驱动电路105c1的P型MOS晶体管MP2和第2HR化驱动电路105a2的N型MOS晶体管MN1导通，形成第1HR化驱动电路105c1的输出电流以字线WLi、存储单元Mij、位线BLj为主路径流入第2HR化驱动电路105a2的电流路径。在电流路径不包含电流限制电路，所以随着高电阻化写入电源VHR的增加，电流单调地增加。 
[本发明的第1实施方式的电阻变化型非易失性存储装置的动作] 
对于如以上构成的电阻变化型非易失性存储装置100，说明其动作。 
首先，对存储单元的动作进行说明。图24是对具有图22的结构的存储单元，将第2层布线211成为高于第1层布线201的电压的极性设为正施加电压时，实测其电压、电流的关系的图。 
对于存储单元200，施加第1层布线201成为高于第2层布线211的电位的负极性的电压，则在超过-3.2V的附近电阻变化元件从高电阻状态开始向低电阻状态变化。而且，虽然施加到-3.9V(A点)，随着施加电压缓缓地进行低电阻化。 
另一方面，对于存储单元200，施加第2层布线211成为高于第1层布线201的电位的正极性的电压，则在与向低电阻状态的变化电压大致对称的3.8V附近(B点)，电阻变化元件从低电阻状态开始向高电阻状态变化。而且，若施加到5.1V，则看到电流增加，但是此后若降低施加电压，则与提高施加电压时相比电流减小，可知变化为高电阻状态。 
即，对于具有图22的结构的存储单元200，图24所示的实测数据发现了以第2层布线211的电压为基准在第1层布线201的电压提高到预定电压VLth以上时变化为低电阻状态，以第1层布线201的电压为基准在第2 层布线211的电压提高到预定电压VHth以上时变化为高电阻状态的B模式动作；以及低电阻状态的施加电压(A点)、向高电阻状态的变化开始电压(B点)成为大致对称的关系。 
接着，对如以上构成的电阻变化型非易失性存储装置的动作进行说明。 
最初对写入电路105的特性进行说明。 
图25(a)是为了利用图23所示的第1具体的写入电路说明图21所示的非易失性存储装置的动作，仅截取有关写入的电流路径的等价电路图。图25(b)是其特性说明图，存储单元200的电阻变化元件设想低电阻状态而设为10k  的固定值，在与具有双向特性的电流控制元件串联连接的状态下，将从写入电路105赋予的电压和流过存储单元200的电流的关系，利用模拟求出的图。 
在图25(b)中，负的电压区域(A)的特性示出将从高电阻状态变化为假定为10kΩ的低电阻状态之后的存储单元，通过第1LR化驱动电路105a1驱动时(例如-3V表示对VLR赋予3V进行驱动)的特性。此外，正的电压区域(B)的特性示出将假定为10k  的低电阻状态的存储单元朝向高电阻状态通过第1HR化驱动电路105c1驱动时的特性。而且，驱动电路的电压在负的电压区域(A)，相当于低电阻化写入电源电压的VLR，在正的电压区域(B)，相当于高电阻化写入电源电压的VHR。此外，负的电压区域(A)中的虚线是为了比较不经由电流限制电路105b时的特性而示出。 
根据图25(b)，将存储单元低电阻化时，与低电阻化电源电压VLR的增加的同时，流过存储单元的电流也增加，不经由电流限制电路105b时，相对于如虚线的特性那样单调增加，而在使用电流限制电路105b时，通过该电流限制效果，具有变极点C，从大约3.5V附近被限制为130μA的恒定电流。 
另一方面，高电阻化存储单元时，没有电流限制电路，所以在高电阻化电源电压VHR施加3.5V时，可知流过150μA的电流，即，流过大于低电阻化时的电流。 
在此，考虑该电路结构的电流限制电路105b的N型MOS晶体管MN3的设定条件。 
在图24所示的存储单元特性中，设想电流施加到在A点表示的低电阻 状态的施加电压即-3.9V时的低电阻状态的设定来考虑设定于存储单元的低电阻值。而且，如上所述，该低电阻状态的施加电压低，流过更少的电流时，低电阻状态更接近高电阻来设定，相反地，施加电压高，流过更多的电流时，低电阻化进一步进行。为了模式化，将A点的电压设为VL，将A点的电流设为IL。但是，假设没有二极管上的电压下降。 
因此，在图25(a)中，若将电流限制电路105b中的N型MOS晶体管MN3的阈值电压设为Vth_MN3，将该栅电压设为VCL，将LR化电源的电压设为VLR，则VLR≥VCL时，图25(b)所示的变极点C的电压近似为VCL-Vth_MN3。 
若使图24的A点所示的存储单元的低电阻化点的电压(VL＝VLth)、和图25(b)所示的电流控制电路105b的变极点C的电压VCL-Vth_MN3一致，则在电流限制电路105b的变极点C中，可以将存储单元设定为设想的低电阻状态。因此，满足下式地设定VCL即可。 
VLth＝VCL-Vth_MN3且VLR≥VCL 
即， 
VCL＝VLth+Vth_MN3且VLR≥VCL…(式1) 
这时，假设N型MOS晶体管MN2中的电压下降可以忽略。此外，该条件时，调整设计好电流限制电路105b的N型MOS晶体管MN3的栅极宽度、栅极长度，以便可以驱动A点的电流IL。 
并且，若满足该条件，则针对电压变动或速度下降的忧虑，即使具有余量而较高地设定LR化电源的电压VLR，在变极点C以上的电压下也不成为恒电流，所以可以将低电阻状态的电阻值稳定而设定为恒定的值。 
[本发明的第1实施方式的电阻变化型非易失性存储装置的变形例1] 
图26表示在第1实施方式中利用N型MOS晶体管构成电流限制电路105b时的、不同于图21的第1实施方式的变形例1。其特征在于，将电流限制电路105b配置在电阻变化元件的第1电极和写入电路之间。在图26的结构中，将电流限制电路105b配置在存储单元阵列的附近，与图21的情况相比，可以在更接近存储单元的位置进行电流限制。因此，在进行低电阻化写入动作时，可以通过电流限制电路105b降低应充放电的电容负载，相对于存储单元向低电阻化状态的变化，跟随性良好地进行电流限制，所 以可以更加精度良好地设定为设想的电阻值。 
此外，由LR化驱动电路进行写入时，电流限制电路105b成为源跟随，表现恒电流特性，所以可以将低电阻状态的电阻值稳定设定为一定的值，另一方面，由HR化驱动电路进行写入时，电流限制电路105b不成为源跟随，所以可以驱动大于低电阻化时的电流。 
在此，列选择电路104一般由P型MOS晶体管、N型MOS晶体管、解码电路构成，对应于被选择的存储单元的位线被择一地选择。通过将该列选择电路104仅由N型MOS晶体管构成，从而在由LR驱动电路进行写入时成为源跟随，所以包括选择列的功能在内，可以具有限制电流的功能。这时，不需要另外设置电流限制电路105b，可以削减面积。 
[本发明的第1实施方式的电阻变化型非易失性存储装置的变形例2] 
电流限制电路105b可以不设置在第1LR化驱动电路105a1侧，而设置在第2LR化驱动电路105c2侧。在图27表示第1实施方式的变形例2。此外，图28(a)表示图27的写入电路105的第1具体电路构成的一例，具有由N型MOS晶体管构成的电流限制电路105b。此外，图28(b)是其特性说明图，与图25(b)同样地，存储单元200的电阻变化元件设想低电阻状态而设为10kΩ的固定值，在与具有双向特性的电流控制元件串联连接的状态下，将从写入电路105赋予的电压和流过存储单元200的电流的关系利用模拟求出的图。 
在图28(b)中，负的电压区域(A)的特性表示将从高电阻状态变化为假定为10kΩ的低电阻状态之后的存储单元，通过第1LR化驱动电路105a1驱动时(例如-3V是指在VLR赋予3V进行驱动)的特性，正的电压区域(B)的特性表示将假定为10kΩ的低电阻状态的存储单元朝向高电阻状态通过第1HR化驱动电路105c1驱动时的特性。负的电压区域(A)中的虚线是为了比较不经由电流限制电路105b时的特性而示出。 
根据图28(b)，对存储单元进行低电阻化时，与低电阻化电源电压VLR的增加的同时，流过存储单元的电流也增加，不经由电流限制电路105b时，相对于如虚线的特性那样单调增加，而在使用电流限制电路105b时，通过该电流限制效果，具有变极点C，从大约3.9V附近被限制为130μA的恒定电流。 
另一方面，可知高电阻化存储单元时，没有电流限制电路，所以在高电阻化电源电压VHR施加了3.5V时，流过150μA的电流即大于低电阻化时的电流。 
在图28(a)中，若将电流限制电路105b中的N型MOS晶体管MN3的阈值电压设为Vth_MN3，将该栅电压设为VCL，将LR化电源的电压设为VLR，存储单元的低电阻化点的电压设为VL＝VLth，则图28(b)所示的变极点C的电压近似为VCL-Vth_MN3+VL。通过将VCL设定为：该变极点C的电压VCL-Vth_MN3+VLth与LR化电源的电压VLR一致， 
VLR＝VCL-Vth_MN3+VL＝VCL-Vth_MN3+VLth 
即， 
VCL＝VLR-VLth+Vth_MN3…(式2) 
从而在作为LR化电源的电压赋予VLR时，在电流限制电路105b的变极点C将存储单元低电阻化，即可以设定为设想的低电阻状态。这时，假设P型MOS晶体管MP1中的电压下降可以忽略。此外，该条件时，调整设计电流限制电路105b的N型MOS晶体管MN3的栅极宽度、栅极长度，以便可以驱动图24的A点的电流IL。 
而且，通过将电流限制电路105b不设为N型MOS晶体管，而设为利用电流镜电路等恒电流电路，控制为恒定的电流值，可以更高精度地设定为设想的电阻值。 
并且，若满足该条件，即使对于电压变动、或速度下降的忧虑，具有余量而较高地设定LR化电源的电压VLR，在变极点C以上的电压下也成为恒电流，所以可以将低电阻状态的电阻值稳定而设定为一定的值。 
以上，将N型MOS晶体管MN3的阈值电压设为Vth_MN3，但这表示源电压与基板电压相比上升的状态，即，基板偏压效果奏效的状态下的阈值电压。不仅是VCL，而且将阈值电压Vth_MN3设定为满足(式1)、(式2)的关系也对降低动作电压有效。 
因此，存储单元的特性，例如图24的A点所示的存储单元的低电阻化点的电流值按每个存储单元具有固有的不均匀。由于不均匀，变极点C也不均匀，所以需要考虑该点而设定VCL。以下，具体地说明。 
首先，对于下限值，一般读出电路106在低电阻状态的存储单元的读出中，需要一定值以上的读出电流。因此，即使在成为最小读出电流的存储单元，即，低电阻状态的存储单元中的最高电阻的状态的存储单元中，应确保上述读出电流，需要将VCL设定为低于一定值的低电阻状态。 
另一方面，对于上限值，在存储单元200重复流过大于一定值的电流时，有时在存储单元，特别是电流控制元件212的可靠性方面不是最好的。在这种情况下，优选将VCL设定为：在电流控制元件不流过大于耐电流(电流控制元件不被破坏的最大的电流)的电流，即，使电阻变化元件停留在高于一定值的低电阻状态。 
在下限值的设定中，有时作为在非易失性存储装置中一般使用的手段，进行电阻值的检验，例如对于低电阻状态不足的存储单元进行追加写入。这种情况下，也可以通过对进行追加写入的存储单元较高地设定VCL，从而促进低电阻化。 
在以上的说明中，对由N型MOS晶体管构成电流限制电路105b的情况进行了说明，但是也可以由P型MOS晶体管构成。使用P型MOS晶体管，将电流限制电路105b设置在第1LR化驱动电路105a1侧时的、图21的写入电路105的第2具体电路构成例示于图29(a)，将设置在第2LR化驱动电路105c2侧的、图27的写入电路105的第2具体电路构成例示于图29(b)。 
电流限制电路105b的P型MOS晶体管应满足的设定条件可以与图29(a)的情况、由N型MOS晶体管构成的图28的情况同样地求出。在图29(a)中，若将电流限制电路105b中的P型MOS晶体管MP3的阈值电压设为Vth_MP3(Vth_MP3设为正)，将该栅电压设为VCL，将LR化电源的电压设为VLR，施加在存储单元的电压设为VL，则电流限制电路105b的变极点C的电压近似为VCL+Vth_MP3。若使存储单元的低电阻化点的电压(VL＝Vth)、和该电流限制电路105b的变极点C的电压(＝VCL+Vth_MP3)一致，则在电流限制电路105b的变极点C中，可以将存储单元设定为设想的低电阻状态。因此，将VCL设定为满足 
VL＝VLth＝VCL+Vth_MP3 
即， 
VCL＝VLth-Vth_MP3…(式3) 
这时，假设N型MOS晶体管MN2中的电压下降可以忽略。此外，该条件时，调整设计电流限制电路105b的P型MOS晶体管MP3的栅极宽度、栅极长度，以便A点的电流IL可以驱动。 
而且，通过将电流限制电路105b不设为P型MOS晶体管，而设为利用电流镜电路等恒电流电路，控制为恒定的电流值，可以更高精度地设定为设想的电阻值。 
并且，若满足该条件，即使对于电压变动、或速度下降的忧虑，具有余量而较高地设定LR化电源的电压VLR，在变极点C以上的电压下也成为恒电流，所以可以将低电阻状态的电阻值稳定而设定为一定的值。 
另一方面，图29(b)的情况可以与图25的情况同样地求出。即，在图29(b)中，若将电流限制电路105b中的P型MOS晶体管MP3的阈值电压设为Vth_MP3，将该栅电压设为VCL，将LR化电源的电压设为VLR，施加在存储单元的电压设为VL，存储单元的低电阻化点的电压设为VL＝VLth，则VCL≥0时，电流限制电路105b的变极点C的电压近似为VCL+Vth_MP3+VL(＝VLth)。将VCL设定为该变极点C的电压与LR化电源的电压VLR(＝VCL+Vth_MP3+VL)一致， 
VLR＝VCL+Vth_MP3+VL(＝VLth)且VCL≥0 
即， 
VCL＝VLR-VLth-Vth_MP3且VCL≥0…(式4)从而作为LR化电源的电压赋予VLR时，可以在电流限制电路105b的变极点C将存储单元低电阻化，即，设定为设想的低电阻状态。这时，假设P型MOS晶体管MP2中的电压下降可以忽略。此外，该条件时，调整设计电流限制电路105b的P型MOS晶体管MP3的栅极宽度、栅极长度，以便可以驱动图24的A点的电流IL。 
并且，若满足该条件，即使对于电压变动、或速度下降的忧虑，具有余量而较高地设定LR化电源的电压VLR，在变极点C以上的电压下也成为恒电流，所以可以将低电阻状态的电阻值稳定而设定为一定的值。 
[本发明的第1实施方式的电阻变化型非易失性存储装置的变形例3] 
图30表示利用P型MOS晶体管构成电流限制电路105b时的、不同于图21的实施例，其特征在于，将电流限制电路105b配置在电阻变化元件的第2电极和写入电路之间。在图30中，将电流限制电路105b配置在存储单元阵列的附近，与图27的情况相比，可以在更接近存储单元的位置进行电流限制。因此，在进行低电阻化写入动作时，可以通过电流限制电路105b降低应充放电的电容负载，相对于存储单元向低电阻状态的变化，跟随性良好地进行电流限制，所以可以更加精度良好地设定为设想的电阻值。 
此外，由第2LR化驱动电路105c2进行写入时，电流限制电路105b成为源跟随，并成为恒电流特性，所以可以将低电阻状态的电阻值稳定设定为一定的值，另一方面，由第1HR化驱动电路105c1进行写入时，电流限制电路105b不成为源跟随，所以可以驱动大于低电阻化时的电流。 
在此，行选择电路103一般由P型MOS晶体管、N型MOS晶体管、解码电路构成，对应于被选择的存储单元的位线被择一地选择。通过仅由P型MOS晶体管构成该行选择电路103，从而在由第2LR化驱动电路105c2进行写入时成为源跟随，所以在行选择电路103包括选择行的功能在内，可以具有限制电流的功能。这时，不需要另外设置电流限制电路105b，可以削减面积。 
而且，将图29的P型MOS晶体管MP3的阈值电压设为Vth_MP3，但是这表示源电压与基板电压相比下降的状态，即，基板偏压效果奏效的状态下的阈值电压。不仅是VCL，将阈值电压Vth_MP3设定为低于其它晶体管以满足(式3)、(式4)的关系，也对降低动作电压有效。 
如图25、图28、图29设置电流限制电路时，在设计电路时，通过适当地选择构成电流限制电路的MOS晶体管的尺寸，可以更简便地实现电流限制。 
具体地，将构成第1HR化驱动电路105c1的P型MOS晶体管的栅极宽度设为W2，将栅极长度设为L2，将构成第2HR化驱动电路105a2的N型MOS晶体管的栅极宽度设为W4，将栅极长度设为L4时，使电阻变化元件高电阻化时的驱动电路的电流能力由W2/L2、W4/L4内的小的一方规定。 
将构成在使电阻变化元件低电阻化时使用的电流限制电路105b的MOS晶体管的栅极宽度设为WC，栅极长度设为LC时，电流限制电路的电流能力由WC/LC规定，但是通过将电流限制电路的晶体管尺寸设计成电流限制电路的电流能力变得比使电阻变化元件高电阻化时的驱动电路的电流能力 小，即， 
W2/L2＞WC/LC，并且W4/L4＞WC/LC…(式5) 
从而可以将使电阻变化元件低电阻化时的驱动电路的电流能力限制为比使电阻变化元件高电阻化时的驱动电路的电流能力小。 
此外，将构成电流限制电路的MOS晶体管的尺寸设计为满足(式5)，并且将构成电路限制电路105b的MOS晶体管的栅电压控制为低电阻化时的驱动电路的电流能力小于使电阻变化元件高电阻化时的驱动电路的电流能力，从而当然可以更加精度良好地对电阻变化元件设定电阻值。 
接着，参照图31所示的定时图，对在第1实施方式的电阻变化型非易失性存储装置100写入数据时的、写入周期下的动作例进行说明。 
图31(a)、图31(b)是表示本发明的第1实施方式涉及的非易失性存储装置的动作例的定时图。图31(a)表示写入数据“0”即低电阻状态(LR化)的情况，图31(b)表示写入数据“1”即高电阻状态(HR化)的情况。 
在以下，说明仅表示选择存储单元M11，进行数据的写入及读出的情况。M11成为选择单元时，M12是字线成为选择电位、位线成为非选择电位的非选择单元，M21是字线成为非选择电位、位线成为选择电位的非选择单元，M22是字线和位线均成为非选择电位的非选择单元。 
在图31(a)、图31(b)中，对照流过选择单元M11的电流，也示出流过非选择单元M12、M21、M22的电流。此外，电流波形是将在从字线向位线的方向即从电阻变化元件的第2电极向第1电极的方向流过的电流设为正极性。 
以下，对于图31(a)、图31(b)，分为T1～T4的期间说明其动作。而且，在图31中，VDD对应于供给电阻变化型非易失性存储装置100的电源电压。 
在图31(a)所示的对存储单元M11写入数据“0”的周期中，在期间T1，将全字线(WL1及WL2)预充电到VPR_WL，将全位线(BL1及BL2)预充电到电压VPR_BL。而且，预充电电压设定了字线及位线的最大振幅的大致中间电压。 
接续在T1之后的T2，在电阻变化元件R11仍位于高电阻状态的期间， 由行选择电路103选择字线WL1，由列选择电路104选择位线BL1，使用第1LR化驱动电路105a1将选择位线BL1驱动为VLR，使用第2LR化驱动电路105c2，将选择字线WL1驱动为0V。随着时间经过，BL1的电位上升，WL1的电位下降，但是相对于字线WL1比较高速地下降，通过电流控制电路105b驱动的位线BL1缓慢地上升。此外，由于位线BL1的电位通过电流限制电路105b，所以不上升到VLR。 
T3表示写入即产生电阻变化并过渡到低电阻状态的期间。在T3中，流过选择单元M11的电流值增加，而对电阻变化元件R11(图22的213)，在以第2电极209为基准在第1电极207施加具有成为电阻变化元件的低电阻化电压VLth的绝对值的电压的时刻，进行从高电阻值到低电阻值的写入。在进行低电阻化的同时，流过存储单元的M11的电流增加，但是因为具有电流限制电路105b，所以电流值不增加一定值以上。因此，电阻值为一定的值且保持低电阻化。而且，在图31(a)中，电流增加的方向取为下方向。 
然后，在T4期间，解除字线、位线的选择，将所有字线预充电到VPR_WL，将所有位线预充电到电压VPR_BL，完成数据“0”的写入。 
在图31(b)所示的对存储单元M11写入数据“1”的周期中，在期间T1中，将所有字线预充电到VPR_WL，将所有位线预充电到电压VPR_BL。而且，预充电电压被设定为字线及位线的最大振幅的大致中间电压。 
接续在T1之后的T2，在电阻变化元件R11仍位于低电阻状态的期间，由行选择电路103选择字线WL1，由列选择电路104选择位线BL1，使用第1HR化驱动电路105c1将选择字线WL1驱动为VHR，使用第2HR化驱动电路105a2，将选择位线BL1驱动为0V。随着时间经过，WL1的电位上升，BL1的电位下降，但是由于不通过电流限制电路，所以字线WL1、位线BL1均比较高速地变化。 
T3表示写入即产生电阻变化并过渡到高电阻状态的期间。在T3中，流过选择单元M11的电流值增加，而对电阻变化元件R11(图22的213)，在以第1电极207为基准在第2电极209施加具有超过电阻变化元件的高电阻化电压VHth的绝对值的电压的时刻，进行从低电阻值到高电阻值的写入。 
然后，在T4期间，解除字线、位线的选择，将所有字线预充电到VPR_WL，将所有位线预充电到电压VPR_BL，完成数据“1”的写入。 
而且，存储单元Mij不限于图22所示的结构，可以是表示B模式的如下的结构。 
图32(a)～图32(d)均是在与图22同样夹持电阻变化层的上部电极及下部电极结构中，由相互不同的电极材料构成，并且由标准电极电位高于下部电极的材料构成上部电极，从而进行B模式动作的存储单元的展开例。 
图32(a)是不设置第2通道206，将电阻变化元件213和电流控制元件212以相接的形态构成的存储单元。 
图32(b)是相对于图32(a)，共用由TaN构成的电流控制元件212的第4电极205和由TaN构成的电阻变化元件213的第1电极的存储单元。该存储单元可以共用电极，所以容易制作。 
图32(c)是以与第2通道206相同直径构成电阻变化元件213和电流控制元件212的存储单元。该存储单元以与第2通道206相同的直径构成，所以可以对照布线的最小间隔配置存储单元，可以进行小面积化。该存储单元是将电阻变化元件213及电流控制元件212的沿淀积方向垂直的剖面的大小(作为一例上述的直径)形成为与通道相比相同或小的一例。 
图32(d)是相对于图32(c)，通过由Pt构成第2层布线211，从而将第2层布线作为电阻变化元件213的第2电极使用，由TaN构成第1层布线201，从而将第1层布线作为电流控制元件212的第3电极使用。这时，不需要另外设置电阻变化元件213的第2电极、电流控制元件212的第3电极，所以可以进行小面积化。而且，在图32(d)中，示出将第2层布线211、第1层布线201的双方与存储单元的两端的电极共用的例子，但是也可以仅共用其中的任意一方。 
以上，说明了在第1层布线201上依次构成电流控制元件212、电阻变化元件213、第2层布线211时的构成例，但是，关于图22、及图32(a)、图32(c)、图32(d)的各情况，也可以在第1层布线201上依次构成电阻变化元件213、电流控制元件212、第2层布线211。在这种构成中，在第1层布线201上依次形成电阻变化元件213的第1电极207、电阻变化层208、第2电极209、电流控制元件212的第3电极203、电流控制层204、第4电极205、及第2层布线211。 
图33表示B模式动作的其它结构的存储单元250的一例。而且，与图22相同的附上相同的符号。 
如图33所示，存储单元250的特征在于，依次形成由铝(Al)构成的第1层布线201、第1通道202、在电流控制元件中由氮化钽(TaN)构成的第3电极203、由缺氮型氮化硅构成的电流控制层204、在电流控制元件中由氮化钽(TaN)构成的第4电极205、第2通道206、在电阻变化元件中由铂(Pt)构成的第1电极207、含氧率低的第1钽氧化物层208a、含氧率高的第2钽氧化物层208b、在电阻变化元件中由铂(Pt)构成的第2电极209、第3通道210、由铝(Al)构成的第2层布线211而构成，将第2钽氧化物层208b相接在电阻变化元件的上部电极即第2电极209而构成。 
在该结构中，如在本发明的基础数据记载的本申请的相关发明中说明，电阻变化动作在作为上部电极的第2电极209和第2钽氧化物层208b的界面附近引起，该动作对应于B模式。 
在图33中，第1层布线201对应于位线BL1，第2层布线211对应于字线WL1，第1层布线201的电压相对于第2层布线211的电压升高预定电压VLth以上时，电阻变化元件213变化为低电阻状态，第2层布线211的电压相对于第1层布线201的电压升高预定电压VHth以上时，电阻变化元件213变化为高电阻状态。 
图34(a)～图34(c)均是在与图33同样夹持电阻变化层的上部电极及下部电极结构中，与上部电极相接而配置含氧率高的第2钽氧化物层，均是进行B模式动作的存储单元的展开例。 
图34(a)是不设置第2通道206，将电阻变化元件213和电流控制元件212以相接的形态构成的存储单元。 
图34(b)是以与第2通道206相同直径构成电阻变化元件213和电流控制元件212的存储单元。该存储单元以与第2通道206相同的直径构成，所以可以对照布线的最小间隔配置存储单元，可以进行小面积化。该存储单元是将电阻变化元件213及电流控制元件212的沿淀积方向垂直的剖面的大小(作为一例上述的直径)形成为与通道相比相同或小的一例。 
图34(c)是相对于图34(b)，通过由Pt构成第2层布线211，从而将第2层布线作为电阻变化元件213的第2电极使用，由TaN构成第1层 布线201，从而将第1层布线作为电流控制元件212的第3电极使用。这时，不需要另外设置电阻变化元件213的第2电极、电流控制元件212的第3电极，所以可以进行小面积化。而且，在图34(c)中，示出将第2层布线211、第1层布线201的双方与存储单元的两端的电极共用的例子，但是可以仅共用其中的任意一方。 
以上，关于图22、及图32、图33、及图34，说明了在第1层布线201上依次构成电流控制元件212、电阻变化元件213、第2层布线211的情况的构成例，但是也可以在第1层布线201上依次构成电阻变化元件213、电流控制元件212、第2层布线211。在这种构成中，在第1层布线201上依次形成电阻变化元件213的第1电极207、电阻变化层208、第2电极209、电流控制元件212的第3电极203、电流控制层204、第4电极205、及第2层布线211。 
而且，如图22或图32(a)～图32(d)的电极构成，当然也可以是由标准电极电位更高的材料构成上部电极，与其相接而配置图33或图34(a)～图34(c)所示的含氧率高的第2钽氧化物层的、组合不同电极和浓度不同的钽氧化物层的结构。 
而且，第3电极203或第3电极203及电流控制层204可以分别在第1层布线201上以相同的布线形状形成。此外，第2电极209也可以在第2层布线211下以相同的布线形状形成。 
[本发明的第2实施方式的电阻变化型非易失性存储装置] 
接着，作为本发明的第2实施方式，对与第1实施方式不同的电阻变化型非易失性存储装置进行说明。第2实施方式是在第1实施方式中将存储单元设为A模式的方式，以下与第1实施方式同样的电路、动作等的说明适当省略。 
图35是表示本发明的第2实施方式涉及的非易失性存储装置的构成的框图。第2实施方式表示被考虑为产生在电阻变化元件的下部电极附近产生电阻变化现象的A模式动作的存储单元的构成、和最适合它的控制电路。 
在图35中，电阻变化型非易失性存储装置120在半导体基板上具备存储器本体部121，存储器本体部121具备：存储单元阵列122、行选择电路103、列选择电路104、写入电路105、检测在选择位线流过的电流量并判 断被存储的数据是“1”或“0”的读出电路106、经由端子DQ进行输入输出数据的输入输出处理的数据输入输出电路107。 
此外，以从电阻变化型非易失性存储装置120的外部赋予的地址信号作为输入并选择指示预定的地址的地址输入电路108、和以控制信号作为输入的控制电路109的输出被供给到存储器本体部121，控制其动作。 
存储单元阵列122以M行N列(M、N为自然数。在图35中仅图示2行2列的4位部分)的矩阵状排列有存储单元Mij(成为i≤M、j≤N的自然数。以下，相同的省略)。存储单元Mij相互串联连接电阻变化元件Rij的一端和在正负的双向具有阈值电压的电流控制元件Dij的一端而构成。电阻变化元件Rij的另一端连接在位线BLj，电流控制元件Dij的另一端连接在字线WLi。 
在本结构中，假设位线BLj由下层的布线构成，配置在纸面内的上下方向，则字线WLi由位线BLj的上层的布线构成，配置在纸面内的左右方向。此外，电阻变化元件Rij以成为在电阻变化元件的下部电极附近产生电阻变化现象的A模式的特性的结构构成。 
字线WLi连接在行选择电路103，在读出或写入模式中择一地进行行选择。 
此外，位线BLj连接在列选择电路104，在读出或写入模式中择一地进行列选择。 
数据输入输出电路107在写入模式中根据数据输入信号Din的数据“0”或数据“1”的写入指示，对于被选择的存储单元Mij内的电阻变化元件Rij，进行低电阻化或高电阻化的写入。在本实施例中，将数据“0”写入对应于低电阻化写入，将数据“1”写入对应于高电阻化写入。 
写入电路105具有与数据输入输出电路107连接并在进行数据“0”写入即低电阻化写入时驱动高电平的第1LR化驱动电路105a1、以其输出作为输入的电流限制电路105b、及驱动低电平的第2LR化驱动电路105c2。此外，具有在进行数据“1”写入即高电阻化写入时驱动高电平的第1HR化驱动电路105c1、及驱动低电平的第2HR化驱动电路105a2。 
并且，进行低电阻化写入时，将通过电流限制电路105b进行电流限制的信号通过行选择电路103供给到选择字线WLi。另一方面，其特征在于， 进行高电阻化写入时，由不具有电流限制功能的第1HR化驱动电路105c1通过列选择电路104向选择位线BLj供给信号。 
在这样构成的电阻变化型非易失性存储装置120中，字线WLi及位线BLj分别是本发明的第1信号线及第2信号线的一例。第1LR化驱动电路105a1、第1HR化驱动电路105c1、第2LR化驱动电路105c2、及第2HR化驱动电路105a2分别是本发明的第1驱动电路、第2驱动电路、第3驱动电路及第4驱动电路的一例。电流限制电路105b是本发明的电流限制电路的一例。此外，行选择电路103及列选择电路104分别是本发明的第1选择电路及第2选择电路的一例。 
图36是表示在图35中以A表示的存储单元M11的构成的剖面图。 
电流控制元件212、电阻变化元件213分别对应于图35的电流控制元件D11、电阻变化元件R11。 
如图36所示，存储单元220依次形成由铝(Al)构成的第1层布线201、第1通道202、在电阻变化元件由铂(Pt)构成的第2电极209、由缺氧型钽氧化物构成的电阻变化层208、在电阻变化元件由氮化钽(TaN)构成的第1电极207、第2通道206、在电流控制元件由氮化钽(TaN)构成的第4电极205、由缺氮型氮化硅构成的电流控制层204、在电流控制元件由TaN构成的第3电极203、第3通道210、由铝(Al)构成的第2层布线211而构成，电阻变化元件的第1电极207和第2电极209由不同的材料构成。 
在此，另一特征在于，由标准电极电位比连接在字线WLi侧的第1电极207更高的材料的Pt，构成连接在位线BLj侧的下层的第2电极209。 
在该存储单元结构中，如在本发明的基础数据中也进行说明，电阻变化动作在由标准电极电位高于构成第1电极的TaN的Pt构成的第2电极和电阻变化层208的界面附近产生，其动作对应于A模式。 
在图36中，第1层布线201对应于位线BL1，第2层布线211对应于字线WL1，所以第2层布线211的电压相对于第1层布线201的电压升高预定电压VLth以上时，电阻变化元件213变化为低电阻状态，第1层布线201的电压相对于第2层布线211的电压升高预定电压VHth以上时，电阻变化元件213变化为高电阻状态。 
写入电路105的具体电路与图23相同。 
在写入模式中，若被指示数据“0”写入即低电阻写入，则C_NLR被设定为低电平，C_LR被设定为高电平，第1LR化驱动电路105a1的P型MOS晶体管MP1和第2LR化驱动电路105c2的N型MOS晶体管MN2导通，形成第1LR化驱动电路105a1的输出电流以字线WLi、存储单元Mij、位线BLj为主路径流入第2LR化驱动电路105c2的电流路径。 
此外，若电流限制电路105b的输出由N型MOS晶体管MN3进行电流限制，而且将MN3的阈值电压设为Vth_MN3，则其输出电压VLR_O的上限被限制为VCL-VTH_MN3的电压。与此同时，由于具有源跟随特性，若将低电阻化写入电源VLR设定为一定电压以上，则作为恒电流源动作。 
在写入模式中写入数据“1”，即，被指示高电阻写入，则C_NHR被设定为低电平，C_HR被设定为高电平，第1HR化驱动电路105c1的P型MOS晶体管MP2、和第2HR化驱动电路105a2的N型MOS晶体管MN1导通，形成第1HR化驱动电路105c1的输出电流以位线BLj、存储单元Mij、字线WLi为主路径，流入第2HR化驱动电路105a2的电流路径。在电流路径不包含电流限制电路，所以随着高电阻化写入电源VHR的增加，电流单调地增加。 
[本发明的第2实施方式的电阻变化型非易失性存储装置的动作] 
关于如以上构成的电阻变化型非易失性存储装置120，说明其动作。 
对于图35的存储单元M11，施加电压时的电压、电流的关系与第1实施方式即图24的情况相同。但是，这时，存储单元M11(图36的220)以A模式动作，所以相对于图36的第2层布线211，第1层布线201成为高的电位的极性成为正。 
第2实施方式的写入电路105的特性在第1实施方式的情况下，即，与图25相同，电流限制电路105b的N型MOS晶体管MN3的设定条件可以根据图24、图25同样地求出，所以在此省略说明。 
此外，与第1实施方式的情况同样，电流限制电路105b可以设置在第2LR化驱动电路105c2侧。同样，也可以将电流限制电路105b配置在电阻变化元件的第1电极和写入电路105之间，也可以由P型MOS晶体管构成，也可以配置在电阻变化元件的第2电极和写入电路105之间。 
接着，参照图37所示的定时图，对在第2实施方式的电阻变化型非易失性存储装置120写入数据时的、写入周期中的动作例进行说明。 
图37(a)、图37(b)是表示本发明的实施方式涉及的非易失性存储装置的动作例的定时图。图37(a)表示写入数据“0”即低电阻状态的情况，图37(b)表示写入数据“1”即高电阻状态的情况。 
在以下，说明仅表示存储单元M11被选择，进行数据的写入及读出的情况。M11成为选择单元时，M12是字线成为选择电位、位线成为非选择电位的非选择单元，M21是字线成为非选择电位、位线成为选择电位的非选择单元，M22是字线和位线均成为非选择电位的非选择单元。在图37(a)、图37(b)中，对照流过选择单元M11的电流，还示出流过非选择单元M12、M21、M22的电流。此外，电流波形将从字线朝位线的方向即从电阻变化元件的第1电极朝第2电极的方向流动的电流设为正极性。 
以下，关于图37，分为T1～T4的期间说明其动作。而且，在图37中，VDD对应于供给到电阻变化型非易失性存储装置120的电源电压。 
在图37(a)所示的对存储单元M11写入数据“0”的周期中，在期间T1，将全字线预充电到VPR_WL，将全位线预充电到电压VPR_BL。而且，预充电电压被设定为字线及位线的最大振幅的大致中间电压。 
接续在T1之后的T2，在电阻变化元件R11仍位于高电阻状态的期间，由行选择电路103选择字线WL1，由列选择电路104选择位线BL1，使用第1LR化驱动电路105a1将选择字线WL1驱动为VLR，使用第2LR化驱动电路105c2，将选择位线BL1驱动为0V。随着时间经过，WL1的电位上升，BL1的电位下降，但是相对于位线BL1比较高速地下降，通过电流控制电路105b驱动的字线WL1缓慢地上升。 
T3表示写入即产生电阻变化并过渡到低电阻状态的期间。在T3中，流过选择单元M11的电流值增加，而对电阻变化元件213，在以第2电极209为基准在第1电极207施加具有成为电阻变化元件的低电阻化电压VLth的绝对值的电压的时刻，进行从高电阻值到低电阻值的写入。与进行低电阻化的同时，流过存储单元的M11的电流增加，但是具有电流限制电路105b，所以电流值不增加一定值以上。因此，电阻值为一定的值且保持低电阻化。 
然后，在T4期间，解除字线、位线的选择，将所有字线预充电到VPR_WL，将所有位线预充电到电压VPR_BL，完成数据“0”的写入。 
在图37(b)所示的对存储单元M11写入数据“1”的周期中，在期间 T1中，将所有字线预充电到VPR_WL，将所有位线预充电到电压VPR_BL。而且，预充电电压被设定为字线及位线的最大振幅的大致中间电压。 
接续在T1之后的T2，在电阻变化元件R11仍位于低电阻状态的期间，由行选择电路103选择字线WL1，由列选择电路104选择位线BL1，使用第1HR化驱动电路105c1将选择位线BL1驱动为VHR，使用第2HR化驱动电路105a2，将选择字线WL1驱动为0V。随着时间经过，BL1的电位上升，WL1的电位下降，但是由于不通过电流限制电路，所以字线WL1、位线BL1均比较高速地变化。 
T3表示写入即产生电阻变化并过渡到高电阻状态的期间。在T3中，流过选择单元M11的电流值增加，而对电阻变化元件213，在以第1电极207为基准在第2电极209施加具有超过电阻变化元件的高电阻化电压VHth的绝对值的电压的时刻，进行从低电阻值到高电阻值的写入。 
然后，在T4期间，解除字线、位线的选择，将所有字线预充电到VPR_WL，将所有位线预充电到电压VPR_BL，完成数据“1”的写入。 
而且，存储单元Mij不限于图36所示的结构，可以是表示A模式的如下的结构。 
图38(a)～图38(d)均是在与图36同样夹持电阻变化层的上部电极及下部电极结构中，由相互不同的电极材料构成，并且由标准电极电位高于上部电极的材料构成下部电极，从而进行A模式动作的存储单元的展开例。 
图38(a)是不设置第2通道206，将电阻变化元件213和电流控制元件212以相接的形态构成的存储单元。 
图38(b)是相对于图38(a)，共用由TaN构成的电流控制元件212的第4电极205和由TaN构成的电阻变化元件213的第1电极的存储单元。该存储单元可以共用电极，所以容易制作。 
图38(c)是以与第2通道206相同直径构成电阻变化元件213和电流控制元件212的存储单元。该存储单元以与第2通道206相同的直径构成，所以可以对照布线的最小间隔配置存储单元，可以进行小面积化。该存储单元是将电阻变化元件213及电流控制元件212的沿淀积方向垂直的剖面的大小(作为一例上述的直径)形成为与通道相比相同或小的一例。 
图38(d)是相对于图38(c)，通过由Pt构成第1层布线201，从而将第1层布线作为电阻变化元件213的第2电极使用，由TaN构成第2层布线211，从而将第2层布线作为电流控制元件212的第3电极使用。这时，不需要另外设置电阻变化元件213的第2电极、电流控制元件212的第3电极，所以可以进行小面积化。而且，在图38(d)中，示出将第2层布线211、第1层布线201的双方与存储单元的两端的电极共用的例子，但是可以仅共用其中的任意一方。 
以上，说明了在第1层布线201上依次构成电阻变化元件213、电流控制元件212、第2层布线211时的构成例，但是，关于图36、及图38(a)、图38(c)、图38(d)的各情况，也可以在第1层布线201上依次构成电流控制元件212、电阻变化元件213、第2层布线211。在这种构成中，在第1层布线201上依次形成电流控制元件212的第4电极205、电流控制层204、第3电极203、电阻变化元件213的第2电极209、电阻变化层208、第1电极207、及第2层布线211。 
图39表示进行A模式动作的其它结构的存储单元270的一例。而且，与图36相同的附上相同的符号。 
如图39所示，存储单元270的特征在于，依次形成由铝(Al)构成的第1层布线201、第1通道202、在电阻变化元件中由铂(Pt)构成的第2电极209、由含氧率高的第2钽氧化物层208b、含氧率低的第1钽氧化物层208a、在电阻变化元件中由铂(Pt)构成的第1电极207、第2通道206、在电流控制元件中由氮化钽(TaN)构成的第4电极205、由缺氮型氮化硅构成的电流控制层204、在电流控制元件中由TaN构成的第3电极203、第3通道210、由铝(Al)构成的第2层布线211而构成，将第2钽氧化物层208b相接在电阻变化元件的下部电极即第2电极209而构成。 
在该结构中，如在本发明的基础数据记载的本申请的相关发明中说明，电阻变化动作在作为下部电极的第2电极209和第2钽氧化物层208b的界面附近引起，该动作对应于A模式。 
在图39中，第1层布线201对应于位线BL1，第2层布线211对应于字线WL1，第2层布线211的电压相对于第1层布线201的电压升高预定电压VLth以上时，电阻变化元件213变化为低电阻状态，第1层布线201的 电压相对于第2层布线211的电压升高预定电压VHth以上时，电阻变化元件213变化为高电阻状态。 
图40(a)～图40(c)分别是在与图39同样夹持电阻变化层的上部电极及下部电极结构中，与下部电极相接而配置含氧率高的第2钽氧化物层，均是进行A模式动作的存储单元的展开例。 
图40(a)是不设置第2通道206，将电阻变化元件213和电流控制元件212以相接的形态构成的存储单元。 
图40(b)是以与第2通道206相同直径构成电阻变化元件213和电流控制元件212的存储单元。该存储单元以与第2通道206相同的直径构成，所以可以对照布线的最小间隔配置存储单元，可以进行小面积化。该存储单元是将电阻变化元件213及电流控制元件212的沿淀积方向垂直的剖面的大小(作为一例上述的直径)形成为与通道相比相同或小的一例。 
图40(c)是相对于图40(b)，通过由Pt构成第1层布线201，从而将第1层布线作为电阻变化元件213的第2电极使用，由TaN构成第2层布线211，从而将第2层布线作为电流控制元件212的第3电极使用。这时，不需要另外设置电阻变化元件213的第2电极、电流控制元件212的第3电极，所以可以进行小面积化。而且，在图40(c)中，示出将第2层布线211、第1层布线201的双方与存储单元的两端的电极共用的例子，但是可以仅共用其中的任意一方。 
以上，关于图39及图40，说明了在第1层布线201上依次构成电阻变化元件213、电流控制元件212、第2层布线211的情况的构成例，但是也可以在第1层布线201上依次构成电流控制元件212、电阻变化元件213、第2层布线211。在这种构成中，在第1层布线201上依次形成电流控制元件212的第4电极205、电流控制层204、第3电极203、电阻变化元件213的第2电极209、电阻变化层208、第1电极207、及第2层布线211。 
而且，如图36或图38(a)～图38(d)的电极构成，当然也可以是由标准电极电位更高的材料构成下部电极，与其相接而配置图39或图40(a)～图40(c)所示的含氧率高的第2钽氧化物层的、组合不同电极和浓度不同的钽氧化物层的结构。而且，第1电极203或第1电极203及电流控制层204可以分别在第2层布线211下以相同的布线形状形成。此外， 第2电极209也可以在第1层布线201上以相同的布线形状形成。 
而且，在上述的实施方式中，作为电阻变化层的过渡金属氧化物对于钽氧化物、铪氧化物的情况进行了说明，但是例如也可以同样适应于锆氧化物等其它过渡金属氧化物。此外，作为夹持在上下电极之间的过渡金属氧化物层，作为发现电阻变化的主要的电阻变化层，包含钽、铪、锆等的氧化物层即可，除此以外，例如包含微量的其它元素也无妨。以电阻值的微调整等，可以意图性地包含少量其它元素，这种情况也包含在本发明的范围内。此外，由溅射形成电阻膜时，由于残留气体或来自真空容器壁的气体放出等，有时在电阻膜混入未意图的微量的元素，但是这种微量的元素混入电阻膜的情况也当然包含在本发明的范围中。 
工业可利用性 
本发明的电阻变化型非易失性存储装置具有高可靠性和稳定的改写特性，作为利用于数字家电、存储卡、便携式电话机、及个人计算机等各种电子设备的非易失性存储装置有用。 
符号说明 
100、120 电阻变化型非易失性存储装置 
101、121 存储器本体部 
102、122 存储单元阵列 
103 行选择电路 
104 列选择电路 
105 写入电路 
105a1 第1LR化驱动电路 
105a2 第2HR化驱动电路 
105b 电流限制电路 
105c1 第1HR化驱动电路 
105c2 第2LR化驱动电路 
106 读出电路 
107 数据输入输出电路 
108 地址输入电路 
109 控制电路 
200、220、250、270、1001、1280 存储单元 
201 第1层布线 
202 第1通道 
203 第3电极 
204 电流控制层 
205 第4电极 
206 第2通道 
207 第1电极 
208、1230、3302 电阻变化层 
208a 第1钽氧化物层 
208b 第2钽氧化物层 
209 第2电极 
210 第3通道 
211 第2层布线 
212 电流控制元件 
213、1003、1260 电阻变化元件 
500 非易失性存储元件 
501 单晶硅基板 
502 氧化物层 
503、1250、1401、1501、3301 下部电极 
504 缺氧型的过渡金属(Ta或Hf)的氧化物层 
505、1240、1403、1503、3303 上部电极 
506 元件区域 
1002 晶体管 
1200 非易失性存储装置 
1210 位线 
1220 字线 
1270 二极管元件 
1402、1502 缺氧型的Ta氧化物层 
1404、1504 氧离子 

Claims (39)

1.一种电阻变化型非易失性存储装置，其特征在于，具备：
多个存储单元，串联连接电阻变化元件和2端子的电流控制元件而成，上述电阻变化元件若被施加预定的第1极性的第1电压，则变化为属于第1范围的电阻值的低电阻状态，并且，若被施加与上述第1极性相反的第2极性的第2电压，则变化为属于比上述第1范围高的第2范围的电阻值的高电阻状态；
相互交叉的多条第1信号线及多条第2信号线；
存储单元阵列，将上述存储单元配置在上述多条第1信号线中的各条第1信号线和上述多条第2信号线中的各条第2信号线的各交叉点，将被配置在各交叉点的存储单元的两端连接在交叉的1组上述第1信号线和上述第2信号线上而构成；
写入电路，产生经由上述多条第1信号线及上述多条第2信号线而被施加在上述多个存储单元上的双极性的电压；及
电流限制电路，被插入于从上述写入电路流向上述多个存储单元的电流的路径上，仅限制使上述多个存储单元变化为低电阻状态的方向的电流；
在各个上述存储单元中，
上述电阻变化元件包括第1电极、第2电极、及介于上述第1电极和上述第2电极之间并设置成与上述第1电极和上述第2电极相接的电阻变化层；
上述电阻变化层作为主要的电阻变化材料包含进行电阻变化的金属的氧化物；
上述第1电极和上述第2电极由不同元素构成的材料构成；
上述第1电极的标准电极电位V1、上述第2电极的标准电极电位V2、与构成上述电阻变化层的金属的标准电极电位Vt满足Vt<V2且V1<V2；
上述电流控制元件具有非线性且相对于施加电压的极性实质上对称的电流-电压特性。
2.一种电阻变化型非易失性存储装置，其特征在于，具备：
多个存储单元，串联连接电阻变化元件和2端子的电流控制元件而成，上述电阻变化元件若被施加预定的第1极性的第1电压，则变化为属于第1范围的电阻值的低电阻状态，并且，若被施加与上述第1极性相反的第2极性的第2电压，则变化为属于比上述第1范围高的第2范围的电阻值的高电阻状态；
相互交叉的多条第1信号线及多条第2信号线；
存储单元阵列，将上述存储单元配置在上述多条第1信号线中的各条第1信号线和上述多条第2信号线中的各条第2信号线的各交叉点，将被配置在各交叉点的存储单元的两端连接在交叉的1组上述第1信号线和上述第2信号线上而构成；
写入电路，产生经由上述多条第1信号线及上述多条第2信号线而被施加在上述多个存储单元上的双极性的电压；及
电流限制电路，被插入于从上述写入电路流向上述多个存储单元的电流的路径上，仅限制使上述多个存储单元变化为低电阻状态的方向的电流；
在各个上述存储单元中，
上述电阻变化元件包括第1电极、第2电极、及介于上述第1电极和上述第2电极之间并设置成与上述第1电极和上述第2电极相接的电阻变化层；
上述电阻变化层作为主要的电阻变化材料包含进行电阻变化的金属的氧化物；
上述第1电极和上述第2电极由不同元素构成的材料构成；
上述第1电极的标准电极电位V1、上述第2电极的标准电极电位V2、与构成上述电阻变化层的金属的标准电极电位Vt满足Vt<V2且V1<V2；
各个上述存储单元在经由所连接的第1信号线和第2信号线，被施加上述第1信号线的电压高于上述第2信号线的电压的上述第1极性的第1电压时变化为上述低电阻状态，在被施加与上述第1极性相反的上述第2极性的第2电压时变化为上述高电阻状态；
上述写入电路具有：产生上述第1电压以上的第1驱动电压的第1驱动电路、产生上述第2电压以上的第2驱动电压的第2驱动电路、产生成为上述第1驱动电压的基准的电压的第3驱动电路、及产生成为上述第2驱动电压的基准的电压的第4驱动电路；
上述电阻变化型非易失性存储装置还具备：
第1选择电路，连接上述第1驱动电路及上述第4驱动电路、与从上述多条第1信号线中选择的1条第1信号线；及
第2选择电路，连接上述第2驱动电路及上述第3驱动电路、与从上述多条第2信号线中选择的1条第2信号线；
上述电流限制电路被插入在上述第1驱动电路和上述第1选择电路之间。
3.一种电阻变化型非易失性存储装置，其特征在于，具备：
多个存储单元，串联连接电阻变化元件和2端子的电流控制元件而成，上述电阻变化元件若被施加预定的第1极性的第1电压，则变化为属于第1范围的电阻值的低电阻状态，并且，若被施加与上述第1极性相反的第2极性的第2电压，则变化为属于比上述第1范围高的第2范围的电阻值的高电阻状态；
相互交叉的多条第1信号线及多条第2信号线；
存储单元阵列，将上述存储单元配置在上述多条第1信号线中的各条第1信号线和上述多条第2信号线中的各条第2信号线的各交叉点，将被配置在各交叉点的存储单元的两端连接在交叉的1组上述第1信号线和上述第2信号线上而构成；
写入电路，产生经由上述多条第1信号线及上述多条第2信号线而被施加在上述多个存储单元上的双极性的电压；及
电流限制电路，被插入于从上述写入电路流向上述多个存储单元的电流的路径上，仅限制使上述多个存储单元变化为低电阻状态的方向的电流；
在各个上述存储单元中，
上述电阻变化元件包括第1电极、第2电极、及介于上述第1电极和上述第2电极之间并设置成与上述第1电极和上述第2电极相接的电阻变化层；
上述电阻变化层作为主要的电阻变化材料包含进行电阻变化的金属的氧化物；
上述第1电极和上述第2电极由不同元素构成的材料构成；
上述第1电极的标准电极电位V1、上述第2电极的标准电极电位V2、与构成上述电阻变化层的金属的标准电极电位Vt满足Vt<V2且V1<V2；
各个上述存储单元在经由所连接的第1信号线和第2信号线，被施加上述第1信号线的电压高于上述第2信号线的电压的上述第1极性的第1电压时变化为上述低电阻状态，在被施加与上述第1极性相反的上述第2极性的第2电压时变化为上述高电阻状态；
上述写入电路具有：产生上述第1电压以上的第1驱动电压的第1驱动电路、产生上述第2电压以上的第2驱动电压的第2驱动电路、产生成为上述第1驱动电压的基准的电压的第3驱动电路、及产生成为上述第2驱动电压的基准的电压的第4驱动电路；
上述电阻变化型非易失性存储装置还具备：
第1选择电路，连接上述第1驱动电路及上述第4驱动电路、与从上述多条第1信号线中选择的1条第1信号线；及
第2选择电路，连接上述第3驱动电路及上述第2驱动电路、与从上述多条第2信号线中选择的1条第2信号线；
上述电流限制电路由多个限制电路构成，在上述第1选择电路和各个上述第1信号线之间插入有上述多个限制电路中的1个。
4.一种电阻变化型非易失性存储装置，其特征在于，具备：
多个存储单元，串联连接电阻变化元件和2端子的电流控制元件而成，上述电阻变化元件若被施加预定的第1极性的第1电压，则变化为属于第1范围的电阻值的低电阻状态，并且，若被施加与上述第1极性相反的第2极性的第2电压，则变化为属于比上述第1范围高的第2范围的电阻值的高电阻状态；
相互交叉的多条第1信号线及多条第2信号线；
存储单元阵列，将上述存储单元配置在上述多条第1信号线中的各条第1信号线和上述多条第2信号线中的各条第2信号线的各交叉点，将被配置在各交叉点的存储单元的两端连接在交叉的1组上述第1信号线和上述第2信号线上而构成；
写入电路，产生经由上述多条第1信号线及上述多条第2信号线而被施加在上述多个存储单元上的双极性的电压；及
电流限制电路，被插入于从上述写入电路流向上述多个存储单元的电流的路径上，仅限制使上述多个存储单元变化为低电阻状态的方向的电流；
在各个上述存储单元中，
上述电阻变化元件包括第1电极、第2电极、及介于上述第1电极和上述第2电极之间并设置成与上述第1电极和上述第2电极相接的电阻变化层；
上述电阻变化层作为主要的电阻变化材料包含进行电阻变化的金属的氧化物；
上述第1电极和上述第2电极由不同元素构成的材料构成；
上述第1电极的标准电极电位V1、上述第2电极的标准电极电位V2、与构成上述电阻变化层的金属的标准电极电位Vt满足Vt<V2且V1<V2；
各个上述存储单元在经由所连接的第1信号线和第2信号线，被施加上述第1信号线的电压高于上述第2信号线的电压的上述第1极性的第1电压时变化为上述低电阻状态，在被施加与上述第1极性相反的上述第2极性的第2电压时变化为上述高电阻状态；
上述写入电路具有：产生上述第1电压以上的第1驱动电压的第1驱动电路、产生上述第2电压以上的第2驱动电压的第2驱动电路、产生成为上述第1驱动电压的基准的电压的第3驱动电路、及产生成为上述第2驱动电压的基准的电压的第4驱动电路；
上述电阻变化型非易失性存储装置还具备：
第1选择电路，连接上述第1驱动电路及上述第4驱动电路、与从上述多条第1信号线中选择的1条第1信号线；及
第2选择电路，连接上述第3驱动电路及上述第2驱动电路、与从上述多条第2信号线中选择的1条第2信号线；
上述电流限制电路被插入在上述第3驱动电路和上述第2选择电路之间。
5.一种电阻变化型非易失性存储装置，其特征在于，具备：
多个存储单元，串联连接电阻变化元件和2端子的电流控制元件而成，上述电阻变化元件若被施加预定的第1极性的第1电压，则变化为属于第1范围的电阻值的低电阻状态，并且，若被施加与上述第1极性相反的第2极性的第2电压，则变化为属于比上述第1范围高的第2范围的电阻值的高电阻状态；
相互交叉的多条第1信号线及多条第2信号线；
存储单元阵列，将上述存储单元配置在上述多条第1信号线中的各条第1信号线和上述多条第2信号线中的各条第2信号线的各交叉点，将被配置在各交叉点的存储单元的两端连接在交叉的1组上述第1信号线和上述第2信号线上而构成；
写入电路，产生经由上述多条第1信号线及上述多条第2信号线而被施加在上述多个存储单元上的双极性的电压；及
电流限制电路，被插入于从上述写入电路流向上述多个存储单元的电流的路径上，仅限制使上述多个存储单元变化为低电阻状态的方向的电流；
在各个上述存储单元中，
上述电阻变化元件包括第1电极、第2电极、及介于上述第1电极和上述第2电极之间并设置成与上述第1电极和上述第2电极相接的电阻变化层；
上述电阻变化层作为主要的电阻变化材料包含进行电阻变化的金属的氧化物；
上述第1电极和上述第2电极由不同元素构成的材料构成；
上述第1电极的标准电极电位V1、上述第2电极的标准电极电位V2、与构成上述电阻变化层的金属的标准电极电位Vt满足Vt<V2且V1<V2；
各个上述存储单元在经由所连接的第1信号线和第2信号线，被施加上述第1信号线的电压高于上述第2信号线的电压的上述第1极性的第1电压时变化为上述低电阻状态，在被施加与上述第1极性相反的上述第2极性的第2电压时变化为上述高电阻状态；
上述写入电路具有：产生上述第1电压以上的第1驱动电压的第1驱动电路、产生上述第2电压以上的第2驱动电压的第2驱动电路、产生成为上述第1驱动电压的基准的电压的第3驱动电路、及产生成为上述第2驱动电压的基准的电压的第4驱动电路；
上述电阻变化型非易失性存储装置还具备：
第1选择电路，连接上述第1驱动电路及上述第4驱动电路、与从上述多条第1信号线中选择的1条第1信号线；及
第2选择电路，连接上述第3驱动电路及上述第2驱动电路、与从上述多条第2信号线中选择的1条第2信号线；
上述电流限制电路由多个限制电路构成，在上述第2选择电路和各个上述第2信号线之间插入有上述多个限制电路中的1个。
6.如权利要求2至5中的任一项所述的电阻变化型非易失性存储装置，其特征在于，
在各个上述存储单元中，
上述电流控制元件包括第3电极、第4电极、及介于上述第3电极和上述第4电极之间并设置成与上述第3电极和上述第4电极相接的电流控制层；
上述第1电极连接在上述第1信号线，上述第2电极连接在上述第3电极，上述第4电极连接在上述第2信号线，或者，
上述第3电极连接在上述第1信号线，上述第4电极连接在上述第1电极，上述第2电极连接在上述第2信号线。
7.如权利要求6所述的电阻变化型非易失性存储装置，其特征在于，
上述电阻变化层将进行电阻变化的过渡金属的氧化物作为主要的电阻变化材料。
8.如权利要求7所述的电阻变化型非易失性存储装置，其特征在于，
上述过渡金属的氧化物将缺氧型的钽的氧化物作为主要的电阻变化材料。
9.如权利要求8所述的电阻变化型非易失性存储装置，其特征在于，
上述第2电极选自由铂、铱、钯、银、铜、金构成的组；
上述第1电极选自由钨、镍、钽、钛、铝、氮化钽、氮化钛构成的组。
10.如权利要求7所述的电阻变化型非易失性存储装置，其特征在于，
上述过渡金属的氧化物将缺氧型的铪的氧化物作为主要的电阻变化材料。
11.如权利要求10所述的电阻变化型非易失性存储装置，其特征在于，
上述第2电极选自由钨、铜、铂、金构成的组；
上述第1电极选自由铝、钛、铪、氮化钽、氮化钛构成的组。
12.如权利要求2至5中的任一项所述的电阻变化型非易失性存储装置，其特征在于，
在各个上述存储单元中，
上述电流控制元件包括第3电极、第4电极、及介于上述第3电极和上述第4电极之间并设置成与上述第3电极和上述第4电极相接的电流控制层；
上述第1电极连接在上述第1信号线，上述第2电极连接在上述第3电极，上述第4电极连接在上述第2信号线，或者，
上述第3电极连接在上述第1信号线，上述第4电极连接在上述第1电极，上述第2电极连接在上述第2信号线，
上述电阻变化层具有：含有具有以MOx表示的组成的第1缺氧型过渡金属氧化物的第1区域、及含有具有以MOy表示的组成的第2缺氧型过渡金属氧化物的第2区域，其中x<y；
上述第1区域与上述第1电极相接而配置，上述第2区域与上述第2电极相接而配置。
13.如权利要求2至5中的任一项所述的电阻变化型非易失性存储装置，其特征在于，
上述电阻变化型非易失性存储装置形成在基板上，在上述基板上设有：
用作上述多条第1信号线的第1层布线；及
在上述第1层布线的上层，用作上述多条第2信号线的第2层布线；
在各个上述存储单元中，
电流控制元件包括第3电极、第4电极、及介于上述第3电极和上述第4电极之间并设置成与上述第3电极和上述第4电极相接的电流控制层；
在上述第1层布线和上述第2层布线之间，从下层起依次：
按照顺序形成上述第3电极、上述电流控制层、上述第4电极、上述第1电极、上述电阻变化层、及上述第2电极；或者
按照顺序形成上述第1电极、上述电阻变化层、上述第2电极、上述第3电极、上述电流控制层、及上述第4电极。
14.如权利要求2至5中的任一项所述的电阻变化型非易失性存储装置，其特征在于，
上述电阻变化型非易失性存储装置形成在基板上，在上述基板上设有：
用作上述多条第2信号线的第1层布线；及
在上述第1层布线的上层，用作上述多条第1信号线的第2层布线；
在各个上述存储单元中，
电流控制元件包括第3电极、第4电极、及介于上述第3电极和上述第4电极之间并设置成与上述第3电极和上述第4电极相接的电流控制层；
在上述第1层布线和上述第2层布线之间，从下层起依次：
按照顺序形成上述第2电极、上述电阻变化层、上述第1电极、上述第4电极、上述电流控制层、及上述第3电极；或者
按照顺序形成上述第4电极、上述电流控制层、上述第3电极、上述第2电极、上述电阻变化层、及上述第1电极。
15.如权利要求13所述的电阻变化型非易失性存储装置，其特征在于，
在各个上述存储单元中，
上述第1层布线和上述电阻变化元件之间、及上述电流控制元件和上述第2层布线之间分别由导通孔连接，或者，
上述第1层布线和上述电流控制元件之间、及上述电阻变化元件和上述第2层布线之间分别由导通孔连接。
16.如权利要求13所述的电阻变化型非易失性存储装置，其特征在于，
在各个上述存储单元中，
单一的电极被共同用作上述电阻变化元件及上述电流控制元件的相互连接的一侧的电极。
17.如权利要求13所述的电阻变化型非易失性存储装置，其特征在于，
在各个上述存储单元中，
上述电流控制元件及上述电阻变化元件形成为，垂直于层叠方向的剖面的大小与设置在交叉的上述第1层布线和上述第2层布线之间的导通孔相比相同或更小。
18.如权利要求13所述的电阻变化型非易失性存储装置，其特征在于，
在各个上述存储单元中，
上述第1层布线及上述第2层布线的任意一方被用作上述第1电极或上述第2电极。
19.如权利要求13所述的电阻变化型非易失性存储装置，其特征在于，
在各个上述存储单元中，
上述第1层布线及上述第2层布线的任意一方被用作上述第3电极或上述第4电极。
20.如权利要求14所述的电阻变化型非易失性存储装置，其特征在于，
在各个上述存储单元中，
上述第1层布线和上述电阻变化元件之间、及上述电流控制元件和上述第2层布线之间分别由导通孔连接，或者，
上述第1层布线和上述电流控制元件之间、及上述电阻变化元件和上述第2层布线之间分别由导通孔连接。
21.如权利要求14所述的电阻变化型非易失性存储装置，其特征在于，
在各个上述存储单元中，
单一的电极被共同用作上述电阻变化元件及上述电流控制元件的相互连接的一侧的电极。
22.如权利要求14所述的电阻变化型非易失性存储装置，其特征在于，
在各个上述存储单元中，
上述电流控制元件及上述电阻变化元件形成为，垂直于层叠方向的剖面的大小与设置在交叉的上述第1层布线和上述第2层布线之间的导通孔相比相同或更小。
23.如权利要求14所述的电阻变化型非易失性存储装置，其特征在于，
在各个上述存储单元中，
上述第1层布线及上述第2层布线的任意一方被用作上述第1电极或上述第2电极。
24.如权利要求14所述的电阻变化型非易失性存储装置，其特征在于，
在各个上述存储单元中，
上述第1层布线及上述第2层布线的任意一方被用作上述第3电极或上述第4电极。
25.如权利要求2、3或4所述的电阻变化型非易失性存储装置，其特征在于，
上述电流限制电路由N型MOS晶体管构成。
26.如权利要求2或3所述的电阻变化型非易失性存储装置，其特征在于，
上述电流限制电路由N型MOS晶体管构成，
在将上述电阻变化元件设定为属于上述第1范围的电阻值之中的、大于在上述存储单元施加第3电压时设定的第3电阻值且小于施加比上述第3电压小的第4电压时设定的第4电阻值的电阻值时，
上述N型MOS晶体管的栅电压被设定为如下电压：大于在上述第4电压上加上上述N型MOS晶体管的阈值电压的绝对值而得到的值，且小于在上述第3电压上加上上述N型MOS晶体管的阈值电压的绝对值而得到的值，并且小于等于上述第1驱动电压。
27.如权利要求4所述的电阻变化型非易失性存储装置，其特征在于，
上述电流限制电路由N型MOS晶体管构成，
在将上述电阻变化元件设定为属于上述第1范围的电阻值之中的、大于在上述存储单元施加第3电压时设定的第3电阻值且小于施加比上述第3电压小的第4电压时设定的第4电阻值的电阻值时，
上述N型MOS晶体管的栅电压被设定为如下电压：大于从上述第1驱动电压减去上述第3电压后加上上述N型MOS晶体管的阈值电压的绝对值而得到的值，并且小于从上述第1驱动电压减去上述第4电压后加上上述N型MOS晶体管的阈值电压的绝对值而得到的值。
28.如权利要求3所述的电阻变化型非易失性存储装置，其特征在于，
上述电流限制电路中的各个上述限制电路由N型MOS晶体管构成，
各个上述N型MOS晶体管通过栅极被供给选择信号而作为上述电流限制电路及上述第1选择电路共用。
29.如权利要求2、4或5所述的电阻变化型非易失性存储装置，其特征在于，
上述电流限制电路由P型MOS晶体管构成。
30.如权利要求2所述的电阻变化型非易失性存储装置，其特征在于，
上述电流限制电路由P型MOS晶体管构成，
在将上述电阻变化元件设定为属于上述第1范围的电阻值之中的、大于在上述存储单元施加第3电压时设定的第3电阻值且小于施加比上述第3电压小的第4电压时设定的第4电阻值的电阻值时，
上述P型MOS晶体管的栅电压被设定为如下电压：大于从上述第4电压减去上述P型MOS晶体管的阈值电压的绝对值而得到的值，并且小于从上述第3电压减去上述P型MOS晶体管的阈值电压的绝对值而得到的值。
31.如权利要求4或5所述的电阻变化型非易失性存储装置，其特征在于，
上述电流限制电路由P型MOS晶体管构成，
在将上述电阻变化元件设定为属于上述第1范围的电阻值之中的、大于在上述存储单元施加第3电压时设定的第3电阻值且小于施加比上述第3电压小的第4电压时设定的第4电阻值的电阻值时，
上述P型MOS晶体管的栅电压被设定为如下电压：大于第1驱动电压-（第3电压+∣P型MOS晶体管的阈值电压∣），小于第1驱动电压-（第4电压+∣P型MOS晶体管的阈值电压∣），并且大于等于上述第1驱动电压的基准电压。
32.如权利要求5所述的电阻变化型非易失性存储装置，其特征在于，
上述电流限制电路中的各个上述限制电路由P型MOS晶体管构成，
各个上述P型MOS晶体管通过栅极被供给选择信号而作为上述电流限制电路及上述第2选择电路共用。
33.如权利要求26所述的电阻变化型非易失性存储装置，其特征在于，
上述第3电阻值是属于上述第1范围的最小的电阻值，
将上述电阻变化元件设定为上述第3电阻值时流过上述存储单元的电流，小于等于上述电流控制元件未被破坏的最大电流。
34.如权利要求27或30所述的电阻变化型非易失性存储装置，其特征在于，
上述第3电阻值是属于上述第1范围的最小的电阻值，
将上述电阻变化元件设定为上述第3电阻值时流过上述存储单元的电流，小于等于上述电流控制元件未被破坏的最大电流。
35.如权利要求31所述的电阻变化型非易失性存储装置，其特征在于，
上述第3电阻值是属于上述第1范围的最小的电阻值，
将上述电阻变化元件设定为上述第3电阻值时流过上述存储单元的电流，小于等于上述电流控制元件未被破坏的最大电流。
36.如权利要求26所述的电阻变化型非易失性存储装置，其特征在于，
上述第4电阻值是属于上述第1范围的最大的电阻值，
是利用读出电路可判别上述低电阻状态和上述高电阻状态的最大的电阻值。
37.如权利要求27或30所述的电阻变化型非易失性存储装置，其特征在于，
上述第4电阻值是属于上述第1范围的最大的电阻值，
是利用读出电路可判别上述低电阻状态和上述高电阻状态的最大的电阻值。
38.如权利要求31所述的电阻变化型非易失性存储装置，其特征在于，
上述第4电阻值是属于上述第1范围的最大的电阻值，
是利用读出电路可判别上述低电阻状态和上述高电阻状态的最大的电阻值。
39.如权利要求2至5中的任一项所述的电阻变化型非易失性存储装置，其特征在于，
上述电流限制电路由N型或P型MOS晶体管构成，
在将上述MOS晶体管的栅极宽度设为WC，将栅极长度设为LC，
将构成上述第2驱动电路的MOS晶体管的栅极宽度设为W2，将栅极长度设为L2，
将构成上述第4驱动电路的MOS晶体管的栅极宽度设为W4，将栅极长度设为L4时，
满足W2/L2>WC/LC，并且W4/L4>WC/LC。
CN201080002012.8A 2009-04-15 2010-04-14 电阻变化型非易失性存储装置 Active CN102119424B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-099325 2009-04-15
JP2009099325 2009-04-15
PCT/JP2010/002683 WO2010119671A1 (ja) 2009-04-15 2010-04-14 抵抗変化型不揮発性記憶装置

Publications (2)

Publication Number Publication Date
CN102119424A CN102119424A (zh) 2011-07-06
CN102119424B true CN102119424B (zh) 2014-03-26

Family

ID=42982345

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080002012.8A Active CN102119424B (zh) 2009-04-15 2010-04-14 电阻变化型非易失性存储装置

Country Status (4)

Country Link
US (1) US8441837B2 (zh)
JP (1) JP4643767B2 (zh)
CN (1) CN102119424B (zh)
WO (1) WO2010119671A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009136467A1 (ja) * 2008-05-08 2009-11-12 パナソニック株式会社 不揮発性記憶素子、不揮発性記憶装置、および不揮発性記憶素子へのデータ書込方法
JP2011034637A (ja) * 2009-08-03 2011-02-17 Toshiba Corp 不揮発性半導体記憶装置
WO2011118185A1 (ja) * 2010-03-25 2011-09-29 パナソニック株式会社 不揮発性記憶素子の駆動方法および不揮発性記憶装置
WO2011155210A1 (ja) * 2010-06-10 2011-12-15 パナソニック株式会社 不揮発性記憶素子およびそれを備えた不揮発性記憶装置
US8889478B2 (en) 2010-11-19 2014-11-18 Panasonic Corporation Method for manufacturing nonvolatile semiconductor memory element, and nonvolatile semiconductor memory element
JP5442876B2 (ja) * 2010-12-03 2014-03-12 パナソニック株式会社 不揮発性記憶素子ならびに不揮発性記憶装置及びそれらの製造方法
WO2012090404A1 (ja) * 2010-12-27 2012-07-05 パナソニック株式会社 不揮発性記憶素子、その製造方法
CN102623046B (zh) * 2011-01-28 2014-09-17 北京大学 一种能够实现多进制加法计算的阻变器件及多进制加法计算的方法
WO2013038647A1 (ja) * 2011-09-16 2013-03-21 パナソニック株式会社 不揮発性記憶素子、不揮発性記憶装置、不揮発性記憶素子の製造方法、及び不揮発性記憶装置の製造方法
CN103229244B (zh) * 2011-11-29 2016-08-03 松下知识产权经营株式会社 电阻变化型非易失性存储装置及其写入方法
WO2013080496A1 (ja) * 2011-12-02 2013-06-06 パナソニック株式会社 クロスポイント型抵抗変化不揮発性記憶装置
KR20130068143A (ko) 2011-12-15 2013-06-25 에스케이하이닉스 주식회사 버티칼 게이트 셀을 구비한 반도체 메모리 소자 및 그 제조방법
US9105332B2 (en) 2012-03-15 2015-08-11 Panasonic Intellectual Property Management Co., Ltd. Variable resistance nonvolatile memory device
KR101607820B1 (ko) 2012-09-05 2016-03-30 가부시키가이샤 아루박 저항 변화 소자 및 그 제조 방법
US9047940B2 (en) * 2013-01-10 2015-06-02 Intermolecular, Inc. Resistive random access memory cells having variable switching characteristics
JP2015018590A (ja) 2013-07-11 2015-01-29 株式会社東芝 再構成可能な回路およびそのプログラム方法
US9559300B2 (en) * 2013-09-20 2017-01-31 Kabushiki Kaisha Toshiba Resistive random access memory device and manufacturing method thereof
TWI534992B (zh) * 2014-03-28 2016-05-21 林崇榮 具電阻性元件的非揮發性記憶體與晶胞結構及其製作方法
JP6556435B2 (ja) * 2014-09-17 2019-08-07 東芝メモリ株式会社 半導体集積回路
JP2016062627A (ja) * 2014-09-17 2016-04-25 株式会社東芝 半導体集積回路
TWI688957B (zh) * 2014-11-06 2020-03-21 日商索尼半導體解決方案公司 非揮發性記憶體裝置、及非揮發性記憶體裝置之控制方法
US9627438B1 (en) * 2016-04-28 2017-04-18 Avalanche Technology, Inc. Three dimensional memory arrays and stitching thereof
KR102645776B1 (ko) * 2016-11-18 2024-03-11 에스케이하이닉스 주식회사 저항성 메모리 장치, 이를 위한 리드 회로 및 방법
JP2018092980A (ja) * 2016-11-30 2018-06-14 株式会社東芝 半導体集積回路
JP2019129239A (ja) * 2018-01-25 2019-08-01 ソニーセミコンダクタソリューションズ株式会社 記憶素子および記憶装置
US10573375B1 (en) * 2018-08-28 2020-02-25 Intel Corporation Methods and circuitry for programming non-volatile resistive switches using varistors
US11456032B2 (en) * 2021-01-29 2022-09-27 Micron Technology, Inc. Systems and methods for memory cell accesses

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1897155A (zh) * 2005-07-11 2007-01-17 尔必达存储器株式会社 电流限制电路及半导体存储装置
CN101258600A (zh) * 2005-07-11 2008-09-03 桑迪士克3D公司 包括可切换电阻器和晶体管的非易失性存储器单元
CN102077295A (zh) * 2008-06-27 2011-05-25 桑迪士克3D公司 用于非易失性存储器的短脉冲复位

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04253038A (ja) 1991-01-30 1992-09-08 Toshiba Corp 有機非線形光学材料
JP4249992B2 (ja) * 2002-12-04 2009-04-08 シャープ株式会社 半導体記憶装置及びメモリセルの書き込み並びに消去方法
JP4113493B2 (ja) * 2003-06-12 2008-07-09 シャープ株式会社 不揮発性半導体記憶装置及びその制御方法
JP4670252B2 (ja) 2004-01-20 2011-04-13 ソニー株式会社 記憶装置
JP2006203098A (ja) 2005-01-24 2006-08-03 Sharp Corp 不揮発性半導体記憶装置
US20060250836A1 (en) 2005-05-09 2006-11-09 Matrix Semiconductor, Inc. Rewriteable memory cell comprising a diode and a resistance-switching material
JP3989506B2 (ja) * 2005-12-27 2007-10-10 シャープ株式会社 可変抵抗素子とその製造方法ならびにそれを備えた半導体記憶装置
JP4203506B2 (ja) * 2006-01-13 2009-01-07 シャープ株式会社 不揮発性半導体記憶装置及びその書き換え方法
JP4594878B2 (ja) * 2006-02-23 2010-12-08 シャープ株式会社 可変抵抗素子の抵抗制御方法及び不揮発性半導体記憶装置
JP5012802B2 (ja) 2006-07-25 2012-08-29 富士通株式会社 不揮発性半導体記憶装置
JP4967176B2 (ja) * 2007-05-10 2012-07-04 シャープ株式会社 可変抵抗素子とその製造方法及び不揮発性半導体記憶装置
CN101542730B (zh) * 2007-06-05 2011-04-06 松下电器产业株式会社 非易失性存储元件和其制造方法、以及使用了该非易失性存储元件的非易失性半导体装置
JP4545823B2 (ja) * 2007-10-15 2010-09-15 パナソニック株式会社 不揮発性記憶素子、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP4203532B2 (ja) 2008-02-04 2009-01-07 シャープ株式会社 不揮発性半導体記憶装置及びその書き換え方法
JP2009271999A (ja) * 2008-05-07 2009-11-19 Toshiba Corp 抵抗変化メモリ装置
WO2009136467A1 (ja) 2008-05-08 2009-11-12 パナソニック株式会社 不揮発性記憶素子、不揮発性記憶装置、および不揮発性記憶素子へのデータ書込方法
US8059447B2 (en) * 2008-06-27 2011-11-15 Sandisk 3D Llc Capacitive discharge method for writing to non-volatile memory
US8111539B2 (en) * 2008-06-27 2012-02-07 Sandisk 3D Llc Smart detection circuit for writing to non-volatile storage
US7869258B2 (en) * 2008-06-27 2011-01-11 Sandisk 3D, Llc Reverse set with current limit for non-volatile storage
US7944728B2 (en) * 2008-12-19 2011-05-17 Sandisk 3D Llc Programming a memory cell with a diode in series by applying reverse bias
JP2010021381A (ja) 2008-07-11 2010-01-28 Panasonic Corp 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP4469023B2 (ja) 2008-07-11 2010-05-26 パナソニック株式会社 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1897155A (zh) * 2005-07-11 2007-01-17 尔必达存储器株式会社 电流限制电路及半导体存储装置
CN101258600A (zh) * 2005-07-11 2008-09-03 桑迪士克3D公司 包括可切换电阻器和晶体管的非易失性存储器单元
CN102077295A (zh) * 2008-06-27 2011-05-25 桑迪士克3D公司 用于非易失性存储器的短脉冲复位

Also Published As

Publication number Publication date
WO2010119671A1 (ja) 2010-10-21
JP4643767B2 (ja) 2011-03-02
CN102119424A (zh) 2011-07-06
JPWO2010119671A1 (ja) 2012-10-22
US20110122680A1 (en) 2011-05-26
US8441837B2 (en) 2013-05-14

Similar Documents

Publication Publication Date Title
CN102119424B (zh) 电阻变化型非易失性存储装置
CN101779287B (zh) 电阻变化型非易失性存储装置
JP4252624B2 (ja) 抵抗変化型記憶装置
CN102822901B (zh) 电阻变化型非易失性元件的写入方法及存储装置
CN101836296B (zh) 电阻变化型非易失性存储装置以及存储器单元的形成方法
JP4703789B2 (ja) 抵抗変化型不揮発性記憶装置及びその書き込み方法
JP5291248B2 (ja) 抵抗変化型不揮発性記憶素子のフォーミング方法及び抵抗変化型不揮発性記憶装置
CN101978496B (zh) 非易失性存储元件和其制造方法、以及使用该非易失性存储元件的非易失性半导体装置
JP5250726B1 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
JP5548319B2 (ja) 不揮発性記憶素子の駆動方法
CN103250252A (zh) 非易失性存储元件及非易失性存储装置
CN102782846A (zh) 非易失性存储元件和具有其的非易失性存储装置
CN102414819A (zh) 电阻变化型非易失性存储装置以及存储器单元的形成方法
CN102918600A (zh) 电阻变化型非易失性存储装置
CN103514948B (zh) 存储器件及存储设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200602

Address after: Kyoto Japan

Patentee after: Panasonic semiconductor solutions Co.,Ltd.

Address before: Osaka Japan

Patentee before: Panasonic Corp.