CN103514948B - 存储器件及存储设备 - Google Patents

存储器件及存储设备 Download PDF

Info

Publication number
CN103514948B
CN103514948B CN201310231154.7A CN201310231154A CN103514948B CN 103514948 B CN103514948 B CN 103514948B CN 201310231154 A CN201310231154 A CN 201310231154A CN 103514948 B CN103514948 B CN 103514948B
Authority
CN
China
Prior art keywords
memory device
electrode
layer
ion source
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310231154.7A
Other languages
English (en)
Other versions
CN103514948A (zh
Inventor
清宏彰
大场和博
曾根威之
五十岚実
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN103514948A publication Critical patent/CN103514948A/zh
Application granted granted Critical
Publication of CN103514948B publication Critical patent/CN103514948B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Semiconductor Memories (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明期望提供能够减小多个器件之间的电导值偏差的一种存储器件及包括所述存储器件的存储设备，所述存储器件包括：第一电极；存储层，包括离子源层；以及第二电极。所述第一电极、所述存储层及所述第二电极依次设置。所述离子源层包含可移动元素，并具有约150mΩ·cm～约12000mΩ·cm（包括端值）的体积电阻率。

Description

存储器件及存储设备
技术领域
本发明涉及一种存储器件及一种存储设备，所述存储器件及所述存储设备通过包括离子源层的存储层的电特性的变化而存储信息。
背景技术
作为用于数据存储的半导体非易失性存储器，通常使用NOR型或NAND型闪速存储器。尽管为了增大半导体非易失性存储器的容量，存储器器件及驱动晶体管已被小型化，然而由于写入及擦除需要高电压，且注入浮动门极中的电子数目受到限制，因此小型化的局限性已被指出。
目前已提出阻变存储器(例如电阻随机存取存储器(resistance random accessmemory；ReRAM)及相变随机存取存储器(phase-change random access memory；PRAM))，作为能够突破小型化的局限性的下一代非易失性存储器(例如，参见未经审查的日本专利申请公开案第2006-196537号及Waser等人的“Advanced Material”，21，p.2932(2009))。此种存储器具有在两个电极之间设置有电阻变化层的简单结构，且人们认为，原子或离子由于热或电场而迁移以形成导电路径，因此电阻变化层的电阻值改变，从而执行写入及擦除。
包括如上所述的存储器小型化在内，存储器的多值化是增加存储器容量的另外一种替代方式，其利用电阻变化来执行写入及擦除。实现存储器的多值化，即实现每一器件2比特(4个值)、3比特(8个值)等的多值记录能够使容量两倍、三倍等地增大。
为实现多值记录，需要执行多个电导值的写入。然而，存储器包括多个存储器件，且难以在各种写入条件下对所有器件的写入电导值进行控制及一致化，因此存在容易引起各器件之间的电导值偏差的问题。
发明内容
本发明期望提供能够减小多个器件之间的电导值偏差的一种存储器件及一种存储设备。
根据本发明实施例的存储器件包括：第一电极；存储层，其包括离子源层；以及第二电极。所述第一电极、所述存储层及所述第二电极依次设置。所述离子源层包含可移动元素，并具有约150mΩ·cm～约12000mΩ·cm(包括端值)的体积电阻率。
在根据本发明上述实施例的存储器件中，当对处于初始状态(高电阻状态)的器件沿“正方向”(例如，所述第一电极侧上具有负电位且所述第二电极侧上具有正电位)施加电压脉冲或电流脉冲时，离子源层中的金属元素可被电离并扩散至存储层中(例如，扩散至电阻变化层中)，或氧离子可迁移以在所述电阻变化层中产生氧缺陷。因此，存储层中可形成处于低氧化状态的低电阻部(导电路径)，且所述电阻变化层的电阻降低(记录状态)。当对处于低电阻状态的器件沿“负方向”(例如，在所述第一电极侧上具有正电位且在所述第二电极侧上具有负电位)施加电压脉冲时，所述电阻变化层中的金属离子可迁移至所述离子源层中，或氧离子可从所述离子源层迁移，且导电路径部分处的氧缺陷减少。因此，包含金属元素的导电路径消失，并建立起所述电阻变化层具有高电阻的状态(初始状态或擦除状态)。
此处，所述离子源层包含可移动元素，并具有约150mΩ·cm～约12000mΩ·cm(包括端值)的体积电阻率。因此改善在预定写入条件下对写入电导值的可控性。
根据本发明的实施例的一种存储设备设置有多个存储器件及脉冲施加器，所述脉冲施加器对所述存储器件选择性地施加电压脉冲与电流脉冲之一。所述存储器件分别包括：第一电极；存储层，其包括离子源层；以及第二电极。所述第一电极、所述存储层及所述第二电极依次设置。所述离子源层包含可移动元素，并具有约150mΩ·cm～约12000mΩ·cm(包括端值)的体积电阻率。
根据本发明上述实施例的存储器件及存储设备，所述离子源层包含可移动元素，并具有约150mΩ·cm～约12000mΩ·cm(包括端值)的体积电阻率。因此改善了在预定写入条件下对电导值的可控性，并可减小多个器件之间的写入电导值的偏差。
应理解，上述总体说明及以下详细说明均为示例性的，并旨在进一步解释所要求保护的技术。
附图说明
附图用于使读者进一步理解本发明，且被并入本说明书中并构成本说明书的一部分。附图图示各实施例并与本说明书一起用于解释本发明的原理。
图1是图示根据本发明实施例的存储器件的构造的剖视图；
图2是图示现有示例中的电导值偏差的特性图；
图3是图示现有实施例中电导值的测量值及平均值的特性图；
图4是图示使用图1所示存储器件的存储单元阵列的构造的剖视图；
图5是图4所示存储单元阵列的平面图；
图6图示根据本发明实施例的各个实验(实验1-1～1-6)中电导值的测量值及平均值的特性图；
图7是用于比较各个实验中的写入电导值的特性图；
图8是用于比较各个实验中30比特的写入电导值的标准偏差的特性图；以及
图9是图示各个实验中30比特的写入电导的标准偏差与写入电导值的平均值之间的关系的特性图。
具体实施方式
在下文中，将参照附图按以下顺序阐述本发明的实施例。
1.实施例
1-1.存储器件
1-2.存储设备
2.工作示例
(实施例)
(1-1.存储器件)
图1图示根据本发明实施例的存储器件1的剖面构造。存储器件1依次包括下电极10(第一电极)、存储层20及上电极30(第二电极)，存储层20包括离子源层21。
下电极10可设置于基板41上，基板41可由硅制成并可形成有互补金属氧化物半导体(complementary metal oxide semiconductor；CMOS)电路，且下电极10例如可用作连接至CMOS电路的连接部，如下文所述(图4)。下电极10可由用于半导体处理的布线材料制成。所述布线材料的示例可包括钨(W)、氮化钨(WN)、铜(Cu)、铝(Al)、钼(Mo)、钽(Ta)及硅化物。当下电极10由可通过电场引起离子导电的材料(例如Cu)制成时，由Cu等制成的下电极10的表面可由不易于引起离子导电、热扩散等的材料(例如W、WN、氮化钛(TiN)或氮化钽(TaN))覆盖。
存储层20具有离子源层21及电阻变化层22从上电极30侧被依次层叠的结构。离子源层21包含能够在电阻变化层22中形成导电路径的元素(可移动元素)。
在本实施例中，离子源层21如上所述包含可移动元素，并被设置成与上电极30接触。所述可移动元素通过电场的施加而被正电离或负电离，并迁移至电阻变化层22中，从而形成导电路径。欲被正电离的可移动元素的示例可包括过渡金属元素，具体包括属于元素周期表中的第4族元素(钛(Ti)、锆(Zr)及铪(Hf))、第5族元素(钒(V)、铌(Nb)及钽(Ta))及第6族元素(铬(Cr)、钼(Mo)及钨(W))中的金属元素。欲被负电离的可移动元素的示例可包括第16族元素，具体包括元素周期表中的硫族元素(例如碲(Te)、硫(S)及硒(Se))。另外，也可使用氧(O)。应注意，在本实施例中，离子源层21包含这些可移动元素中一种或两种或更多种。
优选地，本实施例的离子源层21可具有约150mΩ·cm～约12000mΩ·cm(包括端值)的体积电阻率。在如本实施例中一般利用电阻变化来执行写入及擦除的存储器件1中，离子源层21的体积电阻率会大大影响对中间电阻值、或换言之对预定写入电导值的可控性，这对实现多值记录而言是重要的。
在离子源层21中，上述过渡金属元素、硫族元素及氧相互结合并形成金属硫族氧化物层。金属硫族氧化物层主要具有非晶结构，并用作离子供应源。与离子源层21附近及电阻变化层22中的其他过渡金属元素相比，包含上述过渡金属元素的导电路径在化学上稳定，并容易形成中间氧化状态且也容易地维持所述中间氧化状态。
另外，在由过渡金属元素形成的导电路径处或其附近，能获得电阻值分别为“低/中/高”的“金属状态/硫族化合物状态/氧化物状态”三种状态。电阻变化层22的电阻值是由所述三种状态的混合状态而确定，并可通过改变所述三种状态的混合状态而获得各种值(中间电阻值)。
应注意，在利用电阻变化来执行写入及擦除的存储器件中，难以控制与用于获得中间电阻值的写入条件相对应的电导值。图2图示在对现有的阻变型存储器件(在此示例中为三个器件)施加0.6V～2.05V的门极电压(Vgw)时写入电导值(在下文中简称为电导值)的偏差。从图2可以看出，与门极电压相关的电导值在各器件之间彼此不同。因此，难以实现包括多个存储器件的存储设备的多值化。
与图2相似，图3是以重叠方式图示对30个存储器件(30比特)施加0.6V～2.05V门极电压(Vgw)的情形的电导值(由黑色方块■表示)、并图示各个门极电压处的电导值的平均值(平均电导值)(由白色方块□表示)的图表。为实现存储设备的多值化，需要在预定写入条件(预定门极电压)下控制电导值。具体而言，首先，优选的是电导值相对于门极电压而缓慢地发生变化。从图3看出，在所述存储器件中，电导值随着门极电压的稍微变化而急剧变化，这是因为难以精细地控制用于实现存储器件中的多值化所需的多比特的电导值。其次，优选的是各器件之间在每一门极电压处具有小的电导值偏差。例如如图3所示，可以说需要减小门极电压1.4V处的电导值的宽度(L)。
尽管将在工作示例中阐述细节，然而是通过将离子源层21的体积电阻率调整至如上所述的约150mΩ·cm～约12000mΩ·cm(包括端值)的范围内来改善电导值的可控性及各器件间的电导值偏差。应注意，当离子源层21的体积电阻率低于约150mΩ·cm时，在相同条件下执行写入时的电导值偏差大。当体积电阻率大于约12000mΩ·cm时，进行写入所需要的电流或电压会过度增大，因此写入被禁止。
更优选地，对小型化存储器件1中所使用的离子源层21的膜厚度(例如，约10nm～约15nm(包括端值))而言，体积电阻率可为约450mΩ·cm～约3000mΩ·cm(包括端值)。当离子源层21的初始电阻值小时，存储器件1的工作电流可增大。离子源层21的初始电阻值与离子源层21的体积电阻率和膜厚度的乘积成正比。即，当体积电阻率减小时，需要增大膜厚度以获得相同的电阻值。有鉴于此，当离子源层21的膜厚度被设定为上述膜厚度(例如，约10nm～约15nm(包括端值))时，电阻率可被设定为约450mΩ·cm或以上，以使工作电流具有恰当的值。另外，由于当离子源层21的电阻值大时写入所需的电压增大，因此离子源层21的体积电阻率可优选地为约3000mΩ·cm或以下。
应注意，只要不削弱本发明实施例的效果，例如离子源层21可包含除上述元素之外的其他元素，例如锰(Mn)、钴(Co)、铁(Fe)、镍(Ni)、铂(Pt)及Si。优选地，离子源层21可不含铝(Al)及铜(Cu)。如上所述，为实现所述的多值记录，优选的是各器件之间在每一门极电压处的电导值偏差小，且相对于门极电压的电导值的变化是缓慢的。出于这些原因，优选地，离子源层21可由难以通过电场的施加(门极电压的施加)而迁移的元素制成。然而，在施加电压时上述Al及Cu的活动性高，因此易于在上述金属硫族化合物中迁移，因此使得更容易改变电导值。
电阻变化层22可包含金属氧化物、金属氮化物、金属氧氮化物中的至少之一。在此实施例中，电阻变化层22可被设置成与下电极10接触。当预定电压施加于下电极10与上电极30之间时，电阻变化层22的电阻值可发生变化。例如，电阻变化层22的金属材料并不受具体限制，只要电阻变化层22在初始状态时具有几MΩ～几百GΩ的高电阻即可。例如，当使用金属氧化物作为电阻变化层22的材料时，期望的是，可使用能够形成具有高电阻(即，大的带隙)的金属氧化物的金属元素(例如Zr、Hf、Al及稀土元素)。此外，当使用金属氮化物作为电阻变化层22的材料时，期望的是，可使用例如Zr、Hf、Al及稀土元素等金属元素，这是因为这些元素能够实现几MΩ～几百GΩ的电阻值，并在通过氧的迁移而使导电路径被氧化的擦除操作时，这些元素易于具有高的电阻率。同样，当使用金属氧氮化物作为电阻变化层22的材料时，可使用能够实现几MΩ～几百GΩ的电阻值的金属元素。然而电阻变化层22的膜厚度并不受具体限制，只要能实现几MΩ～几百GΩ的上述器件电阻即可，且尽管最佳值会根据器件的大小及离子源层21的电阻值而异，然而电阻变化层22的膜厚度例如可优选地为约1nm～约10nm(包括端值)。
应注意，电阻变化层22的形成是可选的。在存储器件1的制造过程中，离子源层21中所包含的过渡金属元素与氧相互结合，且对应于电阻变化层22的金属氧化物膜自然地形成于下电极10上。或者，可将通过沿擦除方向施加偏压而形成的氧化物膜作为电阻变化层22的等效物。
与下电极10相似，尽管可使用现有的半导体布线材料来形成上电极30，然而优选地可使用即使在受到后退火处理时也不与离子源层21发生反应的稳定材料。
在根据本实施例的存储器件1中，当通过下电极10及上电极30从电源电路60(脉冲施加器)施加电压脉冲或电流脉冲时，存储层20的电特性(电阻值)会发生变化，因此执行信息的写入、擦除及进一步的读出。以下将具体阐述此操作。
首先，例如可对具有高电阻初始状态的存储器件1施加正电压，使得上电极30侧可具有正电位、且下电极10侧可具有负电位。因此，离子源层21中的过渡金属元素被电离并迁移至下电极10侧，或从下电极10侧迁移的氧离子引起下电极10侧上的阴极反应，由此在形成于下电极10界面上的电阻变化层22处引起还原反应。此会产生氧缺陷浓度增大的部分。当具有高氧缺陷浓度的部分或具有低氧化状态的部分相互连接时，电阻变化层22中会形成导电路径，且电阻变化层22的电阻值变得比初始状态(高电阻状态)的电阻值低(变成低电阻状态)。
此后，即使在移除正电压且停止对存储器件1施加电压时，也能维持低电阻状态。因此，信息被写入。当存储器件1被用于例如仅容许写入一次的所谓可编程只读存储器(programmable read only memory；PROM)等存储设备时，仅通过上述记录步骤完成记录。
另一方面，当存储器件1被用于例如能够进行擦除的随机存取存储器(randomaccess memory；RAM)及电子可擦可编程只读存储器(electronically erasable andprogrammable read only memory；EEPROM)等存储设备中时，需要擦除步骤。在擦除步骤中，例如可对存储器件1施加负电压，使得上电极30侧可具有负电位、且下电极10侧可具有正电位。因此，在具有高氧缺陷浓度的部分或具有低氧化状态的部分的导电路径处引起阳极反应，具有高氧缺陷浓度的部分或所述具有低氧化状态的部分构成形成于电阻变化层22中的导电路径，由此过渡金属离子被氧化并迁移至离子源层21侧。或者，氧离子从离子源层21迁移至电阻变化层22的导电路径附近，因此在导电路径处氧缺陷浓度降低或氧化状态上升。因此，导电路径断开，且电阻变化层22的电阻值从低电阻状态变成高电阻状态。
此后，即使在移除负电压且在存储器件1处停止电压施加时，也能维持高的电阻值。因此，写入其中的信息被擦除。通过重复上述步骤，可重复执行将信息写入存储器件1以及将写入存储器件1中的信息擦除的操作。
在上述存储器件1中，例如电阻值高的状态对应于信息“0”，且电阻值低的状态对应于信息“1”，可通过施加正电压而在记录信息的步骤中将“0”变成“1”，并可通过施加负电压而在擦除信息的步骤中将“1”变成“0”。应注意，在此种情形中，降低存储器件的电阻的操作及增大存储器件的电阻的操作分别对应于写入操作及擦除操作，但此关系可颠倒。
在本实施例中，在写入操作中，在对下电极10侧施加偏压时控制电压、控制限流电阻器或驱动MOS晶体管的门极电压等操作能够控制所谓的“写入电阻”并调整中间电阻值(写入电导值)。另外，在擦除操作中，利用MOS晶体管的门极电压调整偏压大小、限流电阻器及电流值等操作能够控制中间电阻值。因此，不仅能够实现二值存储，还能实现多值存储。
例如，可调整上述两个电阻值“0”及“1”之间的中间电阻值，以添加例如两个级，且各个级可被定义为“00”、“01”、“10”及“11”。在此种情形中，可执行四个值的记录。即，每一器件可记录2比特的信息。
在根据本实施例的存储器件1中，离子源层21的体积电阻率被设定成落于如上所述约150mΩ·cm～约12000mΩ·cm(包括端值)的范围内，使得可改善对电导值及各器件间的电导值偏差的可控性。
以下将阐述一种用于制造本实施例的存储器件1的方法。
首先，例如在上面形成有CMOS电路(例如选择晶体管)的基板上形成可由TiN制成的下电极10。随后，可视需要在下电极10的表面上执行反溅射等以移除氧化物等。接着，利用具有适于各层材料的成分的靶材，同时更换所述靶材，在溅射设备中依序形成电阻变化层22、离子源层21及上电极30。电极直径可为(包括端值)。可利用各个构成元素的靶材共同形成合金膜。
在向上直到上电极30的膜形成之后，形成欲连接至上电极30的布线层(图未示出)，且所有存储器件1均与用以获得公共电位的接触部相互连接。此后，在层叠膜上执行后退火。从而完成图1所示的存储器件1。
在存储器件1中，如上所述，通过施加电压以使得上电极30及下电极10分别具有正电位及负电位，由此在电阻变化层22中形成导电路径。因此，电阻变化层22的电阻值减小，并执行写入。接下来，将对上电极30与下电极10之一施加极性与写入时的极性相反的电压，从而形成于电阻变化层22中的导电路径中的金属元素被电离并迁移至离子源层21。或者，氧离子从离子源层21迁移至电阻变化层22，具体是迁移至电阻变化层22的导电路径。因此，氧缺陷的浓度降低或氧化状态上升，且因此导电路径断开。结果，电阻变化层22的电阻值增大，从而执行擦除。进一步而言，调整在写入及擦除时欲施加的电压以控制中间电阻值，从而实现多值记录。
例如，在现有的小型化存储器件中，据报道存储器件具有“下电极/存储层/上电极”构造，且其中使用包含氧及过渡金属元素的RRAM材料作为存储层。在小型化存储器件中，由于晶体管的驱动电流减小且用于写入的驱动电流减小，因此处于低电阻状态的电阻值更进一步增大，且低电阻状态与高电阻状态之间的电阻值间隔(电阻间隔)变窄。为利用上述电阻变化在执行写入及擦除的存储器中实现多值记录，需要控制低电阻与高电阻之间的中间电阻值(电导值)。具体而言，为实现多值操作，例如需要将窄的电阻间隔分成四个级(2比特/单元)、八个级(3比特/单元)等，并需要控制对应于电阻值的电导值。
然而，存储设备是由多个存储器件构成，且现有存储器件中存在如下问题：如图2所示，各器件之间在各个门极电压处的电导值不同。另外，如图3所示，在施加电场时，具体而言，在彼此相面对且其间具有存储层的电极之间施加电压时，当所施加的电压(例如门极电压)大于1.1V时，电导值随所施加电压的仅稍微变化而大幅改变。电导值响应于低电压的施加而发生的此种大的变化使得难以控制存储器件的中间电阻值。具体而言，存在如下问题：在低电阻状态与高电阻状态之间具有窄的电阻间隔的小型化存储器件中，难以精细地控制电阻值。在此种情况下，难以在包括现有存储器件的存储设备中实现多值化。
相比之下，在根据本实施例的存储器件1中，可移动元素被用作用于构成存储层20的离子源层21的材料，且离子源层21的体积电阻率处于从约150mΩ·cm～约12000mΩ·cm(包括端值)的范围内。因此，响应于每一所施加电压的电导值变化减小，因此改善对电导值的可控性。
因此，在根据本实施例的存储器件1中，离子源层21包含可移动元素且具有约150mΩ·cm～约12000mΩ·cm(包括端值)的体积电阻率。因此，由所施加电压的变化所引起的电导值变化减小。因此，存储器件1的电导值的可控性得到改善，且所述多个器件之间的电导值偏差得到抑制。结果，可提供能够实现多值记录的存储设备。
(1-2.存储设备)
上述多个存储器件1可被设置成例如以列或矩阵的形式构成存储设备(存储器)。可视需要将每一存储器件1连接至用于器件选择的二极管或MOS晶体管以构成存储单元，且进一步而言，可通过布线将每一存储器件1连接至读出放大器、地址译码器、写入电路、擦除电路及读出电路等。
图4及图5分别图示其中以矩阵方式设置有所述多个存储器件1的示例性存储设备(存储单元阵列)，其中图4图示所述存储设备的剖面构造，且图5图示所述存储设备的平面构造。在存储单元阵列中，例如，连接至下电极10侧的布线与连接至上电极30侧的布线被设置成在每一存储器件1中相互交叉，且存储器件1被设置于布线的各个相交点附近。
每一存储器件1均共用电阻变化层22、离子源层21及上电极30。即，电阻变化层22、离子源层21及上电极30分别由存储器件1的公共层(同一层)构成。上电极30用作相邻单元共用的平板电极PL。
另一方面，下电极10被单独地提供给每一存储单元，因此在相邻单元之间彼此电性隔离。因此，存储单元的各存储器件1被界定于对应于下电极10的各个位置处。下电极10被连接至用于单元选择的各个MOS晶体管Tr，且存储器件1设置于MOS晶体管Tr的上方。
每一MOS晶体管Tr包括源漏区域43及门电极44，源漏区域43及门电极44在基板41中形成于由器件间隔层42所间隔开的区域中。门电极44的壁面上形成有侧壁绝缘层。门电极44也用作字线WL，字线WL是存储器件1的其中一个地址布线。MOS晶体管Tr的源漏区域43的源极区域与漏极区域之一通过插塞层45、金属布线层46及插塞层47而电连接至存储器件1的下电极10。MOS晶体管Tr的源漏区域43的源极区域与漏极区域中的另一者通过插塞层45而连接至金属布线层46。金属布线层46连接至位线BL，位线BL是存储器件1的另一地址布线(参见图5)。应注意，在图5中，MOS晶体管Tr的有源区域48由虚线标识，且接触部51连接至存储器件1的下电极10且接触部52连接至位线BL。
在存储单元阵列中，当MOS晶体管Tr的门极通过字线WL被置为接通状态以对位线BL施加电压时，通过MOS晶体管Tr的源极及漏极而对所选存储单元的下电极10施加电压。此处，当施加至下电极10的电压极性相对于上电极30(平板电极PL)的电位为负的时，存储器件1的电阻值变成如上所述的低电阻状态。因此，信息被写入至所选的存储单元。接下来，当对下电极10施加电位相对于上电极30(平板电极PL)的电位为正的电压时，存储器件1的电阻值再次变成高电阻状态。因此，写入所选存储单元中的信息被擦除。为读出写入的信息，例如可通过MOS晶体管Tr对存储单元进行选择，并可对所选单元施加预定电压或电流。可通过经由位线BL或平板电极PL连接的读出放大器等来检测此时根据存储器件1的电阻状态而不同的电流或电压。应注意，使施加至所选存储单元的电压或电流小于存储器件1的电阻值状态发生变化时的电压等的阈值。
根据本实施例的存储设备适用于如上所述的各种存储设备。例如，根据本实施例的存储设备适用于任何存储器，例如仅能写入一次的PROM、能电擦除的EEPROM、或能高速写入、擦除及复制的RAM等。
(2.工作示例)
以下将阐述本发明实施例的具体工作示例。
(实验)
使用上述存储器件1的制造方法来制造样品(实验1-1～1-6)。首先，在通过反溅射对由TiN制成并包括并入底座中的晶体管的下电极10进行清洁之后，厚度为2nm的Al形成并被氧等离子体氧化以形成AlOx，以形成电阻变化层22。接下来，使用Zr60Te40(原子％比率)在与氧以例如氩(Ar)(sccm)/氧(sccm)＝75/5的流量比混合的Ar处理气体中对离子源层21执行反应溅射。以此种方式形成体积电阻率(mΩ·cm)为17.8且膜厚度为45nm的Zr60Te40-Ox膜。随后形成厚度为30nm的W以形成上电极30。最后，在320℃处执行热处理2小时并随后执行图案化以制造每一存储器件1(实验1-1～1-6)。应注意，体积电阻率是通过以下方法获得。首先，预先通过上述方法在具有氧化物膜的硅晶圆上形成离子源层21，随后在大气中取出离子源层21。接下来，对离子源层21直接施加探针以通过四点探针法测量电阻值。随后，使用由此测得的值以及通过段差计(step gauge)测得的离子源层21的厚度值来获得体积电阻率。以下将按“下电极/电阻变化层/离子源层/上电极”的顺序来阐述实验1-1～1-6的组成成分。
(实验1-1)TiN/Al(2nm)-Ox/Zr60Te40-Ox(45nm，75/5)/W(30nm)；17.8mΩ·cm
(实验1-2)TiN/Al(2nm)-Ox/Zr50Te50-Ox(45nm，75/5)/W(30nm)；150mΩ·cm
(实验1-3)TiN/Al(2nm)-Ox/Zr46Te54-Ox(45nm，75/5)/W(30nm)；625mΩ·cm
(实验1-4)TiN/Al(2nm)-Ox/Zr50Te50-Ox(45nm，75/7)/W(30nm)；2947mΩ·cm
(实验1-5)TiN/Al(2nm)-Ox/Zr40Te60-Ox(45nm，75/5)/W(30nm)；12190mΩ·cm
(实验1-6)TiN/Al(2nm)-Ox/Zr30Te70-Ox(45nm，75/3)/W(30nm)；21291mΩ·cm
制造由上述各个样品(实验1-1～1-6)构成的30比特存储器阵列2，并执行写入操作。具体而言，将写入电压设定为3.5V，并使门极电压以一次增大0.05V的方式从0.6V增大至2.05V，以测量与在30比特的情形中相对于门极电压的电导值变化。结果图示于图6中。此外，获得实验1-1～1-6中每一者的电导值的平均值(由白色方块□表示)，且取决于体积电阻率差异的平均电导值的变化(实验1-1～1-6)图示于图7中。
从图7可以看出，在其中体积电阻率为150mΩ·cm～12190mΩ·cm的实验1-2～1-5中的每一者中，电导值随门极电压的增大而缓慢增大。相比之下，在其中体积电阻率为17.8mΩ·cm的实验1-1中，电导值随门极电压的增大而增大的变化大，且某些电导值逆向变化。在其中体积电阻率为21291mΩ·cm的实验6中，即使门极电压增大时电导值也不变。换言之，可以看出，由于写入所需的电压或电流过大，因此通常的驱动条件不足以执行写入。
如上文所述，作为用于实现存储设备多值化的第一个条件，优选的是，所述多个存储器件1在每一写入条件(每一门极电压)下的平均电导值的变化是缓慢的。如果平均电导值相对于门极电压急剧变化，则难以在窄范围内通过门极电压精细地控制所述多个存储器件1的电导值。因此，优选的是，电导值相对于门极电压的变化是缓慢的。具体而言，优选的是，如实验1-2～1-5所示，电导值随门极电压的增大而缓慢增大且不发生逆向变化。此处，例如，当其间的平均电导值介于3μS～8μS的门极电压(Vgw)的范围被定义为ΔVgw时，其在实验1-1～1-5中的值如表1所示。应注意，由于在实验1-6中未观察到电导值的变化，因此略去实验1-6。
[表1]
体积电阻率(mΩ·cm) ΔVgw
实验1-1 17.8 0.20
实验1-2 150 0.25
实验1-3 625 0.25
实验1-4 2947 0.45
实验1-5 12190 0.55
从表1可看出，ΔVgw随离子源层21的体积电阻率的增大而增大。换言之，可以说在以介于3μS～8μS范围内的所述多个电导值执行写入时，随着ΔVgw的增大，更容易通过门极电压控制电导值。相反，在其中体积电阻率小的实验1-1中ΔVgw小，且可以说电导值易于随门极电压的仅稍微变化而变化，即可以说难以通过门极电压来控制电导值，且难以在需要在窄范围内进行控制的小型化存储器件中实现多值化。综上所述，可以看出当离子源层的体积电阻率为约150mΩ·cm～约12000mΩ·cm(包括端值)时，可在每一门极电压下对电阻值进行控制。应注意，在电导值为8μS或以下、且门极电压为1V～2V的范围中，实验1-1～1-5中的写入电流为30μA或以下。换言之，可以看出当离子源层21的体积电阻率落于上述范围内时，可通过低电流实现多值记录。
另外，作为用于在存储设备中实现上述多值化的第二个条件，优选的是，所述多个器件在每一写入条件(每一门极电压)下的电导值是一致的且其变化小。图8以标准偏差图示各个实验1-1～1-5中30比特的电导值相对于门极电压的变化。应注意，与表1相似，由于在实验6中未观察到电导值的变化，因此略去实验6。从图8可以看出，当在相同门极电压下进行比较时，实验中的体积电阻率越大，则其中的电导值变化越小。
进一步而言，图9以标准偏差图示当在各个实验1-1～1-5中通过相同门极电压对全部30个比特执行写入且将所有样品的平均电导值设定成相同值时电导值的变化。在其中平均电导值在实验1-1～实验1-5中被设定成相同值的情形中，可根据图9比较所述实验中的每一者中各存储器件1之间的变化。应注意，出于与表1及图8相似的原因而略去实验1-6。另外，除了实验1-1～1-5的存储器件1之外，还制造分别包括具有HfTeX-Ox(其中使用Al或Cu作为X)构造的离子源层21的样品(实验2-1～2-5)被制作出来，所述样品中的每一者的电导值变化图示于图9中。以下将按“下电极/电阻变化层/离子源层/上电极”的顺序图示实验2-1～2-5的组成成分。应注意，实验2-1～2-5的制造过程是基于上述实验1-1～1-6的制造过程。
(实验2-1)TiN/Al(2nm)-Ox/Hf43Te47Al10-Ox(45nm，75/5)/W(30nm)；20.1mΩ·cm
(实验2-2)TiN/Al(2nm)-Ox/Hf43Te47Al10-Ox(45nm，75/5)/W(30nm)；610mΩ·cm
(实验2-3)TiN/Al(2nm)-Ox/Hf53Te39Cu8-Ox(45nm，75/7)/W(30nm)；10mΩ·cm
(实验2-4)TiN/Al(2nm)-Ox/Hf42Te45Cu13-Ox(45nm，75/5)/W(30nm)；500mΩ·cm
从图9可以看出，即使当30比特的平均写入电导值在实验1-1～1-5中为相同值时，在每一存储器件1中离子源层21的体积电阻率越大，写入电导值的变化也越小。具体而言，在3μS～8μS的低导电区域中，实验1-1中存储器件1的写入电导值的标准偏差大于实验1-2～1-5中存储器件1的写入电导值的标准偏差。换言之，可以说实验1-1的存储器件1引起的变化大且不适用于多值记录。另外，即使当体积电阻率为150mΩ·cm或以上时，其中将Al或Cu添加至离子源层的实验2-1～2-4的每一者中的写入电导值的标准偏差也大于实验1-2～1-5的写入电导值的标准偏差。换言之，可以看出当在离子源层21中添加Al或Cu时，写入电导值的偏差趋于增大。
根据上述结果可以看出，在阻变型存储器件中，可通过将离子源层21的体积电阻率设定成落于约150mΩ·cm～约12000mΩ·cm(包括端值)的范围内来改善写入电导值的可控性并抑制所述多个器件之间的电导值偏差。换言之，通过将离子源层21的体积电阻率设定成落于约150mΩ·cm～约12000mΩ·cm(包括端值)的范围内，可提供能够实现多值记录的存储设备。顺便而言，根据图9所示的实验2-1～2-4的结果可以看出，当不使用Al及Cu作为离子源层21的材料时，可实现更适用于多值记录的存储器件。另外，尽管此处仅图示其中电阻变化层由Al-Ox制成的实验，然而即使在其中本实施例的存储器件1的电阻变化层由Zr、Hf、Y等制成的氧化物膜、氮化物膜或氧氮化物膜构成的情形中也会获得相似效果。
在上文中，尽管参照示例性实施例及工作示例阐述本发明，然而本发明并非仅限于上述实施例等，而是可作出各种变化。
例如，尽管在上述实施例及工作示例中详细阐述了存储器件1及存储单元阵列2的构造，然而其未必包括全部所述层，并可还包括其他层。另外，上述实施例等中所述的层的材料、膜的形成方法及膜形成条件并非为限制性的，而是也可采用其他材料及其他形成膜的方法。例如，可在不损害上述组成比、多值存储器的需求特性等的程度上在离子源层21中使用添加元素。
进一步而言，根据上述实施例等其中之任一者的存储器件1可具有其中离子源层21与电阻变化层22的位置上下颠倒的结构。此外，可采用结合使用恰当的二极管的交叉点结构或系统以增加存储器容量。进一步而言，存储器件也可沿垂直方向被层叠。如此一来，根据上述实施例等其中之任一者的存储器件1适用于各种存储器结构。
此外，本发明技术包括本文所述及本文所并入的各种实施例的某些或全部的任何可能的组合。
根据本发明的上述示例性实施例可至少实现以下构造。
(1)一种存储器件，包括：
第一电极；
存储层，其包括离子源层；以及
第二电极，
所述第一电极、所述存储层及所述第二电极依次设置，
其中，所述离子源层包含可移动元素，并具有约150mΩ·cm～约12000mΩ·cm(包括端值)的体积电阻率。
(2)如(1)所述的存储器件，其中，所述离子源层具有约450mΩ·cm～约3000mΩ·cm(包括端值)的体积电阻率。
(3)如(1)或(2)所述的存储器件，其中，所述可移动元素通过电场的施加而被正电离或负电离。
(4)如(3)所述的存储器件，其中，所述离子源层包含从元素周期表的第3族元素、第4族元素及第5族元素中选出的一种以上元素以作为被正电离的所述可移动元素。
(5)如(4)所述的存储器件，其中，所述被正电离的可移动元素为钛(Ti)、锆(Zr)及铪(Hf)之一。
(6)如(3)所述的存储器件，其中，所述离子源层包含从元素周期表的第16族元素中选出的一种以上元素以作为被负电离的所述可移动元素。
(7)如(6)所述的存储器件，其中，所述被负电离的可移动元素为硫(S)、硒(Se)及碲(Te)之一。
(8)如(1)～(7)中的任一项所述的存储器件，其中，所述离子源层不含铝(Al)及铜(Cu)。
(9)如(1)～(8)中的任一项所述的存储器件，其中，所述存储层包括电阻变化层，所述电阻变化层被设置成更靠近所述第一电极而远离所述第二电极。
(10)如(9)所述的存储器件，其中，所述电阻变化层由金属氧化物膜、金属氮化物膜及金属氧氮化物膜之一构成。
(11)如(1)～(10)中的任一项所述的存储器件，其中，所述电阻变化层的电阻值随着低电阻部的形成而变化，在对所述第一电极及所述第二电极施加电压时，所述低电阻部通过包含所述可移动元素或氧缺陷而形成于所述电阻变化层中。
(12)一种存储设备，所述存储设备设置有多个如(1)～(11)所述的存储器件及脉冲施加器，所述脉冲施加器对所述存储器件选择性地施加电压脉冲与电流脉冲之一。
本发明所包含的主题与2012年6月19日向日本专利局提出申请的日本优先权专利申请案JP2012-137588中所公开的主题相关，所述日本优先权专利申请案的全部内容以引用方式并入本文中。
所属领域的技术人员应理解，可根据设计要求及其他因素对本发明进行各种修改、组合、子组合及改变，只要其属于随附权利要求书或其等同物的范围内即可。

Claims (11)

1.一种存储器件，其包括：
第一电极；
存储层，其包括离子源层；以及
第二电极，
所述第一电极、所述存储层及所述第二电极依次设置，
其中，所述离子源层不含铝及铜，包含可移动元素，并具有150mΩ·cm～12000mΩ·cm的体积电阻率。
2.如权利要求1所述的存储器件，其中，所述离子源层具有450mΩ·cm～3000mΩ·cm的体积电阻率。
3.如权利要求1或2所述的存储器件，其中，所述可移动元素通过电场的施加而被正电离或负电离。
4.如权利要求3所述的存储器件，其中，所述离子源层包含从元素周期表的第3族元素、第4族元素及第5族元素中选出的一种以上元素以作为被正电离的所述可移动元素。
5.如权利要求4所述的存储器件，其中，所述被正电离的可移动元素为钛、锆及铪之一。
6.如权利要求3所述的存储器件，其中，所述离子源层包含从元素周期表的第16族元素中选出的一种以上元素以作为被负电离的所述可移动元素。
7.如权利要求6所述的存储器件，其中，所述被负电离的可移动元素为硫、硒及碲之一。
8.如权利要求1所述的存储器件，其中，所述存储层包括电阻变化层，所述电阻变化层被设置成更靠近所述第一电极而远离所述第二电极。
9.如权利要求8所述的存储器件，其中，所述电阻变化层由金属氧化物膜、金属氮化物膜及金属氧氮化物膜之一构成。
10.如权利要求8或9所述的存储器件，所述电阻变化层的电阻值随着低电阻部的形成而变化，当对所述第一电极及所述第二电极施加电压时，所述低电阻部通过包含所述可移动元素或氧缺陷而形成于所述电阻变化层中。
11.一种存储设备，其设置有多个如权利要求1～10中的任一项所述的存储器件以及脉冲施加器，所述脉冲施加器对所述存储器件选择性地施加电压脉冲与电流脉冲之一。
CN201310231154.7A 2012-06-19 2013-06-09 存储器件及存储设备 Expired - Fee Related CN103514948B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012137588A JP6162931B2 (ja) 2012-06-19 2012-06-19 記憶素子および記憶装置
JP2012-137588 2012-06-19

Publications (2)

Publication Number Publication Date
CN103514948A CN103514948A (zh) 2014-01-15
CN103514948B true CN103514948B (zh) 2018-09-21

Family

ID=49755050

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310231154.7A Expired - Fee Related CN103514948B (zh) 2012-06-19 2013-06-09 存储器件及存储设备

Country Status (4)

Country Link
US (2) US9246090B2 (zh)
JP (1) JP6162931B2 (zh)
CN (1) CN103514948B (zh)
TW (1) TWI545816B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6162931B2 (ja) * 2012-06-19 2017-07-12 ソニーセミコンダクタソリューションズ株式会社 記憶素子および記憶装置
CN106158794B (zh) * 2015-04-07 2019-01-15 华邦电子股份有限公司 半导体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194512A (zh) * 2010-02-09 2011-09-21 索尼公司 存储元件、存储装置以及存储装置操作方法
US8085577B2 (en) * 2009-08-03 2011-12-27 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of data write/data erase therein

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4792714B2 (ja) * 2003-11-28 2011-10-12 ソニー株式会社 記憶素子及び記憶装置
JP4830275B2 (ja) * 2004-07-22 2011-12-07 ソニー株式会社 記憶素子
JP4815804B2 (ja) 2005-01-11 2011-11-16 ソニー株式会社 記憶素子及び記憶装置
JP4539885B2 (ja) * 2007-08-06 2010-09-08 ソニー株式会社 記憶素子および記憶装置
JP2009043905A (ja) * 2007-08-08 2009-02-26 Hitachi Ltd 半導体装置
JP4356786B2 (ja) * 2007-12-12 2009-11-04 ソニー株式会社 記憶装置および情報再記録方法
JP5446393B2 (ja) * 2009-04-02 2014-03-19 ソニー株式会社 記憶素子とその製造方法および半導体記憶装置
JP5630021B2 (ja) * 2010-01-19 2014-11-26 ソニー株式会社 記憶素子および記憶装置
JP2012064808A (ja) * 2010-09-16 2012-03-29 Sony Corp 記憶素子および記憶装置
JP5728919B2 (ja) * 2010-12-09 2015-06-03 ソニー株式会社 記憶素子および記憶装置
JP2012182172A (ja) * 2011-02-28 2012-09-20 Sony Corp 記憶素子および記憶装置
JP6162931B2 (ja) * 2012-06-19 2017-07-12 ソニーセミコンダクタソリューションズ株式会社 記憶素子および記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8085577B2 (en) * 2009-08-03 2011-12-27 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of data write/data erase therein
CN102194512A (zh) * 2010-02-09 2011-09-21 索尼公司 存储元件、存储装置以及存储装置操作方法

Also Published As

Publication number Publication date
TW201401597A (zh) 2014-01-01
US9246090B2 (en) 2016-01-26
JP2014003163A (ja) 2014-01-09
CN103514948A (zh) 2014-01-15
US20130334489A1 (en) 2013-12-19
TWI545816B (zh) 2016-08-11
US20160079526A1 (en) 2016-03-17
JP6162931B2 (ja) 2017-07-12

Similar Documents

Publication Publication Date Title
US8227783B2 (en) Non-volatile resistive sense memory with praseodymium calcium manganese oxide
TWI443821B (zh) A memory element and a memory device, and a method of operating the memory device
US9082479B2 (en) Nonvolatile memory element and nonvolatile memory device
US8179713B2 (en) Nonvolatile memory element, nonvolatile memory device, and nonvolatile semiconductor device
TWI491023B (zh) 記憶體元件，製造其之方法，及記憶體裝置
US20110189819A1 (en) Resistive Memory Structure with Buffer Layer
US8957399B2 (en) Nonvolatile memory element and nonvolatile memory device
JP5395314B2 (ja) 不揮発性記憶素子および不揮発性記憶装置
CN103367635B (zh) 存储元件和存储装置
TWI467571B (zh) 記憶體組件及記憶體裝置
CN102820426B (zh) 存储元件和存储装置
US8692222B2 (en) Nonvolatile memory element and method of manufacturing the nonvolatile memory element
JP5390730B2 (ja) 不揮発性記憶素子のデータ書き込み方法及び不揮発性記憶装置
TW201301592A (zh) 記憶體元件，製造其之方法，及記憶體裝置
KR20150093149A (ko) 기억 소자 및 기억 장치
CN103514948B (zh) 存储器件及存储设备
JP2008182154A (ja) メモリ装置
JP7308026B2 (ja) 抵抗変化型不揮発性記憶素子及びそれを用いた抵抗変化型不揮発性記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160913

Address after: Kanagawa

Applicant after: SONY semiconductor solutions

Address before: Tokyo, Japan

Applicant before: Sony Corp.

GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180921

Termination date: 20210609