CN102820426B - 存储元件和存储装置 - Google Patents

存储元件和存储装置 Download PDF

Info

Publication number
CN102820426B
CN102820426B CN201210174839.8A CN201210174839A CN102820426B CN 102820426 B CN102820426 B CN 102820426B CN 201210174839 A CN201210174839 A CN 201210174839A CN 102820426 B CN102820426 B CN 102820426B
Authority
CN
China
Prior art keywords
layer
memory element
resistance
ion source
resistance change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210174839.8A
Other languages
English (en)
Other versions
CN102820426A (zh
Inventor
水口彻也
保田周郎
保田周一郎
紫牟田雅之
大场和博
荒谷胜久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102820426A publication Critical patent/CN102820426A/zh
Application granted granted Critical
Publication of CN102820426B publication Critical patent/CN102820426B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5614—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using conductive bridging RAM [CBRAM] or programming metallization cells [PMC]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种存储元件和包含该存储元件的存储装置，所述存储元件包括设置在第一电极和第二电极之间的存储层。所述存储层包括：离子源层，其包含一种以上金属元素以及碲(Te)、硫(S)和硒(Se)中的一种以上硫族元素；以及电阻变化层，其设置在离子源层和第一电极之间，所述电阻变化层包括含有碲和氮(N)且与离子源层接触的层。本发明的存储元件和存储装置能够提供良好的保持特性和改进的重复操作特性。

Description

存储元件和存储装置
相关申请的交叉引用
本申请包含与2011年6月10日向日本专利局提交的日本专利申请JP2011-129769中公开的相关主题并要求其优先权，将其全部内容通过引用并入此处。
技术领域
本发明涉及一种基于包括离子源层和电阻变化层的存储层的电特性的变化而存储信息的存储元件以及一种存储装置。
背景技术
从前，作为即使切断电源也不从中擦除信息的非易失性存储器，提出了闪存、FeRAM(铁电随机存取存储器)、MRAM(磁阻随机存取存储器)等。这些类型的存储器可在不供电的情况下长时间保持写入信息。然而，这些存储器各有优缺点。即，闪存确实集成度高，但在运行速度上不利。FeRAM在用于实现较高集成度的微细加工方面存在限制，还存在制造工艺的问题。MRAM存在功耗的问题。
鉴于此，提出了一种新型存储元件，其优点在于考虑了上述现有存储元件的微细加工的限制。这种存储元件为这样的构造，其中，在两个电极之间夹有包含特定金属的离子导体。通过这种存储元件，两个电极之一配置为包含与离子导体中所包含的同样的金属。由此，当在两个电极之间施加电压时，电极中的金属可作为离子而扩散至离子导体中，从而改变离子导体的诸如电阻值或电容等电特性。例如，日本未审查专利申请2002-536840号公报说明了利用这种特性的存储装置的构造。日本未审查专利申请2002-536840号公报特别提出了通过硫族元素和金属的固溶体以构成离子导体。具体来说，离子导体由作为AsS、GeS或GeSe与Ag、Cu或Zn的固溶体的材料构成，并且两个电极之一包含Ag、Cu或Zn。
然而，通过上述配置的存储元件，当在离子导体的电阻值低的存储状态(例如“1”)下或者在离子导体的电阻值高的擦除状态(例如“0”)下长时间放置离子导体时，或者当在高于室温的温度的环境中放置离子导体时，存在这样的问题，即由于电阻值出现变化而使信息保持失败。如果信息保持能力(电阻值保持特性)如此低，则认为这种元件特性用于非易失性存储器不足够好。
为了将电阻值的变化作为数据存储在被擦除任何已记录信息后的存储元件中，例如，提出了具有“下部电极/GdOx/CuZrTeAlGe/上部电极”结构的存储元件(例如，参照日本未审查专利申请2009-43757号公报)。然而，通过将GdOx用作使电阻变化的层的存储元件，用于擦除已记录信息的操作有望使用相对高等级的电压。而且，例如，因为被擦除已记录信息后的电阻值的变化大，故期望更多地改善存储元件的保持特性(数据保持特性)。
另一方面，例如在日本未审查专利申请2010-62247号公报中，为克服上述缺点而提出了一种存储元件，该存储元件包括在使电阻变化的层中包含硫族元素的层，并且试图降低工作电压。然而，这种存储元件并未充分改善保持特性和重复操作特性，于是期望进一步改善这些特性。
发明内容
于是，本发明期望提供一种具备良好的保持特性和改进的重复操作特性的存储元件及存储装置。
一种根据本发明的实施方式的存储元件，该存储元件包括：设置于第一电极和第二电极之间的存储层。所述存储层包括：离子源层，其包含一种以上金属元素以及碲(Te)、硫(S)和硒(Se)中的一种以上硫族元素；以及电阻变化层，其设置在离子源层和第一电极之间，所述电阻变化层包括含有碲和氮(N)且与离子源层接触的层。
一种根据本发明的实施方式的存储装置，该存储装置包括：多个存储元件，每个所述多个存储元件包括设置在第一电极和第二电极之间的存储层；以及脉冲施加单元，其对多个存储元件选择性地施加电压或电流脉冲。所述存储层包括：离子源层，其包含一种以上金属元素以及碲(Te)、硫(S)和硒(Se)中的一种以上硫族元素；以及电阻变化层，其设置在离子源层和第一电极之间，所述电阻变化层包括含有碲和氮(N)且与离子源层接触的层。
通过本发明的实施方式的存储元件(存储装置)，当对初始状态(高电阻状态)下的元件施加“正方向”(例如，第一电极侧处于负电位，而第二电极侧处于正电位)的电压或电流脉冲时，在离子源层中包含的金属元素被电离并扩散至电阻变化层中，然后，通过与第一电极处的电子结合而沉积，或者保留在电阻变化层中并形成杂质能级。因此，在存储层中形成包含金属元素的低电阻部(导电路径)，从而降低了电阻变化层的电阻(记录状态)。当对这种低电阻状态下的元件施加“负方向”(例如，第一电极侧处于正电位，而第二电极侧处于负电位)的电压脉冲时，第一电极上所沉积的金属元素被电离，然后溶解于离子源层中。因此，包含金属元素的导电路径消失，并且电阻变化层的电阻升高(初始状态或擦除状态)。
这里，电阻变化层不仅包含硫族元素碲，还包含氮。因此，可使保持特性保持在良好状态，并且抑制由重复施加电压引起的劣化。
通过本发明的实施方式的存储元件和存储装置，电阻变化层不仅包含硫族元素碲，还包含氮。因此，使保持特性保持在良好状态，并且改善了重复操作特性。
应当理解，以上一般性说明和以下详细说明均为示例性的，旨在对要求保护的技术方案作进一步解释。
附图说明
将附图包括在内以供进一步理解本发明，将附图并入以构成本申请文件的一部分。附图图示了各实施方式，且与说明书一起用于说明本技术方案的原理。
图1为表示本发明的实施方式的存储元件的构造的横截面图。
图2为表示使用图1中的存储元件的存储单元阵列的构造的横截面图。
图3为图2中的存储单元阵列的平面图。
图4为表示本发明的变型例的存储元件的构造的横截面图。
图5为表示根据实验1的存储元件的重复操作特性的图。
图6A和图6B各表示根据图5的样品1-1的存储元件的保持特性的图。
图7A和图7B各表示根据图5的样品1-2的存储元件的保持特性的图。
图8A和图8B各表示根据图5的样品1-3的存储元件的保持特性的图。
图9为利用保持性能指标以表示图6A~图8B的保持特性的图。
图10A和图10B各表示根据实验2(下部电极的氮含量>1%)的存储元件的重复操作特性和保持特性的图。
图11A和图11B各表示根据实验2(下部电极的氮含量≤1%)的存储元件的重复操作特性和保持特性的图。
图12A和12B各表示根据实验3(下部电极的氮含量>1%)的存储元件的重复操作特性和保持特性的图。
图13A和图13B各表示根据实验3(下部电极的氮含量≤1%)的存储元件的重复操作特性和保持特性的图。
图14A和图14B各表示根据实验4的存储元件的重复操作特性和保持特性的图。
图15A和图15B各表示根据实验5的存储元件的重复操作特性和保持特性的图。
图16A和图16B各表示根据实验6的存储元件的重复操作特性和保持特性的图。
图17A和图17B各表示根据实验7的存储元件的重复操作特性和保持特性的图。
具体实施方式
下面，参照附图详述本发明的实施方式。以下列顺序进行说明：
[实施方式]
1.存储元件：电阻变化层为单层结构的存储元件
2.存储装置
[变型例]
(电阻变化层为多层结构的存储元件)
[实施例]
[实施方式]
[存储元件]
图1为表示本发明的实施方式的存储元件1的构造的横截面图。该存储元件1配置为包括设置于下部电极10(第一电极)和上部电极30(第二电极)之间的存储层20。
例如，下部电极10设置在基板41上，在基板41上设有后述(图2)的CMOS(互补金属氧化物半导体)电路，从而下部电极10用作与CMOS电路的连接部。该下部电极10由在半导体工艺中使用的下述布线材料制成，例如W(钨)、WN(氮化钨)、TiN(氮化钛)、Cu(铜)、Al(铝)、Mo(钼)、Ta(钽)以及硅化物。当下部电极10由在电场中可能导致离子导电的诸如铜等材料制成时，由铜等制成的下部电极10的表面可覆盖有几乎不会导致离子导电或热扩散的材料，例如覆盖有钨、氮化钨、氮化钛以及氮化钽(TaN)等。当后述的离子源层21包含铝时，优选地使用包含比铝更不易电离的铬(Cr)、钨、钴(Co)、硅(Si)、金(Au)、钯(Pd)、钼(Mo)、铱(Ir)、钛(Ti)等的一种以上的金属膜，或者使用上述元素的氧化物膜或氮化物膜。
存储层20由上部电极30侧的离子源层21以及下部电极10侧的电阻变化层22构成。离子源层21与上部电极30接触。离子源层21包含待变成扩散至电阻变化层22的可移动离子(阳离子和阴离子)的元素。可以被阳离子化的元素包括诸如银(Ag)、铜(Cu)以及锌(Zn)的一种或两种以上金属元素。待被阴离子化的离子导电材料包括例如含有碲(Te)、硫(S)和硒(Se)的一种以上硫族元素。金属元素和硫族元素结合在一起，从而形成金属硫族化合物层。该金属硫族化合物层主要具有非晶结构，并且用作离子供给源。
就可以被阳离子化的金属元素而言，由于在写入操作时该金属元素在阴极上被还原并形成金属态的导电路径(丝，filament)，故优选地使用化学上稳定且在包含上述硫族元素的离子源层21中可处于金属态的元素。这种金属元素不仅包括上述元素，还包括元素周期表中的4A、5A、6A族过渡金属，即例如Ti、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、Ta、Cr、Mo以及W。在这些元素中，可使用一种或两种以上。此外，铝(Al)、锗(Ge)、Si等可用作对离子源层21的添加元素。
这种离子源层21的具体组成的例子包括ZrTeAl、TiTeAl、CrTeAl、WTeAl以及TaTeAl。这些具体材料还可包括通过对ZrTeAl添加Cu而得到的CuZrTeAl，并且优选地使用通过对CuZrTeAl进一步添加Ge而得到的TeAlZrCuGe。还可使用进一步加入添加元素Si而得到的TeAlZrCuSiGe。
离子源层21中的金属元素不一定限于上述元素，而可以为以Mg替代Al的ZrTeMg。关于离子化的金属元素，即使选择使用的过渡金属元素不是Zr而是Ti或Ta，仍可使用类似的添加元素，并且，例如可使用TaTeAlGe。而且，离子导电材料不限于Te，而可使用硫(S)、硒(Se)或碘(I)，具体来说，可以为ZrSAl、ZrSeAl、ZrIAl、CuGeTeAl等。注意，不是必需包含Al，而还可使用CuGeTeZr等。
注意，为防止在对存储层20进行高温热处理时发生膜剥落，例如，离子源层21还可包括其它元素。硅(Si)即为还有望提高保持特性的示例性添加元素，并且优选地将硅与Zr一起添加至离子源层21中。这里，如果Si的添加量不足，则不能有效地产生防止膜剥落的效果，而如果Si的添加量过大，则无法获得良好的存储操作特性。鉴于此，离子源层21中的Si的含量优选地在约10~45原子%的范围内，以便产生防止膜剥落的效果并具有良好的存储操作特性。
而且，通过使用更可能与后述的电阻变化层22中的Te反应的金属元素(M)，形成了[Te/离子源层](包含金属元素M)的多层结构。如果为这种结构，则通过成膜后的热处理，将所得到的结构稳定为[MTe/离子源层21]。更可能与Te反应的元素例如可以为Al、镁(Mg)等。
电阻变化层22设置于下部电极10侧，即设置于下部电极10和离子源层21之间。这里，电阻变化层22为单层结构，并且与下部电极10和离子源层21接触。该电阻变化层22用作导电的阻挡层，并且当在下部电极10和上部电极30之间施加预定等级的电压时，电阻变化层22呈现电阻值的变化。在本实施方式中，该电阻变化层22不仅包含硫族元素Te，还包含氮。因此，存储元件1的保持特性维持在良好状态，并且可提高重复操作特性。通过例如在化合物AlTe、MgTe或ZnTe中包含浓度为50%以下的氮，从而获得电阻变化层22。具体来说，该电阻变化层22例如包含Al、Mg或Zn的单质，或者诸如AlN、Mg2N3或Zn2N3等化合物。这里例如，AlN中的Al与N间的比率为Al：N=50：50，且通过对AlN中添加Te，整个电阻变化层22中的氮的含量下降为小于50%。换言之，50%的氮含量相当于电阻变化层22中的氮的最大量。如后所述，即使利用接近测量限(估计值约为0.1%)的微量的氮，而仍可能获得充分的效果。通过包含Al，可进一步改善电阻变化层22的保持特性和重复操作特性。
电阻变化层22的初始电阻值优选地为1MΩ以上，并且低电阻状态下的电阻值优选地为几百kΩ以下。为了以高速读出经微细加工的电阻变化型存储器的电阻状态，低电阻状态下的电阻值优选地尽可能低。然而，由于在20~50μA、2V的条件下进行写入时的电阻值为40~100kΩ，故认为存储器的初始电阻值高于上述电阻值。考虑到在高电阻状态下的电阻值和低电阻状态下的电阻值之间具有超过一个数位的差值，认为上述电阻值是适当的。
类似于下部电极10，上部电极30可由用于半导体布线的公知材料制成，优选地，上部电极30由即使在后退火处理后也不与离子源层21反应的稳定材料制成。
在本实施方式的存储元件1中，当由电源电路(脉冲施加单元；未图示)经由下部电极10和上部电极30而施加电压或电流脉冲时，存储层20呈现出电特性(电阻值)的变化，从而进行信息的写入、擦除、读出。下面，具体说明这种操作。
首先，对存储元件1施加正电压，从而上部电极30例如处于正电位，而下部电极10侧处于负电位。响应于此，离子源层21中的金属元素被电离并且扩散至电阻变化层22中，然后，通过与下部电极10侧的电子结合而沉积。因此，在下部电极10与存储层20的界面上形成丝。该丝由被还原为金属态的低电阻金属元素构成。或者，被离子化的金属元素保留在电阻变化层22中，并且形成杂质能级。因此，在电阻变化层22中形成丝，于是降低了存储层20的电阻值，从而所述电阻值变为比初始状态下的电阻值(处于高电阻状态)低(处于低电阻状态)。
随后，即使在停止施加正电压而使存储元件1变为无施加电压的情况下，仍保持低电阻状态。这意味着完成了信息写入。为用于一次写入存储装置、即所谓的PROM(可编程只读存储器)，仅通过上述记录过程即完成了记录。另一方面，为应用于可擦除存储装置、即RAM(随机存取存储器)和EEPROM(电可擦除可编程只读存储器)等，还期望擦除步骤。在擦除步骤中，对存储元件1施加负电压，从而上部电极30例如处于负电位，且下部电极10侧处于正电位。响应于此，在存储层20内部形成的丝中，金属元素被电离，然后溶解于离子源层21中或与Te等结合，从而形成诸如Cu2Te或CuTe的化合物。因此，由金属元素构成的丝消失或减少，并且电阻值升高。
随后，即使在停止施加负电压而使存储元件1变为无施加电压的情况下，存储元件1中的电阻值仍保持较高。这可实现写入信息的擦除。通过重复这种步骤，在存储元件1中可重复进行信息的写入以及对写入信息的擦除。
例如，如果电阻值高的状态与信息“0”对应且电阻值低的状态与信息“1”对应，则在信息记录的过程中，可通过施加正电压而将信息“0”变为信息“1”，并且在信息擦除的过程中，可通过施加负电压而将信息“1”变为信息“0”。注意，在本例中，虽然降低存储元件的电阻的操作与写入操作对应且提高存储元件的电阻的操作与擦除操作对应，但可使对应关系反转。
在本实施方式中，电阻变化层22不仅包含硫族元素Te，还包含氮，于是，电阻变化层22的保持特性维持在良好状态，并且改进了重复操作特性。
即使在电阻变化层22不包含氮的情况下，包含硫族元素也能提高存储元件的保持特性。然而，在此情况下，因为离子源层和电阻变化层包含类似的成分，故通过施加电压，易于使这些成分扩散。因此，通过多次进行写入和擦除，即使处于相同的状态(处于低电阻状态或高电阻状态)，电阻变化层仍呈现出电阻值的变化。换言之，所得到的存储元件的耐压性易于下降，并且还降低了该存储元件的重复操作特性。鉴于此，从前提出的是在多层结构中利用电阻变化层以改进重复操作特性，该多层结构包括含有硫族元素的层以及例如氧化钆(GdOx)或氧化铝(AlOx)的氧化物层。然而，这种结构使保持特性下降，于是难以既提高保持特性又改进重复操作特性。
因此，在本实施方式中，电阻变化层22不仅包含硫族元素Te，还包含氮，于是，通过抑制电阻变化层22和离子源层21之间的成分的扩散，从而提高耐压性。由于离子源层22不需要包括任何氧化物层，故未降低保持特性。而且，期望电阻变化层22的电阻值高到某种程度，以便在写入等时可充分偏置。例如，当电阻变化层包含氧时，使得电阻值和耐压性提高过大，从而提高了操作时使用的电压。另一方面，通过利用包含氮的电阻变化层22，电压保持为较低，使电阻值和耐压性都保持在良好状态，并且恰当地维持了电阻值和耐压性的平衡。
而且，在本实施方式中，如上所述，离子源层21优选地包含Zr、Al、Ge等。下面说明理由。
当离子源层21包含Zr时，该Zr用作与诸如Cu的上述金属元素一起电离的元素，从而所生成的丝为Zr和诸如Cu的上述金属元素的混合物。这里，认为Zr在写入操作时在阴极上被还原，并认为在写入后的低电阻状态下，形成处于金属态的丝。在包含诸如S、Se和Te的硫族元素的离子源层21中，相对地难以溶解因Zr的还原而形成的丝。因此，一旦进入写入状态，即在低电阻状态下，相比于仅包含诸如Cu的上述金属元素的丝的情况，更易于保持所产生的低电阻状态。例如，Cu在写入操作下形成为丝。然而，金属态下的Cu易于溶解在包含硫族元素的离子源层21中，并且在未施加写入电压脉冲的状态下(在数据保持状态下)，再次将Cu电离，并且所述状态变为高电阻状态。于是，所产生的数据保持特性不令人满意。另一方面，将Zr与适量的Cu组合可促使非晶化，并使离子源层21的微观结构保持均一，从而有助于提高电阻值的保持特性。
而且，为保持擦除时的高电阻状态，当离子源层21包含Zr时，会产生下列效果。即，例如，当形成由Zr构成的丝并且Zr作为离子而再次溶解于离子源层21中时，由于Zr至少比Cu的离子迁移率低，故即使在温度升高的情况下，或者即使将Zr离子长时间放置的情况下，Zr离子仍不易于移动。这样，在阴极(例如，在离子源层21和电阻变化层22之间的界面上)上不易于沉积金属态下的Zr，于是，即使将Zr保持在比室温高的温度下或者将Zr长时间放置的情况下，Zr仍保持在高电阻状态。
而且，当离子源层21包含Al时，如果上部电极30由于擦除操作而偏置至负电位，则在性能上类似于固体电解质层的离子源层21和阳极之间的界面上形成稳定的氧化膜。这使得高电阻状态(擦除状态)稳定。考虑到电阻变化层22的自再现，还有助于提高重复频率。这里，Al不一定是唯一选择，还可包含起类似作用的Ge等。
这样，当离子源层21包含Zr、Al、Ge等时，相比于相关技术中的存储元件，所得到的存储元件具有改进的宽范围的电阻值保持特性、高速写入操作和擦除特性、低电流操作特性以及提高的重复频率。而且，例如，如果通过调整从低电阻向高电阻变化时的擦除电压而建立高电阻状态和低电阻状态之间的中间电阻状态，则可稳定地保持所生成的中间状态。因此，所得到的存储器不仅能实现二进制存储，还能实现多级存储。这里，还可通过改变从高电阻向低电阻变化时的写入电流，通过调整所沉积的原子的量，从而建立这种中间状态。
这些对于存储操作重要的各种特性随着离子源层21中的Zr、Cu、Al以及Ge的添加量而变化，所述各种特性包括施加电压时的写入操作和擦除特性、电阻值保持特性以及重复操作频率。
当Al的含量过高时，Al离子变得易于移动，从而因Al离子的还原而产生写入状态。由于在硫族化物固体电解质中，Al在金属态下不够稳定，故低电阻写入状态的保持特性下降。另一方面，当Al的含量过小时，降低了改进擦除操作本身或高电阻区域的保持特性的效果，从而减少了重复频率。
如果Zr的含量过大，则离子源层21的电阻值下降过多，从而不会将有效的电压施加给离子源层21，或者导致难以将Zr溶解于硫族化物层中。这尤其导致了难以擦除，并且用于擦除的阈值电压随着Zr的添加量而升高。如果Zr的含量过大，则也会导致难以写入、即难以减小电阻。另一方面，如果Zr的添加量过小，则降低了上述的提高宽范围的电阻值保持特性的效果。
虽然对离子源层21添加适量的Cu确实促进了非晶化，但如果Cu的含量过大，那么，由于金属态下的Cu在包含硫族元素的离子源层21中不够稳定，故金属态下的Cu使写入保持特性劣化，或者对写入操作速度产生不利影响。然而，Zr和Cu的组合产生了这样的效果，即易于使离子源层21形成非晶态以及使离子源层21的微观结构保持均一。因此，防止了离子源层21中的材料成分由于重复操作而变得不均一，从而增加了重复频率并提高了保持特性。当离子源层21中的Zr的含量合适时，即使由Cu构成的丝再次溶解于离子源层21中，在电阻变化层22中仍剩余由金属锆(Zr)构成的丝，于是保持低电阻状态。这样，不影响写入保持特性。
而且，还可包含Ge。
这里注意，实际上，存储元件1的特性还依赖于离子源层21中的Zr和Te的组成比。这一点不必说明原因，而似乎是由于这样的事实，即Cu的离解度小于Zr的离解度，并且离子源层21的电阻值由Zr与Te间的组成比决定。
以下，说明本实施方式的存储元件1的制造方法。
首先，在上面形成有诸如选择晶体管的CMOS电路的基板上，例如形成由TiN制成的下部电极10。随后，如果必要，通过例如反溅射以除去下部电极10的表面上的氧化物等。接下来，通过在用于溅射的装置中交换靶，连续形成电阻变化层22、离子源层21以及上部电极30。这里，靶分别具有适于对应层的材料的组成。例如，通过反应性溅射而向电阻变化层22导入氮。反应性溅射为在溅射时导入氮气的技术。电极的直径为50~300nmφ。利用构成元素的靶同时形成合金膜。
在形成直至上部电极30的各层后，形成待与上部电极30连接的布线层(未图示)，并且连接接触部以实现所有存储元件1中的公共电位。随后，对层叠膜进行后退火处理。这样，完成了图1的存储元件1。
在本实施方式的存储元件1中，如上所述，电阻变化层22不仅包含硫族元素Te，还包含氮。从而，可维持良好的保持特性，并且改进重复操作特性。而且，通过在所生成的电阻变化层22中包含Al，还可提高保持特性且改进重复操作特性。
而且，由于离子源层21包含Cu、Zr以及Ge，故进一步提高了数据保持特性。
[存储装置]
通过例如以多行或矩阵状布置大量的上述存储元件1，可构成存储装置(存储器)。此时，若必要的话，各存储元件1可各与用于元件选择的MOS(金属氧化物半导体)晶体管连接，或者与二极管连接以构成存储单元。然后，所得到的各存储单元可经由布线而各连接于读出放大器及地址解码器以及写入、擦除、读出电路等。
图2和图3各表示包括大量的以矩阵状布置的存储元件1的示例性存储装置(存储单元阵列)。图2表示存储单元阵列的横截面构造，且图3以平面图表示存储单元阵列的构造。在该存储单元阵列中，对每个存储元件1，用于连接至存储元件1的下部电极10侧的布线布置为与用于连接至存储元件1的上部电极30侧的布线交叉，并且在各个交叉点附近设置存储元件1。
各存储元件1皆共用包括电阻变化层22、离子源层21以及上部电极30的各层。即，包括电阻变化层22、离子源层21以及上部电极30的这些层各被所有存储元件1共用(每一个特定层被所有存储元件1使用)。上部电极30为由相邻单元共用的板状电极PL。
另一方面，对每个存储单元单独设置下部电极10，以便各相邻的存储单元相互电隔离。这样，在对应于每个下部电极10的位置处分别限定出各存储单元中的存储元件1。下部电极10各连接至其对应的用于单元选择的MOS晶体管Tr，并且存储元件1各设置在其对应的MOS晶体管Tr上方。
MOS晶体管Tr由源极/漏极区43和栅极44构成，所述源极/漏极区43和栅极44形成于由基板41中的元件隔离层42隔离的区域中。在栅极44的侧壁面上形成侧壁绝缘层。栅极44还用作字线WL，该字线WL为存储元件1的地址布线之一。MOS晶体管Tr的源极/漏极区43之一经由插塞层45、金属布线层46以及插塞层47而电连接至存储元件1的下部电极10。MOS晶体管Tr的源极/漏极区43之另一个经由插塞层45而连接至金属布线层46。金属布线层46连接至位线BL(参照图3)，该位线BL为存储元件1的其余的地址布线。注意，在图3中，MOS晶体管Tr的有源区48由点划线表示，并且每个接触部51连接至存储元件1的下部电极10，每个接触部52连接至位线BL。
在这种存储单元阵列中，当对位线BL施加电压，而通过字线WL使MOS晶体管Tr的栅极导通时，电压经由MOS晶体管Tr的源极/漏极而施加于选定的存储单元的下部电极10。在本例中，当对下部电极10所施加的电压的极性相比于上部电极30(板状电极PL)的电位处于负电位时，上述存储元件1的电阻值变为低电阻状态，从而将信息写入选定的存储单元中。接下来，当施加相比于上部电极30(板状电极PL)的电位而处于正电位的电压时，存储元件1的电阻值再次变为高电阻状态，从而将写入选定的存储单元中的信息擦除。为读出已写入信息，例如，由MOS晶体管Tr选择存储单元，并且对选定的存储单元施加预定等级的电压或电流。通过与位线BL或板状电极PL的端部连接的读出放大器等检测出基于此时的存储元件1的电阻状态而在大小上变化的电流或电压。这里，对选定的存储单元施加的电压或电流被设定为小于使存储元件1呈现电阻值变化的电压等的阈值。
本实施方式的存储装置适用于上述各种存储装置。例如，所述存储装置适用于各种存储器，例如，适用于一次写入PROM、电可擦除EEPROM或所谓的适用于高速写入、擦除、再现的RAM。
[变型例]
接下来，说明上述实施方式的变型例中的存储元件2。图4为表示存储元件2的构造的横截面图。虽然现在说明存储元件2，但是与上述实施方式类似的结构部件设有相同的附图标记，并且省略了重复说明。该存储元件2配置为依次包括下部电极10(第一电极)、存储层60以及上部电极30(第二电极)。
存储层60包括离子源层61以及电阻变化层62。离子源层61的组成类似于上述离子源层21的组成，并且电阻变化层62具有层叠结构，该层叠结构包括从下部电极10侧依次设置的第一电阻变化层62A和第二电阻变化层62B。换言之，存储层60构造为包括由多个层形成的电阻变化层。在本例中，第一电阻变化层62A和第二电阻变化层62B分别与下部电极10和离子源层61接触。
类似于上述实施方式的电阻变化层22，第一电阻变化层62A和第二电阻变化层62B各用作导电的阻挡层，并且彼此的组成不同。这样，所得到的存储元件2的电阻值相比于初始状态或擦除状态下的电阻值变化不那么大，即使在多次进行写入和擦除操作时，仍能保持写入和擦除时的电阻值。
这种第一电阻变化层62A优选地由含有包括钇(Y)、镧(La)、钕(Nd)、钐(Sm)、钆(Gd)、铽(Tb)以及镝(Dy)的组中的一种以上稀土元素的氧化物或氮化物构成，或者由含有包括硅(Si)、铝(Al)、钛(Ti)、锆(Zr)以及铪(Hf)的组中的一种以上元素的氧化物或氮化物构成。这是因为所得到的膜在纳米级下相对平坦。
类似于上述实施方式的电阻变化层22，第二电阻变化层62B由不仅包含硫族元素Te还包含氮的化合物构成。
或者，第一电阻变化层62A和第二电阻变化层62B可由包含如原子量或原子直径等物理性质不同的元素的氧化物或氮化物构成，或者由诸如润湿性与离子源层61不同的氧化物或氮化物等在性质上不同的氧化物或氮化物构成。如果为这种结构，则所产生的互补效应大。
具体来说，第一电阻变化层62A可包含氧化钆(GdOx)，且第二电阻变化层62B可包含铝(Al)或硅(Si)的氮化物，或者铝(Al)或硅(Si)的氧化物(氧化铝(AlOx)或氧化硅(SiOx))。
在这种情况下，由于包含氧化钆(GdOx)的第一电阻变化层62A有助于丝的形成，故第一电阻变化层62A优选地设置为与下部电极10接触。由铝(Al)或硅(Si)的氮化物或氧化物构成的第二电阻变化层62B设置于第一电阻变化层62A和离子源层61之间。因此，通过原子直径比钆(Gd)小的铝(Al)或硅(Si)而对氧化钆膜(GdOx)的缺陷产生补充效果。
或者，第一电阻变化层62A不必由氧化钆(GdOx)构成，而还可由这样的材料制成，该材料在电压偏置作用下，通过由离子源层61供给的金属元素的离子形成杂质能级以便产生低电阻状态，例如由铝(Al)或硅(Si)的氧化物或氮化物制成。在此情况下，通过第二电阻变化层62B可产生与上述类似的效果，该第二电阻变化层62B配置为与第一电阻变化层62A具有不同的诸如原子量或原子直径等物理性质，或者与离子源层61具有不同的例如润湿性等性质。
在本变型例的存储元件2中，电阻变化层62具有多层结构，该多层结构包括彼此组成不同的第一电阻变化层62A和第二电阻变化层62B。因此，不仅可获得在上述实施方式中实现的效果，还可获得以下效果。即，在下部电极10上设置由氧化物制成的第一电阻变化层62A，还抑制了由写入和擦除的重复操作引起的元件特性的劣化。而且，在擦除时易于形成氧化物膜或氮化物膜，从而抑制了由擦除时的过度电压施加而引起的绝缘的劣化。这样，从而有望改进重复操作特性。而且，这能够扩大可使用的碲化合物膜的电阻范围，从而增大了所使用的材料的选择范围。
下面，说明本发明的实施方式的具体实施例。
[实施例]
以下，为上述实施方式中的存储元件1、存储元件2以及存储单元阵列制造各种样品，并且检验所述样品的特性。
(实验1)
(样品1-1~样品1-3)
首先，如图2和图3所示，在半导体基板41上形成MOS晶体管Tr。接下来，形成绝缘层以覆盖基板41的表面，并且在该绝缘层中形成过孔。随后，通过CVD(化学气相沉积)法，对过孔填充由W(钨)制成的电极材料，并且通过CMP(化学机械研磨)法使所得到的过孔的表面平坦化。随后，通过重复这些步骤，形成插塞层45、金属布线层46、插塞层47以及下部电极10，然后，基于存储单元而对下部电极10进行图形化。
接下来，在下部电极10上，用溅射装置形成存储层20或存储层60以及上部电极30。电极的直径为50~300nmφ。利用构成元素的靶而同时形成合金膜。随后，对上部电极30的表面进行蚀刻，从而形成厚度为200nm的布线层(Al层)，以便连接至接触部，该接触部连接有用于供给中间电位(Vdd/2)的外部电路。随后，作为后退火处理，在用于真空热处理的炉中，在200°C的温度处，对所得到的结构进行2个小时的热处理。以此方式，制造了图2和图3中所示的存储单元阵列，并且将所述存储单元阵列用作样品1-1~样品1-3。
在样品1-1~样品1-3中，“下部电极/电阻变化层/离子源层/上部电极”的组成和膜厚度为“TiN/Al4Te6(5nm)/TeAlZrCuGe(50nm)/W(50nm)”。离子源层21和上部电极30的组成和膜厚度固定，并且下部电极10和电阻变化层的状态可变。表1为样品1-1~样品1-3中的下部电极10的氧化态以及电阻变化层的组成的列表。在样品1-2中，因为下部电极10受到等离子体氧化，因此，由于下部电极10的表面被氧化且电阻变化层被部分氧化，故组成和膜厚度为“TiN/TiOx/AlOx/Al4Te6(5nm)/TeAlZrCuGe(50nm)/W(50nm)”。样品1-3为上述实施方式的实施例，并且在电阻变化层22中的氮含量为4.4%的情况下，组成和膜厚度为“TiN/[Al4Te6]N4.4%(5nm)/TeAlZrCuGe(50nm)/W(50nm)”。这里，表1中的电阻变化层的组成为在制造时使用的组成。由于通过制造步骤中所实施的热处理，使得离子源层21中的诸如Cu、Zr或Al的可移动离子扩散到电阻变化层22中，故电阻变化层22的实际组成可以变化。
[表1]
首先，基于样品1-1~样品1-3的耐压性，就重复操作特性而各自评价样品1-1~样品1-3。在所述样品中，耐压性越高，导致重复操作特性越高。利用耐压性指标获得耐压性。该耐压性指标为这样的指标，即为表示相对于电压施加前电阻值的电压施加后电阻值。此时的电压施加为以擦除偏置方向而对样品1-1~样品1-3在1秒(sec)内施加2~3V的电压。当电阻值在电压施加前后未出现变化时，耐压性指标表示为1。如果电阻变化层22在电压施加后例如由于破坏而出现缺陷，则导致电阻值下降，于是，耐压性指标表示为小于1的值。
图5表示通过以每0.2V(2.0、2.2、2.4、2.6、2.8以及3.0V)测量耐压性指标而对样品1-1~样品1-3进行的平均值计算的结果。在样品1-2中，使下部电极10氧化，于是，耐压性高于样品1-1。在样品1-3中，电阻变化层22包含氮，于是，耐压性类似于样品1-2。
接下来，对样品1-1~样品1-3的保持特性各评价如下。首先，以1~30μA的记录时的电流以及3.5V的记录电压进行写入操作。随后，以60μA的擦除时的电流以及2V的擦除电压进行擦除操作。通过这些操作，测定写入状态和擦除状态下的样品1-1~样品1-3的电阻值。随后，类似地，在130°C处进行一小时的高温加速保持试验后，再次测定样品1-1~样品1-3的电阻值。对于所述测量，写入时的脉冲宽度为2ns~100ms，而擦除时的脉冲宽度为1ms。
图6A和图6B、图7A和图7B以及图8A和图8B分别表示样品1-1、样品1-2以及样品1-3的保持特性。在图6A~图8B中，横轴表示高温加速保持试验前的电阻值(数据记录时的电阻值)，且纵轴表示高温加速保持试验后的电阻值(加热后的电阻值)。图6A、图7A以及图8A分别表示在写入状态下的样品1-1~样品1-3的保持特性，且图6B、图7B以及图8B分别表示在擦除状态下的样品1-1~样品1-3的保持特性。
在写入状态下，样品1-1~样品1-3均具有良好的保持特性，但在擦除状态下，样品1-2的保持特性比样品1-1和样品1-3的保持特性差。
图9为用保持性能指标表示上述样品1-1~样品1-3的保持特性的图。该保持性能指标表示相对于在高温加速保持试验前后未变化的基准值的电阻值的变化，并且所述电阻值越小，保持特性越好。具体来说，通过以下表达式(1)、(2)以计算保持性能指标(IR)。在表达式(1)、(2)中，Rb代表高温加速保持试验前的电阻值，Ra代表高温加速保持试验后的电阻值，且m代表测量点数。图9表示相对于值为1的样品1-2的保持性能指标的样品1-1和样品1-3的保持特性。以下，保持性能指标的用途相同。在下部电极10被氧化的样品1-2中，重复操作特性高，而保持特性低。在电阻变化层22包含氮的样品1-3中，保持特性与样品1-1的保持特性同样好。
[实验2]
[样品2-1~样品2-10]
利用样品2-1~样品2-10进行实验，以便研究电阻变化层22中的氮含量对重复操作特性和保持特性的影响。图10A和图11A表示类似于实验1而为样品2-1~样品2-10计算耐压性指标的结果，且图10B和图11B表示为样品2-1~样品2-10计算保持性能指标的结果。图10A和图10B各主要表示其中氮含量大于1%的样品的结果，且图11A和图11B各主要表示其中氮含量为1%以下的样品的结果。在样品2-1~样品2-10中，“下部电极/电阻变化层/离子源层/上部电极”的组成和膜厚度为“TiN/[Al2Te8]-N/TeAlZrCuGe(50nm)/W(50nm)”。表2表示电阻变化层22的组成和膜厚度。
[表2]
相比于其中电阻变化层不包含氮的样品2-1，包含氮的样品2-2~样品2-10均具有高耐压性，且氮含量越高，耐压性可能越高。在样品2-2~样品2-10中，保持特性与样品2-1的保持特性几乎在同等程度，并且充分高于样品1-2的保持特性(保持性能指标充分小于1)。这里，利用X射线光电发射衍射(XPS)法测量氮含量。样品2-8~样品2-10的值(0.12~1%的氮含量)接近于这种测量技术的测量限，但也确认样品2-8~样品2-10的效果类似于样品2-2~样品2-7的效果(图11A和图11B)。
[实验3]
(样品3-1~样品3-18)
图12A~图13B表示以类似于实验2的方式为研究氮含量对重复操作特性和保持特性的影响而实施的实验的结果。在实验3的电阻变化层22中，Al和Te间的比率设定为Al/Te=4/6。图12A和图13A分别表示耐压性指标，且图12B和图13B分别表示保持性能指标。图12A和图12B分别主要表示其中氮含量大于1%的样品的结果，且图13A和图13B各主要表示其中氮含量为1%以下的样品的结果。在样品3-1~样品3-18中，“下部电极/电阻变化层/离子源层/上部电极”的组成和膜厚度为“TiN/[Al4Te6]-N/TeAlZrCuGe(50nm)/W(50nm)”。表3表示电阻变化层22的组成和膜厚度。
[表3]
类似于图10A~图11B，相比于不包含氮的样品3-1，包含氮的样品3-2~样品3-18具有高耐压性，且氮含量越高，耐压性可能越高。在样品3-2~样品3-18中，保持特性与样品3-1的保持特性几乎在同等程度，并且充分高于样品1-2的保持特性(充分小于保持性能指标1)。类似于上述实验2，样品3-16~3-18的值(氮含量为0.16%~1%)接近于利用XPS的测量限，但也确认样品3-16~3-18的效果类似于样品3-2~样品3-15的效果(图13A和图13B)。
[实验4]
[样品4-1~样品4-3]
通过使电阻变化层22的膜厚度在2nm~4nm的范围内变化，就重复操作特性和保持特性方面来评价各样品4-1~样品4-3。图14A和图14B表示评价结果，具体来说，图14A表示耐压性指标，且图14B表示保持性能指标。在样品4-1~样品4-3中，“下部电极/电阻变化层/离子源层/上部电极”的组成和膜厚度为“TiN/[AlTe]-N/TeAlZrCuGe(50nm)/W(50nm)”。表4表示电阻变化层22的组成和膜厚度。
[表4]
图14A和图14B表示皆具有膜厚度依赖性的耐压性指标和保持性能指标。通过增加膜厚度以改进重复操作特性和保持特性，然而，即使当膜厚度为测量范围内的最小值2nm时，仍可获得良好的重复操作特性和保持特性。
[实验5]
[样品5-1~样品5-10]
通过改变电阻变化层22中的Al含量、具体地改变Al/Te的比率，就重复操作特性和保持特性方面来评价各样品5-1~样品5-10。图15A和图15B表示评价结果，具体来说，图15A表示耐压性指标，且图15B表示保持性能指标。在样品5-1~样品5-10中，“下部电极/电阻变化层/离子源层/上部电极”的组成和膜厚度为“TiN/[AlTe]-N/TeAlZrCuGe(50nm)/W(50nm)”。表5表示电阻变化层22的组成和膜厚度。
[表5]
即使未包含Al的样品5-1具有良好的重复操作特性和保持特性，仍可确认这样的评价结果，即，随着Al含量的增加，重复操作特性和保持特性得到改进。然而，在Al含量为60%(Al/Te的比率=6/4)以上的情况下，在耐压性指标和保持性能指标方面未观察到大的变化。
[实验6]
[样品6-1和样品6-2]
图16A和图16B表示为研究因下部电极10被氧化所引起的重复操作特性和保持特性的变化而实施的实验的结果。图16A表示耐压性指标，且图16B表示保持性能指标。在样品6-1中，“下部电极/电阻变化层/离子源层/上部电极”的组成和膜厚度为“TiN/[Al2Te8]-N4.4%(4nm)/TeAlZrCuGe(50nm)/W(50nm)”。如表6所示，通过对样品6-1的下部电极10进行等离子体氧化，从而获得样品6-2。在样品6-2中，由于下部电极10的表面(在电阻变化层22侧的表面)被氧化且电阻变化层22的部分被氧化，故组成和膜厚度为“TiN/TiOx/AlOx/[Al2Te8]-N4.4%(4nm)/TeAlZrCuGe(50nm)/W(50nm)”。
[表6]
通过图16A和图16B，确认了即使在下部电极10被氧化的情况下，重复操作特性和保持特性也不下降。
[实验7]
[样品7-1和样品7-2]
图17A和图17B表示在电阻变化层具有多层结构的情况下为研究重复操作特性和保持特性的变化而实施的实验的结果。图17A表示耐压性指标，且图17B表示保持性能指标。在样品7-1中，“下部电极/电阻变化层/离子源层/上部电极”的组成和膜厚度为“TiN/[Al4Te6]-N5.4%(4nm)/TeAlZrCuGe(50nm)/W(50nm)”。如表7所示，在样品7-2中，在下部电极10侧形成氧化铝层(AlOx)以作为电阻变化层22(第一电阻变化层62A)。在样品7-2中，组成和膜厚度为“TiN/AlOx(0.3nm)/[Al4Te6]N5.4%(4nm)/TeAlZrCuGe(50nm)/W(50nm)”。
[表7]
通过图17A和图17B，确认了即使在电阻变化层具有包含氧化物层的多层结构的情况下，重复操作特性和保持特性也不下降。
虽然参照实施方式、变型例以及实施例详述了本发明，但本发明不限于上述实施方式等，且可能设计出各种其它变型例。
例如，在上述实施方式等中，具体说明了存储元件1、存储元件2以及存储单元阵列的构造。然而，不必需设置所有层，或者还可设置任何其它层。
此外，例如，在上述实施方式等中说明的各层的材料、成膜方法以及成膜条件等当然不是限定性的，可使用任何其它材料或任何其它成膜方法。例如，只要上述组成比保持相同，可对离子源层21和离子源层61添加任何其它种类的过渡金属元素，例如Ti、Hf、V、Nb、Ta、Cr、Mo或W等。对离子源层21和离子源层61不仅可添加Cu、Ag以及Zn，还可添加镍(Ni)。
而且，在上述变型例中示例的是具有两层结构的电阻变化层。或者，电阻变化层可具有三层以上的多层结构。
本发明还可实现以下结构。
(1)一种存储元件，其包括
设置在第一电极和第二电极之间的存储层，其中，
所述存储层包括：
离子源层，其包含一种以上金属元素以及碲(Te)、硫(S)和硒(Se)中的一种以上硫族元素；以及
电阻变化层，其设置在所述离子源层和所述第一电极之间，所述电阻变化层包括含有碲和氮(N)且与所述离子源层接触的层。
(2)根据(1)所述的存储元件，其中，
在所述电阻变化层中，与所述离子源层接触的层包含铝(Al)。
(3)根据(1)或(2)所述的存储元件，其中，
在所述电阻变化层中，与所述离子源层接触的层包含0.1%以上且50%以下的氮。
(4)根据(1)~(3)之任一项所述的存储元件，其中，
所述金属元素包括银(Ag)、铜(Cu)和锌(Zn)中的一种以上。
(5)根据(1)~(4)之任一项所述的存储元件，其中，
所述金属元素包括铜(Cu)、铝(Al)和锆(Zr)中的一种以上。
(6)根据(1)~(5)之任一项所述的存储元件，其中，
所述第一电极的更靠近所述电阻变化层的表面被氧化。
(7)根据(1)~(6)之任一项所述的存储元件，其中，
所述电阻变化层包括更靠近所述第一电极的第一电阻变化层以及更靠近所述离子源层的第二电阻变化层，并且
所述第一电阻变化层为氧化物层。
(8)根据(1)~(7)之任一项所述的存储元件，其中，
所述离子源层中的所述一种以上金属元素响应于对所述第一电极和所述第二电极施加的电压而移动，从而使得所述电阻变化层的电阻状态发生变化以存储信息。
(9)一种存储装置，其包括：
多个存储元件，每个所述多个存储元件包括设置在第一电极和第二电极之间的存储层；以及
脉冲施加单元，其对所述多个存储元件选择性地施加电压或电流脉冲；其中，
所述存储层包括：
离子源层，其包含一种以上金属元素以及碲(Te)、硫(S)和硒(Se)中的一种以上硫族元素；以及
电阻变化层，其设置在所述离子源层和所述第一电极之间，所述电阻变化层包括含有碲和氮(N)且与所述离子源层接触的层。
(10)根据(9)所述的存储装置，其中，
在所述电阻变化层中，与所述离子源层接触的层包含铝(Al)。
(11)根据(9)或(10)所述的存储装置，其中，
在所述电阻变化层中，与所述离子源层接触的层包含0.1%以上且50%以下的氮。
(12)根据(9)~(11)之任一项所述的存储装置，其中，
所述金属元素包括银(Ag)、铜(Cu)和锌(Zn)中的一种以上。
(13)根据(9)~(12)之任一项所述的存储装置，其中，
所述金属元素包括铜(Cu)、铝(Al)和锆(Zr)。
(14)根据(9)~(13)之任一项所述的存储装置，其中，
所述第一电极的更靠近所述电阻变化层的表面被氧化。
(15)根据(9)~(14)之任一项所述的存储装置，其中，
所述电阻变化层包括更靠近所述第一电极的第一电阻变化层以及更靠近所述离子源层的第二电阻变化层，并且
所述第一电阻变化层为氧化物层。
(16)根据(9)~(14)之任一项所述的存储装置，其中，
所述离子源层中的所述一种以上金属元素响应于对所述第一电极和所述第二电极施加的电压而移动，从而使得所述电阻变化层的电阻状态发生变化以存储信息。
本领域的技术人员应当明白，在不脱离所附权利要求及其等同物的范围内，取决于设计需要和其它因素可出现各种变化、组合、子组合和替代。

Claims (9)

1.一种存储元件，其包括
设置在第一电极和第二电极之间的存储层，其中，
所述存储层包括：
离子源层，其包含一种以上金属元素以及碲、硫和硒中的一种以上硫族元素；以及
电阻变化层，其设置在所述离子源层和所述第一电极之间，
所述电阻变化层包括更靠近所述第一电极的第一电阻变化层以及更靠近所述离子源层的第二电阻变化层，并且
所述第一电阻变化层包括氧化物层，并且所述第二电阻变化层包括含有碲和氮的层。
2.如权利要求1所述的存储元件，其中，在所述电阻变化层中，与所述离子源层接触的层包含铝。
3.如权利要求1所述的存储元件，其中，在所述电阻变化层中，与所述离子源层接触的层包含0.1％以上且50％以下的氮。
4.如权利要求1所述的存储元件，其中，所述金属元素包括银、铜和锌中的一种以上。
5.如权利要求1所述的存储元件，其中，所述金属元素包括铜、铝和锆中的一种以上。
6.如权利要求1所述的存储元件，其中，所述第一电极的更靠近所述电阻变化层的表面被氧化。
7.如权利要求1所述的存储元件，其中，
所述电阻变化层与所述离子源层接触。
8.如权利要求1所述的存储元件，其中，
所述离子源层中的所述一种以上金属元素响应于对所述第一电极和所述第二电极施加的电压而移动，从而使得所述电阻变化层的电阻状态发生变化以存储信息。
9.一种存储装置，其包括：
多个如权利要求1至8之一所述的存储元件；以及
脉冲施加单元，其对所述多个存储元件选择性地施加电压或电流脉冲。
CN201210174839.8A 2011-06-10 2012-05-30 存储元件和存储装置 Expired - Fee Related CN102820426B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-129769 2011-06-10
JP2011129769A JP5724651B2 (ja) 2011-06-10 2011-06-10 記憶素子および記憶装置

Publications (2)

Publication Number Publication Date
CN102820426A CN102820426A (zh) 2012-12-12
CN102820426B true CN102820426B (zh) 2017-04-12

Family

ID=47293082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210174839.8A Expired - Fee Related CN102820426B (zh) 2011-06-10 2012-05-30 存储元件和存储装置

Country Status (5)

Country Link
US (2) US8885385B2 (zh)
JP (1) JP5724651B2 (zh)
KR (1) KR101997924B1 (zh)
CN (1) CN102820426B (zh)
TW (1) TWI451532B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5724651B2 (ja) * 2011-06-10 2015-05-27 ソニー株式会社 記憶素子および記憶装置
JP5480233B2 (ja) * 2011-12-20 2014-04-23 株式会社東芝 不揮発性記憶装置、及びその製造方法
US8981334B1 (en) * 2013-11-01 2015-03-17 Micron Technology, Inc. Memory cells having regions containing one or both of carbon and boron
US9548450B2 (en) * 2014-09-23 2017-01-17 Micron Technology, Inc. Devices containing metal chalcogenides
JP6798489B2 (ja) * 2015-06-11 2020-12-09 日本電気株式会社 抵抗変化素子、および抵抗変化素子の製造方法
TWI559305B (zh) * 2015-08-07 2016-11-21 Univ Chang Gung Resistive memory with multiple resistive states
KR102323249B1 (ko) * 2017-03-28 2021-11-08 삼성전자주식회사 정보 저장 패턴을 포함하는 반도체 소자
CN109041402A (zh) * 2018-07-31 2018-12-18 宜昌后皇真空科技有限公司 一种产生多电荷态离子束的方法和用于该方法的装置
JP2021048310A (ja) * 2019-09-19 2021-03-25 ソニーセミコンダクタソリューションズ株式会社 記憶素子および記憶装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1989619A (zh) * 2004-07-22 2007-06-27 索尼株式会社 存储元件
CN101765914A (zh) * 2007-08-06 2010-06-30 索尼公司 存储元件和存储装置
CN101997083A (zh) * 2009-08-05 2011-03-30 索尼公司 半导体存储装置及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635914B2 (en) 2000-09-08 2003-10-21 Axon Technologies Corp. Microelectronic programmable device and methods of forming and programming the same
WO2000048196A1 (en) 1999-02-11 2000-08-17 Arizona Board Of Regents Programmable microelectronic devices and methods of forming and programming same
DE102004052647B4 (de) 2004-10-29 2009-01-02 Qimonda Ag Methode zur Verbesserung der thermischen Eigenschaften von Halbleiter-Speicherzellen im Herstellungsverfahren und nichtflüchtige, resistiv schaltende Speicherzelle
JP4848633B2 (ja) * 2004-12-14 2011-12-28 ソニー株式会社 記憶素子及び記憶装置
DE102005005938B4 (de) * 2005-02-09 2009-04-30 Qimonda Ag Resistives Speicherelement mit verkürzter Löschzeit, Verfahren zur Herstellung und Speicherzellen-Anordnung
JP4548211B2 (ja) * 2005-05-16 2010-09-22 ソニー株式会社 記憶素子の製造方法、記憶装置の製造方法
JP2007026492A (ja) * 2005-07-13 2007-02-01 Sony Corp 記憶装置及び半導体装置
JP4396621B2 (ja) * 2005-12-02 2010-01-13 ソニー株式会社 記憶素子及び記憶装置
JP5007502B2 (ja) * 2006-01-13 2012-08-22 ソニー株式会社 記憶素子の製造方法
JP4539885B2 (ja) * 2007-08-06 2010-09-08 ソニー株式会社 記憶素子および記憶装置
JP5423941B2 (ja) * 2007-11-28 2014-02-19 ソニー株式会社 記憶素子およびその製造方法、並びに記憶装置
JP5050813B2 (ja) * 2007-11-29 2012-10-17 ソニー株式会社 メモリセル
JP4466738B2 (ja) * 2008-01-09 2010-05-26 ソニー株式会社 記憶素子および記憶装置
JP5397668B2 (ja) * 2008-09-02 2014-01-22 ソニー株式会社 記憶素子および記憶装置
TW201011909A (en) * 2008-09-02 2010-03-16 Sony Corp Storage element and storage device
CN102239557B (zh) * 2008-12-03 2014-03-26 松下电器产业株式会社 非易失性存储装置及其制造方法
JP5724651B2 (ja) * 2011-06-10 2015-05-27 ソニー株式会社 記憶素子および記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1989619A (zh) * 2004-07-22 2007-06-27 索尼株式会社 存储元件
CN101765914A (zh) * 2007-08-06 2010-06-30 索尼公司 存储元件和存储装置
CN101997083A (zh) * 2009-08-05 2011-03-30 索尼公司 半导体存储装置及其制造方法

Also Published As

Publication number Publication date
US8885385B2 (en) 2014-11-11
US20120314479A1 (en) 2012-12-13
TW201304071A (zh) 2013-01-16
US9231200B2 (en) 2016-01-05
JP2012256772A (ja) 2012-12-27
KR101997924B1 (ko) 2019-10-01
US20140376301A1 (en) 2014-12-25
CN102820426A (zh) 2012-12-12
TWI451532B (zh) 2014-09-01
JP5724651B2 (ja) 2015-05-27
KR20120137236A (ko) 2012-12-20

Similar Documents

Publication Publication Date Title
CN102820426B (zh) 存储元件和存储装置
CN102855929B (zh) 存储元件、制造存储元件的方法以及存储装置
EP2178122B1 (en) Memory element and memory device
TWI443821B (zh) A memory element and a memory device, and a method of operating the memory device
KR101171065B1 (ko) 기억소자 및 기억장치
CN102544364B (zh) 存储元件和存储装置
TWI491023B (zh) 記憶體元件，製造其之方法，及記憶體裝置
TWI497491B (zh) 記憶體元件及記憶體裝置
TWI467571B (zh) 記憶體組件及記憶體裝置
CN103367635B (zh) 存储元件和存储装置
CN102569335B (zh) 存储元件、存储元件制造方法和存储装置
TW201011909A (en) Storage element and storage device
CN102376354A (zh) 存储元件和存储装置
CN103514948B (zh) 存储器件及存储设备
JP5360145B2 (ja) 記憶素子及び記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170412