JP2012256772A - 記憶素子および記憶装置 - Google Patents

Abstract

【課題】良好な保持特性を有し、かつ繰り返し動作特性の向上した記憶素子を提供する。
【解決手段】第１電極、記憶層および第２電極をこの順に有し、記憶層は、第２電極側に設けられ、少なくとも１種の金属元素およびテルル（Ｔｅ）、硫黄（Ｓ）およびセレン（Ｓｅ）のうちの少なくとも１種のカルコゲン元素を含むイオン源層と、イオン源層と第１電極との間に設けられ、かつ、テルルおよび窒素（Ｎ）を含むと共にイオン源層に接する層を有する抵抗変化層とを備えた記憶素子。
【選択図】図１

Description

本技術は、イオン源層および抵抗変化層を含む記憶層の電気的特性の変化により情報を記憶する記憶素子および記憶装置に関する。

従来、電源を切っても情報が消えない不揮発性のメモリとして、例えば、フラッシュメモリ、ＦｅＲＡＭ(Ferroelectric Random Access Memory)（強誘電体メモリ）やＭＲＡＭ（Magnetoresistive Random Access Memory）（磁気記憶素子）等が提案されている。これらのメモリの場合、電源を供給しなくても書き込んだ情報を長時間保持し続けることが可能になる。しかしながら、これらのメモリはそれぞれ一長一短がある。すなわち、フラッシュメモリは、集積度が高いが動作速度の点で不利である。ＦｅＲＡＭは高集積度化のための微細加工に限界あり、また作製プロセスにおいて問題がある。ＭＲＡＭは消費電力の問題がある。

そこで、メモリ素子の微細加工の限界に対して有利な、新しいタイプの記憶素子が提案されている。この記憶素子は、２つの電極の間に、ある金属を含むイオン導電体を挟む構造としたものである。この記憶素子では、２つの電極のいずれか一方にイオン導電体中に含まれる金属を含ませている。これにより、２つの電極間に電圧を印加した場合に、電極中に含まれる金属がイオン導電体中にイオンとして拡散し、イオン導電体の抵抗値或いはキャパシタンス等の電気特性が変化する。例えば、特許文献１では、この特性を利用したメモリデバイスの構成が記載されている。特に、特許文献１においては、イオン導電体はカルコゲン元素と金属との固溶体よりなる構成が提案されている。具体的には、ＡｓＳ，ＧｅＳ，ＧｅＳｅにＡｇ，Ｃｕ，Ｚｎが固溶された材料からなり、２つの電極のいずれか一方の電極には、Ａｇ，Ｃｕ，Ｚｎが含まれている。

但し、上述した構成の記憶素子では、イオン導電体の抵抗値が低抵抗の記憶状態（例えば，「１」）、あるいは高抵抗値の消去状態（例えば「０」）で長時間にわたって放置した場合や、室温よりも高い温度雰囲気で放置した場合には、抵抗値が変化して情報を保持しなくなるという問題がある。このように情報保持能力（抵抗値保持特性）が低いと、不揮発メモリに用いる素子特性としては不十分であった。

一方、例えば「下部電極／ＧｄＯｘ／ＣｕＺｒＴｅＡｌＧｅ／上部電極」という構成を有する記憶素子が、記録消去後のメモリ素子の抵抗値の変化をデータとして保持するものとして開発されている（例えば、特許文献２参照）。しかしながら、抵抗変化を起こす層にＧｄＯｘを用いた記憶素子では、記録消去動作に比較的高い電圧が必要であった。また、記録消去後の抵抗値の変動が大きいなど、保持特性（データ保持特性）にも改善の余地があった。

特表２００２−５３６８４０号公報 特開２００９−４３７５７号公報 特開２０１０−６２２４７号公報

これに対して例えば特許文献３では、上記問題を改善する記憶素子として抵抗変化を起こす層にカルコゲン元素を含む層を備えた記憶素子が提案され、動作電圧の低電圧化が行われている。しかしながら、この記憶素子でも十分な保持特性や繰り返し動作特性が得られず、これらの特性の更なる向上が望まれていた。

本技術はかかる問題点に鑑みてなされたもので、その目的は、良好な保持特性を有すると共に繰り返し動作特性が向上した記憶素子および記憶装置を提供することにある。

本技術の記憶素子は、第１電極、記憶層および第２電極をこの順に有し、記憶層は、
第２電極側に設けられ、少なくとも１種の金属元素およびテルル（Ｔｅ）、硫黄（Ｓ）およびセレン（Ｓｅ）のうちの少なくとも１種のカルコゲン元素を含むイオン源層と、イオン源層と第１電極との間に設けられ、かつテルルおよび窒素（Ｎ）を含むと共にイオン源層に接する層を有する抵抗変化層とを備えたものである。

本技術の記憶装置は、第１電極、記憶層および第２電極をこの順に有する複数の記憶素子と、複数の記憶素子に対して選択的に電圧または電流のパルスを印加するパルス印加部とを備え、記憶素子として本技術の記憶素子を用いたものである。

本技術の記憶素子（記憶装置）では、初期状態（高抵抗状態）の素子に対して「正方向」（例えば第１電極側を負電位、第２電極側を正電位）の電圧または電流パルスが印加されると、イオン源層に含まれる金属元素がイオン化して抵抗変化層中に拡散し、第１電極で電子と結合して析出し、あるいは抵抗変化層中に留まり不純物準位を形成する。これにより記憶層内に金属元素を含む低抵抗部（伝導パス）が形成され、抵抗変化層の抵抗が低くなる（記録状態）。この低抵抗な状態の素子に対して「負方向」（例えば第１電極側を正電位、第２電極側を負電位）へ電圧パルスが印加されると、第１電極に析出していた金属元素がイオン化してイオン源層中へ溶解する。これにより金属元素を含む伝導パスが消滅し、抵抗変化層の抵抗が高い状態となる（初期状態または消去状態）。

ここでは、抵抗変化層がカルコゲン元素であるテルルに加えて、窒素を含むことにより、保持特性が良好な状態に保たれ、かつ繰り返しの電圧印加よる劣化が抑えられる。

本技術の記憶素子および記憶装置によれば、抵抗変化層がカルコゲン元素であるテルルに加えて、窒素を含むようにしたので、保持特性を良好な状態にすると共に繰り返し動作特性を向上させることができる。

本開示の一実施の形態に係る記憶素子の構成を表す断面図である。 図１の記憶素子を用いたメモリセルアレイの構成を表す断面図である。 同じくメモリセルアレイの平面図である。 本開示の変形例に係る記憶素子の構成を表す断面図である。 実験１に係る記憶素子の繰り返し動作特性を表す図である。 図５に示したサンプル１−１に係る記憶素子の保持特性を表す図である。 図５に示したサンプル１−２に係る記憶素子の保持特性を表す図である。 図５に示したサンプル１−３に係る記憶素子の保持特性を表す図である。 図６，図７および図８に示した保持特性を保持性能指標を用いて表した図である。 実験２（下部電極の窒素含有量＞１％）に係る記憶素子の繰り返し動作特性および保持特性を表す図である。 実験２（下部電極の窒素含有量≦１％）に係る記憶素子の繰り返し動作特性および保持特性を表す図である。 実験３（下部電極の窒素含有量＞１％）に係る記憶素子の繰り返し動作特性および保持特性を表す図である。 実験３（下部電極の窒素含有量≦１％）に係る記憶素子の繰り返し動作特性および保持特性を表す図である。 実験４に係る記憶素子の繰り返し動作特性および保持特性を表す図である。 実験５に係る記憶素子の繰り返し動作特性および保持特性を表す図である。 実験６に係る記憶素子の繰り返し動作特性および保持特性を表す図である。 実験７に係る記憶素子の繰り返し動作特性および保持特性を表す図である。

以下、本技術の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
〔実施の形態〕
（１）記憶素子：抵抗変化層が単層からなる記憶素子
（２）記憶装置
〔変形例〕
（抵抗変化層が複数層からなる記憶素子）
〔実施例〕

〔実施の形態〕
（記憶素子）
図１は、本技術の一実施の形態に係る記憶素子１の断面構成図である。この記憶素子１は、下部電極１０（第１電極）、記憶層２０および上部電極３０（第２電極）をこの順に有するものである。

下部電極１０は、例えば、後述（図２）のようにＣＭＯＳ（Complementary Metal Oxide Semiconductor）回路が形成された基板４１上に設けられ、ＣＭＯＳ回路部分との接続部となっている。この下部電極１０は、半導体プロセスに用いられる配線材料、例えば、Ｗ（タングステン），ＷＮ（窒化タングステン），ＴｉＮ（窒化チタン），Ｃｕ（銅），Ａｌ（アルミニウム），Ｍｏ（モリブデン），Ｔａ（タンタル）およびシリサイド等により構成されている。下部電極１０が銅等の電界でイオン伝導が生じる可能性のある材料により構成されている場合には銅等よりなる下部電極１０の表面を、タングステン，窒化タングステン，窒化チタン，窒化タンタル（ＴａＮ）等のイオン伝導や熱拡散しにくい材料で被覆するようにしてもよい。また、後述のイオン源層２１にアルミニウムが含まれている場合には、アルミニウムよりもイオン化しにくい材料、例えばクロム（Ｃｒ），タングステン，コバルト（Ｃｏ），シリコン（Ｓｉ），金（Ａｕ），パラジウム（Ｐｄ），モリブデン（Ｍｏ），イリジウム（Ｉｒ），チタン（Ｔｉ）等のうちの少なくとも１種を含んだ金属膜や、これらの酸化膜または窒化膜を用いることが好ましい。

記憶層２０は上部電極３０側のイオン源層２１および下部電極１０側の抵抗変化層２２により構成されている。ここでは、イオン源層２１は上部電極３０に接して設けられている。イオン源層２１は、抵抗変化層２２に拡散する可動イオン（陽イオンおよび陰イオン）となる元素を含む。陽イオン化可能な元素としては、例えば銀（Ａｇ），銅（Ｃｕ）および亜鉛（Ｚｎ）などの金属元素を１種あるいは２種以上を含む。また、陰イオン化するイオン導電材料としては、テルル（Ｔｅ），硫黄（Ｓ）およびセレン（Ｓｅ）等のカルコゲン元素を少なくとも１種以上含む。金属元素とカルコゲン元素とは結合し、金属カルコゲナイド層を形成している。この金属カルコゲナイド層は、主に非晶質構造を有し、イオン供給源としての役割を果たすものである。

陽イオン化可能な金属元素は、書き込み動作時にカソード電極（例えば、下部電極１０）上で還元されて金属状態の伝導パス（フィラメント）を形成するため、上記カルコゲン元素が含まれるイオン源層２１中において金属状態で存在することが可能な化学的に安定な元素が好ましい。このような金属元素としては、上記金属元素のほかに、例えば周期律表上の４Ａ，５Ａ，６Ａ族の遷移金属、すなわちＴｉ，ジルコニウム（Ｚｒ），ハフニウム（Ｈｆ），バナジウム（Ｖ），ニオブ（Ｎｂ），Ｔａ，Ｃｒ，ＭｏおよびＷが挙げられる。これら元素のうちの１種あるいは２種以上を用いることができる。この他に、アルミニウム（Ａｌ），ゲルマニウム（Ｇｅ）およびＳｉなどをイオン源層２１の添加元素として用いるようにしてもよい。

このようなイオン源層２１の具体的な組成としては、例えば、ＺｒＴｅＡｌ，ＴｉＴｅＡｌ，ＣｒＴｅＡｌ，ＷＴｅＡｌおよびＴａＴｅＡｌが挙げられる。また、例えば、ＺｒＴｅＡｌに対して、Ｃｕを添加したＣｕＺｒＴｅＡｌが挙げられるが、更にＧｅを添加したＴｅＡｌＺｒＣｕＧｅを用いることが好ましい。また、上記添加元素Ｓｉを加えたＴｅＡｌＺｒＣｕＳｉＧｅとしてもよい。

イオン源層２１に含まれる金属元素としては上記で例示した金属元素に限定されるものではなく、例えばＡｌの他にＭｇを用いたＺｒＴｅＭｇとしてもよい。イオン化する金属元素としては、Ｚｒの代わりに、ＴｉやＴａなどの他の遷移金属元素を選択した場合でも同様な添加元素を用いることは可能であり、例えばＴａＴｅＡｌＧｅなどとすることも可能である。更に、イオン導電材料としては、Ｔｅ以外に硫黄（Ｓ）やセレン（Ｓｅ）、あるいはヨウ素（Ｉ）を用いてもよく、具体的にはＺｒＳＡｌ，ＺｒＳｅＡｌ，ＺｅＩＡｌ，ＣｕＧｅＴｅＡｌ等を用いてもよい。また、必ずしもＡｌを含んでいる必要はなく、ＣｕＧｅＴｅＺｒ等を用いてもよい。

また、イオン源層２１には、記憶層２０における高温熱処理時の膜剥がれを抑止するなどの目的で、その他の元素が添加されていてもよい。例えば、シリコン（Ｓｉ）は、保持特性の向上も同時に期待できる添加元素であり、イオン源層２１にＺｒと共に添加することが好ましい。但し、Ｓｉ添加量が少な過ぎると膜剥がれ防止効果を期待できなくなり、多過ぎると良好なメモリ動作特性が得られない。このため、膜剥がれの防止効果および良好なメモリ動作特性を得るためには、イオン源層２１中のＳｉの含有量は１０〜４５原子％程度の範囲内であることが好ましい。

更に、イオン源層２１に後述する抵抗変化層２２に含まれるＴｅと反応しやすい金属元素（Ｍ）を用いてＴｅ／イオン源層（金属元素Ｍを含む）という積層構造にしておくと、成膜後の加熱処理により、ＭＴｅ／イオン源層２１という構造に安定化する。Ｔｅと反応しやすい元素としては、例えばＡｌやマグネシウム（Ｍｇ）が挙げられる。

抵抗変化層２２は下部電極１０側、即ち下部電極１０とイオン源層２１との間に設けられている。ここでは、抵抗変化層２２は単層により構成され、下部電極１０，イオン源層２１それぞれに接している。この抵抗変化層２２は電気伝導上のバリアとしての機能を有しており、また、下部電極１０と上部電極３０との間に所定の電圧を印加した場合にその抵抗値が変化する。本実施の形態では、この抵抗変化層２２が、カルコゲン元素であるＴｅに加え、窒素を含んでいる。これにより、記憶素子１の保持特性を良好な状態に維持すると繰り返し動作特性を向上させることができる。抵抗変化層２２は、例えばＡｌＴｅ，ＭｇＴｅまたはＺｎＴｅに窒素を５０％以下の濃度で含有させたものである。具体的には、この抵抗変化層２２には、Ａｌ，Ｍｇ，Ｚｎ単体、あるいは、ＡｌＮ，Ｍｇ２Ｎ３，Ｚｎ２Ｎ３等の化合物が存在する。このとき、例えばＡｌＮは、Ａｌ：Ｎ＝５０：５０であり、これにＴｅが含まれることにより抵抗変化層２２全体での窒素の含有量は５０％より小さくなる。即ち、窒素含有量５０％は、抵抗変化層２２に含まれる窒素の最大値に相当するものとなる。後述するように、窒素の含有量は極微量、測定限界付近（推定値０．１％程度）であっても十分な効果を得ることが可能である。抵抗変化層２２はＡｌを含むことにより、保持特性および繰り返し動作特性が更に向上する。

抵抗変化層２２の初期抵抗値は１ＭΩ以上であることが好ましく、低抵抗状態における抵抗値は数１００ｋΩ以下であることが好ましい。微細化した抵抗変化型メモリの抵抗状態を高速に読み出すためには、できる限り低抵抗状態の抵抗値を低くすることが好ましい。しかし、例えば２０〜５０μＡ，２Ｖの条件で書き込んだ場合の抵抗値は４０〜１００ｋΩであるので、メモリの初期抵抗値はこの値より高いことが前提となる。更に１桁の抵抗分離幅を考慮すると、上記抵抗値が適当と考えられる。

上部電極３０は、下部電極１０と同様に公知の半導体配線材料を用いることができるが、ポストアニールを経てもイオン源層２１と反応しない安定な材料が好ましい。

本実施の形態の記憶素子１では、図示しない電源回路（パルス印加手段）から下部電極１０および上部電極３０を介して電圧パルスあるいは電流パルスを印加すると、記憶層２０の電気的特性（抵抗値）が変化するものであり、これにより情報の書き込み，消去，更に読み出しが行われる。以下、その動作を具体的に説明する。

まず、上部電極３０が例えば正電位、下部電極１０側が負電位となるようにして記憶素子１に対して正電圧を印加する。これによりイオン源層２１に含まれる金属元素がイオン化して抵抗変化層２２に拡散し、下部電極１０側で電子と結合して析出する。その結果，下部電極１０と記憶層２０の界面に金属状態に還元された低抵抗の金属元素のフィラメントが形成される。若しくは、イオン化した金属元素は、抵抗変化層２２中に留まり不純物準位を形成する。これにより抵抗変化層２２中にフィラメントが形成されて記憶層２０の抵抗値が低くなり、初期状態の抵抗値（高抵抗状態）よりも低い抵抗値（低抵抗状態）へ変化する。

その後、正電圧を除去して記憶素子１にかかる電圧をなくしても、低抵抗状態が保持される。これにより情報が書き込まれたことになる。一度だけ書き込みが可能な記憶装置、いわゆる、ＰＲＯＭ（Programmable Read Only Memory）に用いる場合には、前記の記録過程のみで記録は完結する。一方、消去が可能な記憶装置、すなわち、ＲＡＭ（Random Access Memory）あるいはＥＥＰＲＯＭ（Electronically Erasable and Programmable Read Only Memory）等への応用には消去過程が必要であるが、消去過程においては、上部電極３０が例えば負電位、下部電極１０側が正電位になるように記憶素子１に対して負電圧を印加する。これにより、記憶層２０内に形成されていたフィラメントの金属元素がイオン化し、イオン源層２１に溶解、若しくはＴｅ等と結合してＣｕ₂Ｔｅ、ＣｕＴｅ等の化合物を形成する。これにより、金属元素によるフィラメントが消滅、または減少して抵抗値が高くなる。

その後、負電圧を除去して記憶素子１にかかる電圧をなくしても、抵抗値が高くなった状態で保持される。これにより書き込まれた情報を消去することが可能になる。このような過程を繰り返すことにより、記憶素子１に情報の書き込みと書き込まれた情報の消去を繰り返し行うことができる。

例えば、抵抗値の高い状態を「０」の情報に、抵抗値の低い状態を「１」の情報に、それぞれ対応させると、正電圧の印加による情報の記録過程で「０」から「１」に変え、負電圧の印加による情報の消去過程で「１」から「０」に変えることができる。なお、ここでは記憶素子を低抵抗化する動作および高抵抗化する動作をそれぞれ書き込み動作および消去動作に対応させたが、その対応関係は逆に定義してもよい。

本実施の形態では、抵抗変化層２２がカルコゲン元素であるＴｅに加えて、窒素を含んでいるため、保持特性を良好な状態に維持すると共に繰り返し動作特性を向上させることができる。

窒素を含有していなくても、抵抗変化層２２がカルコゲン元素を含むようにすることで、記憶素子の保持特性は向上する。しかしながらこの場合、イオン源層と抵抗変化層との互いの構成成分が類似しているため、電圧印加によりこれらが容易に拡散し、複数回の書き込み，消去動作により同じ状態（低抵抗状態または高抵抗状態）でも抵抗変化層の抵抗値が変化していく。即ち、記憶素子の耐圧性は低下し易く、繰り返し動作特性も低下する。これに対し、抵抗変化層を、カルコゲン元素を含む層と、例えば酸化ガドリニウム（ＧｄＯｘ）や酸化アルミニウム（ＡｌＯｘ）等の酸化層との積層構造にすることで繰り返し動作特性を向上させることも提案されているが、この場合には保持特性が低下するため、保持特性と繰り返し動作特性との両方を向上させることが困難であった。

そこで、本実施の形態では、抵抗変化層２２にカルコゲン元素であるＴｅと共に窒素を含有させることで、抵抗変化層２２とイオン源層２１との間の構成成分同士の拡散を抑え、耐圧性を向上させている。酸化物層は不要であるため、保持特性が低下することもない。また、抵抗変化層２２は書き込み時等に、十分バイアスがかかるようにするために、ある程度抵抗値を高くしておくことが必要である。例えば、抵抗変化層に酸素を含有させると、抵抗値と共に耐圧性が高くなり過ぎ、動作時に要する電圧が大きくなってしまうが、窒素を含有する抵抗変化層２２では、低電圧化，抵抗値および耐圧性が全て良好な状態に保たれ、これらの均衡が適度に維持される。

更に、本実施の形態では上述のように、イオン源層２１がＺｒ，Ａｌ，Ｇｅなどを含有することが好ましい。以下、その理由について説明する。

イオン源層２１中にＺｒが含まれている場合には、上述したＣｕ等の金属元素と共に、Ｚｒがイオン化元素として働き、ＺｒとＣｕ等の上述した金属元素とが混在したフィラメントを形成する。Ｚｒは、書き込み動作時にカソード電極上で還元されると共に、書き込み後の低抵抗状態では金属状態のフィラメントを形成すると考えられる。Ｚｒの還元によって形成されたフィラメントは、Ｓ，ＳｅおよびＴｅのカルコゲン元素を含むイオン源層２１中に比較的溶解しづらいため、一度書き込み状態、すなわち低抵抗状態になった場合には、Ｃｕなどの上述した金属元素単独のフィラメントよりも低抵抗状態を保持しやすい。例えばＣｕは書き込み動作によってフィラメントとして形成される。しかしながら、金属状態のＣｕはカルコゲン元素を含むイオン源層２１中において溶解しやすいため、書き込み電圧パルスが印加されていない状態（データ保持状態）では、再びイオン化し高抵抗状態へと遷移してしまう。そのため十分なデータ保持性能が得られない。一方、Ｚｒと適量のＣｕを組み合わせることは、非晶質化を促進すると共に、イオン源層２１の微細構造を均一に保つため、抵抗値の保持性能の向上に寄与する。

また、消去時の高抵抗状態の保持に関しても、Ｚｒを含むことによって以下の効果が得られる。例えばＺｒのフィラメントが形成され、再びイオン源層２１中にイオンとして溶解する場合には、Ｚｒは少なくともＣｕよりもイオンの移動度が低いので、温度が上昇してもあるいは長期間の放置でも動きづらい。そのためカソード極（例えば、イオン源層２１と抵抗変化層２２との界面）上で金属状態での析出が起こりにくく、室温よりも高温状態で保持した場合や長時間にわたり保持した場合でも高抵抗状態が維持される。

更に、イオン源層２１にＡｌが含まれている場合には、消去動作により上部電極３０が負の電位にバイアスされると、固体電解質的に振舞うイオン源層２１とアノード極との界面において安定な酸化膜を形成する。これにより高抵抗状態（消去状態）が安定化する。加えて、抵抗変化層２２の自己再生の観点から繰り返し回数の増加にも寄与する。なお、Ａｌの他に同様の働きを示すＧｅなどを含んでもよい。

このように、イオン源層２１にＺｒ，Ａｌ，Ｇｅなどが含まれている場合には、従来の記憶素子と比較して広範囲の抵抗値保持性能、書き込み・消去の高速動作性能および低電流動作が向上すると共に繰り返し回数が増加する。更に、例えば低抵抗から高抵抗へと変化させる際の消去電圧を調整して高抵抗状態と低抵抗状態との間の中間的な状態を作り出せば、その状態を安定して保持することができる。よって、２値だけでなく多値のメモリを実現することが可能となる。なお、高抵抗から低抵抗へと変化させる際の書き込み電流を変更して析出する原子の量を調整することによっても中間的な状態を作り出すことが可能である。

ところで、このような電圧を印加する書き込み・消去動作特性と、抵抗値の保持特性と、繰り返し動作回数といったメモリ動作上の重要な諸特性は、イオン源層２１中のＡｌ，ＺｒおよびＣｕ、更にはＧｅの添加量によっても異なる。

例えば、Ａｌの含有量が多過ぎると、Ａｌイオンの移動が生じやすくなり、Ａｌイオンの還元によって書き込み状態が作られてしまう。Ａｌはカルコゲナイドの固体電解質中で金属状態の安定性が低いので、低抵抗な書き込み状態の保持性能が低下する。一方、Ａｌ量が少な過ぎると、消去動作そのものや高抵抗領域の保持特性を向上させる効果が低くなり、繰り返し回数が減少する。

また、Ｚｒはその含有量が多過ぎると、イオン源層２１の抵抗値が下がり過ぎてイオン源層２１に有効な電圧が印加できない、若しくはカルコゲナイド層中にＺｒを溶解することが困難となる。そのため、特に消去がしづらくなり、Ｚｒ添加量に応じて消去の閾値電圧が上昇していき、更に多過ぎる場合には書き込み、つまり低抵抗化も困難となる。一方、Ｚｒ添加量が少な過ぎると、前述のような広範囲の抵抗値の保持特性を向上させる効果が少なくなる。

更に、Ｃｕは適量をイオン源層２１に添加することによって、非晶質化を促進するものの、多過ぎると金属状態のＣｕはカルコゲン元素を含むイオン源層２１中での安定性が十分でないことから書き込み保持特性が悪化したり、書き込み動作の高速性に悪影響が見られる。その一方で、ＣｕはＺｒと組み合わせることにより、非晶質を形成しやすく、イオン源層２１の微細構造を均一に保つという効果を有する。これにより、繰り返し動作によるイオン源層２１中の材料成分の不均一化が防止され、繰り返し回数が増加すると共に保持特性も向上する。また、適当なＺｒ量を含有している場合には、Ｃｕのフィラメントがイオン源層２１中に再溶解したとしても、抵抗変化層２２内には金属ジルコニウム（Ｚｒ）によるフィラメントが残存していると考えられるため低抵抗状態は維持される。従って、書き込み保持特性への影響はみられない。

更に、Ｇｅを添加するようにしてもよい。

また、記憶素子１の特性は実質的にはイオン源層２１中のＺｒとＴｅの組成比にも依存している。これは、必ずしも明らかではないが、Ｚｒに比べてＣｕの乖離度が低いこと、イオン源層２１の抵抗値がＺｒとＴｅの組成比によって決まることに起因すると考えられる。

以下、本実施の形態の記憶素子１の製造方法について説明する。

まず、選択トランジスタ等のＣＭＯＳ回路が形成された基板上に、例えばＴｉＮよりなる下部電極１０を形成する。その後、必要であれば逆スパッタ等で、下部電極１０の表面上の酸化物等を除去する。続いて、抵抗変化層２２、イオン源層２１および上部電極３０までを各層の材料に適応した組成からなるターゲットを用いてスパッタリング装置内で、各ターゲットを交換することにより、各層を連続して成膜する。抵抗変化層２２への窒素の導入は例えば反応性スパッタリングにより行う。反応性スパッタリングは、スパッタリング中に窒素ガスを導入する方法である。電極径は５０−３００ｎｍφである。合金膜は構成元素のターゲットを用いて同時成膜する。

上部電極３０まで成膜したのち、上部電極３０に接続する配線層（図示せず）を形成し、全ての記憶素子１と共通電位を得るためのコンタクト部を接続する。そののち、積層膜にポストアニール処理を施す。以上により図１に示した記憶素子１が完成する。

以上のように本実施の形態の記憶素子１では、抵抗変化層２２がカルコゲン元素であるＴｅに加えて窒素を含むようにしたので、保持特性を良好な状態に維持すると共に繰り返し動作特性を向上させることが可能となる。また、抵抗変化層２２がＡｌを含むことにより、更に保持特性および繰り返し動作特性は向上する。

更に、イオン源層２１にＣｕ，ＺｒおよびＧｅを用いるようにしたので、データの保持特性をより向上させることが可能となる。
［記憶装置］

上記記憶素子１を多数、例えば列状やマトリクス状に配列することにより、記憶装置（メモリ）を構成することができる。このとき、各記憶素子１に、必要に応じて、素子選択用のＭＯＳトランジスタ、或いはダイオードを接続してメモリセルを構成し、更に、配線を介して、センスアンプ、アドレスデコーダ、書き込み・消去・読み出し回路等に接続すればよい。

図２および図３は多数の記憶素子１をマトリクス状に配置した記憶装置（メモリセルアレイ）の一例を表したものであり、図２は断面構成、図３は平面構成をそれぞれ表している。このメモリセルアレイでは、各記憶素子１に対して、その下部電極１０側に接続される配線と、その上部電極３０側に接続される配線とを交差するよう設け、例えばこれら配線の交差点付近に各記憶素子１が配置されている。

各記憶素子１は、抵抗変化層２２、イオン源層２１および上部電極３０の各層を共有している。すなわち、抵抗変化層２２、イオン源層２１および上部電極３０それぞれは各記憶素子１に共通の層（同一層）により構成されている。上部電極３０は、隣接セルに対して共通のプレート電極ＰＬとなっている。

一方、下部電極１０は、メモリセル毎に個別に設けられることにより、隣接セル間で電気的に分離されており、各下部電極１０に対応した位置に各メモリセルの記憶素子１が規定される。下部電極１０は各々対応するセル選択用のＭＯＳトランジスタＴｒに接続されており、各記憶素子１はこのＭＯＳトランジスタＴｒの上方に設けられている。

ＭＯＳトランジスタＴｒは、基板４１内の素子分離層４２により分離された領域に形成されたソース／ドレイン領域４３とゲート電極４４とにより構成されている。ゲート電極４４の壁面にはサイドウォール絶縁層が形成されている。ゲート電極４４は、記憶素子１の一方のアドレス配線であるワード線ＷＬを兼ねている。ＭＯＳトランジスタＴｒのソース／ドレイン領域４３の一方と、記憶素子１の下部電極１０とが、プラグ層４５、金属配線層４６およびプラグ層４７を介して電気的に接続されている。ＭＯＳトランジスタＴｒのソース／ドレイン領域４３の他方は、プラグ層４５を介して金属配線層４６に接続されている。金属配線層４６は、記憶素子１の他方のアドレス配線であるビット線ＢＬ（図３参照）に接続されている。なお、図３においては、ＭＯＳトランジスタＴｒのアクティブ領域４８を一点鎖線で示しており、コンタクト部５１は記憶素子１の下部電極１０、コンタクト部５２はビット線ＢＬにそれぞれ接続されている。

このメモリセルアレイでは、ワード線ＷＬによりＭＯＳトランジスタＴｒのゲートをオン状態として、ビット線ＢＬに電圧を印加すると、ＭＯＳトランジスタＴｒのソース／ドレインを介して、選択されたメモリセルの下部電極１０に電圧が印加される。ここで、下部電極１０に印加された電圧の極性が、上部電極３０（プレート電極ＰＬ）の電位に比して負電位である場合には、上述のように記憶素子１の抵抗値が低抵抗状態へと遷移する。これにより選択されたメモリセルに情報が書き込まれる。次に、下部電極１０に、上部電極３０（プレート電極ＰＬ）の電位に比して正電位の電圧を印加すると、記憶素子１の抵抗値が再び高抵抗状態へと遷移する。これにより選択されたメモリセルに書き込まれた情報が消去される。書き込まれた情報の読み出しを行うには、例えば、ＭＯＳトランジスタＴｒによりメモリセルを選択し、そのセルに対して所定の電圧または電流を印加する。このときの記憶素子１の抵抗状態により異なる電流または電圧を、ビット線ＢＬあるいはプレート電極ＰＬの先に接続されたセンスアンプ等を介して検出する。なお、選択したメモリセルに対して印加する電圧または電流は、記憶素子１の抵抗値の状態が遷移する電圧等の閾値よりも小さくする。

本実施の形態の記憶装置では、上述のように各種のメモリ装置に適用することができる。例えば、一度だけ書き込みが可能なＰＲＯＭ、電気的に消去が可能なＥＥＰＲＯＭ、或いは、高速に書き込み・消去・再生が可能な、いわゆるＲＡＭ等、いずれのメモリ形態でも適用することが可能である。

［変形例］
次に、上記実施の形態の変形例に係る記憶素子２について説明する。図４は記憶素子２の断面構成を表すものである。なお、記憶素子２について説明するが、上記実施の形態と同一構成部分については同一符号を付してその説明は省略する。この記憶素子２は、下部電極１０（第１電極）、記憶層６０および上部電極３０（第２電極）をこの順に有するものである。

記憶層６０は、上記イオン源層２１と同様の組成のイオン源層６１と、下部電極１０側から順に第１抵抗変化層６２Ａおよび第２抵抗変化層６２Ｂが積層された構造を有する抵抗変化層６２とから構成されている。即ち、記憶層６０は複数層の抵抗変化層により構成されたものである。ここでは、第１抵抗変化層６２Ａおよび第２抵抗変化層６２Ｂはそれぞれ、下部電極１１、イオン源層６１に接している。

第１抵抗変化層６２Ａおよび第２抵抗変化層６２Ｂは、上記実施の形態の抵抗変化層２２と同様に、電気伝導上のバリアとしての機能を有するものであり、互いに組成が異なっている。これにより、この記憶素子１では、複数の記憶素子１の初期状態もしくは消去状態の抵抗値のばらつきを低減すると共に、複数回の書き込み・消去動作に対して書き込み・消去時の抵抗値を保持することが可能となっている。

このような第１抵抗変化層６２Ａは、イットリウム（Ｙ），ランタン（Ｌａ），ネオジム（Ｎｄ），サマリウム（Ｓｍ），ガドリニウム（Ｇｄ），テルビウム（Ｔｂ）およびジスプロシウム（Ｄｙ）からなる希土類元素の群のうち少なくとも１種の元素を含む酸化物あるいは窒化物、または、シリコン（Ｓｉ），アルミニウム（Ａｌ），チタン（Ｔｉ），ジルコニウム（Ｚｒ）およびハフニウム（Ｈｆ）からなる群のうち少なくとも１種の元素を含む酸化物または窒化物により構成されていることが好ましい。ｎｍレベルで比較的平坦な膜が得られるからである。

第２抵抗変化層６２Ｂとしては、上記実施の形態の抵抗変化層２２と同様にカルコゲン元素であるＴｅに加えて窒素を含む化合物から構成されている。

また、第１抵抗変化層６２Ａおよび第２抵抗変化層６２Ｂは、原子量、原子半径などの物理的な性質の異なる元素を含む酸化物または窒化物、あるいはイオン源層２１との濡れ性が異なるなど性質の異なる酸化物または窒化物を用いてもよい。これにより、大きな補完効果が得られる。

具体的には、例えば第１抵抗変化層６２Ａには酸化ガドリニウム（ＧｄＯｘ）を、第２抵抗変化層６２Ｂにはアルミニウム（Ａｌ）またはシリコン（Ｓｉ）の窒化物または酸化物（酸化アルミニウム（ＡｌＯｘ）または酸化シリコン（ＳｉＯｘ））を用いてもよい。

この場合、酸化ガドリニウム（ＧｄＯｘ）を含む第１抵抗変化層６２Ａは、フィラメントの形成に寄与するものであるので、下部電極１０に接して設けられていることが好ましい。アルミニウム（Ａｌ）またはシリコン（Ｓｉ）の窒化物または酸化物を含む第２抵抗変化層６２Ｂは、第１抵抗変化層６２Ａとイオン源層２１との間に設けられている。これにより、ガドリニウム（Ｇｄ）よりも原子半径の小さいアルミニウム（Ａｌ）またはシリコン（Ｓｉ）が酸化ガドリニウム（ＧｄＯｘ）膜の欠陥を埋めることが可能となる。

あるいは、第１抵抗変化層６２Ａは、酸化ガドリニウム（ＧｄＯｘ）に限らず、電圧バイアスでイオン源層２１から供給される金属元素のイオンにより不純物準位を形成し低抵抗状態を形成できる材料、例えばアルミニウム（Ａｌ）またはシリコン（Ｓｉ）の酸化物または窒化物により構成することも可能である。その場合も、第１抵抗変化層６２Ａとは原子量、原子半径など物理的な性質が異なる、あるいはイオン源層２１との濡れ性が異なるなど性質の異なる第２抵抗変化層６２Ｂを設けることにより、上記と同様の効果が得られる。

本変形例の記憶素子２では、抵抗変化層６２を互いに組成が異なる第１抵抗変化層６２Ａおよび第２抵抗変化層６２Ｂを有する積層構造としたので、上記実施の形態の効果に加えて以下の効果を奏する。下部電極１０上に酸化物からなる第１抵抗変化層６２Ａを設けることにより、書き込みおよび消去の繰り返し動作による素子特性の劣化が更に抑制される。また、消去時に酸化膜や窒化膜を容易に形成することが可能となるため、消去時の過剰な電圧印加による絶縁劣化を抑えることが可能となり、これによる繰り返し動作特性の向上も期待される。更に、使用できるテルル化合物膜の抵抗範囲を広げることができるため、材料選択の幅が広がる。
以下、本技術の具体的な実施例について説明する。

［実施例］
上述した実施の形態の記憶素子１，２およびメモリセルアレイの以下のような各種サンプルを作製し、その特性を調べた。
（実験１）
（サンプル１−１〜１−３）
まず、図２および図３に示したように、半導体の基板４１にＭＯＳトランジスタＴｒを形成した。次いで、基板４１の表面を覆うように絶縁層を形成し、この絶縁層にビアホールを形成した。続いて、ＣＶＤ（Chemical Vapor Deposition）法によりビアホールの内部を、Ｗ（タングステン）から成る電極材で充填し、その表面をＣＭＰ（Chemical Mechanical Polishing）法により平坦化した。そして、これらの工程を繰り返すことにより、プラグ４５、金属配線層４６、プラグ層４７および下部電極１０を形成して、更に下部電極１０をメモリセル毎にパターニングした。

次に、下部電極１０上にスパッタリング装置を用いて記録層２０，６０および上部電極３０を形成した。電極径は５０〜３００ｎｍφとした。また、合金からなる層は、構成元素のターゲットを用いて同時に成膜した。続いて、上部電極３０の表面に対してエッチングを行い、中間電位（Ｖｄｄ／２）を与えるための外部回路接続用のコンタクト部分に接続されるように厚さ２００ｎｍの配線層（Ａｌ層）を形成した。そののち、ポストアニール処理として真空熱処理炉において、２時間、２００℃の加熱処理を施した。このようにして、図２および図３に示したメモリセルアレイを作製し、サンプル１−１〜１−３とした。

サンプル１−１〜１−３における「下部電極／抵抗変化層／イオン源層／上部電極」の組成および各膜厚は「ＴｉＮ／Ａｌ４Ｔｅ６（５ｎｍ）／ＴｅＡｌＺｒＣｕＧｅ（５０ｎｍ）／Ｗ（５０ｎｍ）」である。イオン源層２１および上部電極３０の組成および膜厚は固定し、下部電極１０および抵抗変化層の状態を変化させた。表１はサンプル１−１〜１−３の下部電極１０の酸化状態および抵抗変化層の組成の一覧を表したものである。サンプル１−２は、下部電極１０をプラズマ酸化させているため、下部電極１０の表面および抵抗変化層の一部が酸化され、「ＴｉＮ／ＴｉＯｘ／ＡｌＯｘ／Ａｌ４Ｔｅ６（５ｎｍ）／ＴｅＡｌＺｒＣｕＧｅ（５０ｎｍ）／Ｗ（５０ｎｍ）」となっている。サンプル１−３は上記実施の形態の一実施例であり、抵抗変化層２２に窒素を４．４％含有させた「ＴｉＮ／[Ａｌ４Ｔｅ６]−Ｎ４．４％（５ｎｍ）／ＴｅＡｌＺｒＣｕＧｅ（５０ｎｍ）／Ｗ（５０ｎｍ）」である。なお、表１に示した抵抗変化層の組成は作製時に用いた組成である。実際の抵抗変化層２２の組成は、製造工程内で行われる加熱処理によってイオン源層２１からＣｕ，ＺｒあるいはＡｌ等の可動イオンが抵抗変化層２２，６２内に拡散するため、変化している可能性がある。

まず、サンプル１−１〜１−３の耐圧性により繰り返し動作特性を評価した。耐圧性の高いサンプルほど、繰り返し動作特性も高くなる。耐圧性は、耐圧指標を用いて求めた。耐圧指標は、サンプル１−１〜１−３に対し、消去バイアス方向に２〜３Ｖの電圧を１ｓｅｃ（秒）印加し、電圧印加前の抵抗値に対する電圧印加後の抵抗値の値を示したものである。電圧印加の前後で抵抗値が変化しない場合、耐圧指標は１となり、電圧印加後に抵抗変化層２２が例えば破壊等の損傷を受けた場合には、抵抗値が小さくなるため、耐圧指標は１よりも小さな値となる。

図５は、サンプル１−１〜１−３に対し０．２Ｖ毎（２．０，２．２，２．４，２．６，２．８，３．０Ｖ）の耐圧指標を測定し、これらの平均値を算出した結果である。下部電極１０が酸化されたサンプル１−２は、サンプル１−１よりも耐圧性が高く、また、抵抗変化層２２に窒素を含むサンプル１−３は、サンプル１−２と同等の耐圧性を有している。

次に、サンプル１−１〜１−３の保持特性を以下の方法により評価した。まず、記録時電流を１〜３０μＡ、記録電圧を３．５Ｖとして書き込み動作を行い、次いで、消去時電流を６０μＡ、消去電圧を２Ｖとして消去動作を行って書き込み状態および消去状態のサンプル１−１〜１−３の抵抗値を測定した。この後、１３０℃、１時間の環境下で高温加速保持試験を行い、同様にして、サンプル１−１〜１−３の抵抗値を測定した。書き込みパルス幅は２ｎｓ〜１００ｍｓ、消去のパルス幅は１ｍｓとした。

図６，図７および図８は、それぞれサンプル１−１，サンプル１−２およびサンプル１−３の保持特性を表したものである。図６〜図８では、横軸が高温加速保持試験前の抵抗値（データ記録時抵抗値）、縦軸が高温加速保持試験後の抵抗値（加熱後抵抗値）であり、図６（Ａ），図７（Ａ），図８（Ａ）が、書き込み状態、図６（Ｂ），図７（Ｂ），図８（Ｂ）が消去状態のものである。

書き込み状態では、サンプル１−１〜１−３のいずれも保持特性が良好であるのに対し、消去状態では、サンプル１−１およびサンプル１−３と比べてサンプル１−２の保持特性が低くなっている。

図９は、上記のサンプル１−１〜１−３の保持特性を、保持性能指標を用いて表したものである。保持性能指標は、高温加速保持試験前後で抵抗値が変化しないものを基準として、基準からのばらつきを示したものであり、その値が小さいものほど、保持特性は良好となる。具体的には、保持性能指標（Ｉ_R）は、以下の式（１）および式（２）により求めた。なお、Ｒ_bは、高温加速保持試験前の抵抗値、Ｒ_aは高温加速保持試験後の抵抗値、ｍは測定点数である。図９では、サンプル１−２の保持性能指標を１として相対表示している。以下、保持性能指標は同様に表す。下部電極１０が酸化されたサンプル１−２は、繰り返し動作特性は高いものの保持特性が低くなるのに対し、抵抗変化層２２に窒素を含むサンプル１−３は、保持特性も良好であり、サンプル１−１と同程度である。

（実験２）
（サンプル２−１〜２−１０）
サンプル２−１〜２−１０を用いて、抵抗変化層２２中の窒素の含有量が、繰り返し動作特性および保持特性に与える影響について調べた。サンプル２−１〜２−１０について、実験１と同様にして耐圧指標を求めた結果を図１０（Ａ），図１１（Ａ）、保持性能指標を求めた結果を図１０（Ｂ），図１１（Ｂ）にそれぞれ表す。図１０（Ａ），図１０（Ｂ）は、主に窒素含有量が１％より大きなサンプルの結果を表し、図１１（Ａ），図１１（Ｂ）は、主に窒素含有量が１％以下のサンプルの結果を表している。サンプル２−１〜２−１０における「下部電極／抵抗変化層／イオン源層／上部電極」の組成および各膜厚は「ＴｉＮ／[Ａｌ２Ｔｅ８]−Ｎ／ＴｅＡｌＺｒＣｕＧｅ（５０ｎｍ）／Ｗ（５０ｎｍ）」であり、抵抗変化層２２の組成および膜厚は表２に示す。

抵抗変化層２２が窒素を含まないサンプル２−１と比較して、窒素を含有したサンプル２−２〜２−１０はいずれも耐圧性が高いが、窒素の含有量が多いほど、より高くなる傾向にある。サンプル２−２〜２−１０の保持性能は、サンプル２−１と同程度であり、サンプル１−２よりも十分高い（保持性能指標が１よりも十分小さい）ことが確認できた。なお、窒素の含有量は、Ｘ線光電子分光法（ＸＰＳ）を用いて測定している。サンプル２−８〜２−１０（窒素含有量０．１２〜１％）はこの方法での測定限界付近に相当するが、これらのサンプルにおいてもサンプル２−２〜２−７と同様の効果が得られることを確認している（図１１）。

（実験３）
（サンプル３−１〜３−１８）
抵抗変化層２２のＡｌ／ＴｅをＡｌ／Ｔｅ＝４／６とし、実験２と同様にして窒素の含有量が繰り返し動作特性および保持特性に与える影響について調べた結果を図１２および図１３に表す。図１２（Ａ），図１３（Ａ）は耐圧指標、図１２（Ｂ），図１３（Ｂ）は保持性能指標をそれぞれ表し、図１２は、主に窒素含有量が１％より大きなサンプル、図１３は窒素含有量が１％以下のサンプルの結果をそれぞれ表している。サンプル３−１〜３−１８における「下部電極／抵抗変化層／イオン源層／上部電極」の組成および各膜厚は「ＴｉＮ／[Ａｌ４Ｔｅ６]−Ｎ／ＴｅＡｌＺｒＣｕＧｅ（５０ｎｍ）／Ｗ（５０ｎｍ）」であり、抵抗変化層２２の組成および膜厚は表３に示す。

図１０および図１１と同様に、窒素を含有したサンプル３−２〜３−１８は窒素を含まないサンプル３−１よりも耐圧性が高く、窒素の含有量が多いほど耐圧性は高くなる傾向がみられた。サンプル３−２〜３−１８の保持性能も、サンプル３−１と同程度であり、サンプル１−２よりも十分に高い（保持性能指標１よりも十分小さい）ものであった。なお、上記実験２と同様に、サンプル３−１６〜３−１８（窒素含有量０．１６〜１％）は、ＸＰＳによる測定限界付近に相当するが、これらのサンプルにおいてもサンプル３−２〜３−１５と同様の効果が得られることを確認している（図１３）。

（実験４）
（サンプル４−１〜４−３）
サンプル４−１〜４−３を用い、抵抗変化層２２の膜厚を２〜４ｎｍの間で変化させて、繰り返し動作特性および保持特性を評価した。この結果を表したものが、図１４であり、図１４（Ａ）は耐圧指標、図１４（Ｂ）は保持性能指標をそれぞれ表している。サンプル４−１〜４−３における「下部電極／抵抗変化層／イオン源層／上部電極」の組成および各膜厚は「ＴｉＮ／[ＡｌＴｅ]−Ｎ／ＴｅＡｌＺｒＣｕＧｅ（５０ｎｍ）／Ｗ（５０ｎｍ）」であり、抵抗変化層２２の組成および膜厚は表４に示す。

図１４より、耐圧指標および保持性能指標共に膜厚依存性があることがわかった。繰り返し動作特性および保持特性は、膜厚が大きくなるにつれて向上するが、測定範囲のうち、最小膜厚の２ｎｍでも十分な繰り返し動作特性および保持特性が得られている。

（実験５）
（サンプル５−１〜５−１０）
サンプル５−１〜５−１０を用い、抵抗変化層２２中のＡｌの含有量、即ちＡｌ／Ｔｅ比を変化させて繰り返し動作特性および保持特性を評価した。この結果を表したものが、図１５であり、図１５（Ａ）は耐圧指標、図１５（Ｂ）は保持性能指標をそれぞれ表している。サンプル５−１〜５−１０における「下部電極／抵抗変化層／イオン源層／上部電極」の組成および各膜厚は「ＴｉＮ／[ＡｌＴｅ]−Ｎ／ＴｅＡｌＺｒＣｕＧｅ（５０ｎｍ）／Ｗ（５０ｎｍ）」であり、抵抗変化層２２の組成および膜厚は表５に示す。

Ａｌを含まないサンプル５−１でも、十分な繰り返し動作特性および保持特性が得られたが、Ａｌ含有量が増えるにつれて、繰り返し動作特性および保持特性共に向上していく傾向が確認された。一方、Ａｌ含有量６０％（Ａｌ／Ｔｅ比＝６／４）以上では、耐圧指標および保持性能指標共に大きく変化しないことがわかった。

（実験６）
（サンプル６−１，６−２）
下部電極１０の酸化による繰り返し動作特性および保持特性の変化について調べた結果を図１６に示す。図１６（Ａ）は耐圧指標、図１６（Ｂ）は保持性能指標をそれぞれ表している。サンプル６−１の「下部電極／抵抗変化層／イオン源層／上部電極」の組成および各膜厚は「ＴｉＮ／[Ａｌ２Ｔｅ８]−Ｎ４．４％（４ｎｍ）／ＴｅＡｌＺｒＣｕＧｅ（５０ｎｍ）／Ｗ（５０ｎｍ）」であり、表６に示したように、サンプル６−２は、サンプル６−１の下部電極１０をプラズマ酸化させたものである。サンプル６−２では、下部電極１０の表面（抵抗変化層２２側の面）および抵抗変化層２２の一部が酸化されて「ＴｉＮ／ＴｉＯｘ／ＡｌＯｘ／[Ａｌ２Ｔｅ８]−Ｎ４．４％（４ｎｍ）／ＴｅＡｌＺｒＣｕＧｅ（５０ｎｍ）／Ｗ（５０ｎｍ）」となっている。

図１６より下部電極１０を酸化させても繰り返し動作特性および保持特性共に、低下しないことが確認された。

（実験７）
（サンプル７−１，７−２）
抵抗変化層２２を積層構造とした場合の繰り返し動作特性および保持特性の変化について調べた結果を図１７に示す。図１７（Ａ）は耐圧指標、図１７（Ｂ）は保持性能指標をそれぞれ表している。サンプル７−１の「下部電極／抵抗変化層／イオン源層／上部電極」の組成および各膜厚は「ＴｉＮ／[Ａｌ４Ｔｅ６]−Ｎ５．４％（４ｎｍ）／ＴｅＡｌＺｒＣｕＧｅ（５０ｎｍ）／Ｗ（５０ｎｍ）」であり、表７に示したように、サンプル７−２は、抵抗変化層２２（第１抵抗変化層６２Ａ）としてアルミニウムの酸化層（ＡｌＯｘ）を下部電極１０側に成膜したものである。サンプル７−２の組成および各膜厚は「ＴｉＮ／ＡｌＯｘ（０．３ｎｍ）／[Ａｌ４Ｔｅ６]−Ｎ５．４％（４ｎｍ）／ＴｅＡｌＺｒＣｕＧｅ（５０ｎｍ）／Ｗ（５０ｎｍ）」である。

図１７より、抵抗変化層２２を酸化層との積層構造としても繰り返し動作特性および保持特性共に、低下しないことが確認された。

以上、実施の形態，変形例および実施例を挙げて本技術を説明したが、本技術は、上記実施の形態等に限定されるものではなく、種々変形することが可能である。

例えば、上記実施の形態等では、記憶素子１，２およびメモリセルアレイの構成を具体的に挙げて説明したが、全ての層を備える必要はなく、また、他の層を更に備えていてもよい。

更に、例えば、上記実施の形態等において説明した各層の材料、または成膜方法および成膜条件などは限定されるものではなく、他の材料としてもよく、または他の成膜方法としてもよい。例えば、イオン源層２１，６１には、上記組成比率を崩さない範囲で、他の遷移金属元素、例えばＴｉ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｃｒ，Ｍｏ，Ｗを添加してもよい。また、Ｃｕ，Ａｇまたは亜鉛Ｚｎ以外にも、ニッケル（Ｎｉ）などを添加してもよい。

加えて、上記変形例では２層からなる抵抗変化層を例示したが、抵抗変化層を３層以上により構成した積層構造としてもよい。

なお、本技術は以下のような構成を取ることも可能である。
（１）第１電極、記憶層および第２電極をこの順に有し、前記記憶層は、前記第２電極側に設けられ、少なくとも１種の金属元素およびテルル（Ｔｅ）、硫黄（Ｓ）およびセレン（Ｓｅ）のうちの少なくとも１種のカルコゲン元素を含むイオン源層と、前記イオン源層と前記第１電極との間に設けられ、かつ、テルルおよび窒素（Ｎ）を含むと共に前記イオン源層に接する層を有する抵抗変化層とを備えた記憶素子。
（２）前記抵抗変化層のうち、前記イオン源層に接する層はアルミニウム（Ａｌ）を含む前記（１）に記載の記憶素子。
（３）前記抵抗変化層のうち、前記イオン源層に接する層は、０．１％以上５０％以下の窒素を含有する前記（１）または（２）に記載の記憶素子。
（４）前記金属元素は、銀（Ａｇ），銅（Ｃｕ）および亜鉛（Ｚｎ）のうち少なくとも１種を含む前記（１）乃至（３）のうちいずれか１つに記載の記憶素子。
（５）前記金属元素は、銅（Ｃｕ），アルミニウム（Ａｌ）およびジルコニウム（Ｚｒ）を含む前記（１）乃至（４）のうちいずれか１つに記載の記憶素子。
（６）前記第１電極の、前記抵抗変化層側の面は酸化されている前記（１）乃至（５）のうちいずれか１つに記載の記憶素子。
（７）前記抵抗変化層は、前記第１電極側の第１抵抗変化層と前記イオン源層側の第２抵抗変化層により構成され、前記第１抵抗変化層は酸化層である前記（１）乃至（６）のうちいずれか１つに記載の記憶素子。
（８）前記第１電極および前記第２電極への電圧印加によって前記イオン源層に含まれる金属元素が移動し、前記抵抗変化層の抵抗状態が変化して情報を記憶する前記（１）乃至（７）のうちいずれか１つに記載の記憶素子。
（９）第１電極、記憶層および第２電極をこの順に有する複数の記憶素子と、前記複数の記憶素子に対して選択的に電圧または電流のパルスを印加するパルス印加部とを備え、前記記憶層は、前記第２電極側に設けられ、少なくとも１種の金属元素およびテルル（Ｔｅ）、硫黄（Ｓ）およびセレン（Ｓｅ）のうちの少なくとも１種のカルコゲン元素を含むイオン源層と、前記イオン源層と前記第１電極との間に設けられ、かつ、テルルおよび窒素（Ｎ）を含むと共に前記イオン源層に接する層を有する抵抗変化層とを備えた記憶装置。
（１０）前記抵抗変化層のうち、前記イオン源層に接する層はアルミニウム（Ａｌ）を含む前記（９）に記載の記憶装置。
（１１）前記抵抗変化層のうち、前記イオン源層に接する層は、０．１％以上５０％以下の窒素を含有する前記（９）または（１０）に記載の記憶装置。
（１２）前記金属元素は、銀（Ａｇ），銅（Ｃｕ）および亜鉛（Ｚｎ）のうち少なくとも１種を含む前記（９）乃至（１１）のうちいずれか１つに記載の記憶装置。
（１３）前記金属元素は、銅（Ｃｕ），アルミニウム（Ａｌ）およびジルコニウム（Ｚｒ）を含む前記（９）乃至（１２）のうちいずれか１つに記載の記憶装置。
（１４）前記第１電極の、前記抵抗変化層側の面は酸化されている前記（９）乃至（１３）のうちいずれか１つに記載の記憶装置。
（１５）前記抵抗変化層は、前記第１電極側の第１抵抗変化層と前記イオン源層側の第２抵抗変化層により構成され、前記第１抵抗変化層は酸化層である前記（９）乃至（１４）のうちいずれか１つに記載の記憶装置。
（１６）前記第１電極および前記第２電極への電圧印加によって前記イオン源層に含まれる金属元素が移動し、前記抵抗変化層の抵抗状態が変化して情報を記憶する前記（９）乃至（１４）のうちいずれか１つに記載の記憶装置。

１，２…記憶素子、１…下部電極、２０，６０…記憶層、２１，６１…イオン源層、２２，６２…抵抗変化層、６２Ａ…第１抵抗変化層、６２Ｂ…第２抵抗変化層、３０…上部電極、４１…半導体基板、４３…ソース／ドレイン領域、４４…ゲート電極、４５，４７…プラグ層、４６…金属配線層、４８…アクティブ領域、５１，５２…コンタクト部

Claims (16)

1. 第１電極、記憶層および第２電極をこの順に有し、
   前記記憶層は、
   前記第２電極側に設けられ、少なくとも１種の金属元素およびテルル（Ｔｅ）、硫黄（Ｓ）およびセレン（Ｓｅ）のうちの少なくとも１種のカルコゲン元素を含むイオン源層と、
   前記イオン源層と前記第１電極との間に設けられ、かつ、テルルおよび窒素（Ｎ）を含むと共に前記イオン源層に接する層を有する抵抗変化層と
   を備えた記憶素子。
2. 前記抵抗変化層のうち、前記イオン源層に接する層はアルミニウム（Ａｌ）を含む
   請求項１に記載の記憶素子。
3. 前記抵抗変化層のうち、前記イオン源層に接する層は、０．１％以上５０％以下の窒素を含有する
   請求項１に記載の記憶素子。
4. 前記金属元素は、銀（Ａｇ），銅（Ｃｕ）および亜鉛（Ｚｎ）のうち少なくとも１種を含む
   請求項１に記載の記憶素子。
5. 前記金属元素は、銅（Ｃｕ），アルミニウム（Ａｌ）およびジルコニウム（Ｚｒ）を含む
   請求項１に記載の記憶素子。
6. 前記第１電極の、前記抵抗変化層側の面は酸化されている
   請求項１に記載の記憶素子。
7. 前記抵抗変化層は、前記第１電極側の第１抵抗変化層と前記イオン源層側の第２抵抗変化層により構成され、
   前記第１抵抗変化層は酸化層である
   請求項１に記載の記憶素子。
8. 前記第１電極および前記第２電極への電圧印加によって前記イオン源層に含まれる金属元素が移動し、前記抵抗変化層の抵抗状態が変化して情報を記憶する
   請求項１に記載の記憶素子。
9. 第１電極、記憶層および第２電極をこの順に有する複数の記憶素子と、前記複数の記憶素子に対して選択的に電圧または電流のパルスを印加するパルス印加部とを備え、
   前記記憶層は、
   前記第２電極側に設けられ、少なくとも１種の金属元素およびテルル（Ｔｅ）、硫黄（Ｓ）およびセレン（Ｓｅ）のうちの少なくとも１種のカルコゲン元素を含むイオン源層と、
   前記イオン源層と前記第１電極との間に設けられ、かつ、テルルおよび窒素（Ｎ）を含むと共に前記イオン源層に接する層を有する抵抗変化層とを備えた
   記憶装置。
10. 前記抵抗変化層のうち、前記イオン源層に接する層はアルミニウム（Ａｌ）を含む
    請求項９に記載の記憶装置。
11. 前記抵抗変化層のうち、前記イオン源層に接する層は、０．１％以上５０％以下の窒素を含有する
    請求項９に記載の記憶装置。
12. 前記金属元素は、銀（Ａｇ），銅（Ｃｕ）および亜鉛（Ｚｎ）のうち少なくとも１種を含む
    請求項９に記載の記憶装置。
13. 前記金属元素は、銅（Ｃｕ），アルミニウム（Ａｌ）およびジルコニウム（Ｚｒ）を含む
    請求項９に記載の記憶装置。
14. 前記第１電極の、前記抵抗変化層側の面は酸化されている
    請求項９に記載の記憶装置。
15. 前記抵抗変化層は、前記第１電極側の第１抵抗変化層と前記イオン源層側の第２抵抗変化層により構成され、
    前記第１抵抗変化層は酸化層である
    請求項９に記載の記憶装置。
16. 前記第１電極および前記第２電極への電圧印加によって前記イオン源層に含まれる金属元素が移動し、前記抵抗変化層の抵抗状態が変化して情報を記憶する
    請求項９に記載の記憶装置。

Images