JP4252624B2 - 抵抗変化型記憶装置 - Google Patents
抵抗変化型記憶装置 Download PDFInfo
- Publication number
- JP4252624B2 JP4252624B2 JP2008548383A JP2008548383A JP4252624B2 JP 4252624 B2 JP4252624 B2 JP 4252624B2 JP 2008548383 A JP2008548383 A JP 2008548383A JP 2008548383 A JP2008548383 A JP 2008548383A JP 4252624 B2 JP4252624 B2 JP 4252624B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- wiring
- voltage source
- nonvolatile memory
- memory element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000008859 change Effects 0.000 title claims description 100
- 230000001629 suppression Effects 0.000 claims description 45
- 238000003860 storage Methods 0.000 claims description 28
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 17
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 17
- 230000007423 decrease Effects 0.000 claims description 12
- 229910003070 TaOx Inorganic materials 0.000 claims description 7
- 230000000873 masking effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 38
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 36
- 239000001301 oxygen Substances 0.000 description 36
- 229910052760 oxygen Inorganic materials 0.000 description 36
- 239000010408 film Substances 0.000 description 29
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 28
- 238000000034 method Methods 0.000 description 27
- 102100027891 Mitochondrial chaperone BCS1 Human genes 0.000 description 22
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 22
- 238000004544 sputter deposition Methods 0.000 description 21
- 239000000463 material Substances 0.000 description 16
- 239000000758 substrate Substances 0.000 description 16
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 13
- 239000007789 gas Substances 0.000 description 12
- 239000010409 thin film Substances 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000002474 experimental method Methods 0.000 description 11
- 229910052757 nitrogen Inorganic materials 0.000 description 11
- 238000005259 measurement Methods 0.000 description 10
- 230000007704 transition Effects 0.000 description 10
- 238000005001 rutherford backscattering spectroscopy Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 101100232079 Arabidopsis thaliana HSR4 gene Proteins 0.000 description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 101150007734 BCS1 gene Proteins 0.000 description 6
- 101100004264 Homo sapiens BCS1L gene Proteins 0.000 description 6
- 101000937756 Homo sapiens Box C/D snoRNA protein 1 Proteins 0.000 description 6
- 101001139126 Homo sapiens Krueppel-like factor 6 Proteins 0.000 description 6
- 102100020679 Krueppel-like factor 6 Human genes 0.000 description 6
- 101100219120 Theobroma cacao BTS1 gene Proteins 0.000 description 6
- 230000002457 bidirectional effect Effects 0.000 description 6
- 229910001873 dinitrogen Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000014509 gene expression Effects 0.000 description 6
- 229910052697 platinum Inorganic materials 0.000 description 6
- 101150016268 BLS1 gene Proteins 0.000 description 5
- 101100335694 Oryza sativa subsp. japonica G1L6 gene Proteins 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 239000007772 electrode material Substances 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 238000013459 approach Methods 0.000 description 4
- 101100381655 Arabidopsis thaliana BIM2 gene Proteins 0.000 description 3
- 101150018973 BIM1 gene Proteins 0.000 description 3
- 102100036008 CD48 antigen Human genes 0.000 description 3
- 101000716130 Homo sapiens CD48 antigen Proteins 0.000 description 3
- 101000813777 Homo sapiens Splicing factor ESS-2 homolog Proteins 0.000 description 3
- 102100039575 Splicing factor ESS-2 homolog Human genes 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 238000005036 potential barrier Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 101100058736 Arabidopsis thaliana BZR1 gene Proteins 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 101100373124 Schizosaccharomyces pombe (strain 972 / ATCC 24843) wis1 gene Proteins 0.000 description 2
- 101100137381 Schizosaccharomyces pombe (strain 972 / ATCC 24843) wis2 gene Proteins 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 101100218870 Sorbus aucuparia BIS2 gene Proteins 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000001552 radio frequency sputter deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/003—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
- H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/009—Write using potential difference applied between cell electrodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Description
A.選択不揮発性記憶素子に対応する第1の配線に第1の電圧源を接続し、選択不揮発性記憶素子に対応する第2の配線に第2の電圧源を接続し、選択不揮発性記憶素子に対応しない第1の配線に第3の電圧源を接続し、選択不揮発性記憶素子に対応しない第2の配線に第4の電圧源を接続する。
B.選択不揮発性記憶素子に対応する第2の配線に第1の電圧源を接続し、選択不揮発性記憶素子に対応する第1の配線に第2の電圧源を接続し、選択不揮発性記憶素子に対応しない第2の配線に第3の電圧源を接続し、選択不揮発性記憶素子に対応しない第1の配線に第4の電圧源を接続する。
A.選択不揮発性記憶素子に対応する第1の配線に第1の電圧源を接続し、選択不揮発性記憶素子に対応する第2の配線に第2の電圧源を接続し、選択不揮発性記憶素子に対応しない第1の配線に第3の電圧源を接続し、選択不揮発性記憶素子に対応しない第2の配線に第4の電圧源を接続する。
B.選択不揮発性記憶素子に対応する第2の配線に第1の電圧源を接続し、選択不揮発性記憶素子に対応する第1の配線に第2の電圧源を接続し、選択不揮発性記憶素子に対応しない第2の配線に第3の電圧源を接続し、選択不揮発性記憶素子に対応しない第1の配線に第4の電圧源を接続する。
A.選択不揮発性記憶素子に対応する第1の配線に第1の電圧源を接続し、選択不揮発性記憶素子に対応する第2の配線に第2の電圧源を接続し、選択不揮発性記憶素子に対応しない第1の配線に第3の電圧源を接続し、選択不揮発性記憶素子に対応しない第2の配線に第4の電圧源を接続する。
B.選択不揮発性記憶素子に対応する第2の配線に第1の電圧源を接続し、選択不揮発性記憶素子に対応する第1の配線に第2の電圧源を接続し、選択不揮発性記憶素子に対応しない第2の配線に第3の電圧源を接続し、選択不揮発性記憶素子に対応しない第1の配線に第4の電圧源を接続する。
かかる構成では、ヒューズ調整により複数の電圧を容易に出力できる。
第1実施形態の抵抗変化型記憶装置は、ワード線とビット線との交点(立体交差点)に不揮発性記憶素子を配設した、いわゆるクロスポイント型の記憶装置である。
図1は、本発明の第1実施形態の抵抗変化型記憶装置の概略構成の一例を示すブロック図である。また、図2は、図1におけるA部の構成(4ビット分の構成)を示す斜視図である。
図3は、本発明の第1実施形態の抵抗変化型記憶装置100が備えるメモリセル110の構成を示す断面図である。なお、図3では、図2のB部における構成が示されている。
以下、メモリセル110の形成方法について説明する。
1.O2流量比と組成との関係
図6は、製造工程におけるスパッタガス中のO2流量比(スパッタガス中のO2の流量比率:流量は体積流量)と、RBS(ラザフォード後方散乱)法で分析したTa酸化物層の酸素含有率(原子比)との関係を示す図である。O2流量比が7%以上の条件では酸素含有率が飽和する傾向が見られるが、O2流量比により酸化タンタル層の組成を連続的に制御できることがわかる。つまり、タンタル酸化物層を反応性RFスパッタ法により形成する際に、スパッタガス中のO2流量比を制御することにより、タンタル酸化物層の酸素含有率をタンタル酸化物層の厚み方向において所望の一定値に制御することができる。
図7は、可変抵抗層を酸化Taで構成した場合の、製造工程におけるスパッタガス中のO2流量比と可変抵抗層の抵抗率との関係を示す図である。図7の各プロットは、図6の各プロットに対応するものである。両図において、O2流量比が等しいプロットは同一の実験の結果を示す。
本発明者等は、図8に示す各酸素含有率を有する試料の抵抗率を測定し、その測定データの回帰曲線を求めた。図8には、この測定データ(黒三角印で示す)とこの回帰曲線とを示す。また、本発明者等は、この各酸素含有率を有する試料に電気パルスを印加して抵抗変化特性が発現することを確認または推認した。上記回帰曲線によれば、可変抵抗層をTaOxと表記した場合のxの範囲が0<x<2.5の範囲で可変抵抗層が導体となり(導体として定義される抵抗率を有するものとなり)、各試料について確認したような抵抗変化現象を発現すると推認される。
電流抑制素子116は、下部電極117の主面上に、電流抑制層としてのSiNx膜を形成することで形成される。この成膜の際には、例えば、多結晶シリコンターゲットをArと窒素との混合ガス雰囲気の下でスパッタする手法(いわゆる、反応性スパッタ法)を用いる。そして、典型的な成膜条件として、真空度を0.3〜2Paとし、基板温度を20〜300℃とし、窒素ガスの流量比(Arと窒素との総流量に対する窒素の流量の比率)を0〜40%とし、DCパワーを100〜300Wとした上で、SiNx膜の厚さが5〜20nmとなるよう成膜時間を調節する。
図14は、本発明の第1実施形態における不揮発性記憶素子129の電圧−電流特性の一例を示す図である。図14では、内部電極115に対する上部電極113の電位を不揮発性記憶素子129に印加される「電圧」とし、該2つの電極間を流れる電流を不揮発性記憶素子129に流れる「電流」とする。図14では、電圧が線形軸で示され、電流の絶対値が対数軸で示されている。図14に示すように、不揮発性記憶素子129はバイポーラタイプの抵抗変化型記憶素子である。低抵抗状態(例えば100Ω程度)にある不揮発性記憶素子129に正の電圧を印加して行くと、ある時点(図14では約1V)で高抵抗状態(例えば1kΩ程度)へと遷移する。その後は、正の電圧を印加しても抵抗状態は変化しない。一方、高抵抗状態にある不揮発性記憶素子129に負の電圧を印加してゆくと、ある時点(図14では−1.2V程度)で低抵抗状態へと遷移する。その後は、負の電圧を印加しても抵抗状態は変化しない。低抵抗状態から高抵抗状態へと遷移する直前の電圧および電流をそれぞれVrwおよびIwとする。高抵抗状態から低抵抗状態へと遷移した直後の電圧および電流をそれぞれ−Vreおよび−Ieとする。
Ve=Vre+Vde ・・・ (3)
図中、IwとIeはほぼ等しいものとして描かれているが、必ずしもIwとIeが一致している必要はない。
図17は、本発明の第1実施形態における行デコーダ/ドライバ103のドライバ部分の回路構成の一例を示す回路図である。図に示すように、行デコーダ/ドライバ103のドライバ部分は、行デコーダ(図示せず)からの非選択信号が入力される非選択信号入力線WLD1、WLD2、・・・、WLDmと、非選択信号入力線WLD1、WLD2、・・・、WLDmのそれぞれに接続されたインバータWID1、WID2、・・・、WIDmと、非選択電圧供給線WVDと、非選択電圧供給線WVDに印加されている電圧をワード線WL1、WL2、・・・、WLmに入力する非選択用スイッチ素子WCD1、WCD2、・・・、WCDm(第1の非選択用スイッチ素子)と、行デコーダからの選択信号が入力される選択信号入力線WLS1、WLS2、・・・、WLSmと、選択信号入力線WLS1、WLS2、・・・、WLSmのそれぞれに接続されたインバータWIS1、WIS2、・・・、WISmと、選択電圧供給線WVSと、選択電圧供給線WVSに印加されている電圧をワード線WL1、WL2、・・・、WLmに入力する選択用スイッチ素子WCS1、WCS2、・・・、WCSm(第1の選択用スイッチ素子)と、を備えている。
図18は、本発明の第1実施形態における列デコーダ/ドライバ104のドライバ部分の回路構成の一例を示す回路図である。図に示すように、列デコーダ/ドライバ104のドライバ部分は、列デコーダ(図示せず)からの非選択信号が入力される非選択信号入力線BLD1、BLD2、・・・、BLDnと、非選択信号入力線BLD1、BLD2、・・・、BLDnのそれぞれに接続されたインバータBID1、BID2、・・・、BIDnと、非選択電圧供給線BVDと、非選択電圧供給線BVDに印加されている電圧をビット線BL1、BL2、・・・、BLnに入力する非選択用スイッチ素子BCD1、BCD2、・・・、BCDn(第2の非選択用スイッチ素子)と、列デコーダからの選択信号が入力される選択信号入力線BLS1、BLS2、・・・、BLSnと、選択信号入力線BLS1、BLS2、・・・、BLSnのそれぞれに接続されたインバータBIS1、BIS2、・・・、BISnと、選択電圧供給線BVSと、選択電圧供給線BVSに印加されている電圧をビット線BL1、BL2、・・・、BLnに入力する選択用スイッチ素子BCS1、BCS2、・・・、BCSn(第2の選択用スイッチ素子)と、を備えている。
図19は、第1電源121の回路構成の一例を示す回路図である。図に示すように、第1電源121は、オペアンプ130と基準電圧発生器131とを備えている。基準電圧発生器131は、周知の方法により、第1の電圧V1を基準電圧として出力するように構成されている。オペアンプ130の入力の一方に基準電圧発生器131の出力を接続し、オペアンプ130の入力端子の他方にオペアンプ130の出力を入力(フィードバック)することにより、基準電圧発生器131が出力する基準電圧に電圧が等しい電源(定電圧電源)が実現される。
図20は、本発明の第1実施形態においてワード線およびビット線に印加される電圧の一例を示すタイミングチャートであり、それぞれ(a)消去モード、(b)プログラムモード、(c)読出しモード、(d)スタンバイモード、の各動作モードを示す。
データ書込み動作について以下説明する。本実施形態において、データ書込み動作は、消去モードでの書込みとプログラムモードでの書込みという、2つの動作モードでの書込みが順次実行されることにより行われる。消去モードにおいてデータを書き込むべきメモリセルの抵抗状態が高抵抗状態(“0”)に揃えられる。その後、プログラムモードにおいて低抵抗状態(“1”)を書き込むべきメモリセルについてのみ電気的パルスが印加されてそれらのメモリセルの抵抗状態が低抵抗状態へ変化し、データの書込みが完了する。
V1−V2=VP ・・・ (5)
VP>Vw ・・・ (6)
VP>Ve ・・・ (7)
V4>V3 ・・・ (8)
V4−V2=(2/3)×VP ・・・ (9)
V3−V2=(1/3)×VP ・・・ (10)
データ書込み動作時には、以上の式を満たすように、制御回路109の制御により、V1乃至V4が設定される。なお、式(5)はVPの定義であって、消去モードおよびプログラムモードにおけるV1とV2との差分をVPと定義する。式(6)および(7)に示すように、VPの絶対値はVwおよびVeのいずれよりも十分大きい電圧に設定される。不揮発性記憶素子129の抵抗状態が確実に変化するようにするためである。
データ書込み動作においては、最初に、消去モードに入ることを示す信号が外部の制御装置から制御回路109へと入力される。制御回路109は、V1乃至V4が上述の条件を満たすように第1電源121と第2電源122と第3電源123と第4電源124とを制御した後、切換えスイッチ120を制御する。第1電源121は列デコーダ/ドライバ104の選択電圧供給線BVSに接続される。第2電源122は行デコーダ/ドライバ103の選択電圧供給線WVSに接続される。第3電源123は列デコーダ/ドライバ104の非選択電圧供給線BVDに接続される。第4電源124は行デコーダ/ドライバ103の非選択電圧供給線WVDに接続される。設定された切換えスイッチ120の状態は、消去モードを通じて一定に維持される。
消去モードが終了すると、プログラムモードに入ることを示す信号が外部の制御装置から制御回路109へと入力される。制御回路109は切換えスイッチ120を制御する。第1電源121は行デコーダ/ドライバ103の選択電圧供給線WVSに接続される。第2電源122は列デコーダ/ドライバ104の選択電圧供給線BVSに接続される。第3電源123は行デコーダ/ドライバ103の非選択電圧供給線WVDに接続される。第4電源124は列デコーダ/ドライバ104の非選択電圧供給線BVDに接続される。設定された切換えスイッチ120の状態は、プログラムモードを通じて一定に維持される。電源回路109の出力電圧(V1乃至V4)は消去モードと同様である。
データ読出し動作(読出しモード)について説明する。本実施形態において、データ読出し動作時にV1乃至V4は以下の式を満たす。なお、式中の変数は電圧であって、すべて0以上の数とする。
V1−V2=Vrr ・・・ (12)
Vrr<Vw ・・・ (13)
Vrr<Ve ・・・ (14)
V4>V3 ・・・ (15)
V4−V2=(2/3)×Vrr ・・・ (16)
V3−V2=(1/3)×Vrr ・・・ (17)
データ読出し動作時には、以上の式を満たすように、制御回路109の制御により、V1乃至V4が設定される。なお、式(12)はVrrの定義であって、読出しモードにおけるV1とV2との差分をVrrと定義する。Vrrは読出し時にメモリセル110に印加される電圧である。式(13)および(14)に示すように、Vrrの絶対値はVwおよびVeのいずれよりも十分小さい電圧に設定される。不揮発性記憶素子129の抵抗状態が変化しないようにするためである。
スタンバイ動作について以下説明する。本実施形態において、スタンバイ動作時にV1乃至V4は以下の式を満たす。なお、式中の変数は電圧であって、すべて0以上の数とする。
V2=(1/2)×Vrr ・・・ (19)
V3=(1/2)×Vrr ・・・ (20)
V4=(1/2)×Vrr ・・・ (21)
スタンバイ動作時には、以上の式を満たすように、制御回路109の制御により、V1乃至V4が設定される。Vrrは読出しモードにおけるVrrと同じ値としてよい。
図21は、本発明の第1実施形態において、ビット線BL1とワード線WL1とに接続されたメモリセルMC11を選択した場合のメモリアレイ102の等価回路図である。以下、図面を参照しつつ、本実施形態の構成がもたらす効果について説明する。
消去モードとプログラムモードにおいて、第1電源121乃至第4電源124が出力する電圧が異なっていてもよい。V4は(V1+V2)/2より大きければよく、V3は(V1+V2)/2より小さければよい。電流抑制素子116の閾値(閾値電圧)をVFとして、V1−V4<VFまたはV3−V2<VFを満たすことが好ましい。V1−V4<VFかつV3−V2<VFを満たすことがより好ましい。
第2実施形態の抵抗変化型記憶装置は、非パルス期にビット線およびワード線に印加される電圧が中間電圧に設定される点で第1実施形態の抵抗変化型記憶装置と異なっている。
第3実施形態の抵抗変化型記憶装置は、パルス期において、非選択ビット線および非選択ワード線に接続された非選択用スイッチ素子がハイインピーダンス制御される点で、第1実施形態の抵抗変化型記憶装置と異なっている。装置の構成は図1乃至図19に示したものと同様であるので、共通する構成要素については同一の符号および名称を付して説明を省略する。
101 メモリ本体部
102 メモリアレイ
103 行選択回路/ドライバ
104 列選択回路/ドライバ
105 書き込み回路
106 センスアンプ
107 データ入出力回路
108 アドレス入力回路
109 制御回路
110 メモリセル
111 上部配線
112 下部配線
113 上部電極
114 可変抵抗層
115 内部電極
116 電流抑制素子
117 下部電極
118 パルス発生回路
119 電源回路
120 切換えスイッチ
121 第1電源
122 第2電源
122’ 接地された電圧源
123 第3電源
124 第4電源
125 第1スイッチ
126 第2スイッチ
127 第3スイッチ
128 第4スイッチ
129 不揮発性記憶素子
130 オペアンプ
131 基準電圧発生器
132 Pチャンネル型トランジスタ
133 Nチャンネル型トランジスタ
134 Pチャンネル型トランジスタ
135 Nチャンネル型トランジスタ
136 Pチャンネル型トランジスタ
137 Nチャンネル型トランジスタ
138 Pチャンネル型トランジスタ
139 Nチャンネル型トランジスタ
140 第5電源
141 行デコーダ/ドライバ
142 列デコーダ/ドライバ
143 Pチャンネル型トランジスタ
144 Nチャンネル型トランジスタ
145 Pチャンネル型トランジスタ
146 Nチャンネル型トランジスタ
150 第1非選択メモリセル群
151 非選択ワード線に対応するノード
152 第2非選択メモリセル群
153 非選択ビット線に対応するノード
154 第3非選択メモリセル群
200 抵抗変化型記憶装置
211 上部配線
212 下部配線
213 上部電極
214 可変抵抗層
215 内部電極
216 電流抑制素子
217 下部電極
218 オーミック抵抗層
219 第2の可変抵抗層
MC11、MC12、…、MCnm メモリセル
BL1、BL2、・・・、BLn ビット線
BVD 非選択電圧供給線
BVS 選択電圧供給線
BLD1、BLD2、・・・、BLDn 非選択信号入力線
BLS1、BLS2、・・・、BLSn 選択信号入力線
BID1、BID2、・・・、BIDn インバータ
BIS1、BIS2、・・・、BISn インバータ
BCD1、BCD2、・・・、BCDn 非選択用スイッチ素子
BCS1、BCS2、・・・、BCSn 選択用スイッチ素子
BVM 中間電圧供給線
BLM1、BLM2、・・・、BLMm 中間電圧信号入力線
BIM1、BIM2、・・・、BIMm インバータ
BCM1、BCM2、・・・、BCMm 中間電圧選択用スイッチ素子
WL1、WL2、・・・、WLm ワード線
WVD 非選択電圧供給線
WVS 選択電圧供給線
WLD1、WLD2、・・・、WLDm 非選択信号入力線
WLS1、WLS2、・・・、WLSm 選択信号入力線
WID1、WID2、・・・、WIDm インバータ
WIS1、WIS2、・・・、WISm インバータ
WCD1、WCD2、・・・、WCDm 非選択用スイッチ素子
WCS1、WCS2、・・・、WCSm 選択用スイッチ素子
WVM 中間電圧供給線
WLM1、WLM2、・・・、WLMm 中間電圧信号入力線
WIM1、WIM2、・・・、WIMm インバータ
WCM1、WCM2、・・・、WCMm 中間電圧選択用スイッチ素子
Claims (17)
- 第1の平面内において互いに平行に形成された複数の第1の配線と前記第1の平面に平行な第2の平面内において互いに平行にかつ前記複数の第1の配線と立体交差するように形成された複数の第2の配線と前記複数の第1の配線および前記複数の第2の配線の立体交差点のそれぞれに対応して設けられ対応する第1の配線と対応する第2の配線との間に印加される電気的信号に基づいて可逆的に抵抗値が変化する可変抵抗層を備えた不揮発性記憶素子と前記立体交差点のそれぞれに対応して設けられ前記可変抵抗層と直列に接続された電流抑制素子とを備えたメモリアレイと、
第1の配線または第2の配線に第1の電圧を印加する第1の電圧源と、
第1の配線または第2の配線に第2の電圧を印加する第2の電圧源と、
第1の配線または第2の配線に第3の電圧を印加する第3の電圧源と、
第1の配線または第2の配線に第4の電圧を印加する第4の電圧源とを備えた抵抗変化型記憶装置であって、
前記可変抵抗層は、高抵抗状態にある場合にはその両端に所定の電圧である低抵抗化電圧を印加した時に高抵抗状態から低抵抗状態へと変化し、低抵抗状態にある場合にはその両端に前記低抵抗化電圧と異なる極性をもつ所定の電圧である高抵抗化電圧を印加した時に低抵抗状態から高抵抗状態へと変化する特性を有し、
前記電流抑制素子は、その両端に印加する電圧の絶対値が閾値VFを超えると急激に抵抗値が減少し、かつ、該印加する電圧の極性に応じて双方向に電流が流れる、非線形かつ双方向的な電流特性を有し、
第1乃至第4の電圧をそれぞれV1乃至V4とし、V5=(V1+V2)/2を第5の電圧とするとき、V2≦V3<V5<V4≦V1を満たし、かつ、(V1−V4)<VFまたは(V3−V2)<VFを満たし、
データを書き込むべきあるいはデータを読み出すべき不揮発性記憶素子である選択不揮発性記憶素子に対して、以下のAおよびBの動作を行うように構成された制御装置を備え、
さらに、前記制御装置の制御に基づいて電気的パルスを出力するパルス発生回路を備え、
前記制御装置は、
前記パルス発生回路が電気的パルスを出力している間に前記AまたはBの動作を行い、
前記パルス発生回路が電気的パルスを出力している間に前記Aの動作を行う場合には、前記パルス発生回路が電気的パルスを出力していない間に、全ての第1の配線に第3の電圧源を接続し、全ての第2の配線に第4の電圧源を接続し、
前記パルス発生回路が電気的パルスを出力している間に前記Bの動作を行う場合には、前記パルス発生回路が電気的パルスを出力していない間に、全ての第1の配線に第4の電圧源を接続し、全ての第2の配線に第3の電圧源を接続するように構成されている、抵抗変化型記憶装置。
A.選択不揮発性記憶素子に対応する第1の配線に第1の電圧源を接続し、選択不揮発性記憶素子に対応する第2の配線に第2の電圧源を接続し、選択不揮発性記憶素子に対応しない第1の配線に第3の電圧源を接続し、選択不揮発性記憶素子に対応しない第2の配線に第4の電圧源を接続する。
B.選択不揮発性記憶素子に対応する第2の配線に第1の電圧源を接続し、選択不揮発性記憶素子に対応する第1の配線に第2の電圧源を接続し、選択不揮発性記憶素子に対応しない第2の配線に第3の電圧源を接続し、選択不揮発性記憶素子に対応しない第1の配線に第4の電圧源を接続する。 - 第1の平面内において互いに平行に形成された複数の第1の配線と前記第1の平面に平行な第2の平面内において互いに平行にかつ前記複数の第1の配線と立体交差するように形成された複数の第2の配線と前記複数の第1の配線および前記複数の第2の配線の立体交差点のそれぞれに対応して設けられ対応する第1の配線と対応する第2の配線との間に印加される電気的信号に基づいて可逆的に抵抗値が変化する可変抵抗層を備 えた不揮発性記憶素子と前記立体交差点のそれぞれに対応して設けられ前記可変抵抗層と直列に接続された電流抑制素子とを備えたメモリアレイと、
第1の配線または第2の配線に第1の電圧を印加する第1の電圧源と、
第1の配線または第2の配線に第2の電圧を印加する第2の電圧源と、
第1の配線または第2の配線に第3の電圧を印加する第3の電圧源と、
第1の配線または第2の配線に第4の電圧を印加する第4の電圧源とを備えた抵抗変化型記憶装置であって、
前記可変抵抗層は、高抵抗状態にある場合にはその両端に所定の電圧である低抵抗化電圧を印加した時に高抵抗状態から低抵抗状態へと変化し、低抵抗状態にある場合にはその両端に前記低抵抗化電圧と異なる極性をもつ所定の電圧である高抵抗化電圧を印加した時に低抵抗状態から高抵抗状態へと変化する特性を有し、
前記電流抑制素子は、その両端に印加する電圧の絶対値が閾値VFを超えると急激に抵抗値が減少し、かつ、該印加する電圧の極性に応じて双方向に電流が流れる、非線形かつ双方向的な電流特性を有し、
第1乃至第4の電圧をそれぞれV1乃至V4とし、V5=(V1+V2)/2を第5の電圧とするとき、V2≦V3<V5<V4≦V1を満たし、かつ、(V1−V4)<VFまたは(V3−V2)<VFを満たし、
データを書き込むべきあるいはデータを読み出すべき不揮発性記憶素子である選択不揮発性記憶素子に対して、以下のAおよびBの動作を行うように構成された制御装置を備え、
さらに、前記制御装置の制御に基づいて電気的パルスを出力するパルス発生回路と、
前記第5の電圧を印加する第5の電圧源とを備え、
前記制御装置は、
前記パルス発生回路が電気的パルスを出力している間に前記AまたはBの動作を行い、
前記パルス発生回路が電気的パルスを出力していない間は全ての第1の配線および全ての第2の配線に第5の電圧源を接続するように構成されている、抵抗変化型記憶装置。
A.選択不揮発性記憶素子に対応する第1の配線に第1の電圧源を接続し、選択不揮発性記憶素子に対応する第2の配線に第2の電圧源を接続し、選択不揮発性記憶素子に対応しない第1の配線に第3の電圧源を接続し、選択不揮発性記憶素子に対応しない第2の配線に第4の電圧源を接続する。
B.選択不揮発性記憶素子に対応する第2の配線に第1の電圧源を接続し、選択不揮発性記憶素子に対応する第1の配線に第2の電圧源を接続し、選択不揮発性記憶素子に対応しない第2の配線に第3の電圧源を接続し、選択不揮発性記憶素子に対応しない第1の配線に第4の電圧源を接続する。 - 第1の平面内において互いに平行に形成された複数の第1の配線と前記第1の平面に平行な第2の平面内において互いに平行にかつ前記複数の第1の配線と立体交差するように形成された複数の第2の配線と前記複数の第1の配線および前記複数の第2の配線の立体交差点のそれぞれに対応して設けられ対応する第1の配線と対応する第2の配線との間に印加される電気的信号に基づいて可逆的に抵抗値が変化する可変抵抗層を備えた不揮発性記憶素子と前記立体交差点のそれぞれに対応して設けられ前記可変抵抗層と直列に接続された電流抑制素子とを備えたメモリアレイと、
第1の配線または第2の配線に第1の電圧を印加する第1の電圧源と、
第1の配線または第2の配線に第2の電圧を印加する第2の電圧源と、
第1の配線または第2の配線に第3の電圧を印加する第3の電圧源と、
第1の配線または第2の配線に第4の電圧を印加する第4の電圧源とを備えた抵抗変化型記憶装置であって、
前記可変抵抗層は、高抵抗状態にある場合にはその両端に所定の電圧である低抵抗化電圧を印加した時に高抵抗状態から低抵抗状態へと変化し、低抵抗状態にある場合にはその両端に前記低抵抗化電圧と異なる極性をもつ所定の電圧である高抵抗化電圧を印加した時に低抵抗状態から高抵抗状態へと変化する特性を有し、
前記電流抑制素子は、その両端に印加する電圧の絶対値が閾値VFを超えると急激に抵抗値が減少し、かつ、該印加する電圧の極性に応じて双方向に電流が流れる、非線形かつ双方向的な電流特性を有し、
第1乃至第4の電圧をそれぞれV1乃至V4とし、V5=(V1+V2)/2を第5の電圧とするとき、V2≦V3<V5<V4≦V1を満たし、かつ、(V1−V4)<VFまたは(V3−V2)<VFを満たし、
データを書き込むべきあるいはデータを読み出すべき不揮発性記憶素子である選択不揮発性記憶素子に対して、以下のAおよびBの動作を行うように構成された制御装置を備え、
さらに、前記制御装置の制御に基づいて電気的パルスを出力するパルス発生回路と、
第1の配線を第3の電圧源および第4の電圧源に択一的に接続するための第1の非選択用スイッチ素子と、
第2の配線を第3の電圧源および第4の電圧源に択一的に接続するための第2の非選択用スイッチ素子とを備え、
前記制御装置は、
前記パルス発生回路が電気的パルスを出力している間に前記AまたはBの動作を行うと同時に選択不揮発性記憶素子に対応しない第1の非選択用スイッチ素子と選択不揮発性記憶素子に対応しない第2の非選択用スイッチ素子とをハイインピーダンス状態に制御し、
前記パルス発生回路が電気的パルスを出力している間に前記Aの動作を行う場合には、前記パルス発生回路が電気的パルスを出力していない間に、全ての第1の配線に第1の非選択用スイッチ素子を制御して第3の電圧源を接続し、全ての第2の配線に第2の非選択用スイッチ素子を制御して第4の電圧源を接続し、
前記パルス発生回路が電気的パルスを出力している間に前記Bの動作を行う場合には、前記パルス発生回路が電気的パルスを出力していない間に、全ての第1の配線に第1の非選択用スイッチ素子を制御して第4の電圧源を接続し、全ての第2の配線に第2の非選択用スイッチ素子を制御して第3の電圧源を接続するように構成されている、抵抗変化型記憶装置。
A.選択不揮発性記憶素子に対応する第1の配線に第1の電圧源を接続し、選択不揮発性記憶素子に対応する第2の配線に第2の電圧源を接続し、選択不揮発性記憶素子に対応しない第1の配線に第3の電圧源を接続し、選択不揮発性記憶素子に対応しない第2の配線に第4の電圧源を接続する。
B.選択不揮発性記憶素子に対応する第2の配線に第1の電圧源を接続し、選択不揮発性記憶素子に対応する第1の配線に第2の電圧源を接続し、選択不揮発性記憶素子に対応しない第2の配線に第3の電圧源を接続し、選択不揮発性記憶素子に対応しない第1の配線に第4の電圧源を接続する。 - V1とV2との電圧差の絶対値が前記不揮発性記憶素子を高抵抗状態から低抵抗状態へと変化させるために必要な電圧の絶対値および前記不揮発性記憶素子を低抵抗状態から高抵抗状態へと変化させるために必要な電圧の絶対値のいずれよりも大きく、
前記制御装置は、
消去モードにおいて、前記Aの動作および前記Bの動作のいずれか一方を、データを書き込むべき不揮発性記憶素子の全てについて行うように構成されている、請求項1乃至3に記載の抵抗変化型記憶装置。 - V1とV2との電圧差の絶対値が前記不揮発性記憶素子を高抵抗状態から低抵抗状態へと変化させるために必要な電圧の絶対値および前記不揮発性記憶素子を低抵抗状態から高抵抗状態へと変化させるために必要な電圧の絶対値のいずれよりも大きく、
前記制御装置は、
プログラムモードにおいて、前記Aの動作および前記Bの動作のいずれか一方を、データを書き込むべき不揮発性記憶素子の全てについて行うように構成されている、請求項1乃至3に記載の抵抗変化型記憶装置。 - V1とV2との電圧差の絶対値が前記不揮発性記憶素子を高抵抗状態から低抵抗状態へと変化させるために必要な電圧の絶対値および前記不揮発性記憶素子を低抵抗状態から高抵抗状態へと変化させるために必要な電圧の絶対値のいずれよりも小さく、
前記制御装置は、
読出しモードにおいて、前記Aの動作および前記Bの動作のいずれか一方を、データを読み出すべき不揮発性記憶素子の全てについて行うように構成されている、請求項1乃至3に記載の抵抗変化型記憶装置。 - 第1の電圧源と第2の電圧源と第3の電圧源と第4の電圧源とが、それぞれ複数の電圧を択一的に出力可能に構成されている、請求項1乃至3に記載の抵抗変化型記憶装置。
- 第1の電圧源と第2の電圧源と第3の電圧源と第4の電圧源とが、それぞれ複数の電圧発生器を備えている、請求項1乃至3に記載の抵抗変化型記憶装置。
- 第2の電圧源は0Vを出力する電圧源である、請求項1乃至3に記載の抵抗変化型記憶装置。
- 前記制御装置は、
スタンバイモードにおいて、第1の電圧V1と第2の電圧V2と第3の電圧V3と第4の電圧V4とを等しい値に制御するように構成されている、請求項1乃至3に記載の抵抗変化型記憶装置。 - 前記可変抵抗層に印加される電圧の絶対値が、前記可変抵抗層を高抵抗状態から低抵抗状態へと変化させる時よりも、前記可変抵抗層を低抵抗状態から高抵抗状態へと変化させる時に、より大きくなるように、V1及びV2が設定されている、請求項1乃至3に記載の抵抗変化型記憶装置。
- (V1−V2)の絶対値が、前記可変抵抗層を高抵抗状態から低抵抗状態へと変化させる時よりも、前記可変抵抗層を低抵抗状態から高抵抗状態へと変化させる時に、より大きくなるように、V1及びV2が設定されている、請求項1乃至3に記載の抵抗変化型記憶装置。
- 前記可変抵抗層は、少なくともタンタル酸化物を含み、当該タンタル酸化物をTaOxと表した場合に、0.8≦x≦1.9を満足するように構成されている、請求項1乃至3に記載の抵抗変化型記憶装置。
- 前記電流抑制素子は電流抑制層を備え、前記電流抑制層がSiNx(0.2≦x≦0.7)により構成されている、請求項1乃至3に記載の抵抗変化型記憶装置。
- 前記メモリアレイが複数積層されてなる、請求項1乃至3に記載の抵抗変化型記憶装置。
- 第1の電圧源と第2の電圧源と第3の電圧源と第4の電圧源とが、それぞれ出力電圧をマスク調整する電圧調整回路を備える、請求項1乃至3に記載の抵抗変化型記憶装置。
- 第1の電圧源と第2の電圧源と第3の電圧源と第4の電圧源とが、それぞれ出力電圧をヒューズ調整する電圧調整回路を備える、請求項1乃至3に記載の抵抗変化型記憶装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007146913 | 2007-06-01 | ||
JP2007146913 | 2007-06-01 | ||
PCT/JP2008/001214 WO2008149493A1 (ja) | 2007-06-01 | 2008-05-15 | 抵抗変化型記憶装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009010723A Division JP5197402B2 (ja) | 2007-06-01 | 2009-01-21 | 抵抗変化型記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP4252624B2 true JP4252624B2 (ja) | 2009-04-08 |
JPWO2008149493A1 JPWO2008149493A1 (ja) | 2010-08-19 |
Family
ID=40093327
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008548383A Active JP4252624B2 (ja) | 2007-06-01 | 2008-05-15 | 抵抗変化型記憶装置 |
JP2009010723A Active JP5197402B2 (ja) | 2007-06-01 | 2009-01-21 | 抵抗変化型記憶装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009010723A Active JP5197402B2 (ja) | 2007-06-01 | 2009-01-21 | 抵抗変化型記憶装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7990754B2 (ja) |
JP (2) | JP4252624B2 (ja) |
CN (1) | CN101542632B (ja) |
WO (1) | WO2008149493A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8619458B2 (en) | 2011-01-13 | 2013-12-31 | Samsung Electronics Co., Ltd. | Bidirectional resistive memory devices using selective read voltage polarity |
US9087581B2 (en) | 2011-09-09 | 2015-07-21 | Panasonic Intellectual Property Management Co., Ltd. | Cross point variable resistance nonvolatile memory device and method of writing thereby |
Families Citing this family (75)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130082232A1 (en) | 2011-09-30 | 2013-04-04 | Unity Semiconductor Corporation | Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells |
US8565003B2 (en) | 2011-06-28 | 2013-10-22 | Unity Semiconductor Corporation | Multilayer cross-point memory array having reduced disturb susceptibility |
US20100061142A1 (en) * | 2007-03-22 | 2010-03-11 | Koji Arita | Memory element and memory apparatus |
US9129845B2 (en) | 2007-09-19 | 2015-09-08 | Micron Technology, Inc. | Buried low-resistance metal word lines for cross-point variable-resistance material memories |
JP5050813B2 (ja) * | 2007-11-29 | 2012-10-17 | ソニー株式会社 | メモリセル |
US7768812B2 (en) | 2008-01-15 | 2010-08-03 | Micron Technology, Inc. | Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices |
US8211743B2 (en) | 2008-05-02 | 2012-07-03 | Micron Technology, Inc. | Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes |
JP2009283486A (ja) * | 2008-05-19 | 2009-12-03 | Toshiba Corp | 不揮発性記憶装置及びその製造方法 |
US8134137B2 (en) | 2008-06-18 | 2012-03-13 | Micron Technology, Inc. | Memory device constructions, memory cell forming methods, and semiconductor construction forming methods |
US9343665B2 (en) | 2008-07-02 | 2016-05-17 | Micron Technology, Inc. | Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array |
JP4536155B2 (ja) | 2008-07-11 | 2010-09-01 | パナソニック株式会社 | 電流抑制素子、記憶素子、及びこれらの製造方法 |
JP2010061711A (ja) * | 2008-09-01 | 2010-03-18 | Panasonic Corp | 半導体記憶装置 |
JP4733233B2 (ja) | 2008-09-19 | 2011-07-27 | パナソニック株式会社 | 電流抑制素子の製造方法 |
CN101933096A (zh) * | 2008-10-21 | 2010-12-29 | 松下电器产业株式会社 | 非易失性存储装置及向其存储单元的写入方法 |
KR101493874B1 (ko) * | 2008-11-12 | 2015-02-16 | 삼성전자주식회사 | 비휘발성 메모리 소자 |
US8390100B2 (en) * | 2008-12-19 | 2013-03-05 | Unity Semiconductor Corporation | Conductive oxide electrodes |
JP5233815B2 (ja) * | 2009-04-22 | 2013-07-10 | ソニー株式会社 | 抵抗変化型メモリデバイスおよびその動作方法 |
KR20100137884A (ko) * | 2009-06-23 | 2010-12-31 | 삼성전자주식회사 | 워드 라인 저항을 보상하는 가변 저항 메모리 장치 |
JP2011008028A (ja) * | 2009-06-25 | 2011-01-13 | Sony Corp | 信号線駆動回路および表示装置、並びに電子機器 |
US8675387B2 (en) | 2009-07-28 | 2014-03-18 | Panasonic Corporation | Variable resistance nonvolatile memory device and programming method for same |
JP2011034637A (ja) * | 2009-08-03 | 2011-02-17 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2011066285A (ja) * | 2009-09-18 | 2011-03-31 | Toshiba Corp | 不揮発性記憶素子および不揮発性記憶装置 |
JP4922375B2 (ja) * | 2009-09-18 | 2012-04-25 | 株式会社東芝 | 抵抗変化型メモリ |
CN102648522B (zh) * | 2009-11-30 | 2014-10-22 | 松下电器产业株式会社 | 非易失性存储元件及其制造方法、以及非易失性存储装置 |
KR20110061912A (ko) * | 2009-12-02 | 2011-06-10 | 삼성전자주식회사 | 비휘발성 메모리 셀 및 이를 포함하는 비휘발성 메모리 장치 |
KR20110074354A (ko) * | 2009-12-24 | 2011-06-30 | 삼성전자주식회사 | 메모리소자 및 그 동작방법 |
US8477524B2 (en) | 2009-12-25 | 2013-07-02 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices and related methods and systems |
JP5289353B2 (ja) | 2010-02-05 | 2013-09-11 | 株式会社東芝 | 半導体記憶装置 |
CN102859690B (zh) | 2010-02-23 | 2015-02-18 | 松下电器产业株式会社 | 非易失性存储装置的制造方法、非易失性存储元件、及非易失性存储装置 |
JP2011175710A (ja) * | 2010-02-24 | 2011-09-08 | Toshiba Corp | 半導体記憶装置 |
US8593853B2 (en) * | 2010-03-30 | 2013-11-26 | Panasonic Corporation | Nonvolatile storage device and method for writing into the same |
TW201207852A (en) * | 2010-04-05 | 2012-02-16 | Mosaid Technologies Inc | Semiconductor memory device having a three-dimensional structure |
US8427859B2 (en) | 2010-04-22 | 2013-04-23 | Micron Technology, Inc. | Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells |
US8441839B2 (en) | 2010-06-03 | 2013-05-14 | Panasonic Corporation | Cross point variable resistance nonvolatile memory device |
US8289763B2 (en) * | 2010-06-07 | 2012-10-16 | Micron Technology, Inc. | Memory arrays |
WO2012001993A1 (ja) * | 2010-07-02 | 2012-01-05 | パナソニック株式会社 | 抵抗変化型不揮発性記憶素子、抵抗変化型不揮発性記憶装置及び抵抗変化型不揮発性記憶素子の製造方法 |
US8351242B2 (en) | 2010-09-29 | 2013-01-08 | Micron Technology, Inc. | Electronic devices, memory devices and memory arrays |
US8759809B2 (en) | 2010-10-21 | 2014-06-24 | Micron Technology, Inc. | Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer |
US8796661B2 (en) | 2010-11-01 | 2014-08-05 | Micron Technology, Inc. | Nonvolatile memory cells and methods of forming nonvolatile memory cell |
US8526213B2 (en) | 2010-11-01 | 2013-09-03 | Micron Technology, Inc. | Memory cells, methods of programming memory cells, and methods of forming memory cells |
US8889478B2 (en) * | 2010-11-19 | 2014-11-18 | Panasonic Corporation | Method for manufacturing nonvolatile semiconductor memory element, and nonvolatile semiconductor memory element |
US9454997B2 (en) | 2010-12-02 | 2016-09-27 | Micron Technology, Inc. | Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells |
WO2012073503A1 (ja) * | 2010-12-03 | 2012-06-07 | パナソニック株式会社 | 不揮発性記憶素子ならびに不揮発性記憶装置及びそれらの製造方法 |
US8431458B2 (en) | 2010-12-27 | 2013-04-30 | Micron Technology, Inc. | Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells |
US8791447B2 (en) | 2011-01-20 | 2014-07-29 | Micron Technology, Inc. | Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells |
US8488365B2 (en) * | 2011-02-24 | 2013-07-16 | Micron Technology, Inc. | Memory cells |
US8537592B2 (en) | 2011-04-15 | 2013-09-17 | Micron Technology, Inc. | Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells |
CN102884584B (zh) | 2011-05-11 | 2015-04-01 | 松下电器产业株式会社 | 交叉点型电阻变化非易失性存储装置及其读取方法 |
JP5877338B2 (ja) * | 2011-08-31 | 2016-03-08 | パナソニックIpマネジメント株式会社 | 読み出し回路およびこれを用いた不揮発性メモリ |
JP5728785B2 (ja) * | 2011-09-05 | 2015-06-03 | 国立研究開発法人物質・材料研究機構 | Mis構造の抵抗変化型メモリ素子 |
JP6180700B2 (ja) * | 2011-09-09 | 2017-08-16 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
WO2013036244A1 (en) * | 2011-09-09 | 2013-03-14 | Intel Corporation | Path isolation in a memory device |
JP5630742B2 (ja) | 2011-12-05 | 2014-11-26 | 株式会社東芝 | 半導体記憶装置 |
US8942024B2 (en) * | 2011-12-06 | 2015-01-27 | Agency For Science, Technology And Research | Circuit arrangement and a method of writing states to a memory cell |
US9087573B2 (en) | 2012-03-13 | 2015-07-21 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and driving method thereof |
US8995171B2 (en) | 2012-04-04 | 2015-03-31 | Panasonic Intellectual Property Management Co., Ltd. | Designing method of non-volatile memory device, manufacturing method of non-volatile memory device, and non-volatile memory device |
TWI458077B (zh) * | 2012-05-31 | 2014-10-21 | Ind Tech Res Inst | 電阻式隨機存取記憶體及其製造方法 |
KR20140021321A (ko) * | 2012-08-10 | 2014-02-20 | 에스케이하이닉스 주식회사 | 라이트 드라이버 회로, 이를 이용하는 반도체 장치 및 메모리 시스템 |
US9659648B2 (en) * | 2012-08-29 | 2017-05-23 | SK Hynix Inc. | Semiconductor memory device including switches for selectively turning on bit lines |
KR102159258B1 (ko) | 2014-04-04 | 2020-09-23 | 삼성전자 주식회사 | 메모리 장치 및 상기 메모리 장치의 동작 방법 |
CN105632551B (zh) * | 2015-12-18 | 2018-09-25 | 中国科学院上海微系统与信息技术研究所 | 存储阵列、存储对象逻辑关系的存储芯片及方法 |
US9735360B2 (en) * | 2015-12-22 | 2017-08-15 | Arm Ltd. | Access devices to correlated electron switch |
US10664343B2 (en) * | 2016-02-08 | 2020-05-26 | Sony Corporation | Memory controller, non-volatile memory, and method of controlling memory controller |
KR20170099216A (ko) * | 2016-02-23 | 2017-08-31 | 삼성전자주식회사 | 메모리 소자 및 그 제조 방법 |
CN105895152B (zh) * | 2016-04-01 | 2019-05-21 | 北京大学 | 一种基于单相导通存储单元的存储阵列读取方法 |
KR102645776B1 (ko) * | 2016-11-18 | 2024-03-11 | 에스케이하이닉스 주식회사 | 저항성 메모리 장치, 이를 위한 리드 회로 및 방법 |
KR102462182B1 (ko) * | 2017-04-11 | 2022-11-03 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 기억 장치 |
JP2019040646A (ja) * | 2017-08-22 | 2019-03-14 | 東芝メモリ株式会社 | 半導体記憶装置 |
TWI648739B (zh) * | 2018-03-20 | 2019-01-21 | 大陸商深圳大心電子科技有限公司 | 記憶體管理方法與儲存控制器 |
CN108648782B (zh) * | 2018-04-23 | 2020-11-13 | 中国科学院上海微系统与信息技术研究所 | 相变存储器最优脉冲操作条件的筛选方法 |
KR20200104603A (ko) * | 2019-02-27 | 2020-09-04 | 에스케이하이닉스 주식회사 | 효율적인 리드 동작을 수행하는 비휘발성 메모리 장치 및 이를 이용하는 시스템 |
CN109902822B (zh) * | 2019-03-07 | 2021-04-06 | 北京航空航天大学合肥创新研究院 | 基于斯格明子赛道存储器的内存计算系统及方法 |
JP2021047937A (ja) | 2019-09-17 | 2021-03-25 | キオクシア株式会社 | 半導体記憶装置 |
US11829376B2 (en) * | 2020-05-06 | 2023-11-28 | Intel Corporation | Technologies for refining stochastic similarity search candidates |
JP6968941B1 (ja) * | 2020-07-08 | 2021-11-24 | ウィンボンド エレクトロニクス コーポレーション | 抵抗変化型クロスバーアレイ装置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000111876A (ja) * | 1998-10-06 | 2000-04-21 | Canon Inc | 液晶素子 |
JP4491870B2 (ja) | 1999-10-27 | 2010-06-30 | ソニー株式会社 | 不揮発性メモリの駆動方法 |
US6831854B2 (en) * | 2002-08-02 | 2004-12-14 | Unity Semiconductor Corporation | Cross point memory array using distinct voltages |
JP4377817B2 (ja) * | 2003-03-18 | 2009-12-02 | 株式会社東芝 | プログラマブル抵抗メモリ装置 |
JP4113493B2 (ja) * | 2003-06-12 | 2008-07-09 | シャープ株式会社 | 不揮発性半導体記憶装置及びその制御方法 |
JP2005032401A (ja) | 2003-06-17 | 2005-02-03 | Sharp Corp | 不揮発性半導体記憶装置及びその書き込み方法と消去方法 |
US6914255B2 (en) * | 2003-08-04 | 2005-07-05 | Ovonyx, Inc. | Phase change access device for memories |
JP4263650B2 (ja) * | 2004-03-31 | 2009-05-13 | パナソニック株式会社 | 昇圧回路 |
JP2006203098A (ja) | 2005-01-24 | 2006-08-03 | Sharp Corp | 不揮発性半導体記憶装置 |
JP4427464B2 (ja) * | 2005-02-02 | 2010-03-10 | シャープ株式会社 | 不揮発性半導体記憶装置及びその動作方法 |
JP4313372B2 (ja) | 2005-05-11 | 2009-08-12 | シャープ株式会社 | 不揮発性半導体記憶装置 |
JP4469319B2 (ja) * | 2005-06-17 | 2010-05-26 | シャープ株式会社 | 半導体記憶装置 |
JPWO2007023569A1 (ja) * | 2005-08-26 | 2009-03-26 | 富士通株式会社 | 不揮発性半導体記憶装置及びその書き込み方法 |
KR100773095B1 (ko) * | 2005-12-09 | 2007-11-02 | 삼성전자주식회사 | 상 변화 메모리 장치 및 그것의 프로그램 방법 |
JP3989506B2 (ja) * | 2005-12-27 | 2007-10-10 | シャープ株式会社 | 可変抵抗素子とその製造方法ならびにそれを備えた半導体記憶装置 |
JP4203506B2 (ja) * | 2006-01-13 | 2009-01-07 | シャープ株式会社 | 不揮発性半導体記憶装置及びその書き換え方法 |
-
2008
- 2008-05-15 JP JP2008548383A patent/JP4252624B2/ja active Active
- 2008-05-15 US US12/602,414 patent/US7990754B2/en active Active
- 2008-05-15 CN CN2008800005582A patent/CN101542632B/zh active Active
- 2008-05-15 WO PCT/JP2008/001214 patent/WO2008149493A1/ja active Application Filing
-
2009
- 2009-01-21 JP JP2009010723A patent/JP5197402B2/ja active Active
-
2011
- 2011-06-21 US US13/165,551 patent/US8154909B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8619458B2 (en) | 2011-01-13 | 2013-12-31 | Samsung Electronics Co., Ltd. | Bidirectional resistive memory devices using selective read voltage polarity |
US9087581B2 (en) | 2011-09-09 | 2015-07-21 | Panasonic Intellectual Property Management Co., Ltd. | Cross point variable resistance nonvolatile memory device and method of writing thereby |
Also Published As
Publication number | Publication date |
---|---|
JP5197402B2 (ja) | 2013-05-15 |
CN101542632B (zh) | 2012-12-26 |
WO2008149493A1 (ja) | 2008-12-11 |
JPWO2008149493A1 (ja) | 2010-08-19 |
US8154909B2 (en) | 2012-04-10 |
US20110249486A1 (en) | 2011-10-13 |
CN101542632A (zh) | 2009-09-23 |
US20100172171A1 (en) | 2010-07-08 |
JP2009163867A (ja) | 2009-07-23 |
US7990754B2 (en) | 2011-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4252624B2 (ja) | 抵抗変化型記憶装置 | |
JP5291248B2 (ja) | 抵抗変化型不揮発性記憶素子のフォーミング方法及び抵抗変化型不揮発性記憶装置 | |
JP4385778B2 (ja) | 記憶装置 | |
JP5475058B2 (ja) | 抵抗変化型不揮発性記憶装置 | |
JP5250726B1 (ja) | 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置 | |
JP5128725B2 (ja) | 抵抗変化型不揮発性記憶装置の検査方法および抵抗変化型不揮発性記憶装置 | |
JP4460646B2 (ja) | 不揮発性記憶素子、不揮発性記憶装置、および不揮発性半導体装置 | |
JP5209151B1 (ja) | 抵抗変化型不揮発性記憶素子の書き込み方法 | |
CN102301425B (zh) | 电阻变化元件的驱动方法、初始处理方法、以及非易失性存储装置 | |
JP2006203098A (ja) | 不揮発性半導体記憶装置 | |
KR20070030147A (ko) | 기억 장치 및 반도체 장치 | |
JP5069339B2 (ja) | 不揮発性可変抵抗素子の抵抗制御方法 | |
JP2014211937A (ja) | 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置 | |
WO2013140754A1 (ja) | 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置 | |
WO2012147315A1 (ja) | 抵抗変化型不揮発性記憶装置およびその駆動方法 | |
JP2012128892A (ja) | 記憶装置 | |
US20230081445A1 (en) | Variable resistance nonvolatile storage device and write method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081224 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090121 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4252624 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |