CN105895152B - 一种基于单相导通存储单元的存储阵列读取方法 - Google Patents

一种基于单相导通存储单元的存储阵列读取方法 Download PDF

Info

Publication number
CN105895152B
CN105895152B CN201610202361.3A CN201610202361A CN105895152B CN 105895152 B CN105895152 B CN 105895152B CN 201610202361 A CN201610202361 A CN 201610202361A CN 105895152 B CN105895152 B CN 105895152B
Authority
CN
China
Prior art keywords
storage unit
voltage
wordline
resistance
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610202361.3A
Other languages
English (en)
Other versions
CN105895152A (zh
Inventor
蔡一茂
喻志臻
方亦陈
杨雪
王宗巍
黄如
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201610202361.3A priority Critical patent/CN105895152B/zh
Publication of CN105895152A publication Critical patent/CN105895152A/zh
Application granted granted Critical
Publication of CN105895152B publication Critical patent/CN105895152B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明提供一种基于单向导通存储单元的存储阵列读取方法，该存储阵列包括多条字线和与字线交叉的多条位线；设于各字线和各位线交叉点并与字线和位线连接的多个存储单元，该存储单元单向导通；以及外围读出电路，对连接到同一位线的存储单元进行读写；其步骤包括：对选中的存储单元所属字线施加一第一电压，对存储阵列的其它字线施加一第二电压；同时对该存储单元所属位线施加一第二电压，对其它位线施加一第一电压；通过外围读出电路读写该存储单元所在位线。

Description

一种基于单相导通存储单元的存储阵列读取方法
技术领域
本发明涉及半导体集成电路领域，具体涉及一种基于单向导通存储单元的存储阵列读取方法。
背景技术
存储器是用来存储信息的，存储器是计算机中的一类重要部件，是由数以千万计的存储单元组成。存储器的排布一般是以矩形阵列形式的，矩阵的行和列分别称为字线和位线，由外围读出电路对每个单元进行读写操作。
近年来，非易失性存储器(NVM)器件由于其高密度、高速度和低功耗的特点，在存储器的发展当中占据着越来越重要的地位。目前量产的非易失性存储器件主要是闪存(flash memory)，但是随着集成电路技术的进一步发展，其读写速度过慢，开关电压过大，尺寸无法继续缩小使闪存无法取得更大突破。在这种情况下，新型非易失性存储器件受到广泛关注，多种新兴器件作为下一代NVM器件得到了业界广泛的关注，这其中包括铁电随机存储器(FeRAM)、磁性随机存储器(MRAM)、阻变随机存储器(RRAM)等，以阻变随机存储器为代表的阻变存储器是其中的典型代表。然而，铁电随机存储器及磁性随机存储器在尺寸进一步缩小方面都存在着困难。在这样的情况下，阻变存储器因其具有相当可观的微缩化前景，在近些年已引起了广泛的研发热潮，在存储器领域占据着越来越重要的地位。阻变存储器的工作原理是在电压或电流的激励下发生阻态的变化，从而实现数据的存储。同闪存相比，阻变存储器的开关速度、功耗、制造成本都有很大改进。但是在实际的阵列应用中，存在着严重的误读现象，外围读出电路无法正确分辨器件的阻态变化。为了防止误读现象的发生，每一个存储单元都要串联一个具有选择特性的MOS管，这会大大增加工艺的复杂性，提高产品成本。
发明内容
为了克服以上不足，本发明提供一种基于单向导通存储单元的存储阵列读取方法，能防止漏电流造成的误读现象发生，有效抑制功耗，并且与现有工艺兼容，有利于大规模工业生产。
为解决上述技术问题，本发明采用的技术方案是：
一种基于单向导通存储单元的存储阵列读取方法，该存储阵列包括多条字线和与字线交叉的多条位线；设于各字线和各位线交叉点并与字线和位线连接的多个存储单元，该存储单元单向导通；以及外围读出电路，对连接到同一位线的存储单元进行读写；其步骤包括：
对选中的存储单元所属字线施加一第一电压，对存储阵列的其它字线施加一第二电压；
同时对该存储单元所属位线施加一第二电压，对其它位线施加一第一电压；所述第一电压、第二电压为存储单元两端或存储单元与外围读出电路两端的总电压；
通过外围读出电路读写该存储单元所在位线。
进一步地，所述选中的存储单元的正向极性为字线-位线，则第一电压为高电平，第二电压为低电平。
进一步地，所述选中的存储单元的正向极性为位线-字线，则第一电压为低电平，第二电压为高电平。
进一步地，所述外围读出电路包括一读出电阻，该读出电阻与选中的存储单元所在的位线串联。
进一步地，所述存储单元为单相导通选择管(selector)与普通阻变存储器(即具有高压导通特性的阻变存储器)串联组成。
进一步地，所述单相导通选择管为二极管。
进一步地，所述普通阻变存储器为二值存储或多值存储。
进一步地，所诉存储单元为单向导通阻变存储器(即具有单向导通特性的阻变存储器)。
进一步地，所述单向导通阻变存储器为二值存储或多值存储。
进一步地，所述普通阻变存储器和单向导通阻变存储器为阻变随机存储器。
本发明的有益效果是，通过给字线、位线施加不同的电平，给存储单元施加不同的正负极性偏压，仅有选中的存储单元处于正偏状态，如此能够读出阻值；与选中的存储单元处于同一字线或位线的其它存储单元处于零偏或反偏(由外围读出电路决定)，其余的存储单元处于反偏状态。处于零偏阻的存储单元，通过它们的电流为零，如此则字线及位线的电流完全流经选中的存储单元，并由选中的存储单元的电阻状态决定，因而可防止漏电流导致的误读现象。
该方法要求存储单元具有单向导通特性，可以选择单向导通的选择管与普通阻变存储器串联而成，或者只选择性能良好的单向导通阻变存储器，无需串联相应的选择管，能够降低工艺成本。由于没有误读现象，能够实现大规模阵列多值存储。另外，在存储阵列规模足够大的情况下，功耗得到有效抑制，更加节能而且减轻降温的压力。
附图说明
图1、图2为基于普通阻变存储器的存储阵列的传统读取示意图。
图3为图1、图2中选中的存储单元的电流-电压特性曲线图。
图4为一种基于单向导通存储单元的存储阵列读取示意图。
图5为一种基于单向导通存储单元的存储阵列连接外围读出电路示意图。
图6为图5的一种外围读出电路示意图。
图7A～7B为图6的等效电路图。
图8为普通阻变存储器电流-电压特性曲线图。
图9为二极管电流-电压特性曲线图。
图10为单向导通阻变存储器电流-电压特性曲线图。
图11为四个阻态的阻变存储器电流-电压特性曲线图。
图12存储阵列电流I串扰示意图。
具体实施方式
为使本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图作详细说明如下。
图1、图2中存储阵列采用基于普通阻变存储器的存储单元，普通阻变存储器的电流-电压特性曲线如图8所示，正向时可以从高阻态到低阻态置位set，反向时可以从低阻态到高阻态复位reset。具体过程为，原先是高阻态时，给普通阻变存储器施加正向偏压，偏压达到置位电压Vset的时，发生阻变，电流急剧增大；降低电压直到偏压为负，如果负偏压继续增大达到复位电压Vreset的时，再次发生阻变。
普通阻变存储器通过连接一带有非线性选择管来实现非线性，图3为上述选中的存储单元表现出的非线性曲线。电压在V/2的时候电流很小，看作断开，电压在V的时候电流变得很大，可导通。在读取时，需对选中的存储单元所在字线、位线分别施加V/2、-V/2电压，该存储单元的偏压为V，导通。对于非选中的存储单元(即虚线圆外的存储单元)，所加的偏压为V/2或-V/2，为断开状态。然而，这种读取方法是不能用于基于单相导通存储单元(单相导通存储单元可以是单相导通阻变存储器或二极管与普通阻变存储器的组合)的存储阵列，这是因为单相导通存储单元的电流-电压特性不同，如图9、图10所示。
图9为二极管电流-电压特性曲线图，二极管具有单向导通特性，二极管负向的等效电阻远远大于正向导通电阻，即正向电压时导通，负向电压时断开。图10为单向导通阻变存储器电流-电压特性曲线图，该图并未反应阻变过程，但展示了器件处于高低阻态时的电学特性，性能相当于二极管和普通阻变存储器的串联，反向等效电阻不受阻变的影响且很大，正向等效电阻可以发生阻变。图10为两个阻态的单相导通阻变存储器，可进行二值存储。另外，也存在多个阻态的阻变存储器，可进行多值存储，比如四个阻态，可存储两位二进制数，如图11所示。
如果对单相导通存储单元用上述读取方法，给选中的器件施加电压V，导通，而同一字线和位线上的非选中的存储单元承受V/2的正偏电压，单相导通存储单元在正偏电压下是低阻态，处于导通状态，产生漏电流，必然造成误读，因此不能用上述的传统读取方法读取基于单向导通存储单元的存储阵列。
另外，如图2所示，非线性选择管与二极管相比面积太大，走线比较麻烦，如果选用非线性的选择管，其不足之处还在于，一个是非线性选择管本身很难做，另一个是非线性选择管只能抑制电流I串扰，从而抑制误读，但阵列规模变大后，这种抑制作用会被削弱。如图12所示，I串扰相当于在测试电阻旁边并联了额外的漏电流支路，使得测得的电阻值比真实电阻值偏小；抑制I串扰相当于使得并联支路上的电阻增大，使得测量误差(误读)得到抑制；随着阵列规模扩大，并联的支路变多，误读加剧。
本实施例提供一种基于单向导通存储单元的存储阵列读取方法，如图4所示，单向导通存储单元的导通方向为箭头所指的方向，假定竖直线为字线WL，水平线为位线BL；给选中的存储单元(即虚线圆内的单相导通阻变存储器)所处的字线WL施加高电平(“+”号表示，下同)、位线BL施加低电平(“-”号表示，下同)；其余字线WL施加低电平、位线BL施加高电平。显然就本图而言，选中的存储单元处于正偏状态；与选中的存储单元处在同一字线WL或者位线BL上的其它存储单元处于零偏状态；其余的众多存储单元处于反偏状态。处于零偏状态的存储单元不会有任何电流流经，可以视作断路，那么该阵列等效电路与单管读取电路没有区别，读出电阻可以有效反应选中的存储单元电阻。同时，虽然大部分存储单元上都存在偏压，然而处于反偏状态，功耗也受到有效抑制。
要想读出存储数据，我们需要外围读出电路将存储单元电流读出、放大、处理，如图5所示。该外围读出电路可采用图6所示的一种形式，将选中的存储单元位线BL引出与一读出电阻Rr串联，读取读出电阻Rr上的偏压Vr。显然，该读出电阻Rr会抬高选中的存储单元所处位线BL的电平，使得同一位线BL上未选中的存储单元反偏，读出电流变小。然而经过如下计算表明，当选中的存储单元阻值变化时，读出电流的改变量反而增大，反而进一步提高了测量精度，因此本发明阵列读取方法是可实用的。该计算及分析过程如下：
要想知道选中的存储单元的阻值，须先知道施加偏压之后电流Ir的大小，电流Ir需外围读出电路来读出，通常情况下如图6所示是采用一个读出电阻Rr与选中的存储单元串联，通过读出Rr上的偏压反推出电流Ir。原先加在字线上的低电平现在加在了Rr的一端电极，那么该字线上的电压便抬升了Vr(即低电平+Vr)，使得该字线上的其它存储单元反偏。
如果不考虑阵列中其它存储单元的影响，等效电路如图7A所示，其中Rs是选中的存储单元的阻值，Rr是外围读出电路中读出电阻的阻值；如果考虑到阵列中其它存储单元的影响，选中的存储单元所在字线上的其它单元的另一端接低电平，那么它们之间互相并联，将它们看做一个整体，等效电阻是Re，并且与Rr并联，等效电路如图7B所示。
假设存储单元的高阻态阻值为Rs1，低阻态阻值为Rs2，相对应的读出电压(即读出电阻Rr上的电压)分别是Vr1、Vr2；以上各个阻值与读出电压差值Vr2-Vr1的关系如以下公式所示：
其中，Rr||Re表示Rr与Re的并联电阻，Vdd为工作电压(即高电平与低电平的差)，为了简化公式，令R＝Rr||Re；
由于存储单元是单向导通的，不妨假设反向导通电阻是Rf，而由上可知Re是选中的存储单元字线上其它存储单元并联的等效电阻，并且是反向的，所以：
Re＝Rf/(n-1)(假设阵列规模是n*n)
假设R和Rs1一个量级，公式可进一步简化为：
即，
由上述公式可知，保持其它条件不变，R越小，Vr2-Vr1越大，而由Re＝Rf/(n-1)与R＝Rr||Re得知，阵列规模n的增加将使得R进一步缩小，从而改善了存储单元电阻的可读性；阵列规模n继续增加，Vr2-Vr1甚至会接近Vdd，这样的更有利于我们降低Vdd从而降低功耗。
最后需要注意的是，公布实施方式的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附的权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。

Claims (7)

1.一种基于单向导通存储单元的存储阵列读取方法，该存储阵列包括多条字线和与字线交叉的多条位线；设于各字线和各位线交叉点并与字线和位线连接的多个存储单元，该存储单元单向导通；以及外围读出电路，对连接到同一位线的存储单元进行读写；其步骤包括：
对选中的存储单元所属字线施加一第一电压，对存储阵列的其它字线施加一第二电压；
同时对该存储单元所属位线施加一第二电压，对其它位线施加一第一电压；
若所述选中的存储单元的正向极性为字线-位线，则第一电压为高电平，第二电压为低电平；若所述选中的存储单元的正向极性为位线-字线，则第一电压为低电平，第二电压为高电平；
通过外围读出电路读写该存储单元所在位线。
2.根据权利要求1所述的读取方法，其特征在于，所述外围读出电路包括一读出电阻，该读出电阻与选中的存储单元所在的位线串联。
3.根据权利要求1所述的读取方法，其特征在于，所述存储单元为单相导通选择管与普通阻变存储器串联组成。
4.根据权利要求3所述的读取方法，其特征在于，所述单相导通选择管为二极管。
5.根据权利要求3所述的读取方法，其特征在于，所述普通阻变存储器为二值存储或多值存储。
6.根据权利要求1所述的读取方法，其特征在于，所诉存储单元为单向导通阻变存储器。
7.根据权利要求6所述的读取方法，其特征在于，所述单向导通阻变存储器为二值存储或多值存储。
CN201610202361.3A 2016-04-01 2016-04-01 一种基于单相导通存储单元的存储阵列读取方法 Active CN105895152B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610202361.3A CN105895152B (zh) 2016-04-01 2016-04-01 一种基于单相导通存储单元的存储阵列读取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610202361.3A CN105895152B (zh) 2016-04-01 2016-04-01 一种基于单相导通存储单元的存储阵列读取方法

Publications (2)

Publication Number Publication Date
CN105895152A CN105895152A (zh) 2016-08-24
CN105895152B true CN105895152B (zh) 2019-05-21

Family

ID=57011848

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610202361.3A Active CN105895152B (zh) 2016-04-01 2016-04-01 一种基于单相导通存储单元的存储阵列读取方法

Country Status (1)

Country Link
CN (1) CN105895152B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102645776B1 (ko) * 2016-11-18 2024-03-11 에스케이하이닉스 주식회사 저항성 메모리 장치, 이를 위한 리드 회로 및 방법
KR20200119474A (ko) * 2019-04-10 2020-10-20 에스케이하이닉스 주식회사 적층된 메모리 셀들을 포함하는 저항 변화 메모리 장치
US12080345B2 (en) 2019-09-25 2024-09-03 SK Hynix Inc. Memory device including a plurality of stacked memory cells

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574077A (zh) * 2003-06-17 2005-02-02 夏普株式会社 非易失性半导体存储装置及其写入方法和删除方法
CN101542632A (zh) * 2007-06-01 2009-09-23 松下电器产业株式会社 电阻变化型存储装置
CN104575593A (zh) * 2013-10-16 2015-04-29 爱思开海力士有限公司 阻变存储装置、其操作方法以及具有其的系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4199781B2 (ja) * 2006-04-12 2008-12-17 シャープ株式会社 不揮発性半導体記憶装置
CN101692348A (zh) * 2007-09-13 2010-04-07 林殷茵 单极编程的电阻存储器及其存储操作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574077A (zh) * 2003-06-17 2005-02-02 夏普株式会社 非易失性半导体存储装置及其写入方法和删除方法
CN101542632A (zh) * 2007-06-01 2009-09-23 松下电器产业株式会社 电阻变化型存储装置
CN104575593A (zh) * 2013-10-16 2015-04-29 爱思开海力士有限公司 阻变存储装置、其操作方法以及具有其的系统

Also Published As

Publication number Publication date
CN105895152A (zh) 2016-08-24

Similar Documents

Publication Publication Date Title
US10777275B2 (en) Reset refresh techniques for self-selecting memory
US8395929B2 (en) Signal margin improvement for read operations in a cross-point memory array
EP2678864B1 (en) Resistive memory sensing methods and devices
JP7471422B2 (ja) メモリセルの三状態プログラミング
US9837149B2 (en) Low read current architecture for memory
EP1609153B1 (en) Simultaneous reading from and writing to different memory cells
CN103366816A (zh) 非易失性半导体存储器器件
CN105895152B (zh) 一种基于单相导通存储单元的存储阵列读取方法
CN104733047A (zh) 一种包括参考单元的rram子阵列结构
Liu et al. A weighted sensing scheme for ReRAM-based cross-point memory array
US11302391B2 (en) System and method for reading memory cells
JP2020035502A (ja) 半導体集積回路
CN108335716A (zh) 一种基于非易失存储器的内存计算方法
CN117219139A (zh) 一种基于自激活阻变器件的物理不可克隆函数的实现方法
US12057164B2 (en) Method of data encoding in non-volatile memories
WO2015129056A1 (en) Magnetoresistive memory device
CN204680387U (zh) 一种包括参考单元的rram子阵列结构
CN108257635B (zh) 一种磁性随机存储器及其读取方法
CN109584922B (zh) 一种用于磁性随机存储器中参照磁性隧道结单元筛选方法
US11694748B2 (en) System and method for reading memory cells
US20230176747A1 (en) Memory device with data scrubbing capability and methods
CN107767906A (zh) 一种磁性随机存储器
CN108257636B (zh) 一种磁性随机存储器及其读取方法
CN115731989A (zh) 非易失性存储器及其写入方法和读取方法
CN103794243A (zh) 一种磁性位单元双电压写入方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant