CN108648782B - 相变存储器最优脉冲操作条件的筛选方法 - Google Patents

相变存储器最优脉冲操作条件的筛选方法 Download PDF

Info

Publication number
CN108648782B
CN108648782B CN201810364565.6A CN201810364565A CN108648782B CN 108648782 B CN108648782 B CN 108648782B CN 201810364565 A CN201810364565 A CN 201810364565A CN 108648782 B CN108648782 B CN 108648782B
Authority
CN
China
Prior art keywords
reset
response model
phase change
current pulse
change memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810364565.6A
Other languages
English (en)
Other versions
CN108648782A (zh
Inventor
闫帅
蔡道林
薛媛
宋志棠
陈一峰
卢瑶瑶
吴磊
刘源广
李阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201810364565.6A priority Critical patent/CN108648782B/zh
Publication of CN108648782A publication Critical patent/CN108648782A/zh
Application granted granted Critical
Publication of CN108648782B publication Critical patent/CN108648782B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种相变存储器最优脉冲操作条件的筛选方法，包括基于待测相变存储器，设定待优化脉冲、各待优化脉冲对应的预设操作条件及影响因子；其中，各待优化脉冲对应的预设操作条件的个数相同；基于各预设操作条件生成N组测试数据，以分别对待测相变存储器进行RESET操作和SET操作，并获取各测试数据对应的RESET分布电阻及SET分布电阻；分别对RESET分布电阻和影响因子及SET分布电阻和影响因子进行回归分析，获取RESET响应模型及SET响应模型；基于RESET响应模型及SET响应模型对各待优化脉冲的操作条件进行预测，获取最优脉冲操作条件。通过本发明解决了传统“试错法”存在费时、筛选结果不准确的问题。

Description

相变存储器最优脉冲操作条件的筛选方法
技术领域
本发明涉及微电子领域，特别是涉及一种相变存储器最优脉冲操作条件的筛选方法。
背景技术
相变存储器的基本工作原理是以硫系化合物为基础的相变材料作为存储介质，在相变器件单元两端施加不同的脉冲，通过相变材料在非晶态与晶态之间转化来实现数据存储。相变材料在非晶态时表现为半导体特性，其阻值表现为高阻；在晶态时表现为半金属特性，其阻值为低阻。非晶态一般定义为“RESET”态，对应存储单元的逻辑值为“1”，相应的操作为RESET操作；晶态定义为“SET”态，对应存储单元的逻辑值为“0”，相应的操作为SET操作；其中，SET和RESET态之间的电阻差异可以达到2～3个数量级。
相变存储器的脉冲操作条件包含四种：RESET脉冲高度、RESET脉冲宽度、SET脉冲高度和SET脉冲宽度，故相变存储单元在晶态和非晶态之间的相互转换必须在合适的脉冲操作条件下才能完成，每一脉冲操作条件作用之后得到的都是不同程度的RESET和SET状态。理想情况下，RESET态的电阻越大越好，SET态的电阻越小越好，以使两种状态更加容易区分，更加便于应用。
在相变存储器的应用阶段，RESET态和SET态的最优脉冲操作条件决定了相变存储器芯片可以达到最好的使用性能。传统意义上的RESET态和SET态最优脉冲条件的筛选方法有很多，最常见的方法是“试错法”，如在研究RESET脉冲高度的最优操作条件时，通过固定RESET脉冲宽度、SET脉冲高度和SET脉冲宽度，只通过改变RESET脉冲高度实现查找哪个RESET脉冲高度能使非晶态阻值更高。可见，使用传统“试错法”进行最优脉冲操作条件的筛选时，不仅费时，而且还忽略了各脉冲操作条件之间的相互影响，从而影响筛选结果的准确性。
鉴于此，有必要设计一种新的相变存储器最优脉冲操作条件的筛选方法用以解决上述技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种相变存储器最优脉冲操作条件的筛选方法，用于解决传统“试错法”存在费时、筛选结果不准确的问题。
为实现上述目的及其他相关目的，本发明提供一种相变存储器最优脉冲操作条件的筛选方法，所述筛选方法包括：
基于待测相变存储器，设定待优化脉冲及各所述待优化脉冲对应的预设操作条件，并基于各所述待优化脉冲，设定影响因子；其中，各所述待优化脉冲对应的所述预设操作条件的个数相同；
基于各所述待优化脉冲对应的所述预设操作条件，生成N组测试数据，以分别对所述待测相变存储器中的若干存储单元进行RESET操作和SET操作，并获取各所述测试数据对应的RESET分布电阻的电阻值及SET分布电阻的电阻值；其中，N为大于等于1的正整数；
分别对RESET分布电阻和影响因子、及SET分布电阻和影响因子进行回归分析，获取RESET响应模型及SET响应模型；以及
基于所述RESET响应模型及所述SET响应模型，对各所述待优化脉冲的操作条件进行预测，获取使所述待测相变存储器实现RESET操作及SET操作的最优脉冲操作条件。
可选地，所述筛选方法基于JMP统计软件实现。
可选地，所述待优化脉冲包括RESET电流脉冲高度、RESET电流脉冲宽度、SET电流脉冲高度及SET电流脉冲宽度。
可选地，所述影响因子包括：RESET电流脉冲高度、RESET电流脉冲宽度、SET电流脉冲高度、SET电流脉冲宽度、RESET电流脉冲高度*RESET电流脉冲高度、RESET电流脉冲宽度*RESET电流脉冲宽度、SET电流脉冲高度*SET电流脉冲高度、SET电流脉冲宽度*SET电流脉冲宽度、RESET电流脉冲高度*RESET电流脉冲宽度、RESET电流脉冲高度*SET电流脉冲高度、RESET电流脉冲高度*SET电流脉冲宽度、RESET电流脉冲宽度*SET电流脉冲高度、RESET电流脉冲宽度*SET电流脉冲宽度及SET电流脉冲高度*SET电流脉冲宽度。
可选地，所述RESET分布电阻为均值电阻或中值电阻，所述SET分布电阻为均值电阻或中值电阻。
可选地，所述RESET分布电阻和所述SET分布电阻均为中值电阻。
可选地，对所述待测相变存储器进行RESET操作和SET操作之前，还包括：通过调节测试数据的组数N，对各所述待优化脉冲的预测方差进行优化的步骤；其中，组数N与各所述待优化脉冲的预测方差负相关。
可选地，获取RESET响应模型及SET响应模型的方法包括：分别通过最小二乘法对RESET分布电阻和影响因子、及SET分布电阻和影响因子进行回归分析，以获取RESET响应模型及SET响应模型。
可选地，获取RESET响应模型及SET响应模型后，还包括：通过假设检测法分别对RESET响应模型及SET响应模型中的影响因子进行显著性水平分析，以对RESET响应模型及SET响应模型进行优化。
如上所述，本发明的相变存储器最优脉冲操作条件的筛选方法，具有以下有益效果：本发明所述筛选方法通过增加影响因子，以将各脉冲操作条件的相互影响引入至RESET响应模型及SET响应模型中，大大提高了最优脉冲操作条件筛选结果准确性的同时，更节省了筛选时间。本发明所述筛选方法还通过对RESET响应模型及SET响应模型中的影响因子进行显著性水平分析，以对RESET响应模型及SET响应模型进行优化，从而简化RESET响应模型及SET响应模型。
附图说明
图1显示为本发明所述筛选方法的流程图。
图2显示为本实施例4M相变存储器的RESET电流脉冲示意图。
图3显示为本实施例4M相变存储器的SET电流脉冲示意图。
图4显示为本实施例4M相变存储器的待优化脉冲及各待优化脉冲的预设操作条件示意图。
图5显示为本实施例4M相变存储器的影响因子示意图。
图6显示为本实施例4M相变存储器在N组测试数据下的测试结果示意图。
图7显示为本实施例4M相变存储器RESET响应模型中相关影响因子的显著性水平分析示意图。
图8显示为本实施例4M相变存储器SET响应模型中相关影响因子的显著性水平分析示意图。
图9显示为本实施例4M相变存储器的最优脉冲操作条件的预测图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图9。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1所示，本实施例提供一种相变存储器最优脉冲操作条件的筛选方法，所述筛选方法包括：
基于待测相变存储器，设定待优化脉冲及各所述待优化脉冲对应的预设操作条件，并基于各所述待优化脉冲，设定影响因子；其中，各所述待优化脉冲对应的所述预设操作条件的个数相同；
基于各所述待优化脉冲对应的所述预设操作条件，生成N组测试数据，以分别对所述待测相变存储器中的若干存储单元进行RESET操作和SET操作，并获取各所述测试数据对应的RESET分布电阻的电阻值及SET分布电阻的电阻值；其中，N为大于等于1的正整数；
分别对RESET分布电阻和影响因子、及SET分布电阻和影响因子进行回归分析，获取RESET响应模型及SET响应模型；以及
基于所述RESET响应模型及所述SET响应模型，对各所述待优化脉冲的操作条件进行预测，获取使所述待测相变存储器实现RESET操作及SET操作的最优脉冲操作条件，从而实现通过最优脉冲操作条件对所述待测相变存储器进行RESET操作及SET操作时，其RESET分布电阻最大化，SET分布电阻最小化。
需要注意的是，由于温度对相变存储器的性能也会产生影响，故为了保证筛选结果的准确性，本实施例所述筛选方法是在一恒定温度下进行的，优选为室温25℃。
作为示例，所述筛选方法基于JMP统计软件实现。
作为示例，所述待优化脉冲包括RESET电流脉冲高度、RESET电流脉冲宽度、SET电流脉冲高度及SET电流脉冲宽度。需要注意的是，对于不同待测相变存储器，其待优化脉冲的数量是不同的，具体可根据待测相变存储器对应的数据手册来确定所述待优化脉冲的数量；并在所述待优化脉冲的数量确定后，根据数据手册确定各所述待优化脉冲的预设操作条件。
优选地，在本实施例中，所述待测相变存储器为4M相变存储器(其RESET电流脉冲如图2所示，其SET电流脉冲如图3所示)，故本实施例所述待优化脉冲包括：RESET电流脉冲高度Reset_height、RESET电流脉冲宽度Reset_width、SET电流脉冲高度Set_height、SET第一电流脉冲宽度Set_width_1及SET第二至第六电流脉冲宽度Set_width_2～6；并设定所述待优化脉冲对应的预设操作条件如图4所示。
作为示例，所述影响因子包括：RESET电流脉冲高度、RESET电流脉冲宽度、SET电流脉冲高度、SET电流脉冲宽度、RESET电流脉冲高度*RESET电流脉冲高度、RESET电流脉冲宽度*RESET电流脉冲宽度、SET电流脉冲高度*SET电流脉冲高度、SET电流脉冲宽度*SET电流脉冲宽度、RESET电流脉冲高度*RESET电流脉冲宽度、RESET电流脉冲高度*SET电流脉冲高度、RESET电流脉冲高度*SET电流脉冲宽度、RESET电流脉冲宽度*SET电流脉冲高度、RESET电流脉冲宽度*SET电流脉冲宽度及SET电流脉冲高度*SET电流脉冲宽度。
优选地，在本实施例中，所述4M相变存储器的影响因子包括：Reset_height、Reset_width、Set_height、Set_width_1、Set_width_2～6、Reset_height*Reset_width、Reset_height*Set_height、Reset_height*Set_width_1、Reset_height*Set_width_2～6、Reset_width*Set_height、Reset_width*Set_width_1、Reset_width*Set_width_2～6、Set_height*Set_width_1、Set_height*Set_width_2～6、Set_width_1*Set_width_2～6、(Reset_height)2、(Reset_width)2、(Set_height)2、(Set_width_1)2、(Set_width_2～6)2，具体如图5所示。需要注意的是，在本实施例中，所述影响因子还包括一模型截距，其中，所述模型截距为一常数。
作为示例，所述RESET分布电阻为均值电阻或中值电阻，所述SET分布电阻为均值电阻或中值电阻。优选地，在本实施例中，所述RESET分布电阻和所述SET分布电阻均为中值电阻，以便更好地反应输出情况。
作为示例，对所述待测相变存储器进行RESET操作和SET操作之前，还包括：通过调节测试数据的组数N，对各所述待优化脉冲的预测方差进行优化的步骤；其中，组数N与各所述待优化脉冲的预测方差负相关。需要注意的是，组数N越大、各所述待优化脉冲的预测方差越小，也就说明筛选的准确性越高，但组数N越大，也表明了测试次数越多，容易造成资源和时间的耗费，降低效率；故在确定组数N及预测方差时，需综合考虑筛选准确性及筛选效率。优选地，在本实施例中，所述组数N为30。
作为示例，获取RESET响应模型及SET响应模型的方法包括：分别通过最小二乘法对RESET分布电阻和影响因子、及SET分布电阻和影响因子进行回归分析，以获取RESET响应模型及SET响应模型。
作为示例，获取RESET响应模型及SET响应模型后，还包括：通过假设检测法分别对RESET响应模型及SET响应模型中的影响因子进行显著性水平分析，以对RESET响应模型及SET响应模型进行优化。
下面请参阅图1至图9，利用JMP统计软件对4M相变存储器在室温25℃下进行最优操作脉冲条件的筛选测试，以对本实施例所述筛选方法进行详细说明。
步骤一、基于本实施例所述4M相变存储器(其RESET电流脉冲如图2所示，其SET电流脉冲如图3所示)，设定本实施例所述待优化脉冲包括：RESET电流脉冲高度、RESET电流脉冲宽度、SET电流脉冲高度、SET第一电流脉冲宽度及SET第二至第六电流脉冲宽度；并设定所述待优化脉冲对应的预设操作条件如图4所示；之后根据本实施例所述4M相变存储器的待优化脉冲，确定其影响因子如图5所示。
步骤二、基于图4所示的各所述待优化脉冲对应的所述预设操作条件，生成30组测试数据，以分别对本实施例所述4M相变存储器中的若干存储单元进行RESET操作和SET操作，并获取各所述测试数据对应的RESET分布电阻的电阻值及SET分布电阻的电阻值，如图6所示。
步骤三、通过最小二乘法分别对RESET分布电阻和影响因子、及SET分布电阻和影响因子进行回归分析，获取RESET响应模型及SET响应模型；其中，RESET响应模型的等式为：
Figure BDA0001636826060000061
SET响应模型的等式为：
Figure BDA0001636826060000062
然后通过假设检测法分别对RESET响应模型及SET响应模型中的影响因子进行显著性水平分析，以对RESET响应模型及SET响应模型进行优化，从而检验RESET响应模型等式及SET响应模型等式的正确性；其中，显著性水平P值小于0.05的影响因子视为显著性水平高，即在模型中起重要作用，也就是说，显著性水平p值越小，该显著性水平p值对应的影响因子的作用越大；显著性水平p值大于0.05的影响因子视为无关因子，可以将该显著性水平p值大于0.05的影响因子去除，以加强模型的准确性。图7是RESET响应模型的相关影响因子的显著性水平分析示意图，从图中可以看出，(Reset_height)2和Reset_height的显著性水平小于0.05，因此这两项是RESET响应模型的相关项，其中(Reset_height)2的显著性水平最强。图8是SET响应模型的相关影响因子的显著性水平分析示意图，从图中可以得出，SET响应模型的相关影响因子比较多，其中Set_width_2～6的显著性水平最强。
步骤四、基于所述RESET响应模型及所述SET响应模型，对各所述待优化脉冲的操作条件进行预测，获取使所述待测相变存储器实现RESET操作及SET操作的最优脉冲操作条件，如图9所示；由图9可知，Reset_height＝0.77mA，Reset_width＝500ns，Set_height＝0.4mA，Set_width_1＝500ns和Set_width_2～6＝200ns是最优脉冲操作条件。
综上所述，本发明的相变存储器最优脉冲操作条件的筛选方法，具有以下有益效果：本发明所述筛选方法通过增加影响因子，以将各脉冲操作条件的相互影响引入至RESET响应模型及SET响应模型中，大大提高了最优脉冲操作条件筛选结果准确性的同时，更节省了筛选时间。本发明所述筛选方法还通过对RESET响应模型及SET响应模型中的影响因子进行显著性水平分析，以对RESET响应模型及SET响应模型进行优化，从而简化RESET响应模型及SET响应模型。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (7)

1.一种相变存储器最优脉冲操作条件的筛选方法，其特征在于，所述筛选方法包括：
基于待测相变存储器，设定待优化脉冲及各所述待优化脉冲对应的预设操作条件，并基于各所述待优化脉冲，设定影响因子；其中，各所述待优化脉冲对应的所述预设操作条件的个数相同；
基于各所述待优化脉冲对应的所述预设操作条件，生成N组测试数据，以分别对所述待测相变存储器中的若干存储单元进行RESET操作和SET操作，并获取各所述测试数据对应的RESET分布电阻的电阻值及SET分布电阻的电阻值；其中，N为大于等于1的正整数；
分别对RESET分布电阻和影响因子、及SET分布电阻和影响因子进行回归分析，获取RESET响应模型及SET响应模型；以及
基于所述RESET响应模型及所述SET响应模型，对各所述待优化脉冲的操作条件进行预测，获取使所述待测相变存储器实现RESET操作及SET操作的最优脉冲操作条件；
其中，所述待优化脉冲包括RESET电流脉冲高度、RESET电流脉冲宽度、SET电流脉冲高度及SET电流脉冲宽度；所述影响因子包括：RESET电流脉冲高度、RESET电流脉冲宽度、SET电流脉冲高度、SET电流脉冲宽度、RESET电流脉冲高度*RESET电流脉冲高度、RESET电流脉冲宽度*RESET电流脉冲宽度、SET电流脉冲高度*SET电流脉冲高度、SET电流脉冲宽度*SET电流脉冲宽度、RESET电流脉冲高度*RESET电流脉冲宽度、RESET电流脉冲高度*SET电流脉冲高度、RESET电流脉冲高度*SET电流脉冲宽度、RESET电流脉冲宽度*SET电流脉冲高度、RESET电流脉冲宽度*SET电流脉冲宽度及SET电流脉冲高度*SET电流脉冲宽度。
2.根据权利要求1所述的相变存储器最优脉冲操作条件的筛选方法，其特征在于，所述筛选方法基于JMP统计软件实现。
3.根据权利要求1所述的相变存储器最优脉冲操作条件的筛选方法，其特征在于，所述RESET分布电阻为均值电阻或中值电阻，所述SET分布电阻为均值电阻或中值电阻。
4.根据权利要求3所述的相变存储器最优脉冲操作条件的筛选方法，其特征在于，所述RESET分布电阻和所述SET分布电阻均为中值电阻。
5.根据权利要求1所述的相变存储器最优脉冲操作条件的筛选方法，其特征在于，对所述待测相变存储器进行RESET操作和SET操作之前，还包括：通过调节测试数据的组数N，对各所述待优化脉冲的预测方差进行优化的步骤；其中，组数N与各所述待优化脉冲的预测方差负相关。
6.根据权利要求1所述的相变存储器最优脉冲操作条件的筛选方法，其特征在于，获取RESET响应模型及SET响应模型的方法包括：分别通过最小二乘法对RESET分布电阻和影响因子、及SET分布电阻和影响因子进行回归分析，以获取RESET响应模型及SET响应模型。
7.根据权利要求6所述的相变存储器最优脉冲操作条件的筛选方法，其特征在于，获取RESET响应模型及SET响应模型后，还包括：通过假设检测法分别对RESET响应模型及SET响应模型中的影响因子进行显著性水平分析，以对RESET响应模型及SET响应模型进行优化。
CN201810364565.6A 2018-04-23 2018-04-23 相变存储器最优脉冲操作条件的筛选方法 Active CN108648782B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810364565.6A CN108648782B (zh) 2018-04-23 2018-04-23 相变存储器最优脉冲操作条件的筛选方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810364565.6A CN108648782B (zh) 2018-04-23 2018-04-23 相变存储器最优脉冲操作条件的筛选方法

Publications (2)

Publication Number Publication Date
CN108648782A CN108648782A (zh) 2018-10-12
CN108648782B true CN108648782B (zh) 2020-11-13

Family

ID=63746986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810364565.6A Active CN108648782B (zh) 2018-04-23 2018-04-23 相变存储器最优脉冲操作条件的筛选方法

Country Status (1)

Country Link
CN (1) CN108648782B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110600068B (zh) * 2019-08-13 2021-06-04 中国科学院上海微系统与信息技术研究所 一种阶梯脉冲确定方法、系统及存储介质

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56132023A (en) * 1980-03-19 1981-10-16 Hitachi Ltd Pcm and pwm converter
KR20020013187A (ko) * 2000-08-11 2002-02-20 윤종용 반도체 메모리 장치의 테스트 시스템
US20070200202A1 (en) * 2006-02-28 2007-08-30 International Business Machines Corporation Phase change memory structure having an electrically formed constriction
CN1877743B (zh) * 2006-07-07 2013-08-07 中国科学院上海微系统与信息技术研究所 相变存储器器件单元阵列演示系统及可视化演示的方法
CN101542632B (zh) * 2007-06-01 2012-12-26 松下电器产业株式会社 电阻变化型存储装置
US7639527B2 (en) * 2008-01-07 2009-12-29 Macronix International Co., Ltd. Phase change memory dynamic resistance test and manufacturing methods
CN103839580B (zh) * 2014-02-25 2016-08-17 中国科学院计算技术研究所 一种相变存储器写加速方法及其系统
CN106558347B (zh) * 2015-09-25 2020-06-09 中芯国际集成电路制造(上海)有限公司 一种相变存储器的编程测试方法

Also Published As

Publication number Publication date
CN108648782A (zh) 2018-10-12

Similar Documents

Publication Publication Date Title
Chen et al. A 16Mb dual-mode ReRAM macro with sub-14ns computing-in-memory and memory functions enabled by self-write termination scheme
Fieback et al. Device-aware test: A new test approach towards DPPB level
US9666304B2 (en) Method of testing semiconductor memory device, test device, and computer readable recording medium for recording test program for semiconductor memory device
KR20170066082A (ko) Bist 회로, 이를 포함하는 메모리 장치 및 이의 동작방법
CN102707225A (zh) 集成电路测试优化方法及其测试装置
CN109411380A (zh) 一种存储介质及晶圆级集成电路电学参数的测试方法
CN108648782B (zh) 相变存储器最优脉冲操作条件的筛选方法
CN112649719A (zh) 一种芯片中线性稳压器的测试方法、装置以及设备
Miyazaki et al. A memory grouping method for sharing memory BIST logic
CN111210865B (zh) 一种低电压sram时间参数的片上测量电路及测量方法
CN103531248A (zh) 一种对rram存储器脉冲参数进行测试的方法
CN117316250A (zh) 一种阻变存储器的容量和性能测试方法
Harutyunyan et al. Symmetry measure for memory test and its application in BIST optimization
Reiser et al. Technology-aware drift resilience analysis of RRAM crossbar array configurations
Merkel et al. Towards thermal profiling in CMOS/memristor hybrid RRAM architectures
CN112966827B (zh) 一种存储器开发过程中的良品率预测方法
US8184469B2 (en) Stored multi-bit data characterized by multiple-dimensional memory states
CN109145338A (zh) 一种修复电压降的方法及装置
Jiang et al. Performance prediction of large-scale 1S1R resistive memory array using machine learning
CN108597558B (zh) 优选相变存储器写操作电流的系统及方法
Sehgal et al. Redundancy modelling and array yield analysis for repairable embedded memories
CN108693466A (zh) 一种边界扫描器件、装置及控制方法和扫描方法
CN1186809C (zh) 嵌入式内存测试平台装置及其测试方法
Wu et al. A channel-sharable built-in self-test scheme for multi-channel DRAMs
CN109727631A (zh) 对存储单元阵列执行测试的存储设备及操作其的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant