CN109411380A - 一种存储介质及晶圆级集成电路电学参数的测试方法 - Google Patents
一种存储介质及晶圆级集成电路电学参数的测试方法 Download PDFInfo
- Publication number
- CN109411380A CN109411380A CN201811154053.3A CN201811154053A CN109411380A CN 109411380 A CN109411380 A CN 109411380A CN 201811154053 A CN201811154053 A CN 201811154053A CN 109411380 A CN109411380 A CN 109411380A
- Authority
- CN
- China
- Prior art keywords
- test
- group
- pad
- plan
- electrical parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
Abstract
本发明涉及一种存储介质及晶圆级集成电路电学参数的测试方法；晶圆级集成电路电学参数的测试方法包括以下步骤:a)根据待测试结构的电学参数及测试所需的环境参数划分测试计划组，将待测试结构的电学参数相同且测试所需的环境参数相同的测试计划分为一组；b)读取当前测试计划组的环境参数并进行配置；c)对当前测试计划组内各个测试结构的电学参数进行逐个测试；d)判断当前测试计划组中是否还有其他测试结构未测试；e)判断是否还有其他测试计划组未测试。本发明能根据待测试电学参数的类型以及环境参数异同对测试计划进行分类，显著提高测试效率。
Description
技术领域
本发明是关于集成电路产业链领域，特别涉及一种存储介质及晶圆级集成电路电学参数的测试方法。
背景技术
在集成电路产业链中，集成电路测试是贯穿集成电路生产与应用全过程的重要步骤。一片晶圆在生产周期中，大约要经过数十甚至上百道不同工序，在整个制造过程中任何一个工艺步骤上的偏差都将会对成品率造成影响，这使得晶圆成品的良品率具有很大的不确定性。此外，集成电路制造的投资巨大，一条普通的生产线往往需要上亿美元，先进生产线的成本则更高。因此，为了提高芯片成熟周期、节省制造成本，及时对每道测试工艺进行测试评估提升产品良品率是十分必要的。
在不断变化的产品环境中，测试可以对工艺流程进行严格监控，起着评估工艺成熟度、筛选产品以及改善工艺的重要的作用，是主要的提高芯片良品率的方法之一。在可制造性设计的背景下，采用测试芯片的方法来提升晶圆的良品率是一种常见而有效的途径。
由于外部测试设备的测试接口无法直接实现对晶圆或芯片的测试，通常的做法是通过计算机控制外部测试设备，测试设备通过探针卡作为桥梁连接到测试对象上，探针卡上的探针与测试对象中的焊盘接触构成测试信号通路，再配合测试设备达到测试目的。随着集成电路工艺的进步，晶圆级集成电路测试的测试结构数量可达数万甚至百万级，其所对应的测试项则更多。
目前的晶圆级集成电路电学参数获取方法在软件程序上一般步骤为：1)针对一个测试项读取其硬件配置参数，并根据该硬件配置参数进行硬件参数的配置；2)如果是普通测试电路则连接测试端口进行测试，如果是可寻址测试电路则需要先读取地址信息、输出地址信号、连接测试端口进行测试；3)输出测试结果，并将测试结果储存至数据库中。此外，上述过程中，如果还有未完成测试的测试项，则重复上述过程，直至所有的测试项均测试完成。这种测试方法是对每个晶圆级集成电路上的测试结构进行逐个测试，耗时较多，随着晶圆级集成电路的集成度越来越高，其测试项成倍甚至成指数倍地增长，这种参数获取方法已经无法满足市场对高速测量的迫切需求。
申请号为2016112601003的专利公开了一种高密度测试芯片测试系统，该系统通过在普通可寻址测试芯片中配置寄存器，并通过函数发生器激励寄存器产生地址信号，该寄存器中包含有计数器，当计数器功能被选定时可以产生连续的地址信号以实现对测试结构按顺序的依次测量，节省变换测试结构前对源测量单元的调试；但这种测试方法仍不能避免多次、重复的对统一测试结构进行测试，且测试控制软件的改进一般是根据测试硬件的改变而进行简单的调整，因此，其对测试效率的提高并没有实质性的贡献。
有鉴于此，有必要对现有的晶圆级集成电学参数的测试方法进行改进，以提高测试效率。
发明内容
本发明的主要目的在于克服现有技术中的不足，提供一种晶圆级集成电路电学参数的测试方法及存储介质，本发明根据待测试电学参数的类型以及环境参数异同对测试计划进行分类，使同一组分类中的多个测试结构只需要配置一次硬件信息，避免了多次重复，不仅提升了硬件使用寿命，而且减少了测试逻辑在高度运行过程中的出错率，本发明还可以智能确定参与测试的SMU个数，以获得最短的测试时间，显著提高测试效率，本发明的测试方法尤其适用于对高度集成电路电学参数的测试。
为了实现上述目的，本发明的一个方面，提供一种晶圆级集成电路电学参数的测试方法，该方法包括如下步骤：
a)根据待测试结构的电学参数及测试所需的环境参数划分测试计划组，将待测试结构的电学参数相同且测试所需的环境参数相同的测试计划分为一组；
b)读取当前测试计划组的环境参数并进行配置；
c)对当前测试计划组内各个测试结构的电学参数进行逐个测试，并将得到的测试数据暂存至数据存储器中；
d)判断当前测试计划组中是否还有其他测试结构未测试：
若有，则返回执行步骤c)直至当前组中没有其他测试结构未测试；
若没有，则执行步骤e)；
e)判断是否还有其他测试计划组未测试：
若有，则返回执行步骤b)直至没有其他组未测试；
若没有，则结束测试。
作为优选，所述晶圆级集成电路电学参数的测试方法还包括：
当测试结束后，通过数据库从数据存储器中一次性抽取全部测试数据，并通过数据分析引擎对测试数据进行处理及分析。这种数据处理方法与传统的数据处理方法(每测量完一个测试数据，便通过源测量单元SMU反馈到数据库中的数据处理方法)相比较，可以节省每次测量完数据传输到数据库的时间，进而在大量测试项下的情况下可以明显缩短测试程序的运行时间，显著提高测试效率。
作为优选，所述步骤a)中的分组过程具体为：
步骤a1)：根据测试计划中电学参数的类型，将测试计划分为n组；
步骤a2)：对每组测试计划进行再次细分：根据第i组测试计划中，所需环境参数的种类，将该组测试计划再细分为yi组，进而将所有的测试计划分为N个测试计划组：i∈[1，2，…，i-n，n]；其中，n为测试计划中电学参数的种类数；yi为第i组测试计划中环境参数的种类数。
通过这种方式将所要测试的电学参数相同、测试所需的环境参数相同的测试计划分为一组，则一个分组中的所有测试结构的测量只需要配置一次环境参数；针对目前高集成度的芯片，可避免不断重复配置相同的环境参数的时间，显著地降低了环境参数配置次数，不仅可以延长硬件使用寿命，也可明显提高测试效率。
作为优选，步骤a2)中，根据不变环境参数的不同进行分组。每个电学参数需要的环境参数(Test Input Parameters)分成两种，即不变环境参数(Test Constant InputParameters)和可变环境参数(Test Variable Input Parameters)；不变环境参数和可变环境参数根据所测电学参数调用的Algorithm所定义，比对参考；本发明步骤a2)中，只根据不变环境参数的不同进行分组，即不变环境参数相同，可变环境参数相同或不相同不影响分组情况。
作为优选，步骤a)中，所述电学参数包括测试结构所在电路中的所有可测的电学相关参数，如关闭电流Ioff、电压Vt、电流Id、电阻R等；所述环境参数包括测试相应的电学参数所需要的环境参数，如硬件板卡的工作模式、量程、保护电流大小、保护电压大小等相应的电学参数测试所需要的测试环境及参数；此外，本发明的环境参数还包括电流稳定时间的调整项，原因在于：在测量过程中，测试结构的自身电阻、导线电阻以及测试结构对其他电路元件之间存在着RC延时，导致电路稳定需要一部分时间，因此，环境参数设置电流稳定时间的调整项，可根据分组内的测试结构的电阻进行调整以提高测试精度。
作为优选，步骤c)中，若是针对可寻址电路的测量，则在连接测试结构的测试端口后，还包括读取电路中测试结构的地址信息、输出测试结构地址信号的步骤，再进行电学参数的测试；所述输出的地址信号为数字信号，数字信号控制与测试结构相连的开关状态，根据开关状态进而实现选中的测试结构的测试端口连接。
作为优选，所述数字信号采用格雷码，原因在于：自然二进制编码在数字编码连续切换中多数情况下会出现多位变化，以四位编码为例：由0100到0111，需要后两位都发生转换，而实际电路中，后两位的转换不可能绝对同时发生，则计数中可能出现短暂的其它代码，这种情况会导致不同状态的编码切换时间延迟，还可能会出现电路状态错误的状况。格雷码在相邻位间转换时，只有一位产生变化，可以避免多位变化产生的时间延迟，另一方面也极大地减少了由一个状态到下一个状态时的逻辑混淆。
作为优选，针对步骤a)分的每组测试计划，根据每条测试计划执行测试所用的时间和环境参数的配置时间，自动进行二次分组，确定测试设备中参与测试的源测量单元(SMU)个数，使该组测试计划测试完所用的时间最短。
所述二次分组能够通过调度分析模型实现，具体包括下述步骤：
步骤1)：建立调度分析模型：Tj＝Fj(g(nj)，f(kj，mj))；
步骤2)：根据nj不同的取值，得到若干Tj的取值，且nj的值不大于测试设备中能配置的源测量单元个数；
取令Tj的值最小的nj的取值，作为该组测试计划中，参与测试的源测量单元个数；
步骤3)：对步骤a)分成的N个测试计划组，依次进行步骤2)的操作，将所有测试计划分为M组：
其中，所述Tj是对第j个测试计划组，从配置测试设备的环境参数到该组测试计划全部执行完的总耗时；所述g(nj)是对第j个测试计划组，测试设备的进行环境参数配置所消耗的时间；所述nj是参与测试的源测量单元个数；所述f(kj，mj)是执行该组测试计划的耗时(不包括环境参数的配置时间)；所述kj是执行第j个测试计划组中，单条测试计划的耗时，kj利用测试历史记录统计分析得出；所述mj是该组测试计划中测试计划的条数；j∈[1，2，…，N-1，N]。
作为优选，所述步骤c)中，测试结构的电学参数测量，是基于晶圆级集成电路的测试系统实现的；该晶圆级集成电路的测试系统包括测试设备(Tester)、探针卡(ProberCard)和测试芯片(Test Chip)，测试设备与测试芯片通过探针卡相连并构成测试通路；
所述测试芯片包括外围电路和若干个焊盘，且测试芯片设置有用于容纳待测器件阵列(Dense Array)的区域；所述外围电路包括地址寄存器(Address Register)、行寻址电路(Row Addressing Circuit)、列寻址电路(Col Addressing Circuit)和开关电路(Analog Force and Sense Circuit)；地址寄存器包括计数器，地址寄存器输入端连接焊盘RST、焊盘SEN、焊盘SI、焊盘AEN和焊盘CLK，焊盘SO连接地址寄存器的输出端，地址寄存器的输出端还连接行寻址电路和列寻址电路，行寻址电路和列寻址电路都通过开关电路连接待测器件；开关电路还连接焊盘BF、焊盘SF、焊盘GF、焊盘GL、焊盘DF和焊盘DL；焊盘VDD连接电源正极，焊盘VSS连接电源负极；
所述测试设备包括线上分析引擎(Online Analysis Engine)、数据库(Database)、函数发生器(Func Gen)和至少两个源测量单元(SMU)，即至少包括第一个源测量单元和第二个源测量单元；第一个源测量单元通过探针卡连接到测试芯片的焊盘VDD和焊盘VSS；第二个源测量单元通过探针卡连接到测试芯片的焊盘BF、焊盘GF、焊盘GL、焊盘SF、焊盘DF和焊盘DL；函数发生器连接地址寄存器，函数发生器用于产生脉冲信号激励测试芯片中的地址寄存器产生地址信号，该地址信号经过行寻址电路与列寻址电路的转换为寻址电路用于选择特定的待测测试结构(DUT)进行测试；线上分析引擎连接数据库、函数发生器和源测量单元。
作为本发明的另一个方面，提供一种存储介质，该存储介质内存储有计算机程序，该计算机程序被处理执行时，实现如上任一项所述的晶圆级集成电路电学参数的测试方法。
与现有技术相比，本发明的有益效果是：
1、本发明根据待测试电学参数的类型以及环境参数异同对测试计划进行分类，使同一组分类中的多个测试结构只需要配置一次环境参数，避免了多次重复，不仅提升了硬件使用寿命，而且减少了测试逻辑在高度运行过程中的出错率，显著地提高了测试效率，本发明的测试方法尤其适用于对高度集成电路电学参数的测试。
2、本发明在测试阶段将测试数据暂存在数据寄存器，测试结束后统一抽取到数据库中的做法，减少了测试数据的传输时间，进而缩短测试时间、提高了测试效率。
3、为了提高测试精度，在环境参数中设置电流稳定时间的调整项以减少RC延时对电路的影响。
2、本发明针对高面积利用率的可寻址测试电路，用于选择待测测试结构的地址信号采用格雷码的数字信号进行测试结构的选择测试，可以尽可能避免因逻辑混淆导致的选择错误，另一方面可以进一步节省从一个测试结构到另一个测试结构选择的时间以减少整体测试时间。
5、测试算法在配合测试系统变换测试结构时，可能存在逻辑混乱的情况，本发明通过多次循环确认，能最大可能地减少了漏测、错测等问题。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的限定。
图1为本发明一个实施例的总体架构图。
图2为本发明的总流程图。
图3为测试计划(testplan)。
图4为第一次分组示意图。
图5为第二次分组示意图。
图6为可寻址测试电路中的一种测试结构的连接电路示意图。
图7为晶圆级集成电路的测试系统示意图。
具体实施方式
下面结合附图与实施例对本发明作进一步说明。
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
实施例一
如图2所示，本实施例提供一种晶圆级集成电路电学参数的测试方法，该方法包括如下步骤：
a)根据待测试结构的电学参数及测试所需的环境参数划分测试计划组；其中，测试计划的具体内容参见图3。为进一步说明本实施例的技术方案，对上述过程进行具体说明：将测试Ids时量程为1e-3A，保护电流为1e-3A，寻址电路工作电压为1.8V的测试分为一组。其中若有配置参数不同的则需要另外分为一组。一个分组中的所有测试结构的测量只需要配置一次环境参数，针对目前高集成度的芯片，避免了不断重复配置相同的环境参数的时间，显著地降低了环境参数配置次数，不仅提升了硬件使用寿命，而且极大地提高了测试效率。基于此，如图4所示的一次分组，即步骤a1)和步骤a2)，如图5所示的二次分组，即步骤a3)，上述分组的步骤包括：
步骤a1)：根据测试计划中电学参数的类型，将测试计划分为n组；
步骤a2)：对每组测试计划进行再次细分：根据第i组测试计划中，所需环境参数的种类，将该组测试计划再细分为yi组，进而将所有的测试计划分为N个测试计划组：i∈[1，2，…，i-n，n]；其中，n为测试计划中电学参数的种类数；yi为第i组测试计划中环境参数的种类数。通过这种方式将所要测试的电学参数相同、测试所需的环境参数相同的测试计划分为一组，则一个分组中的所有测试结构的测量只需要配置一次环境参数；针对目前高集成度的芯片，可避免不断重复配置相同的环境参数的时间，显著地降低了环境参数配置次数，不仅可以延长硬件使用寿命，也可明显提高测试效率。
上述步骤a2)中，根据不变环境参数的不同进行分组。每个电学参数需要的环境参数(Test Input Parameters)分成两种，即不变环境参数(Test Constant InputParameters)和可变环境参数(Test Variable Input Parameters)；不变环境参数和可变环境参数根据所测电学参数调用的Algorithm所定义，比对参考；本实施例步骤a2)中，只根据不变环境参数的不同进行分组，即不变环境参数相同，可变环境参数相同或不相同不影响分组情况。
步骤a3)：针对步骤a2)分的每组测试计划，根据每条测试计划执行测试所用的时间和环境参数的配置时间，自动进行二次分组，确定测试设备参与测试的源测量单元(SMU)个数，使该组测试计划测试完所用的时间最短；
所述二次分组能够通过调度分析模型实现，具体包括下述子步骤：
步骤1)：建立调度分析模型：Tj＝Fj(g(nj)，f(kj，mj))；
步骤2)：根据nj不同的取值，得到若干Tj的取值，且nj的值不大于测试设备中能配置的源测量单元个数；
取令Tj的值最小的nj的取值，作为该组测试计划中，参与测试的源测量单元个数；
步骤3)：对步骤a)分成的N个测试计划组，依次进行步骤2)的操作，将所有测试计划分为M组：
其中，所述Tj是对第j个测试计划组，从配置测试设备的环境参数到该组测试计划全部执行完的总耗时；所述g(nj)是对第j个测试计划组，测试设备进行环境参数配置的耗时；所述nj是参与测试的源测量单元个数；所述f(kj，mj)是执行该组测试计划的耗时(不包括环境参数的配置时间)；所述执行第j个测试计划组中，单条测试计划的耗时，kj利用测试历史记录统计分析得出；所述mj是该组测试计划中测试计划的条数；j∈[1，2，…，N-1，N]。
需要说明的是：步骤a)中，所述电学参数包括测试结构所在电路中的所有可测的电学相关参数，如关闭电流Ioff、电压Vt、电流Id、电阻R等；所述环境参数包括测试相应的电学参数所需要的环境参数，如硬件板卡的工作模式、量程、保护电流大小、保护电压大小等相应的电学参数测试所需要的测试环境及参数；此外，本发明的环境参数还包括电流稳定时间的调整项，原因在于：在测量过程中，测试结构的自身电阻、导线电阻以及测试结构对其他电路元件之间存在着RC延时，导致电路稳定需要一部分时间，因此，环境参数设置电流稳定时间的调整项，可根据分组内的测试结构的电阻进行调整以提高测试精度。
b)读取当前测试计划组的环境参数并进行配置。
c)对当前测试计划组内各个测试结构的电学参数进行逐个测试，并将得到的测试数据暂存至数据存储器中。
上述步骤中，对测试计划组内各个测试结构的电学参数进行逐个测试的前提在于，连接测试结构的测试端口；对于本实施例中，针对可寻址电路的测量，还包括读取电路中测试结构的地址信息、输出测试结构的地址信号；这里的地址信号为数字信号，该数字信号控制与测试结构相连的开关状态，根据开关状态进选择不同的测试结构的测试端口进行连接。
下面以集成电路芯片中基础单元MOS管测试为例，详细介绍这一过程：
MOS管包含四个端口：源极S、漏极D、栅极G、衬底B，MOS管的各个端口可以直接接入到测试电路中，也可以通过开关电路接入到特定的测试电路中构成可寻址测试电路，其可寻址测试电路中的一种测试结构连接电路如图6所示。图6中，MOS管衬底B端通过开关电路连接到BF信号线；源极S端通过开关电路连接到信号线SF、SS，其中SF是施加电压的信号线、SS是感应电压的信号线；漏极D端通过开关电路连接到信号线DF、DL，其中DF是施加电压的信号线、DL是感应电压的信号线；栅极G端通过开关电路连接到开关电路连接到信号线GF、GL，其中GF是施加电压的信号线、GL是感应电压的信号线。测试电路通过控制每个测试结构中的开关电路的通断来控制对特定的测试结构的测量。以N型晶体管测量电流Id与电压Vt为例，其测试算法按照以下规则编写：
测量电流Id时：以NMOS为例，测试通路的电源施加一定的电压；在DF和SF端分别施加一定数值的电压Vd、Vs，DL与SS端感应漏极D端和源极S端的端测量分别达到Vd、Vs用以消除导通电阻和引线电阻上的压降对测量的影响；在GF端施加一定数值的电压Vg；将GL与BF端赋予的电压数值设置为0；在测试结构电路的DF端测量出饱和电流Idsat或线性阈值电流Idlin。
测量电压Vt时：以NMOS为例，测试通路的电源施加一定的电压，将SF、BF端赋予的电压数值设置为0；将DL、SS端赋予的电压数值设置为浮动；扫描GF端的电压使DF端的电流为达到目标值Idsat或Idlin，此时施加在GF端的电压为Vtsat或Vtlin。
同理，根据半导体及电路原理，可以通过不同的测试算法测量出关闭电流Ioff、电阻R等电学参数，在此不再赘述。
本实施例中，上述的数字信号采用格雷码，原因在于：自然二进制编码在数字编码连续切换中多数情况下会出现多位变化，以四位编码为例：由0100到0111，需要后两位都发生转换，而实际电路中，后两位的转换不可能绝对同时发生，则计数中可能出现短暂的其它代码，这种情况会导致不同状态的编码切换时间延迟，还可能会出现电路状态错误的状况。格雷码在相邻位间转换时，只有一位产生变化，可以避免多位变化产生的时间延迟，同时可明显减少状态切换时的逻辑混淆。
d)判断当前测试计划组中是否还有其他测试结构未测试：
若有，则返回执行步骤c)直至当前组中没有其他测试结构未测试；
若没有，则执行步骤e)。
e)判断是否还有其他测试计划组未测试：
若有，则返回执行步骤b)直至没有其他组未测试；
若没有，则结束测试。
此外，本测试方法还包括：
f)通过数据库从数据存储器中一次性抽取全部测试数据，并通过数据分析引擎对测试数据进行处理及分析。这种数据处理方法与传统的数据处理方法(每测量完一个测试数据，便通过源测量单元SMU反馈到数据库中的数据处理方法)相比较，可以节省每次测量完数据传输到数据库的时间，进而在大量测试项下的情况下可以明显缩短测试程序的运行时间，显著提高测试效率。
上述步骤c)中，测试结构的电学参数测量，是基于晶圆级集成电路的测试系统实现的；如图7所示，晶圆级集成电路的测试系统包括测试设备(Tester)、探针卡(ProberCard)和测试芯片(Test Chip)，测试设备与测试芯片通过探针卡相连并构成测试通路；
所述测试芯片包括外围电路和若干个焊盘，且测试芯片设置有用于容纳待测器件阵列(Dense Array)的区域；所述外围电路包括地址寄存器(Address Register)、行寻址电路(Row Addressing Circuit)、列寻址电路(Col Addressing Circuit)和开关电路(Analog Force and Sense Circuit)；地址寄存器包括计数器，地址寄存器输入端连接焊盘RST、焊盘SEN、焊盘SI、焊盘AEN和焊盘CLK，焊盘SO连接地址寄存器的输出端，地址寄存器的输出端还连接行寻址电路和列寻址电路，行寻址电路和列寻址电路都通过开关电路连接待测器件；开关电路还连接焊盘BF、焊盘SF、焊盘GF、焊盘GL、焊盘DF和焊盘DL；焊盘VDD连接电源正极，焊盘VSS连接电源负极；
所述测试设备包括线上分析引擎(Online Analysis Engine)、数据库(Database)、函数发生器(Func Gen)和至少两个源测量单元(SMU)，即至少包括第一个源测量单元和第二个源测量单元；第一个源测量单元通过探针卡连接到测试芯片的焊盘VDD和焊盘VSS；第二个源测量单元通过探针卡连接到测试芯片的焊盘BF、焊盘GF、焊盘GL、焊盘SF、焊盘DF和焊盘DL；函数发生器产生脉冲信号激励测试芯片中的地址寄存器产生地址信号，该地址信号经过行寻址电路与列寻址电路的转换为寻址电路用于选择特定的待测测试结构(DUT)进行测试；函数发生器产生脉冲信号也反馈到第二源测量单元(量测SMU)中触发测试设备进入模式；当待测测试结构被选中后测试设备也做好测试模式的准备，可以立即进行测试；测试完一个测试结构后其测试结果被数据库抽取；继续重复上述步骤实现所有测试结构的测量。
本实施例在上述测试系统的基础上，为量测SMU设置一个数据存储器，将所有测试结构的测试结果暂存到数据存储器中，等待测试结果结束将所有测试结果抽取到数据库中。
在86片Die/wafer中，每一个Die/wafer包括1803个测试项的情况下，一共有86×1803＝155058个测试项，采用本实施例的晶圆级集成电路电学参数获取方法，仅使用0.614小时即可测完，而传统测试方法需要8个小时，对比传统测试方法的测试效率提升了10倍以上，实验数据如表1所示。在集成电路芯片制造企业具有重要的意义，为其产品的快速成熟提供了高效率的测试支持，对于大规模的测试，也显著节省了在漫长的测试时间中人力与物力的大量损耗，有效地节省整个集成电路芯片的制造成本。
表1实验数据表
此外，需要说明的是：
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。说明书中提到的“一个实施例”或“实施例”意指结合实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，说明书通篇各个地方出现的短语“一个实施例”或“实施例”并不一定均指同一个实施例。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
上述虽然结合附图对本发明的具体实施方式进行了描述，但并非对本发明保护范围的限制，所属领域技术人员应该明白，在本发明的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。
Claims (10)
1.一种晶圆级集成电路电学参数的测试方法，其特征在于，具体包括下述步骤：
a)根据待测试结构的电学参数及测试所需的环境参数划分测试计划组，将待测试结构的电学参数相同且测试所需的环境参数相同的测试计划分为一组；
b)读取当前测试计划组的环境参数并进行配置；
c)对当前测试计划组内各个测试结构的电学参数进行逐个测试，并将得到的测试数据暂存至数据存储器中；
d)判断当前测试计划组中是否还有其他测试结构未测试：
若有，则返回执行步骤c)直至当前组中没有其他测试结构未测试；
若没有，则执行步骤e)；
e)判断是否还有其他测试计划组未测试：
若有，则返回执行步骤b)直至没有其他组未测试；
若没有，则结束测试。
2.根据权利要求1所述的一种晶圆级集成电路电学参数的测试方法，其特征在于，当测试结束后，通过数据库从数据存储器中一次性抽取全部测试数据，并通过数据分析引擎对测试数据进行处理及分析。
3.根据权利要求1所述的一种晶圆级集成电路电学参数的测试方法，其特征在于，所述步骤a)中的分组过程具体为：
步骤a1)：根据测试计划中电学参数的类型，将测试计划分为n组；
步骤a2)：对每组测试计划进行再次细分：
根据第i组测试计划中，所需环境参数的种类，将该组测试计划再细分为yi组，进而将所有的测试计划分为N个测试计划组：
其中，n为测试计划中电学参数的种类数；yi为第i组测试计划中环境参数的种类数。
4.根据权利要求3所述的一种晶圆级集成电路电学参数的测试方法，其特征在于，针对步骤a)分的每组测试计划，根据每条测试计划执行测试所用的时间和环境参数的配置时间，自动进行二次分组，确定测试设备中参与测试的源测量单元个数，使该组测试计划测试完所用的时间最短；
所述二次分组能够通过调度分析模型实现，具体包括下述步骤：
步骤1)：建立调度分析模型：Tj＝Fj(g(nj)，f(kj，mj))；
步骤2)：根据nj不同的取值，得到若干Tj的取值，且nj的值不大于测试设备中能配置的源测量单元个数；
取令Tj的值最小的nj的取值，作为该组测试计划中，参与测试的源测量单元个数；
步骤3)：对步骤a)分成的N个测试计划组，依次进行步骤2)的操作，将所有测试计划分为M组：
其中，所述Tj是对第j个测试计划组，从配置测试设备的环境参数到该组测试计划全部执行完的总耗时；所述g(nj)是对第j个测试计划组，测试设备的进行环境参数配置所消耗的时间；所述nj是参与测试的源测量单元个数；所述f(kj，mj)是执行该组测试计划的耗时(不包括环境参数的配置时间)；所述kj是执行第j个测试计划组中，单条测试计划的耗时，kj利用测试历史记录统计分析得出；所述mj是该组测试计划中测试计划的条数；j∈[1，2，…，N-1，N]。
5.根据权利要求3所述的一种晶圆级集成电路电学参数的测试方法，其特征在于，所述步骤a2)中，根据不变环境参数的不同进行分组。
6.根据权利要求1所述的一种晶圆级集成电路电学参数的测试方法，其特征在于,步骤a)中，所述电学参数包括测试结构所在电路中的所有可测的电学相关参数；所述环境参数还包括电流稳定时间的调整项。
7.根据权利要求1所述的一种晶圆级集成电路电学参数的测试方法，其特征在于，步骤c)中，若是针对可寻址电路的测量，则在连接测试结构的测试端口后，还包括读取电路中测试结构的地址信息、输出测试结构地址信号的步骤，再进行电学参数的测试；
所述输出的地址信号为数字信号，数字信号控制与测试结构相连的开关状态，根据开关状态进而实现选中的测试结构的测试端口连接。
8.根据权利要求7所述的一种晶圆级集成电路电学参数的测试方法，其特征在于，所述数字信号使用格雷码。
9.根据权利要求1所述的一种晶圆级集成电路电学参数的测试方法，其特征在于，所述步骤c)中，测试结构的电学参数测量，是基于晶圆级集成电路的测试系统实现的；
所述晶圆级集成电路的测试系统包括测试设备、探针卡和测试芯片，测试设备与测试芯片通过探针卡相连并构成测试通路；
所述测试芯片包括外围电路和若干个焊盘，且测试芯片设置有用于容纳待测器件阵列的区域；所述外围电路包括地址寄存器、行寻址电路、列寻址电路和开关电路；地址寄存器包括计数器，地址寄存器输入端连接焊盘RST、焊盘SEN、焊盘SI、焊盘AEN和焊盘CLK，焊盘SO连接地址寄存器的输出端，地址寄存器的输出端还连接行寻址电路和列寻址电路，行寻址电路和列寻址电路都通过开关电路连接待测器件；开关电路还连接焊盘BF、焊盘SF、焊盘GF、焊盘GL、焊盘DF和焊盘DL；焊盘VDD连接电源正极，焊盘VSS连接电源负极；
所述测试设备包括线上分析引擎、数据库、函数发生器和至少两个源测量单元，即至少包括第一个源测量单元和第二个源测量单元；第一个源测量单元通过探针卡连接到测试芯片的焊盘VDD和焊盘VSS；第二个源测量单元通过探针卡连接到测试芯片的焊盘BF、焊盘GF、焊盘GL、焊盘SF、焊盘DF和焊盘DL；函数发生器连接地址寄存器，函数发生器用于产生脉冲信号激励测试芯片中的地址寄存器产生地址信号，该地址信号经过行寻址电路与列寻址电路的转换为寻址电路用于选择特定的待测测试结构进行测试；线上分析引擎连接数据库、函数发生器和源测量单元。
10.一种存储介质，其特征在于，存储有计算机程序，该计算机程序被处理执行时，实现如权利要求1-9中任一项所述的晶圆级集成电路电学参数的测试方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811154053.3A CN109411380B (zh) | 2018-09-29 | 2018-09-29 | 一种存储介质及晶圆级集成电路电学参数的测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811154053.3A CN109411380B (zh) | 2018-09-29 | 2018-09-29 | 一种存储介质及晶圆级集成电路电学参数的测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109411380A true CN109411380A (zh) | 2019-03-01 |
| CN109411380B CN109411380B (zh) | 2020-11-17 |
Family
ID=65465844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811154053.3A Active CN109411380B (zh) | 2018-09-29 | 2018-09-29 | 一种存储介质及晶圆级集成电路电学参数的测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109411380B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112445694A (zh) * | 2019-08-29 | 2021-03-05 | 杭州广立微电子股份有限公司 | 一种用于制定测试配置文件的工具及其应用 |
| CN112445695A (zh) * | 2019-08-29 | 2021-03-05 | 杭州广立微电子股份有限公司 | 一种用于快速生成测试说明文件的工具及其应用 |
| CN112834906A (zh) * | 2020-12-31 | 2021-05-25 | 杭州广立微电子股份有限公司 | 一种进行自动匹配的测试方法 |
| CN113945788A (zh) * | 2021-10-14 | 2022-01-18 | 深圳市杰普特光电股份有限公司 | 检测方法、装置、检测设备、电子设备及可读存储介质 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1199931A (zh) * | 1997-05-20 | 1998-11-25 | 三星电子株式会社 | 控制半导体集成电路测试过程的系统和方法 |
| KR20040048514A (ko) * | 2002-12-03 | 2004-06-10 | 삼성전자주식회사 | 반도체 장치 테스트 방법 |
| CN101389149A (zh) * | 2008-10-28 | 2009-03-18 | 中讯邮电咨询设计院 | 应用于自动交换光网络的信令批处理方法 |
| CN103890595A (zh) * | 2011-03-01 | 2014-06-25 | 塞勒林特有限责任公司 | 利用多路复用处理机测试单元中的独立控制器进行无索引串行半导体测试的方法和系统 |
-
2018
- 2018-09-29 CN CN201811154053.3A patent/CN109411380B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1199931A (zh) * | 1997-05-20 | 1998-11-25 | 三星电子株式会社 | 控制半导体集成电路测试过程的系统和方法 |
| KR20040048514A (ko) * | 2002-12-03 | 2004-06-10 | 삼성전자주식회사 | 반도체 장치 테스트 방법 |
| CN101389149A (zh) * | 2008-10-28 | 2009-03-18 | 中讯邮电咨询设计院 | 应用于自动交换光网络的信令批处理方法 |
| CN103890595A (zh) * | 2011-03-01 | 2014-06-25 | 塞勒林特有限责任公司 | 利用多路复用处理机测试单元中的独立控制器进行无索引串行半导体测试的方法和系统 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112445694A (zh) * | 2019-08-29 | 2021-03-05 | 杭州广立微电子股份有限公司 | 一种用于制定测试配置文件的工具及其应用 |
| CN112445695A (zh) * | 2019-08-29 | 2021-03-05 | 杭州广立微电子股份有限公司 | 一种用于快速生成测试说明文件的工具及其应用 |
| CN112834906A (zh) * | 2020-12-31 | 2021-05-25 | 杭州广立微电子股份有限公司 | 一种进行自动匹配的测试方法 |
| CN113945788A (zh) * | 2021-10-14 | 2022-01-18 | 深圳市杰普特光电股份有限公司 | 检测方法、装置、检测设备、电子设备及可读存储介质 |
| CN113945788B (zh) * | 2021-10-14 | 2024-01-30 | 深圳市杰普特光电股份有限公司 | 检测方法、装置、检测设备、电子设备及可读存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109411380B (zh) | 2020-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109411380A (zh) | 一种存储介质及晶圆级集成电路电学参数的测试方法 | |
| US10725102B2 (en) | Addressable test chip with sensing circuit | |
| Stratigopoulos et al. | Non-RF to RF test correlation using learning machines: A case study | |
| CN102169846B (zh) | 一种在集成电路晶圆测试过程中实现多维变量密码并行写入的方法 | |
| CN105139893A (zh) | 一种存储器测试装置及一种存储器芯片测试方法 | |
| CN102288903B (zh) | 一种fpga内连线资源的测试结构及方法 | |
| CN115656769A (zh) | Fpga多芯片的并行测试方法、装置和计算机设备 | |
| CN103913696A (zh) | 用于核心的全局低功率捕获方案 | |
| CN102565682B (zh) | 一种基于二分法的故障测试向量的定位方法 | |
| CN102324086B (zh) | 一种用于不同型号探针台的Map图转换方法 | |
| CN100442070C (zh) | 同步通讯芯片并行测试的方法 | |
| CN115201529A (zh) | 一种新的并行半导体参数测试系统 | |
| CN207742296U (zh) | 一种可寻址测试芯片测试系统 | |
| CN109933473A (zh) | 芯片内存功耗测量方法、装置、设备及介质 | |
| CN209000871U (zh) | 一种晶圆测试系统 | |
| CN206489250U (zh) | 一种可快速定位并测量缺陷的高密度测试芯片 | |
| JP2003203499A5 (zh) | ||
| CN103165405A (zh) | 一种通过gpib接口实时生成多维变量密码方法 | |
| CN108335720A (zh) | 使用存储器测试机编写个性化数据的方法 | |
| US7433252B2 (en) | Semiconductor memory device capable of storing data of various patterns and method of electrically testing the semiconductor memory device | |
| CN108648782B (zh) | 相变存储器最优脉冲操作条件的筛选方法 | |
| CN112014719A (zh) | 量产芯片的筛选方法及装置 | |
| CN207250460U (zh) | 一种快速定位并测量缺陷的高密度测试芯片 | |
| Sivanandam et al. | Test data compression for digital circuits using tetrad state skip scheme | |
| US11959964B2 (en) | Addressable test chip test system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Room A407, Neusoft venture building, 99 Huaxing Road, Xihu District, Hangzhou City, Zhejiang Province, 310012 Patentee after: Hangzhou Guangli Microelectronics Co.,Ltd. Address before: Room A407, Neusoft venture building, 99 Huaxing Road, Xihu District, Hangzhou City, Zhejiang Province, 310012 Patentee before: Semitronix Corp. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230911 Address after: Room 1106, 1st Floor, Building A, Tiantang Software Park, No. 3 Xidoumen Road, Xihu District, Hangzhou City, Zhejiang Province, 310012 (self declared) Patentee after: Hangzhou Guangli Test Equipment Co.,Ltd. Address before: Room A407, Neusoft venture building, 99 Huaxing Road, Xihu District, Hangzhou City, Zhejiang Province, 310012 Patentee before: Hangzhou Guangli Microelectronics Co.,Ltd. |