KR20020013187A - 반도체 메모리 장치의 테스트 시스템 - Google Patents

반도체 메모리 장치의 테스트 시스템 Download PDF

Info

Publication number
KR20020013187A
KR20020013187A KR1020000046666A KR20000046666A KR20020013187A KR 20020013187 A KR20020013187 A KR 20020013187A KR 1020000046666 A KR1020000046666 A KR 1020000046666A KR 20000046666 A KR20000046666 A KR 20000046666A KR 20020013187 A KR20020013187 A KR 20020013187A
Authority
KR
South Korea
Prior art keywords
memory device
semiconductor memory
power supply
supply voltage
tester
Prior art date
Application number
KR1020000046666A
Other languages
English (en)
Inventor
구교설
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000046666A priority Critical patent/KR20020013187A/ko
Publication of KR20020013187A publication Critical patent/KR20020013187A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 반도체 메모리 장치의 테스트 시스템을 공개한다. 그 시스템은 피시험용 반도체 메모리 장치, 및 반도체 메모리 장치를 테스트하기 위한 테스터를 구비하고, 범프 테스트시에 테스터로부터 반도체 메모리 장치의 전원전압 인가 핀으로 소정의 레벨 변화를 가지고 진동하는 전원전압을 인가하는 것을 특징으로 한다. 테스트 시스템은 테스터로부터 인가되는 신호를 반도체 메모리 장치로 전송하고, 반도체 메모리 장치로부터 출력되는 신호를 테스터로 전송하기 위한 로드 보드를 더 구비하고, 로드 보드가 테스터로부터 인가되는 전원전압에 연결된 애노우드와 반도체 메모리 장치의 전원전압 인가 핀에 연결된 캐소드를 가진 다이오드, 및 상기 테스터로부터 인가되는 펄스 신호와 다이오드의 캐소드사이에 연결된 캐패시터로 구성되어 있다.
따라서, 범프 테스트를 수행할 때 반도체 메모리 장치로 인가되는 전원전압이 소정의 레벨 변화를 가지고 진동하도록 함으로써 신뢰성 있는 테스트가 수행될 수 있다.

Description

반도체 메모리 장치의 테스트 시스템{Test system of a semiconductor memory device}
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 범프 테스트시에 전원전압 노이즈를 고려한 전원전압을 반도체 메모리 장치로 인가할 수 있는 반도체 메모리 장치의 테스트 시스템에 관한 것이다.
종래의 반도체 메모리 장치의 테스트 항목중 범프 테스트는 라이트시에 반도체 메모리 장치의 전원전압을 일정 레벨로 고정하여 라이트 동작을 수행하고, 리드시에 반도체 메모리 장치의 전원전압을 다른 일정 레벨로 고정하여 리드 동작을 수행하여 라이트한 데이터와 리드된 데이터가 동일한지를 비교함에 의해서 반도체 메모리 장치의 신뢰성을 평가하는 방법이다.
그런데, 종래의 반도체 메모리 장치의 범프 테스트는 라이트 및 리드시에 인가되는 전원전압의 레벨은 다르나, 라이트 및 리드시에 인가되는 전원전압의 레벨이 그 동작이 완료될 때까지 유지된다.
따라서, 종래의 반도체 메모리 장치의 범프 테스트는 라이트 및 리드시에 인가되는 전원전압의 레벨이 안정되어 있으므로 전원전압 노이즈를 고려한 테스트 방법이라고는 할 수 없다.
그래서, 반도체 메모리 장치의 성능에 대한 정확한 평가가 될 수 없다는 문제점이 있었다.
본 발명의 목적은 범프 테스트시에 반도체 메모리 장치로 인가되는 전원전압의 레벨을 가변함으로써 장치의 성능을 보다 정확하게 평가할 수 있는 반도체 메모리 장치의 테스트 시스템을 제공하는데 있다.
이와같은 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 테스트 시스템은 피시험용 반도체 메모리 장치, 및 상기 반도체 메모리 장치를 테스트하기 위한 테스터를 구비하고, 범프 테스트시에 상기 테스터로부터 상기 반도체 메모리 장치의 전원전압 인가 핀으로 소정의 레벨 변화를 가지고 진동하는 전원전압을 인가하는 것을 특징으로 한다.
실시예로서, 상기 테스트 시스템은 상기 테스터로부터 인가되는 신호를 상기 반도체 메모리 장치로 전송하고, 상기 반도체 메모리 장치로부터 출력되는 신호를 상기 테스터로 전송하기 위한 로드 보드를 더 구비하고, 상기 로드 보드가 상기 테스터로부터 인가되는 전원전압에 연결된 애노우드와 상기 반도체 메모리 장치의 전원전압 인가 핀에 연결된 캐소드를 가진 다이오드, 및 상기 테스터로부터 인가되는 펄스 신호와 상기 다이오드의 캐소드사이에 연결된 캐패시터를 구비한 것을 특징으로 한다.
도1은 일반적인 반도체 메모리 장치의 테스트 시스템의 블록도이다.
도2는 종래의 반도체 메모리 장치의 테스트 시스템의 로드 보드의 구성을 나타내는 것이다.
도3은 본 발명의 반도체 메모리 장치의 테스트 시스템의 로드 보드의 구성을 나타내는 것이다.
도4는 도3에 나타낸 반도체 메모리 장치의 테스트 시스템의 로드 보드로 인가되는 펄스 신호(A)와 반도체 메모리 장치의 전원전압 인가 핀으로 인가되는 전원전압(E)의 시뮬레이션 파형을 나타내는 것이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 반도체 메모리 장치의 테스트 시스템을 설명하기 전에 일반적인 반도체 메모리 장치의 테스트 시스템을 설명하면 다음과 같다.
도1은 일반적인 반도체 메모리 장치의 테스트 시스템의 블록도로서, 반도체 메모리 장치(1), 소켓(2), 로드 보드(3), 및 테스터(4)로 구성되어 있다.
도1에 나타낸 테스트 시스템은 테스터(4)의 테스트 프로그램에 따라 피시험용 반도체 메모리 장치(1)의 테스트를 수행한다.
테스트 동작을 제어하기 위한 하드웨어와 소프트웨어로 구성된 테스터(4), 테스터(3)로부터의 신호를 전송하고 테스터(4)로 신호를 전송하기 위한 로드 보드(3), 로드 보드(3)위에 부착되는 소켓(2), 소켓(2)에 장착되는 피시험용 반도체 메모리 장치(1)로 구성되어 있다.
도1에 나타낸 장치를 이용하여 종래의 반도체 메모리 장치의 테스트 시스템의 테스트 방법을 설명하면 다음과 같다.
테스터(4)의 테스트 프로그램에서 범프 테스트 항목이 선택되면, 테스터(4)는 로드 보드(3)와 소켓(2)을 통하여 반도체 메모리 장치(1)로 라이트 명령과 전원전압을 인가하고, 라이트 패턴 데이터를 출력한다. 이때, 테스터(4)로부터 반도체 메모리 장치(1)로 인가되는 전원전압이 하나의 레벨로 고정된다.
다음, 테스터(4)는 로드 보드(3)와 소켓(2)을 통하여 반도체 메모리 장치(1)로 리드 명령을 인가하고, 반도체 메모리 장치(1)로부터 출력되는 리드 패턴 데이터를 소켓(2) 및 로드 보드(3)를 통하여 테스터(4)로 출력한다. 테스터(4)는 라이트 패턴 데이터와 리드 패턴 데이터를 비교함에 의해서 비교 결과가 일치하면 반도체 메모리 장치(1)가 정상인 것으로 판단하고, 일치하지 않으면 반도체 메모리 장치(1)가 불량인 것으로 판단한다.
도2는 종래의 테스트 시스템의 로드 보드의 구성을 나타내는 것으로, 로드 보드(2)위의 소켓(2)에 반도체 메모리 장치(1)가 장착된 구성을 나타내는 것으로, 테스터(4)로부터 인가되는 전원전압(A)이 반도체 메모리 장치(1)의 전원전압(VCC) 인가 핀으로 인가된다.
종래의 반도체 메모리 장치의 범프 테스트 방법은 테스터(4)로부터 로드 보드(3)로 라이트 명령, 전원전압(A), 및 패턴 데이터가 인가된다. 그러면, 반도체 메모리 장치(1)내의 메모리 셀들에 패턴 데이터가 라이트된다.
다음, 테스터(4)로부터 리드 명령, 및 라이트시에 인가된 전원전압보다 높거나 혹은 낮은 전원전압(A)이 인가된다. 그러면, 반도체 메모리 장치(1)내의 메모리 셀들에 저장된 패턴 데이터가 리드된다.
도1에 나타낸 테스터(4)는 범프 테스트시에 라이트와 리드시에 인가되는 전원전압(A)을 달리하고, 라이트시에 인가된 패턴 데이터와 리드시에 인가된 패턴 데이터가 일치하는지를 판단하여 일치하면 정상인 것으로, 일치하지 않으면 불량인 것으로 판단하게 된다.
그런데, 상술한 바와 같은 종래의 반도체 메모리 장치의 범프 테스트 방법은 라이트 또는 리드시에 인가되는 전압을 달리함에 의해서 테스트를 수행하기는 하나, 하나의 명령이 수행되는 동안 테스터(4)로부터 인가되는 전원전압의 변동이 없기 때문에 진정한 의미의 범프 테스트 방법이라고 할 수 없다.
즉, 반도체 메모리 장치가 실제 시스템에 적용되었을 경우에는 전원전압 노이즈로 인해서 전원전압의 레벨에 변동이 발생하게 되는데, 상술한 방법과 같이 테스트를 수행하게 되면 전원전압의 레벨 변동을 고려한 진정한 의미의 범프 테스트 방법이라고 할 수 없다.
도3은 본 발명의 반도체 메모리 장치의 테스트 시스템의 로드 보드의 구성을 나타내는 것으로, 도2에 나타낸 로드 보드(3)에 다이오드(D)와 캐패시터(C)를 추가하여 구성되어 있다.
도3에 나타낸 반도체 메모리 장치의 범프 테스트 방법을 설명하면 다음과 같다.
테스트시에 범프 테스트 항목이 선택되면 테스터(4)는 로드 보드(3)로 전원전압(A)을 인가하고, 소정의 레벨 변화를 가지는 펄스 신호(B)를 인가한다.
이때, 인가되는 펄스 신호(B)는 테스터(4)에 의해서 인가할 수도 있으나, 별도의 펄스 발생기를 사용하여 인가할 수도 있다.
종래에는 범프 테스트시에 테스터(4)로부터 로드 보드(3)로 라이트와 리드시에 서로 다른 전원전압을 인가함에 의해서 동작을 수행하였으나, 본 발명에서는 라이트와 리드시에 인가되는 전원전압의 레벨이 소정의 레벨 변화를 가지고 진동하도록 하기 위하여 전원전압(A)과 펄스 신호(B)를 동시에 인가한다.
라이트와 리드시에 테스터(4)로부터 반도체 메모리 장치(1)로 인가되는 전원전압(A)은 일정 레벨로 고정되고, 펄스 신호(B)가 소정의 레벨 변화를 가지고 진동하도록 함으로써 반도체 메모리 장치(1)로 인가되는 전원전압이 라이트와 리드시에 소정의 레벨 변화를 가지고 주기적으로 진동하게 된다.
예를 들어 설명하면, 테스터(4)로부터 반도체 메모리 장치(1)로 인가되는 전원전압(A)이 3V이고, 펄스 신호(B)가 0V에서 0.6V사이를 진동한다고 가정하고 로드 보드(3)의 동작을 설명하면 다음과 같다.
펄스 신호(B)가 0V이면 반도체 메모리 장치(1)로 3V의 전원전압이 인가되고, 펄스 신호(B)가 0.6V이면 반도체 메모리 장치(1)로 3.6V의 전원전압이 인가된다. 캐패시터(C)는 펄스 신호(B)가 0V 또는 0.6V로 고정되면 전원전압(A)에 펄스 신호(B)의 전압이 더해져서 반도체 메모리 장치(1)의 전원전압(VCC) 인가 핀으로 3V 또는 3.6V의 전원전압(VCC)을 인가한다. 즉, 반도체 메모리 장치(1)의 전원전압(VCC) 인가 핀으로 3V에서 3.6V로 주기적으로 진동하는 전원전압이 인가된다. 다이오드(D)는 테스터(4)로부터 인가되는 전원전압(A)이 다이오드(D)의 캐소드 측의 전압보다 낮은 경우에 테스터(4)로 전류가 역류하는 것을 방지한다.
도4는 도3에 나타낸 반도체 메모리 장치의 테스트 시스템의 로드 보드로 인가되는 펄스 신호(A)와 반도체 메모리 장치(1)의 전원전압(VCC) 인가 핀으로 인가되는 전원전압(E)의 시뮬레이션 파형을 나타내는 것이다.
테스터(4)로부터 인가되는 전원전압(A)의 레벨이 3.3V이고, 펄스 신호(B)가 0V에서 2V로 변화하는 경우의 테스터(4)의 전원전압(VCC) 인가 핀으로 인가되는 전압(E)의 레벨 변화를 나타내는 것으로, 테스터(4)의 전원전압(VCC) 인가 핀으로 인가되는 전원전압이 3.3V에서 5.3V로 진동하게 된다.
즉, 본 발명의 반도체 메모리 장치의 테스트 시스템은 범프 테스트시에 반도체 메모리 장치의 전원전압 인가 핀으로 인가되는 전원전압의 레벨이 소정의 레벨 변화를 가지고 진동하도록 함으로써 전원전압의 노이즈를 고려한 진정한 의미의 범프 테스트를 수행할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 반도체 메모리 장치의 테스트 시스템은 범프 테스트를 수행할 때 반도체 메모리 장치로 인가되는 전원전압이 소정의 레벨 변화를 가지고 진동하도록 함으로써 신뢰성 있는 테스트가 수행될 수 있다.

Claims (3)

  1. 피시험용 반도체 메모리 장치; 및
    상기 반도체 메모리 장치를 테스트하기 위한 테스터를 구비하고,
    범프 테스트시에 상기 테스터로부터 상기 반도체 메모리 장치의 전원전압 인가 핀으로 소정의 레벨 변화를 가지고 진동하는 전원전압을 인가하는 것을 특징으로 하는 반도체 메모리 장치의 테스트 시스템.
  2. 제1항에 있어서, 상기 테스트 시스템은
    상기 테스터로부터 인가되는 신호를 상기 반도체 메모리 장치로 전송하고, 상기 반도체 메모리 장치로부터 출력되는 신호를 상기 테스터로 전송하기 위한 로드 보드를 더 구비하고,
    상기 로드 보드가 상기 테스터로부터 인가되는 전원전압에 연결된 애노우드와 상기 반도체 메모리 장치의 전원전압 인가 핀에 연결된 캐소드를 가진 다이오드; 및
    상기 테스터로부터 인가되는 펄스 신호와 상기 다이오드의 캐소드사이에 연결된 캐패시터를 구비한 것을 특징으로 하는 반도체 메모리 장치의 테스트 시스템.
  3. 제1항에 있어서, 상기 펄스 신호가
    별도의 펄스 발생기로부터 인가되는 것을 특징으로 하는 반도체 메모리 장치의 테스트 시스템.
KR1020000046666A 2000-08-11 2000-08-11 반도체 메모리 장치의 테스트 시스템 KR20020013187A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000046666A KR20020013187A (ko) 2000-08-11 2000-08-11 반도체 메모리 장치의 테스트 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000046666A KR20020013187A (ko) 2000-08-11 2000-08-11 반도체 메모리 장치의 테스트 시스템

Publications (1)

Publication Number Publication Date
KR20020013187A true KR20020013187A (ko) 2002-02-20

Family

ID=19682876

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000046666A KR20020013187A (ko) 2000-08-11 2000-08-11 반도체 메모리 장치의 테스트 시스템

Country Status (1)

Country Link
KR (1) KR20020013187A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108648782A (zh) * 2018-04-23 2018-10-12 中国科学院上海微系统与信息技术研究所 相变存储器最优脉冲操作条件的筛选方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06213960A (ja) * 1993-01-19 1994-08-05 Mitsubishi Electric Corp 半導体評価装置
JPH08136621A (ja) * 1994-11-11 1996-05-31 Oki Electric Ind Co Ltd 電源電圧供給装置
JPH08240626A (ja) * 1995-03-02 1996-09-17 Fujitsu Ltd 電源ノイズシミュレータ
KR19990049264A (ko) * 1997-12-12 1999-07-05 전주범 마이컴 테스트 장치
KR20010001001U (ko) * 1999-06-23 2001-01-15 김영환 반도체메모리장치의 메모리모듈 테스트 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06213960A (ja) * 1993-01-19 1994-08-05 Mitsubishi Electric Corp 半導体評価装置
JPH08136621A (ja) * 1994-11-11 1996-05-31 Oki Electric Ind Co Ltd 電源電圧供給装置
JPH08240626A (ja) * 1995-03-02 1996-09-17 Fujitsu Ltd 電源ノイズシミュレータ
KR19990049264A (ko) * 1997-12-12 1999-07-05 전주범 마이컴 테스트 장치
KR20010001001U (ko) * 1999-06-23 2001-01-15 김영환 반도체메모리장치의 메모리모듈 테스트 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108648782A (zh) * 2018-04-23 2018-10-12 中国科学院上海微系统与信息技术研究所 相变存储器最优脉冲操作条件的筛选方法

Similar Documents

Publication Publication Date Title
KR100234504B1 (ko) 선택된 고장에 대한 고장정보를 포착하는 집적회로의 테스트 방법 및 내장된 자기 테스트 장치
US6549000B2 (en) Semiconductor device testing apparatus having timing hold function
JP5050303B2 (ja) 半導体試験装置
US20020190742A1 (en) Semiconductor integrated circuit device capable of self-testing internal power supply currents provided to internal circuits integrated on chip
EP0205258A2 (en) Semiconductor integrated circuit having a function for switching the operational modes of an internal circuit
CN1757193B (zh) 高速串行接收器的自动眼形图老化测试技术
US5644250A (en) Structure for externally identifying an internal state of a semiconductor device
US6119257A (en) Semiconductor device testing apparatus capable of high speed test operation
US7143229B2 (en) Single-chip microcomputer with dynamic burn-in test function and dynamic burn-in testing method therefor
US6801050B2 (en) Driver circuit integrated with load current output circuit, pin electronics and IC tester having thereof
US20040239358A1 (en) Output buffer circuit having signal path used for testing and integrated circuit and test method including the same
KR20020013187A (ko) 반도체 메모리 장치의 테스트 시스템
US20040218459A1 (en) Oscillation based access time measurement
US20080316846A1 (en) Semiconductor memory device capable of storing data of various patterns and method of electrically testing the semiconductor memory device
US7730371B2 (en) Testing device, testing method, computer program product, and recording medium
US7227810B2 (en) Semiconductor device and testing method for semiconductor device
CN115240749A (zh) 一种ram芯片的测试方法
JPS60140834A (ja) テスト回路内蔵型半導体集積回路
JPH0823016A (ja) 半導体メモリのテスト方法
KR100689804B1 (ko) 반도체 메모리 장치의 고전압 발생회로
JP3002575B2 (ja) 回路異常検出装置
US7159157B2 (en) Apparatus and method for testing a device for storing data
KR0140438B1 (ko) 번인 보드 테스터
JPH10253707A (ja) 集積回路試験装置
JP2002090419A (ja) 半導体試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application