JP4427464B2 - 不揮発性半導体記憶装置及びその動作方法 - Google Patents

不揮発性半導体記憶装置及びその動作方法 Download PDF

Info

Publication number
JP4427464B2
JP4427464B2 JP2005025935A JP2005025935A JP4427464B2 JP 4427464 B2 JP4427464 B2 JP 4427464B2 JP 2005025935 A JP2005025935 A JP 2005025935A JP 2005025935 A JP2005025935 A JP 2005025935A JP 4427464 B2 JP4427464 B2 JP 4427464B2
Authority
JP
Japan
Prior art keywords
voltage
bit line
word line
memory cell
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005025935A
Other languages
English (en)
Other versions
JP2006216109A (ja
Inventor
豪哉 川添
幸夫 玉井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2005025935A priority Critical patent/JP4427464B2/ja
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to US13/939,833 priority patent/USRE46022E1/en
Priority to CN2006800038784A priority patent/CN101111899B/zh
Priority to PCT/JP2006/300041 priority patent/WO2006082695A1/ja
Priority to KR1020077019409A priority patent/KR101041757B1/ko
Priority to US11/883,552 priority patent/US7978495B2/en
Priority to TW095102654A priority patent/TW200636736A/zh
Publication of JP2006216109A publication Critical patent/JP2006216109A/ja
Application granted granted Critical
Publication of JP4427464B2 publication Critical patent/JP4427464B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure

Description

本発明は、電気的パルス印加により抵抗値が可逆的に変化し、その電気抵抗の変化により情報を記憶する可変抵抗素子を備えてなる２端子のメモリセルを行方向及び列方向に夫々複数配列してなるメモリセルアレイを有する半導体記憶装置に関し、より詳細には、メモリセルアレイの読み出し、書き込み、消去動作の各メモリ動作におけるビット線とワード線の電圧制御技術に関する。
近年、フラッシュメモリに代わる高速動作可能な次世代不揮発性ランダムアクセスメモリ（ＮＶＲＡＭ：Ｎｏｎｖｏｌａｔｉｌｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ） として、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ ＲＡＭ）、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ ＲＡＭ）、ＯＵＭ（Ｏｖｏｎｉｃ Ｕｎｉｆｉｅｄ Ｍｅｍｏｒｙ）等の様々なデバイス構造が提案され、高性能化、高信頼性化、低コスト化、及び、プロセス整合性という観点から、激しい開発競争が行われている。
また、これら既存技術に対し、米国ヒューストン大のＳｈａｎｇｑｕｉｎｇ ＬｉｕやＡｌｅｘ Ｉｇｎａｔｉｅｖ等によって、超巨大磁気抵抗効果で知られるペロブスカイト材料に電圧電気的パルスを印加することによって可逆的に電気抵抗を変化させる方法が下記の特許文献１及び非特許文献１に開示されている。これは超巨大磁気抵抗効果で知られるペロブスカイト材料を用いながらも、磁場の印加なしに室温においても数桁にわたる抵抗変化が現れるという極めて画期的なものである。この現象を利用した可変抵抗素子を用いた抵抗性不揮発性メモリＲＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）はＭＲＡＭと異なり磁場を一切必要としないため消費電力が極めて低く、微細化、高集積化も容易であり、抵抗変化のダイナミックレンジがＭＲＡＭに比べ格段に広いため多値記憶が可能であるという優れた特徴を有する。実際のデバイスにおける基本構造は極めて単純で、基板垂直方向に下部電極材料、ペロブスカイト型金属酸化物、上部電極材料の順に積層された構造となっている。なお、特許文献１に例示する素子構造では、下部電極材料はランタン・アルミニウム酸化物ＬａＡｌＯ３（ＬＡＯ）の単結晶基板上に堆積されたイットリウム・バリウム・銅酸化物ＹＢａ２Ｃｕ３Ｏ７（ＹＢＣＯ）膜、ペロブスカイト型金属酸化物は結晶性プラセオジウム・カルシウム・マンガン酸化物Ｐｒ１−ｘＣａｘＭｎＯ３（ＰＣＭＯ）膜、上部電極材料はスパッタリングで堆積されたＡｇ膜で、夫々形成されている。この記憶素子の動作は、上部及び下部電極間に印加する電圧パルスを５１ボルトとして正、負に印加することにより抵抗を可逆的に変化させることができることが報告された。この可逆的な抵抗変化動作（以下、適宜「スイッチング動作」と称す）における抵抗値を読み出すことによって、新規な不揮発性半導体記憶装置が可能であることを意味している。
上記ＰＣＭＯ膜等で構成される可変抵抗素子を備え、可変抵抗素子の電気抵抗の変化により情報を記憶するメモリセルを、行方向及び列方向に夫々複数、マトリクス状に配列してメモリセルアレイを形成して、該メモリセルアレイの周辺に、メモリセルアレイの各メモリセルに対するデータの書き込み、消去、及び、読み出しを制御する回路を配置して、不揮発性半導体記憶装置を構成することができる。
当該可変抵抗素子を備えたメモリセルの構成として、可変抵抗素子だけで構成される２端子のメモリセルを１Ｒ型メモリセルと称す。
図１に、１Ｒ型メモリセルを構成要素としてメモリセルアレイ１を形成して、大容量の不揮発性半導体記憶装置を構成した場合の一構成例を示す。図２に示すように、１Ｒ型のメモリセル１０は、可変抵抗素子単体で構成し、当該メモリセル１０をマトリクス状に配列してメモリセルアレイ１を構成しており、例えば、下記の特許文献２に開示されているものと同様である。具体的には、メモリセルアレイ１は列方向に延伸するビット線ｍ本（ＢＬ１〜ＢＬｍ）と行方向に延伸するワード線ｎ本（ＷＬ１〜ＷＬｎ）の交点にメモリセル１０がｍ×ｎ個配置した構成となっている。各メモリセル１０は、ワード線に可変抵抗素子の上部電極が接続され、ビット線に可変抵抗素子の下部電極が接続している。尚、ワード線に可変抵抗素子の下部電極が接続され、ビット線に可変抵抗素子の上部電極が接続されて、可変抵抗素子の上部電極と下部電極の関係が反転しても構わない。
図１に示すように、１Ｒ型メモリセル１０のメモリセルアレイ１を備えた不揮発性半導体記憶装置においては、アドレス線４から制御回路６ａに入力されたアドレス入力に対応したメモリセルアレイ１内の特定のメモリセルが、ビット線デコーダ２、及び、ワード線デコーダ３によって選択され、データの書き込み、消去、読み出しの各動作が実行され、選択されたメモリセルにデータが記憶され、且つ、読み出される。外部装置（図示せず）との間のデータの入出力は、データ線５を介して行われる。
ワード線デコーダ３は、アドレス線４に入力された信号に対応するメモリセルアレイ１のワード線を選択し、ビット線デコーダ２は、アドレス線４に入力されたアドレス信号に対応するメモリセルアレイ１のビット線を選択する。制御回路６ａは、メモリセルアレイ１の書き込み、消去、読み出しの各動作における制御を行う。制御回路６ａは、アドレス線４から入力されたアドレス信号、データ線５から入力されたデータ入力（書き込み時）、制御信号線７から入力された制御入力信号に基づいて、ワード線デコーダ３、ビット線デコーダ２、電圧スイッチ回路８ａ、メモリセルアレイ１の読み出し、書き込み、及び、消去動作を制御する。図１に示す例では、制御回路６ａは、図示しないが一般的なアドレスバッファ回路、データ入出力バッファ回路、制御入力バッファ回路としての機能を具備している。
電圧スイッチ回路８ａは、メモリセルアレイ１の読み出し、書き込み、消去時に必要な電圧を、各ワード線、ビット線に動作モードに応じて切り替え、メモリセルアレイ１に供給する。ここで、Ｖｃｃは不揮発性半導体記憶装置の電源電圧、Ｖｓｓは接地電圧、Ｖｐｐは書き込みまたは消去用の電圧、Ｖ１は読み出し電圧である。また、データの読み出しは、メモリセルアレイ１からビット線デコーダ２、読み出し回路９を介して実行される。読み出し回路９は、データの状態を判定し、その結果を制御回路６ａに転送し、データ線５へ出力する。
１Ｒ型メモリセル１０で構成されたメモリセルアレイ１において、行単位または列単位で選択された選択メモリセルを流れる読み出し電流は、列選択或いは行選択によって、読み出し対象メモリセルの読み出し電流として検知される。１Ｒ型メモリセル１０で構成されたメモリセルアレイ１では、読み出し対象メモリセル以外にも読み出し電流が流れることになるが、メモリセル構造が単純であり、メモリセル面積とメモリセルアレイ面積が小さくなるという利点がある。
図２及び図３を用いて、１Ｒ型メモリセル１０で構成されたメモリセルアレイ１におけるデータ読み出し動作時の各部への電気的パルス印加手順の従来例を説明する。選択メモリセルのデータを読み出す際には、読み出し期間Ｔｒの間、選択メモリセルに接続する選択ワード線を接地電位Ｖｓｓに維持し、他の非選択ワード線と全てのビット線には読み出し電圧Ｖ１を印加する。読み出し期間Ｔｒの間、選択ワード線と全ビット線の間に、読み出し電圧Ｖ１の電圧差が生じるので、選択メモリセルの可変抵抗素子にその電気抵抗、つまり、記憶状態に応じた読み出し電流が流れ、選択メモリセルに記憶されたデータを読み出すことができる。この場合、選択ワード線に接続する選択メモリセルの記憶状態に応じた読み出し電流が各ビット線に流れるため、ビット線側において、所定の選択ビット線を流れる読み出し電流を選択的に読み出すことで、特定の選択メモリセルのデータを読み出すことができる。ここで、ビット線とワード線の関係を入れ換えて、ワード線側で各ワード線を流れる読み出し電流を選択的に読み出すようにしても構わない。
図５に、１Ｒ型メモリセル１０で構成されたメモリセルアレイ１に対するデータの読み出し動作、書き込み動作、または、消去動作時における各ワード線と各ビット線への電気的パルス印加方法の従来例を示し、図４に、それを制御する不揮発性半導体記憶装置の一例を示す。図５に示す各ワード線と各ビット線への電気的パルス印加方法の一例は、非特許文献２に開示されているものと同様である。選択メモリセルに対するデータの読み出し動作、書き込み動作、または、消去動作を行う際には、選択メモリセルに接続する選択ワード線または選択ビット線の一方に接地電圧Ｖｓｓを印加し、他方の選択ワード線またはビット線に、読み出し動作、書き込み動作、または、消去動作を実現するのに必要な電圧Ｖａを印加する。全ての非選択ワード線と全ての非選択ビット線の電圧は、読み出し動作、書き込み動作、または、消去動作を実現するのに必要な電圧Ｖａの半分、即ち、Ｖａ／２の電圧にする。
図４に示す構成の不揮発性半導体記憶装置は、基本的には、図１に示す従来の不揮発性半導体記憶装置の構成と同じである。図１に示す従来の不揮発性半導体記憶装置との違いは、電圧スイッチ回路８ｂからメモリセルアレイ１の各ワード線、各ビット線に供給される電圧と、その電圧の制御方法である。図４に示す構成では、電圧スイッチ回路８ｂは、ＶｃｃとＶｓｓに加えて、ＶａとＶａ／２の電圧を、所定のビット線とワード線に印加する。
図７に、１Ｒ型メモリセル１０で構成されたメモリセルアレイ１に対するデータの読み出し動作、書き込み動作、または、消去動作時における各ワード線と各ビット線への電気的パルス印加方法の他の従来例を示し、図６に、それを制御する不揮発性半導体記憶装置の一例を示す。図７に示す各ワード線と各ビット線への電気的パルス印加方法の他の一例は、非特許文献２に開示されているものと同様である。選択メモリセルに対するデータの読み出し動作、書き込み動作、または、消去動作を行う際には、選択メモリセルに接続する選択ワード線または選択ビット線の一方接地電圧Ｖｓｓを印加し、他方の選択ワード線またはビット線に、読み出し動作、書き込み動作、または、消去動作を実現するのに必要な電圧Ｖａを印加する。ワード線とビット線の内、選択線に接地電圧Ｖｓｓが印加された側の全ての非選択線に、読み出し動作、書き込み動作、または、消去動作を実現するのに必要な電圧Ｖａの２／３の電圧、即ち、２Ｖａ／３を印加する。選択線に電圧Ｖａを印加した側のワード線またはビット線の全ての非選択線に、電圧Ｖａの１／３の電圧、即ち、Ｖａ／３を印加する。
図６に示す構成の不揮発性半導体記憶装置は、基本的には、図１に示す従来の不揮発性半導体記憶装置の構成と同じである。図１に示す従来の不揮発性半導体記憶装置との違いは、電圧スイッチ回路８ｃからメモリセルアレイ１の各ワード線、各ビット線に供給される電圧と、その電圧の制御方法である。図６に示す構成では、電圧スイッチ回路８ｃは、ＶｃｃとＶｓｓに加えて、Ｖａと２Ｖａ／３、Ｖａ／３の電圧を、所定のビット線とワード線に与える。
１Ｒ型メモリセルを構成する可変抵抗素子としては、カルコゲナイド化合物の結晶／アモルファス化の状態変化によって抵抗値を変化させる相変化メモリ素子、トンネル磁気抵抗効果による抵抗変化を用いるＭＲＡＭ素子、導電性ポリマーで抵抗素子が形成されるポリマー強誘電性ＲＡＭ（ＰＦＲＡＭ）のメモリ素子、電気的パルス印加によって抵抗変化を起こすＲＲＡＭ素子等がある。
米国特許第６２０４１３９号明細書 特開２００２−８３６９号公報 Ｌｉｕ，Ｓ．Ｑ．ほか、"Ｅｌｅｃｔｒｉｃ−ｐｕｌｓｅ−ｉｎｄｕｃｅｄ ｒｅｖｅｒｓｉｂｌｅ Ｒｅｓｉｓｔａｎｃｅ ｃｈａｎｇｅ ｅｆｆｅｃｔ ｉｎ ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ ｆｉｌｍｓ"，Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒ， Ｖｏｌ．７６，ｐｐ．２７４９−２７５１，２０００年
１Ｒ型メモリセルで構成されたメモリセルアレイに対するデータの読み出し動作、書き込み動作、または、消去動作のためには、選択ワード線、選択ビット線、非選択ワード線、非選択ビット線の夫々に、所定の電圧を印加する必要がある。各ワード線と各ビット線を所定の電圧レベルにする際には、ワード線とビット線に繋がる寄生容量の充放電による過渡電流が生じる。読み出し、書き込み、消去の各動作モードから他の動作モードへ移行する際に、上記の寄生容量の充放電による過渡電流が流れ、不揮発性半導体記憶装置における消費電流が増大する要因となる。
非特許文献２に開示されている各ワード線と各ビット線に対する電気的パルス印加方法（図５参照）を用いて、データ０が書き込まれている選択メモリセルについて、データ０の読み出し動作の後で、異なるデータ１を書き込む動作を行う場合を考える。読み出し時には、選択メモリセルに接続する選択ワード線または選択ビット線の一方を接地電圧Ｖｓｓにし、他方の選択ワード線または選択ビット線の電圧を、読み出しを実現するのに必要な読み出し電圧Ｖｒｅａｄにする。全ての非選択ワード線と全ての非選択ビット線の電圧は、読み出し電圧Ｖｒｅａｄの半分、即ち、Ｖｒｅａｄ／２にする。書き込み時には、選択メモリセルに接続する選択ワード線または選択ビット線の一方を接地電圧Ｖｓｓにし、他方の選択ワード線または選択ビット線の電圧を、書き込みを実現するのに必要な書き込み電圧Ｖｗｒｉｔｅにする。全ての非選択ワード線と全ての非選択ビット線の電圧は、書き込み電圧Ｖｗｒｉｔｅの半分、即ち、Ｖｗｒｉｔｅ／２にする。読み出し動作から書き込み動作へ移行する場合に、説明の単純化のために読み出し時の選択メモリセルと書き込み時の選択メモリセルが変わらないと仮定すると、全ての非選択ワード線と全ての非選択ビット線の電圧は、読み出し時のＶｒｅａｄ／２から書き込み時のＶｗｒｉｔｅ／２に上昇する。即ち、非選択ビット線と非選択ワード線の合計数の信号線で、（Ｖｗｒｉｔｅ−Ｖｒｅａｄ）／２の電圧変化が生じる。選択ビット線と選択ワード線では、何れか一方の電圧は接地電圧Ｖｓｓで、読み出し時と書き込み時に変化しないが、他方の選択ビット線または選択ワード線の電圧は、ＶｒｅａｄからＶｗｒｉｔｅへ上昇する。読み出し動作から書き込み動作へ移行する際に、接地電圧Ｖｓｓにある一本の選択ビット線または選択ワード線以外のビット線とワード線の電圧が変化することにより、ワード線とビット線に繋がる寄生容量への充電が生じ、動作時の消費電流が増加する。
また、書き込む動作の後に読み出し動作を行う場合には、上記とは逆方向ではあるが、全ての非選択ワード線と全ての非選択ビット線の電圧は、書き込み時のＶｗｒｉｔｅ／２から読み出し時のＶｒｅａｄ／２に低下するため、ワード線とビット線に繋がる寄生容量への放電が生じ、動作時の消費電流が増加する。
読み出し動作と書き込み動作と消去動作の各動作において、ビット線とワード線の中から特定のビット線とワード線を選択する場合、各動作に移行する直前に準備動作期間（プリチャージ期間）を設け、一旦全てのビット線とワード線を非選択状態にして後に、特定のビット線とワード線を非選択状態から選択状態に遷移させる。この場合、同じ動作モード内では、選択ワード線と選択ビット線の電圧だけが変化するために消費電流の増加を抑制することができる。しかしながら、各動作に移行する直前にプリチャージ期間を設けた場合も、読み出し動作と、書き込み動作または消去動作間を直接移行する場合と同様に、非選択ワード線と非選択ビット線の電圧レベルが読み出し動作と、書き込み動作または消去動作間で異なるため、同様の問題が生じる。
本発明は、上記問題点に鑑みてなされたものであり、その目的は、高集積化されたメモリセルアレイにおいて、読み出し、書き込み、消去の各動作モード間の移動の際に、ビット線とワード線の電位変化に伴う過渡電流によって生じる消費電流増加を抑制する不揮発性半導体記憶装置、及び、その動作方法を提供することにある。
上記目的を達成するための本発明に係る不揮発性半導体記憶装置は、電気的パルスにより抵抗値が可逆的に変化する可変抵抗素子を備えてなる２端子のメモリセルを、行方向及び列方向に夫々複数配列し、同一行の前記各メモリセルの一方端を共通のワード線に接続し、同一列の前記各メモリセルの他方端を共通のビット線に接続されたメモリセルアレイと、前記メモリセルアレイの中から前記メモリセルを行単位、列単位、または、メモリセル単位で選択するメモリセル選択回路と、前記メモリセル選択回路により選択された選択メモリセルに対する読み出し動作と書き込み動作と消去動作を含む複数のメモリ動作のために、前記ワード線と前記ビット線の内の前記選択メモリセルに接続する選択ワード線と選択ビット線、及び、前記選択ワード線と前記選択ビット線以外の非選択ワード線と非選択ビット線の夫々に対して、前記各メモリ動作において必要な電圧を前記メモリ動作別に印加する電圧スイッチ回路と、前記選択メモリセルの内の読み出し対象の前記メモリセルに対して前記可変抵抗素子の抵抗値に応じて流れる読み出し電流の大小を検知して、前記読み出し対象メモリセルに記憶されている情報を読み出す読み出し回路と、を備え、前記電圧スイッチ回路が、前記読み出し動作と前記書き込み動作と前記消去動作の各動作期間中に、前記非選択ワード線と前記非選択ビット線の両方に対して共通の非選択電圧を印加することを特徴とする。
また、本発明に係る不揮発性半導体記憶装置は、前記電圧スイッチ回路が、前記非選択ワード線と前記非選択ビット線の一方に対して、少なくとも前記読み出し動作と前記書き込み動作の各動作期間中において、共通の非選択電圧を印加し、前記非選択ワード線と前記非選択ビット線の他方に対して、少なくとも前記読み出し動作と前記消去動作の各動作期間中において、前記非選択電圧を印加することを特徴とする。
更に、本発明に係る不揮発性半導体記憶装置は、前記電圧スイッチ回路が、前記読み出し動作と前記書き込み動作と前記消去動作の各メモリ動作に入る直前の各準備動作期間において、少なくとも前記非選択ワード線と前記非選択ビット線に対して、前記非選択電圧を印加することを特徴とする。
上記目的を達成するための本発明に係る不揮発性半導体記憶装置の動作方法は、電気的パルス印加により抵抗値が可逆的に変化する可変抵抗素子を備えてなる２端子のメモリセルを、行方向及び列方向に夫々複数配列し、同一行の前記各メモリセルの一方端を共通のワード線に接続し、同一列の前記各メモリセルの他方端を共通のビット線に接続されたメモリセルアレイを備えてなる不揮発性半導体記憶装置における、前記メモリセルアレイの中から行単位、列単位、または、メモリセル単位で選択された選択メモリセルに対する読み出し動作と書き込み動作と消去動作を含む複数のメモリ動作のための動作方法であって、前記読み出し動作と前記書き込み動作と前記消去動作の各動作期間中に、前記ワード線と前記ビット線の内の前記選択メモリセルに接続しない非選択ワード線と非選択ビット線の両方に対して、共通の非選択電圧を印加することを特徴とする。
また、本発明に係る不揮発性半導体記憶装置の動作方法は、前記ワード線と前記ビット線の内の前記選択メモリセルに接続しない非選択ワード線と非選択ビット線の一方に対して、少なくとも前記読み出し動作と前記書き込み動作の各動作期間中において、共通の非選択電圧を印加し、前記非選択ワード線と前記非選択ビット線の他方に対して、少なくとも前記読み出し動作と前記消去動作の各動作期間中において、前記非選択電圧を印加することを特徴とする。
更に、本発明に係る不揮発性半導体記憶装置の動作方法は、前記読み出し動作と前記書き込み動作と前記消去動作の各メモリ動作に入る直前の各準備動作期間において、前記非選択ワード線と前記非選択ビット線に対して、前記非選択電圧を印加することを特徴とする。
上記各特徴の不揮発性半導体記憶装置、または、不揮発性半導体記憶装置の動作方法によれば、読み出し動作と書き込み動作、または、読み出し動作と消去動作において、非選択ワード線と非選択ビット線の少なくとも何れか一方に印加する電圧が共通の非選択電圧であるので、上記動作モード間を移動する際に、非選択ワード線と非選択ビット線の少なくとも一方の電圧は変化しないので、動作モード間を移動時の電圧変化を伴うワード線とビット線の本数が少なくとも半減するため、各ワード線と各ビット線に繋がる寄生容量の充放電による過渡電流が低減でき、動作時の消費電流を低減することが可能となる。特に、読み出し、書き込み、消去の全ての動作モードにおいて、非選択ワード線と非選択ビット線の両方に印加する電圧を共通の非選択電圧とした場合は、上記動作時の消費電流低減効果は一層顕著となる。
更に、各メモリ動作に入る直前の準備動作期間（プリチャージ期間）を設けた場合であっても、一つの動作モードの準備動作期間から別の動作モードの準備動作期間或いは当該別の動作モードに移行する場合に、または、その逆の場合において、非選択ワード線と非選択ビット線の両方の電圧が変化しないので、動作モード間を移動時の電圧変化を伴うワード線とビット線の本数が大幅に減少し、上記動作時の消費電流低減効果は一層顕著となる。
以下、本発明に係る不揮発性半導体記憶装置及びその動作方法（以下、夫々を適宜、「本発明装置」及び「本発明方法」と称す。）の実施の形態を、図面に基づいて説明する。
本実施形態では、不揮発性半導体記憶装置のメモリセルアレイを構成するメモリセルは、電気的パルス印加により抵抗値が可逆的に変化し、その電気抵抗の変化により情報を記憶する可変抵抗素子を備えて形成されるが、その可変抵抗素子の一例として、ＰＣＭＯ膜の上下にＰｔ電極を配した３層構造のＲＲＡＭ素子を想定して説明する。尚、可変抵抗素子としては、電気的パルス印加（または、電流印加）によって抵抗変化が生じる素子であれば、如何なる可変抵抗素子でも、本発明を適用することが可能である。可変抵抗素子の材料が、ＰＣＭＯ膜以外の金属酸化物であっても、電気的パルス印加によって抵抗変化が生じるものであれば、本発明を適用することが可能である。また、可変抵抗素子の材料が、遷移金属酸化物で、電気パルス印加によって抵抗変化が生じるものであれば、本発明を適用することが可能である。
〈第１実施形態〉
先ず、本発明装置の書き込み、消去、読み出しの各メモリ動作において、非選択ワード線と非選択ビット線に共通の非選択電圧ＶＷＥ／２を与える第１実施形態について、図８から図１４を参照して説明する。
図８は、本発明装置の機能的な構成を示すブロック構成図である。図８において、従来の不揮発性半導体記憶装置と共通する部分については、共通の符号をつけて説明する。図８に示すように、本発明装置は、図９に例示するような１Ｒ型メモリセルをマトリクス状に配列したメモリセルアレイ１の周辺に、ビット線デコーダ２、ワード線デコーダ３、電圧スイッチ回路８ｄ、読み出し回路９、及び、制御回路６ｄを備えてなる。基本的には、図１に示す従来の不揮発性半導体記憶装置の構成と同じである。図１の従来の不揮発性半導体記憶装置との違いは、電圧スイッチ回路８ｄが、メモリセルアレイ１の各ワード線、各ビット線に印加する電圧と、制御回路６ｄによるその印加電圧の制御動作である。
メモリセルアレイ１の構成も、図２に示す従来の不揮発性半導体記憶装置のメモリセルアレイ１の構成と同じである。具体的には、メモリセルアレイ１は列方向に延伸するビット線（列選択線に相当）ｍ本（ＢＬ１〜ＢＬｍ）と行方向に延伸するワード線（行選択線に相当）ｎ本（ＷＬ１〜ＷＬｎ）の交点にメモリセル１０がｍ×ｎ個配置した構成となっている。各メモリセル１０は、ワード線に可変抵抗素子の上部電極が接続され、ビット線に可変抵抗素子の下部電極が接続している。尚、ワード線に可変抵抗素子の下部電極が接続され、ビット線に可変抵抗素子の上部電極が接続されて、可変抵抗素子の上部電極と下部電極の関係が反転しても構わない。
ビット線デコーダ２とワード線デコーダ３は、アドレス線４から制御回路６ｄに入力されたアドレス入力に対応したメモリセルアレイ１の中から読み出し対象のメモリセルを選択する。ワード線デコーダ３は、アドレス線４に入力された信号に対応するメモリセルアレイ１のワード線を選択し、ビット線デコーダ２は、アドレス線４に入力されたアドレス信号に対応するメモリセルアレイ１のビット線を選択する。本実施形態では、書き込み動作と消去動作においては、ビット線デコーダ２とワード線デコーダ３が、メモリセルアレイ１の中からメモリセルをメモリセル単位で選択するメモリセル選択回路として機能し、読み出し動作においては、ワード線デコーダ３が、メモリセルアレイ１の中からメモリセルを行単位で選択するメモリセル選択回路として機能する。
制御回路６ｄは、メモリセルアレイ１の書き込み、消去、読み出しの各メモリ動作における制御を行う。制御回路６ｄは、アドレス線４から入力されたアドレス信号、データ線５から入力されたデータ入力（書き込み時）、制御信号線７から入力された制御入力信号に基づいて、ワード線デコーダ３、ビット線デコーダ２、電圧スイッチ回路８ｄ、メモリセルアレイ１の読み出し動作、書き込み動作、及び、消去動作を制御する。図８に示す例では、制御回路６ｄは、図示しないが一般的なアドレスバッファ回路、データ入出力バッファ回路、制御入力バッファ回路としての機能を具備している。
電圧スイッチ回路８ｄは、メモリセルアレイ１の読み出し動作、書き込み動作、消去動作に必要なワード線とビット線の各電圧を動作モードに応じて切り替え、メモリセルアレイ１に供給する。本実施形態では、読み出し動作では、ワード線デコーダ３で選択された１本の選択ワード線に接続するメモリセルが選択メモリセルとなり、書き込み動作と消去動作では、ワード線デコーダ３で選択された１本の選択ワード線とビット線デコーダ２で選択された１本または複数の選択ビット線に接続するメモリセルが選択メモリセルとなり、書き込み、消去、読み出しの各動作モードに応じて、選択ワード線と選択ビット線の間に、所定の書き込み電圧ＶＷＥ、消去電圧ＶＷＥ、読み出し電圧ＶＲが印加される。図中、Ｖｃｃは本発明装置の電源電圧、Ｖｓｓは接地電圧、ＶＷＥは書き込み電圧と消去電圧、ＶＷＥ／２は書き込み電圧ＶＷＥの半分の電圧値の非選択電圧、Ｖ１Ｒは第１読み出し電圧であり、外部から、或いは、内部回路（図示せず）で生成されて電圧スイッチ回路８ｄに供給され、所定のワード線とビット線に夫々印加される。第１読み出し電圧Ｖ１Ｒは１Ｒ型メモリセルのデータ読み出しに必要な読み出し電圧ＶＲの生成に使用される。
尚、書き込み電圧ＶＷＥは１Ｒ型メモリセルのデータ書き込みに必要な印加電圧であり、消去電圧ＶＷＥは１Ｒ型メモリセルのデータ消去に必要な印加電圧であり、本実施形態では、同じ電圧値としており、以下の本発明の説明において同様である。
読み出し回路９は、選択メモリセルに接続するビット線を流れる読み出し電流の内、ビット線デコーダ２で選択された選択ビット線を流れる読み出し電流を電圧変換して、１行の選択メモリセルの内の選択ビット線に接続する読み出し対象のメモリセルの記憶データの状態を判定し、その結果を制御回路６ｄに転送し、データ線５へ出力する。
次に、本実施形態におけるメモリセルアレイ１に対するデータの書き込み動作、消去動作、読み出し動作における、選択ワード線、選択ビット線、非選択ワード線、及び、非選択ビット線の夫々に所定の電圧を印加する電気的パルス印加手順について、メモリ動作別に説明する。
図９及び図１０に、書き込み動作時の電気的パルス印加手順の一例を示す。選択メモリセルにデータを書き込む際には、書き込み動作を開始する直前のプリチャージ期間（準備動作期間）に予め、全ワード線と全ビット線の電圧を、書き込み電圧ＶＷＥの半分の非選択電圧ＶＷＥ／２にしておく。本発明装置のスタンバイ時（書き込み動作、消去動作、読み出し動作の何れでもない低消費電力での待機状態）に、全ワード線と全ビット線の電圧を、非選択電圧ＶＷＥ／２にしておいてもよい。
書き込み動作期間Ｔｗの間、全ての非選択ワード線と全ての非選択ビット線には、プリチャージ期間と同様に、書き込み電圧ＶＷＥの半分の非選択電圧ＶＷＥ／２を継続して印加し、選択ワード線には接地電圧Ｖｓｓ（第２書き込み電圧に相当）を印加し、選択ビット線には書き込み電圧ＶＷＥ（第１書き込み電圧に相当）を印加する。書き込み動作期間Ｔｗの間、選択ビット線と選択ワード線の間に、書き込み電圧ＶＷＥの電圧差が生じるので、選択メモリセルの可変抵抗素子に書き込み電圧ＶＷＥが印加されデータを書き込むことができる。この時、選択ワード線と非選択ビット線に接続するメモリセル、及び、選択ビット線と非選択ワード線に接続するメモリセルには、書き込み電圧ＶＷＥの半分の非選択電圧ＶＷＥ／２が印加されるが、書き込み電圧ＶＷＥより十分低い電圧であるため書き込みは起こらない。
図１１及び図１２に、消去動作時の電気的パルス印加手順の一例を示す。選択メモリセルのデータを消去する際には、消去動作を開始する直前のプリチャージ期間（準備動作期間）に予め、全ワード線と全ビット線の電圧を、消去電圧ＶＷＥの半分の非選択電圧ＶＷＥ／２にしておく。本発明装置のスタンバイ時に、全ワード線と全ビット線の電圧を、非選択電圧ＶＷＥ／２にしておいてもよい。
消去動作期間Ｔｅの間、全ての非選択ワード線と全ての非選択ビット線には、プリチャージ期間と同様に、消去電圧ＶＷＥの半分の非選択電圧ＶＷＥ／２を継続して印加し、選択ワード線には消去電圧ＶＷＥ（第１消去電圧に相当）を印加し、選択ビット線には接地電圧Ｖｓｓ（第２消去電圧に相当）を印加する。消去動作期間Ｔｅの間、選択ワード線と選択ビット線の間に、書き込み電圧ＶＷＥとは同電圧で逆極性の消去電圧ＶＷＥの電圧差が生じるので、選択メモリセルの可変抵抗素子に消去電圧ＶＷＥが印加されデータを消去することができる。この時、選択ワード線と非選択ビット線に接続するメモリセル、及び、選択ビット線と非選択ワード線に接続するメモリセルには、消去電圧ＶＷＥの半分の非選択電圧ＶＷＥ／２が印加されるが、消去電圧ＶＷＥより十分低い電圧であるため消去は起こらない。
図１３及び図１４に、読み出し動作時の電気的パルス印加手順の一例を示す。選択メモリセルのデータを読み出す際には、読み出し動作を開始する直前のプリチャージ期間（準備動作期間）に予め、全ワード線と全ビット線の電位を、書き込み電圧ＶＷＥの半分の非選択電圧ＶＷＥ／２にしておく。本発明装置のスタンバイ時に、全ワード線と全ビット線の電位を、非選択電圧ＶＷＥ／２にしておいてもよい。
読み出し動作期間Ｔｒの間、全ての非選択ワード線と全ての非選択ビット線と選択ビット線には、書き込み電圧ＶＷＥの半分の非選択電圧ＶＷＥ／２を継続して印加し、選択ワード線には第１読み出し電圧Ｖ１Ｒを印加する。ここで、第１読み出し電圧Ｖ１Ｒは、非選択電圧ＶＷＥ／２と読み出し電圧ＶＲの電圧差（Ｖ１Ｒ＝ＶＷＥ／２−ＶＲ）に設定しておく。この結果、読み出し動作期間Ｔｒの間、選択ビット線と選択ワード線の間に、読み出し電圧ＶＲの電圧差が生じるので、選択メモリセルの可変抵抗素子に読み出し電圧ＶＲを印加することができ、可変抵抗素子の抵抗の状態を読み出すことが可能となる。読み出し電圧ＶＲは、書き込み電圧ＶＷＥ以下の電圧で、読み出し回路９で読み出すことが可能な電圧であればよい。可変抵抗素子の材料、組成、膜厚、面積等を調整することにより、読み出し電圧ＶＲを書き込み電圧ＶＷＥの半分の非選択電圧ＶＷＥ／２とすることができる。この場合、第１読み出し電圧Ｖ１Ｒが接地電圧Ｖｓｓと等しくなり、電圧スイッチ８ｄに供給する電圧の種類を減らすことができる。
以上に説明したように、書き込み、消去、読み出しの各メモリ動作期間中と夫々のプリチャージ期間中に、非選択ワード線と非選択ビット線に、共通の非選択電圧ＶＷＥ／２を印加することにより、任意のメモリ動作期間中に異なるメモリ動作に移行する場合、或いは、任意のプリチャージ期間中から任意のメモリ動作に移行する場合に、選択ワード線と選択ビット線の電圧だけを変化させれば、各メモリ動作を行うことができるようになる。これにより、各メモリ動作時に各ワード線と各ビット線を所定の電圧にするために、寄生容量の充放電に伴う過渡電流によって生じる消費電流を大幅に低減することが可能となる。
〈第２実施形態〉
次に、本発明装置の書き込み、消去、読み出しの各メモリ動作において、非選択ワード線と非選択ビット線に共通の非選択電圧として接地電圧Ｖｓｓを与える第２実施形態について、図１５から図２１を参照して説明する。
図１５は、第２実施形態における本発明装置の機能的な構成を示すブロック構成図である。図１５において、従来の不揮発性半導体記憶装置及び第１実施形態と共通する部分については、共通の符号をつけて説明する。図１５に示すように、本発明装置は、図１６に例示するような１Ｒ型メモリセルをマトリクス状に配列したメモリセルアレイ１の周辺に、ビット線デコーダ２、ワード線デコーダ３、電圧スイッチ回路８ｅ、読み出し回路９、及び、制御回路６ｅを備えてなる。基本的には、図１に示す従来の不揮発性半導体記憶装置、及び、図８の第１実施形態の構成と同じである。第１実施形態との違いは、電圧スイッチ回路８ｅが、メモリセルアレイ１の各ワード線、各ビット線に印加する電圧と、制御回路６ｅによるその印加電圧の制御方法である。メモリセルアレイ１の構成も、図２に示す従来の不揮発性半導体記憶装置、及び、図９の第１実施形態のメモリセルアレイ１の構成と同じである。
第１実施形態と同じ構成要素については重複する説明は省略し、電圧スイッチ回路８ｅと制御回路６ｅについて説明する。
制御回路６ｅは、第１実施形態と同様に、メモリセルアレイ１の書き込み、消去、読み出しの各メモリ動作における制御を行う。基本的な制御動作は、第１実施形態と同じであるが、電圧スイッチ回路８ｅから供給される電圧の内、接地電圧Ｖｓｓを非選択電圧として、非選択ワード線と非選択ビット線に印加する制御を行う点で、第１実施形態と異なる。制御回路６ｅは、アドレス線４から入力されたアドレス信号、データ線５から入力されたデータ入力（書き込み時）、制御信号線７から入力された制御入力信号に基づいて、ワード線デコーダ３、ビット線デコーダ２、電圧スイッチ回路８ｅ、メモリセルアレイ１の読み出し動作、書き込み動作、及び、消去動作を制御する。図１５に示す例では、制御回路６ｅは、図示しないが一般的なアドレスバッファ回路、データ入出力バッファ回路、制御入力バッファ回路としての機能を具備している。
電圧スイッチ回路８ｅは、メモリセルアレイ１の読み出し動作、書き込み動作、消去動作に必要なワード線とビット線の各電圧を動作モードに応じて切り替え、メモリセルアレイ１に供給する。第１実施形態と同様に、読み出し動作では、ワード線デコーダ３で選択された１本の選択ワード線に接続するメモリセルが選択メモリセルとなり、書き込み動作と消去動作では、ワード線デコーダ３で選択された１本の選択ワード線とビット線デコーダ２で選択された１本または複数の選択ビット線に接続するメモリセルが選択メモリセルとなり、書き込み、消去、読み出しの各動作モードに応じて、選択ワード線と選択ビット線の間に、所定の書き込み電圧ＶＷＥ、消去電圧ＶＷＥ、読み出し電圧ＶＲが印加される。図中、Ｖｃｃは本発明装置の電源電圧、Ｖｓｓは接地電圧と非選択電圧、ＶＷＥ／２は第１書き込み電圧と第１消去電圧、−ＶＷＥ／２は第２書き込み電圧と第２消去電圧、−ＶＲは第１読み出し電圧であり、外部から、或いは、内部回路（図示せず）で生成されて電圧スイッチ回路８ｅに供給され、所定のワード線とビット線に夫々印加される。
次に、第２実施形態におけるメモリセルアレイ１に対するデータの書き込み動作、消去動作、読み出し動作における、選択ワード線、選択ビット線、非選択ワード線、及び、非選択ビット線の夫々に所定の電圧を印加する電気的パルス加手順について、メモリ動作別に説明する。
図１６及び図１７に、書き込み動作時の電気的パルス印加手順の一例を示す。選択メモリセルにデータを書き込む際には、書き込み動作を開始する直前のプリチャージ期間（準備動作期間）に予め、全ワード線と全ビット線の電圧を、接地電圧Ｖｓｓである非選択電圧にしておく。本発明装置のスタンバイ時に、全ワード線と全ビット線の電圧を、非選択電圧Ｖｓｓにしておいてもよい。
書き込み動作期間Ｔｗの間、全ての非選択ワード線と全ての非選択ビット線には、プリチャージ期間と同様に、非選択電圧Ｖｓｓを継続して印加し、選択ビット線には書き込み電圧ＶＷＥの半分の第１書き込み電圧ＶＷＥ／２を印加し、選択ワード線には書き込み電圧ＶＷＥの半分の電圧値で負極性の第２書き込み電圧−ＶＷＥ／２を印加する。書き込み動作期間Ｔｗの間、選択ビット線と選択ワード線の間に、書き込み電圧ＶＷＥの電圧差が生じるので、選択メモリセルの可変抵抗素子に書き込み電圧ＶＷＥが印加されデータを書き込むことができる。この時、選択ワード線と非選択ビット線に接続するメモリセル、及び、選択ビット線と非選択ワード線に接続するメモリセルには、第１書き込み電圧ＶＷＥ／２が印加されるが、書き込み電圧ＶＷＥより十分低い電圧であるため書き込みは起こらない。
図１８及び図１９に、消去動作時の電気的パルス印加手順の一例を示す。選択メモリセルのデータを消去する際には、消去動作を開始する直前のプリチャージ期間（準備動作期間）に予め、全ワード線と全ビット線の電圧を、接地電圧Ｖｓｓである非選択電圧にしておく。本発明装置のスタンバイ時に、全ワード線と全ビット線の電圧を、非選択電圧Ｖｓｓにしておいてもよい。
消去動作期間Ｔｅの間、全ての非選択ワード線と全ての非選択ビット線には、プリチャージ期間と同様に、非選択電圧Ｖｓｓを継続して印加し、選択ワード線には消去電圧ＶＷＥの半分の第１消去電圧ＶＷＥ／２を印加し、選択ビット線には消去電圧ＶＷＥの半分の電圧値で負極性の第２消去電圧−ＶＷＥ／２を印加する。消去動作期間Ｔｅの間、選択ワード線と選択ビット線の間に、書き込み電圧ＶＷＥとは同電圧で逆極性の消去電圧ＶＷＥの電圧差が生じるので、選択メモリセルの可変抵抗素子に消去電圧ＶＷＥが印加されデータを消去することができる。この時、選択ワード線と非選択ビット線に接続するメモリセル、及び、選択ビット線と非選択ワード線に接続するメモリセルには、第１消去電圧ＶＷＥ／２が印加されるが、消去電圧ＶＷＥより十分低い電圧であるため消去は起こらない。
図２０及び図２１に、読み出し動作時の電気的パルス印加手順の一例を示す。選択メモリセルのデータを読み出す際には、読み出し動作を開始する直前のプリチャージ期間（準備動作期間）に予め、全ワード線と全ビット線の電位を、接地電圧Ｖｓｓである非選択電圧にしておく。本発明装置のスタンバイ時に、全ワード線と全ビット線の電位を、非選択電圧Ｖｓｓにしておいてもよい。
読み出し動作期間Ｔｒの間、全ての非選択ワード線と全ての非選択ビット線と選択ビット線には、非選択電圧Ｖｓｓを印加し、選択ワード線には第１読み出し電圧−ＶＲを印加する。ここで、第１読み出し電圧−ＶＲは、非選択電圧Ｖｓｓと読み出し電圧ＶＲの電圧差（−ＶＲ＝Ｖｓｓ−ＶＲ）、つまり、読み出し電圧ＶＲと同電圧で逆極性に設定しておく。この結果、読み出し動作期間Ｔｒの間、選択ビット線と選択ワード線の間に、読み出し電圧ＶＲの電圧差が生じるので、選択メモリセルの可変抵抗素子に読み出し電圧ＶＲを印加することができ、可変抵抗素子の抵抗の状態を読み出すことが可能となる。読み出し電圧ＶＲは、書き込み電圧ＶＷＥ以下の電圧で、読み出し回路９で読み出すことが可能な電圧であればよい。可変抵抗素子の材料、組成、膜厚、面積等を調整することにより、読み出し電圧ＶＲを書き込み電圧ＶＷＥの半分の第１書き込み電圧ＶＷＥ／２とすることができる。この場合、第１読み出し電圧−ＶＲが第２書き込み電圧−ＶＷＥ／２と等しくなり、電圧スイッチ８ｅに供給する電圧の種類を減らすことができる。
以上に説明したように、書き込み、消去、読み出しの各メモリ動作期間中と夫々のプリチャージ期間中に、非選択ワード線と非選択ビット線に、共通の非選択電圧Ｖｓｓを印加することにより、任意のメモリ動作期間中に異なるメモリ動作に移行する場合、或いは、任意のプリチャージ期間中から任意のメモリ動作に移行する場合に、選択ワード線と選択ビット線の電圧だけを変化させれば、各メモリ動作を行うことができるようになる。これにより、各メモリ動作時に各ワード線と各ビット線を所定の電圧にするために、寄生容量の充放電に伴う過渡電流によって生じる消費電流を大幅に低減することが可能となる。また、各動作モードで、ワード線とビット線に印加される電圧の絶対値の最大値が書き込み電圧ＶＷＥ及び消去電圧ＶＷＥの半分のＶＷＥ／２、または、読み出し電圧ＶＲの何れかとなり、本発明装置で使用される電圧の大きさが低減されることにより、消費電流が更に低減されるという効果が生じる。
〈第３実施形態〉
次に、本発明装置の書き込み、消去、読み出しの各メモリ動作において、非選択ワード線と非選択ビット線に書き込み電圧ＶＷＥの１／３の共通の第１非選択電圧ＶＷＥ／３を与える第３実施形態について、図２２から図２８を参照して説明する。
図２２は、第３実施形態における本発明装置の機能的な構成を示すブロック構成図である。図２２において、従来の不揮発性半導体記憶装置及び第１実施形態と共通する部分については、共通の符号をつけて説明する。図２２に示すように、本発明装置は、図２３に例示するような１Ｒ型メモリセルをマトリクス状に配列したメモリセルアレイ１の周辺に、ビット線デコーダ２、ワード線デコーダ３、電圧スイッチ回路８ｆ、読み出し回路９、及び、制御回路６ｆを備えてなる。基本的には、図１に示す従来の不揮発性半導体記憶装置、及び、図８の第１実施形態の構成と同じである。第１実施形態との違いは、電圧スイッチ回路８ｆが、メモリセルアレイ１の各ワード線、各ビット線に印加する電圧と、制御回路６ｆによるその印加電圧の制御方法である。メモリセルアレイ１の構成も、図２に示す従来の不揮発性半導体記憶装置、及び、図９の第１実施形態のメモリセルアレイ１の構成と同じである。
第１実施形態と同じ構成要素については重複する説明は省略し、電圧スイッチ回路８ｆと制御回路６ｆについて説明する。
制御回路６ｆは、第１実施形態と同様に、メモリセルアレイ１の書き込み、消去、読み出しの各メモリ動作における制御を行う。基本的な制御動作は、第１実施形態と同じであるが、電圧スイッチ回路８ｆから供給される電圧の内、書き込み電圧ＶＷＥの１／３の電圧ＶＷＥ／３を第１非選択電圧として、書き込み電圧ＶＷＥの２／３の電圧２ＶＷＥ／３を第２非選択電圧として、非選択ワード線と非選択ビット線に印加する制御を行う点で、第１実施形態と異なる。制御回路６ｆは、アドレス線４から入力されたアドレス信号、データ線５から入力されたデータ入力（書き込み時）、制御信号線７から入力された制御入力信号に基づいて、ワード線デコーダ３、ビット線デコーダ２、電圧スイッチ回路８ｆ、メモリセルアレイ１の読み出し動作、書き込み動作、及び、消去動作を制御する。図２２に示す例では、制御回路６ｆは、図示しないが一般的なアドレスバッファ回路、データ入出力バッファ回路、制御入力バッファ回路としての機能を具備している。
電圧スイッチ回路８ｆは、メモリセルアレイ１の読み出し動作、書き込み動作、消去動作に必要なワード線とビット線の各電圧を動作モードに応じて切り替え、メモリセルアレイ１に供給する。第１実施形態と同様に、読み出し動作では、ワード線デコーダ３で選択された１本の選択ワード線に接続するメモリセルが選択メモリセルとなり、書き込み動作と消去動作では、ワード線デコーダ３で選択された１本の選択ワード線とビット線デコーダ２で選択された１本または複数の選択ビット線に接続するメモリセルが選択メモリセルとなり、書き込み、消去、読み出しの各動作モードに応じて、選択ワード線と選択ビット線の間に、所定の書き込み電圧ＶＷＥ、消去電圧ＶＷＥ、読み出し電圧ＶＲが印加される。図中、Ｖｃｃは本発明装置の電源電圧、Ｖｓｓは接地電圧、ＶＷＥは書き込み電圧と消去電圧、ＶＷＥ／３は第１非選択電圧、２ＶＷＥ／３は第２非選択電圧、Ｖ２Ｒは第１読み出し電圧であり、外部から、或いは、内部回路（図示せず）で生成されて電圧スイッチ回路８ｆに供給され、所定のワード線とビット線に夫々印加される。第１読み出し電圧Ｖ２Ｒは１Ｒ型メモリセルのデータ読み出しに必要な読み出し電圧ＶＲの生成に使用される。
次に、第３実施形態におけるメモリセルアレイ１に対するデータの書き込み動作、消去動作、読み出し動作における、選択ワード線、選択ビット線、非選択ワード線、及び、非選択ビット線の夫々に所定の電圧を印加する電気的パルス印加手順について、メモリ動作別に説明する。
図２３及び図２４に、書き込み動作時の電気的パルス印加手順の一例を示す。選択メモリセルにデータを書き込む際には、書き込み動作を開始する直前のプリチャージ期間（準備動作期間）に予め、全ワード線と全ビット線の電圧を、書き込み電圧ＶＷＥの１／３の第１非選択電圧ＶＷＥ／３にしておく。本発明装置のスタンバイ時に、全ワード線と全ビット線の電圧を、第１非選択電圧ＶＷＥ／３にしておいてもよい。
書き込み動作期間Ｔｗの間、全ての非選択ワード線には、書き込み電圧ＶＷＥの２／３の第２非選択電圧２ＶＷＥ／３を印加し、全ての非選択ビット線には、プリチャージ期間と同様に、書き込み電圧ＶＷＥの１／３の第１非選択電圧ＶＷＥ／３を継続して印加し、選択ワード線には接地電圧Ｖｓｓ（第２書き込み電圧に相当）を印加し、選択ビット線には書き込み電圧ＶＷＥ（第１書き込み電圧に相当）を印加する。書き込み動作期間Ｔｗの間、選択ビット線と選択ワード線の間に、書き込み電圧ＶＷＥの電圧差が生じるので、選択メモリセルの可変抵抗素子に書き込み電圧ＶＷＥが印加されデータを書き込むことができる。この時、選択ワード線と非選択ビット線に接続するメモリセル、及び、選択ビット線と非選択ワード線に接続するメモリセルには、書き込み電圧ＶＷＥの１／３の第１非選択電圧ＶＷＥ／３が印加されるが、書き込み電圧ＶＷＥより十分低い電圧であるため書き込みは起こらない。
図２５及び図２６に、消去動作時の電気的パルス印加手順の一例を示す。選択メモリセルのデータを消去する際には、消去動作を開始する直前のプリチャージ期間（準備動作期間）に予め、全ワード線と全ビット線の電圧を、消去電圧ＶＷＥの１／３の第１非選択電圧ＶＷＥ／３にしておく。本発明装置のスタンバイ時に、全ワード線と全ビット線の電圧を、第１非選択電圧ＶＷＥ／３にしておいてもよい。
消去動作期間Ｔｅの間、全ての非選択ワード線には、プリチャージ期間と同様に、消去電圧ＶＷＥの１／３の第１非選択電圧ＶＷＥ／３を継続して印加し、全ての非選択ビット線には、消去電圧ＶＷＥの２／３の第２非選択電圧２ＶＷＥ／３を印加し、選択ワード線には消去電圧ＶＷＥを印加し、選択ビット線には接地電圧Ｖｓｓを印加する。消去動作期間Ｔｅの間、選択ワード線と選択ビット線の間に、書き込み電圧ＶＷＥとは同電圧で逆極性の消去電圧ＶＷＥの電圧差が生じるので、選択メモリセルの可変抵抗素子に消去電圧ＶＷＥが印加されデータを消去することができる。この時、選択ワード線と非選択ビット線に接続するメモリセル、及び、選択ビット線と非選択ワード線に接続するメモリセルには、消去電圧ＶＷＥの１／３の第１非選択電圧ＶＷＥ／３が印加されるが、消去電圧ＶＷＥより十分低い電圧であるため消去は起こらない。
図２７及び図２８に、読み出し動作時の電気的パルス印加手順の一例を示す。選択メモリセルのデータを読み出す際には、読み出し動作を開始する直前のプリチャージ期間（準備動作期間）に予め、全ワード線と全ビット線の電位を、書き込み電圧ＶＷＥの１／３の第１非選択電圧ＶＷＥ／３にしておく。本発明装置のスタンバイ時に、全ワード線と全ビット線の電位を、第１非選択電圧ＶＷＥ／３にしておいてもよい。
読み出し動作期間Ｔｒの間、全ての非選択ワード線と全ての非選択ビット線と選択ビット線には、継続して第１非選択電圧ＶＷＥ／３を印加し、選択ワード線には第１読み出し電圧Ｖ２Ｒを印加する。ここで、第１読み出し電圧Ｖ２Ｒは、第１非選択電圧ＶＷＥ／３と読み出し電圧ＶＲの電圧差（Ｖ２Ｒ＝ＶＷＥ／３−ＶＲ）に設定しておく。この結果、読み出し動作期間Ｔｒの間、選択ビット線と選択ワード線の間に、読み出し電圧ＶＲの電圧差が生じるので、選択メモリセルの可変抵抗素子に読み出し電圧ＶＲを印加することができ、可変抵抗素子の抵抗の状態を読み出すことが可能となる。読み出し電圧ＶＲは、書き込み電圧ＶＷＥ以下の電圧で、読み出し回路９で読み出すことが可能な電圧であればよい。可変抵抗素子の材料、組成、膜厚、面積等を調整することにより、読み出し電圧ＶＲを書き込み電圧ＶＷＥの１／３の第１非選択電圧ＶＷＥ／３とすることができる。この場合、第１読み出し電圧Ｖ２Ｒが接地電圧Ｖｓｓと等しくなり、電圧スイッチ８ｆに供給する電圧の種類を減らすことができる。
以上に説明したように、書き込み、消去、読み出しの各メモリ動作のプリチャージ期間中に、非選択ワード線と非選択ビット線に、共通の第１非選択電圧ＶＷＥ／３を印加することにより、或るメモリ動作のプリチャージ期間中から任意のメモリ動作に移行する場合に、選択ワード線と選択ビット線の電圧だけを変化させれば、各メモリ動作を行うことができるようになる。また、読み出し動作と書き込み動作の間では、各動作期間中の非選択ビット線に共通の第１非選択電圧ＶＷＥ／３を印加することにより、読み出し動作と書き込み動作の間を直接移行する場合でも、非選択ビット線の電圧変化はなく、非選択ワード線の電圧変化は第１非選択電圧ＶＷＥ／３に抑制される。更に、読み出し動作と消去動作の間では、各動作期間中の非選択ワード線に共通の第１非選択電圧ＶＷＥ／３を印加することにより、読み出し動作と消去動作の間を直接移行する場合でも、非選択ワード線の電圧変化はなく、非選択ビット線の電圧変化は第１非選択電圧ＶＷＥ／３に抑制される。これにより、各メモリ動作時に各ワード線と各ビット線を所定の電圧にするために、寄生容量の充放電に伴う過渡電流によって生じる消費電流を大幅に低減することが可能となる。
〈第４実施形態〉
次に、本発明装置の書き込み、消去、読み出しの各メモリ動作において、非選択ワード線と非選択ビット線に書き込み電圧ＶＷＥの２／３の共通の第２非選択電圧２ＶＷＥ／３を与える第４実施形態について、図２９から図３５を参照して説明する。
図２９は、第３実施形態における本発明装置の機能的な構成を示すブロック構成図である。図２９において、従来の不揮発性半導体記憶装置及び第１実施形態と共通する部分については、共通の符号をつけて説明する。図２９に示すように、本発明装置は、図３０に例示するような１Ｒ型メモリセルをマトリクス状に配列したメモリセルアレイ１の周辺に、ビット線デコーダ２、ワード線デコーダ３、電圧スイッチ回路８ｇ、読み出し回路９、及び、制御回路６ｇを備えてなる。基本的には、図１に示す従来の不揮発性半導体記憶装置、及び、図８の第１実施形態の構成と同じである。第１実施形態との違いは、電圧スイッチ回路８ｇが、メモリセルアレイ１の各ワード線、各ビット線に印加する電圧と、制御回路６ｇによるその印加電圧の制御方法である。メモリセルアレイ１の構成も、図２に示す従来の不揮発性半導体記憶装置、及び、図９の第１実施形態のメモリセルアレイ１の構成と同じである。
第１実施形態と同じ構成要素については重複する説明は省略し、電圧スイッチ回路８ｇと制御回路６ｇについて説明する。
制御回路６ｇは、第１実施形態と同様に、メモリセルアレイ１の書き込み、消去、読み出しの各メモリ動作における制御を行う。基本的な制御動作は、第１実施形態と同じであるが、電圧スイッチ回路８ｇから供給される電圧の内、書き込み電圧ＶＷＥの１／３の電圧ＶＷＥ／３を第１非選択電圧として、書き込み電圧ＶＷＥの２／３の電圧２ＶＷＥ／３を第２非選択電圧として、非選択ワード線と非選択ビット線に印加する制御を行う点で、第１実施形態と異なる。制御回路６ｇは、アドレス線４から入力されたアドレス信号、データ線５から入力されたデータ入力（書き込み時）、制御信号線７から入力された制御入力信号に基づいて、ワード線デコーダ３、ビット線デコーダ２、電圧スイッチ回路８ｇ、メモリセルアレイ１の読み出し動作、書き込み動作、及び、消去動作を制御する。図２９に示す例では、制御回路６ｇは、図示しないが一般的なアドレスバッファ回路、データ入出力バッファ回路、制御入力バッファ回路としての機能を具備している。
電圧スイッチ回路８ｇは、メモリセルアレイ１の読み出し動作、書き込み動作、消去動作に必要なワード線とビット線の各電圧を動作モードに応じて切り替え、メモリセルアレイ１に供給する。第１実施形態と同様に、読み出し動作では、ワード線デコーダ３で選択された１本の選択ワード線に接続するメモリセルが選択メモリセルとなり、書き込み動作と消去動作では、ワード線デコーダ３で選択された１本の選択ワード線とビット線デコーダ２で選択された１本または複数の選択ビット線に接続するメモリセルが選択メモリセルとなり、書き込み、消去、読み出しの各動作モードに応じて、選択ワード線と選択ビット線の間に、所定の書き込み電圧ＶＷＥ、消去電圧ＶＷＥ、読み出し電圧ＶＲが印加される。図中、Ｖｃｃは本発明装置の電源電圧、Ｖｓｓは接地電圧、ＶＷＥは書き込み電圧と消去電圧、ＶＷＥ／３は第１非選択電圧、２ＶＷＥ／３は第２非選択電圧、Ｖ３Ｒは第１読み出し電圧であり、外部から、或いは、内部回路（図示せず）で生成されて電圧スイッチ回路８ｇに供給され、所定のワード線とビット線に夫々印加される。第１読み出し電圧Ｖ３Ｒは１Ｒ型メモリセルのデータ読み出しに必要な読み出し電圧ＶＲの生成に使用される。
次に、第４実施形態におけるメモリセルアレイ１に対するデータの書き込み動作、消去動作、読み出し動作における、選択ワード線、選択ビット線、非選択ワード線、及び、非選択ビット線の夫々に所定の電圧を印加する電気的パルス印加手順について、メモリ動作別に説明する。
図３０及び図３１に、書き込み動作時の電気的パルス印加手順の一例を示す。選択メモリセルにデータを書き込む際には、書き込み動作を開始する直前のプリチャージ期間（準備動作期間）に予め、全ワード線と全ビット線の電圧を、書き込み電圧ＶＷＥの２／３の第２非選択電圧２ＶＷＥ／３にしておく。本発明装置のスタンバイ時に、全ワード線と全ビット線の電圧を、第２非選択電圧２ＶＷＥ／３にしておいてもよい。
書き込み動作期間Ｔｗの間、全ての非選択ワード線には、プリチャージ期間と同様に、書き込み電圧ＶＷＥの２／３の第２非選択電圧２ＶＷＥ／３を継続して印加し、全ての非選択ビット線には、書き込み電圧ＶＷＥの１／３の第１非選択電圧ＶＷＥ／３を印加し、選択ワード線には接地電圧Ｖｓｓ（第２書き込み電圧に相当）を印加し、選択ビット線には書き込み電圧ＶＷＥ（第１書き込み電圧に相当）を印加する。書き込み動作期間Ｔｗの間、選択ビット線と選択ワード線の間に、書き込み電圧ＶＷＥの電圧差が生じるので、選択メモリセルの可変抵抗素子に書き込み電圧ＶＷＥが印加されデータを書き込むことができる。この時、選択ワード線と非選択ビット線に接続するメモリセル、及び、選択ビット線と非選択ワード線に接続するメモリセルには、書き込み電圧ＶＷＥの１／３の第１非選択電圧ＶＷＥ／３が印加されるが、書き込み電圧ＶＷＥより十分低い電圧であるため書き込みは起こらない。
図３２及び図３３に、消去動作時の電気的パルス印加手順の一例を示す。選択メモリセルのデータを消去する際には、消去動作を開始する直前のプリチャージ期間（準備動作期間）に予め、全ワード線と全ビット線の電圧を、消去電圧ＶＷＥの２／３の第２非選択電圧２ＶＷＥ／３にしておく。本発明装置のスタンバイ時に、全ワード線と全ビット線の電圧を、第２非選択電圧２ＶＷＥ／３にしておいてもよい。
消去動作期間Ｔｅの間、全ての非選択ビット線には、プリチャージ期間と同様に、消去電圧ＶＷＥの２／３の第２非選択電圧２ＶＷＥ／３を継続して印加し、全ての非選択ワード線には、消去電圧ＶＷＥの１／３の第１非選択電圧ＶＷＥ／３を印加し、選択ワード線には消去電圧ＶＷＥを印加し、選択ビット線には接地電圧Ｖｓｓを印加する。消去動作期間Ｔｅの間、選択ワード線と選択ビット線の間に、書き込み電圧ＶＷＥとは同電圧で逆極性の消去電圧ＶＷＥの電圧差が生じるので、選択メモリセルの可変抵抗素子に消去電圧ＶＷＥが印加されデータを消去することができる。この時、選択ワード線と非選択ビット線に接続するメモリセル、及び、選択ビット線と非選択ワード線に接続するメモリセルには、消去電圧ＶＷＥの１／３の第１非選択電圧ＶＷＥ／３が印加されるが、消去電圧ＶＷＥより十分低い電圧であるため消去は起こらない。
図３４及び図３５に、読み出し動作時の電気的パルス印加手順の一例を示す。選択メモリセルのデータを読み出す際には、読み出し動作を開始する直前のプリチャージ期間（準備動作期間）に予め、全ワード線と全ビット線の電位を、書き込み電圧ＶＷＥの２／３の第２非選択電圧２ＶＷＥ／３にしておく。本発明装置のスタンバイ時に、全ワード線と全ビット線の電位を、第２非選択電圧２ＶＷＥ／３にしておいてもよい。
読み出し動作期間Ｔｒの間、全ての非選択ワード線と全ての非選択ビット線と選択ビット線には、継続して第２非選択電圧２ＶＷＥ／３を印加し、選択ワード線には第１読み出し電圧Ｖ３Ｒを印加する。ここで、第１読み出し電圧Ｖ３Ｒは、第２非選択電圧２ＶＷＥ／３と読み出し電圧ＶＲの電圧差（Ｖ３Ｒ＝２ＶＷＥ／３−ＶＲ）に設定しておく。この結果、読み出し動作期間Ｔｒの間、選択ビット線と選択ワード線の間に、読み出し電圧ＶＲの電圧差が生じるので、選択メモリセルの可変抵抗素子に読み出し電圧ＶＲを印加することができ、可変抵抗素子の抵抗の状態を読み出すことが可能となる。読み出し電圧ＶＲは、書き込み電圧ＶＷＥ以下の電圧で、読み出し回路９で読み出すことが可能な電圧であればよい。可変抵抗素子の材料、組成、膜厚、面積等を調整することにより、読み出し電圧ＶＲを書き込み電圧ＶＷＥの１／３の第１非選択電圧ＶＷＥ／３とすることができる。この場合、第１読み出し電圧Ｖ３Ｒが第１非選択電圧ＶＷＥ／３と等しくなり、電圧スイッチ８ｇに供給する電圧の種類を減らすことができる。
以上に説明したように、書き込み、消去、読み出しの各メモリ動作のプリチャージ期間中に、非選択ワード線と非選択ビット線に、共通の第２非選択電圧２ＶＷＥ／３を印加することにより、或るメモリ動作のプリチャージ期間中から任意のメモリ動作に移行する場合に、選択ワード線と選択ビット線の電圧だけを変化させれば、各メモリ動作を行うことができるようになる。また、読み出し動作と書き込み動作の間では、各動作期間中の非選択ワード線に共通の第２非選択電圧２ＶＷＥ／３を印加することにより、読み出し動作と書き込み動作の間を直接移行する場合でも、非選択ワード線の電圧変化はなく、非選択ビット線の電圧変化は第１非選択電圧ＶＷＥ／３に抑制される。更に、読み出し動作と消去動作の間では、各動作期間中の非選択ビット線に共通の第２非選択電圧２ＶＷＥ／３を印加することにより、読み出し動作と消去動作の間を直接移行する場合でも、非選択ビット線の電圧変化はなく、非選択ワード線の電圧変化は第１非選択電圧ＶＷＥ／３に抑制される。これにより、各メモリ動作時に各ワード線と各ビット線を所定の電圧にするために、寄生容量の充放電に伴う過渡電流によって生じる消費電流を大幅に低減することが可能となる。
次に、本発明装置及び本発明方法の別の実施形態につき説明する。
〈１〉上記第１乃至第４実施形態では、ワード線を１本選択して、当該選択ワード線に接続する選択メモリセルを流れる読み出し電流を、ビット線側で選択して、読み出す場合を想定したが、ワード線とビット線の関係を反転させて、ビット線を１本選択して、当該選択ビット線に接続する選択メモリセルを流れる読み出し電流を、ワード線側で選択して、読み出す方式であっても構わない。この場合、読み出し回路９は、ワード線デコーダ３側に接続する。
〈２〉上記第１乃至第４実施形態において、図８、図１５、図２２、或いは、図２９に示す電圧スイッチ回路８ｄ，８ｅ，８ｆ，８ｇは、書き込み、消去、読み出しの各動作の電圧を１つの回路ブロックで発生する形態を示しているが、上記各動作用の電圧を個別に発生する回路を夫々備えても構わない。
以上、詳細に説明したように、本発明装置及び本発明方法によれば、メモリ動作間の移行時の電位変化を伴うワード線とビット線の数を削減し、各ワード線と各ビット線に繋がる寄生容量の充放電に起因する過渡電流を減少させることにより、１Ｒ型メモリセルを行方向及び列方向にマトリクス状に配列したメモリセルアレイを備える不揮発性半導体記憶装置の消費電流を削減することが可能となる。
１Ｒ型メモリセルのメモリセルアレイを備えた従来の不揮発性半導体記憶装置の一構成例を示すブロック図 可変抵抗素子だけで構成される１Ｒ型メモリセルのメモリセルアレイの一構成例を模式的に示す回路図 １Ｒ型メモリセルで構成されたメモリセルアレイにおける読み出し動作時の各ワード線、各ビット線への電気的パルス印加手順の従来例を示すタイミング図 １Ｒ型メモリセルのメモリセルアレイを備えた従来の不揮発性半導体記憶装置の他の構成例を示すブロック図 可変抵抗素子だけで構成される１Ｒ型メモリセルのメモリセルアレイの一構成例、及び、読み出し、書き込み、消去の各動作時に各ワード線、各ビット線に対する電気的パルス印加手順の従来例を模式的に示す回路図 １Ｒ型メモリセルのメモリセルアレイを備えた従来の不揮発性半導体記憶装置の他の構成例を示すブロック図。 可変抵抗素子だけで構成される１Ｒ型メモリセルのメモリセルアレイの一構成例、及び、読み出し、書き込み、消去の各動作時に各ワード線、各ビット線に対する電気的パルス印加手順の他の従来例を模式的に示す回路図 本発明に係る不揮発性半導体記憶装置の第１実施形態における全体の概略構成例を示すブロック図 本発明に係る不揮発性半導体記憶装置の第１実施形態における書き込み動作時の各ワード線、各ビット線に対する電気的パルス印加手順を示す回路図 本発明に係る不揮発性半導体記憶装置の第１実施形態における書き込み動作時の各ワード線、各ビット線への電気的パルス印加手順を示すタイミング図 本発明に係る不揮発性半導体記憶装置の第１実施形態における消去動作時の各ワード線、各ビット線に対する電気的パルス印加手順を示す回路図 本発明に係る不揮発性半導体記憶装置の第１実施形態における消去動作時の各ワード線、各ビット線への電気的パルス印加手順を示すタイミング図 本発明に係る不揮発性半導体記憶装置の第１実施形態における読み出し動作時の各ワード線、各ビット線に対する電気的パルス印加手順を示す回路図 本発明に係る不揮発性半導体記憶装置の第１実施形態における読み出し時の各ワード線、各ビット線への電気的パルス印加手順を示すタイミング図 本発明に係る不揮発性半導体記憶装置の第２実施形態における全体の概略構成例を示すブロック図 本発明に係る不揮発性半導体記憶装置の第２実施形態における書き込み動作時の各ワード線、各ビット線に対する電気的パルス印加手順を示す回路図 本発明に係る不揮発性半導体記憶装置の第２実施形態における書き込み動作時の各ワード線、各ビット線への電気的パルス印加手順を示すタイミング図 本発明に係る不揮発性半導体記憶装置の第２実施形態における消去動作時の各ワード線、各ビット線に対する電気的パルス印加手順を示す回路図 本発明に係る不揮発性半導体記憶装置の第２実施形態における消去動作時の各ワード線、各ビット線への電気的パルス印加手順を示すタイミング図 本発明に係る不揮発性半導体記憶装置の第２実施形態における読み出し動作時の各ワード線、各ビット線に対する電気的パルス印加手順を示す回路図 本発明に係る不揮発性半導体記憶装置の第２実施形態における読み出し時の各ワード線、各ビット線への電気的パルス印加手順を示すタイミング図 本発明に係る不揮発性半導体記憶装置の第３実施形態における全体の概略構成例を示すブロック図 本発明に係る不揮発性半導体記憶装置の第３実施形態における書き込み動作時の各ワード線、各ビット線に対する電気的パルス印加手順を示す回路図 本発明に係る不揮発性半導体記憶装置の第３実施形態における書き込み動作時の各ワード線、各ビット線への電気的パルス印加手順を示すタイミング図 本発明に係る不揮発性半導体記憶装置の第３実施形態における消去動作時の各ワード線、各ビット線に対する電気的パルス印加手順を示す回路図 本発明に係る不揮発性半導体記憶装置の第３実施形態における消去動作時の各ワード線、各ビット線への電気的パルス印加手順を示すタイミング図 本発明に係る不揮発性半導体記憶装置の第３実施形態における読み出し動作時の各ワード線、各ビット線に対する電気的パルス印加手順を示す回路図 本発明に係る不揮発性半導体記憶装置の第３実施形態における読み出し時の各ワード線、各ビット線への電気的パルス印加手順を示すタイミング図 本発明に係る不揮発性半導体記憶装置の第４実施形態における全体の概略構成例を示すブロック図 本発明に係る不揮発性半導体記憶装置の第４実施形態における書き込み動作時の各ワード線、各ビット線に対する電気的パルス印加手順を示す回路図 本発明に係る不揮発性半導体記憶装置の第４実施形態における書き込み動作時の各ワード線、各ビット線への電気的パルス印加手順を示すタイミング図 本発明に係る不揮発性半導体記憶装置の第４実施形態における消去動作時の各ワード線、各ビット線に対する電気的パルス印加手順を示す回路図 本発明に係る不揮発性半導体記憶装置の第４実施形態における消去動作時の各ワード線、各ビット線への電気的パルス印加手順を示すタイミング図 本発明に係る不揮発性半導体記憶装置の第４実施形態における読み出し動作時の各ワード線、各ビット線に対する電気的パルス印加手順を示す回路図 本発明に係る不揮発性半導体記憶装置の第４実施形態における読み出し時の各ワード線、各ビット線への電気的パルス印加手順を示すタイミング図
符号の説明
１： メモリセルアレイ
２： ビット線デコーダ
３： ワード線デコーダ
４： アドレス線
５： データ線
６ａ，６ｂ，６ｃ，６ｄ，６ｅ，６ｆ，６ｇ： 制御回路
７： 制御信号線
８ａ，８ｂ，８ｃ，８ｄ，８ｅ，８ｆ，８ｇ： 電圧スイッチ回路
９： 読み出し回路
１０： メモリセル、可変抵抗素子
ＢＬ１〜ＢＬｍ： ビット線（列選択線）
ＷＬ１〜ＷＬｎ： ワード線（行選択線）
Ｖｃｃ： 電源電圧
Ｖｓｓ： 接地電圧
Ｖｐｐ： 書き込みまたは消去用の電圧
Ｖａ： 書き込み、消去、または、読み出し用の電圧
ＶＷＥ： 書き込み電圧、消去電圧
ＶＲ： 読み出し電圧
Ｖ１Ｒ，Ｖ２Ｒ，Ｖ３Ｒ： 第１読み出し電圧
Ｔｅ： 消去動作期間
Ｔｒ： 読み出し動作期間
Ｔｗ： 書き込み動作期間

Claims (27)

  1. 電気的パルス印加により抵抗値が可逆的に変化する可変抵抗素子を備えてなる２端子のメモリセルを、行方向及び列方向に夫々複数配列し、同一行の前記各メモリセルの一方端を共通のワード線に接続し、同一列の前記各メモリセルの他方端を共通のビット線に接続されたメモリセルアレイと、
    前記メモリセルアレイの中から前記メモリセルを行単位、列単位、または、メモリセル単位で選択するメモリセル選択回路と、
    前記メモリセル選択回路により選択された選択メモリセルに対する読み出し動作と書き込み動作と消去動作を含む複数のメモリ動作のために、前記ワード線と前記ビット線の内の前記選択メモリセルに接続する選択ワード線と選択ビット線、及び、前記選択ワード線と前記選択ビット線以外の非選択ワード線と非選択ビット線の夫々に対して、前記各メモリ動作において必要な電圧を前記メモリ動作別に印加する電圧スイッチ回路と、
    前記選択メモリセルの内の読み出し対象の前記メモリセルに対して前記可変抵抗素子の抵抗値に応じて流れる読み出し電流の大小を検知して、前記読み出し対象メモリセルに記憶されている情報を読み出す読み出し回路と、を備え、
    前記電圧スイッチ回路は、
    前記読み出し動作、前記書き込み動作、及び前記消去動作の各動作において、前記選択ワード線、前記選択ビット線、前記非選択ワード線、及び前記非選択ビット線に対して接地電圧又は同極性電圧を印加し、
    前記読み出し動作、前記書き込み動作、及び前記消去動作の各動作にわたって、前記非選択ワード線と前記非選択ビット線の両方に対して共通の非選択電圧を印加することを特徴とする不揮発性半導体記憶装置。
  2. 電気的パルス印加により抵抗値が可逆的に変化する可変抵抗素子を備えてなる２端子のメモリセルを、行方向及び列方向に夫々複数配列し、同一行の前記各メモリセルの一方端を共通のワード線に接続し、同一列の前記各メモリセルの他方端を共通のビット線に接続されたメモリセルアレイと、
    前記メモリセルアレイの中から前記メモリセルを行単位、列単位、または、メモリセル単位で選択するメモリセル選択回路と、
    前記メモリセル選択回路により選択された選択メモリセルに対する読み出し動作と書き込み動作と消去動作を含む複数のメモリ動作のために、前記ワード線と前記ビット線の内の前記選択メモリセルに接続する選択ワード線と選択ビット線、及び、前記選択ワード線と前記選択ビット線以外の非選択ワード線と非選択ビット線の夫々に対して、前記各メモリ動作において必要な電圧を前記メモリ動作別に印加する電圧スイッチ回路と、
    前記選択メモリセルの内の読み出し対象の前記メモリセルに対して前記可変抵抗素子の抵抗値に応じて流れる読み出し電流の大小を検知して、前記読み出し対象メモリセルに記憶されている情報を読み出す読み出し回路と、を備え、
    前記電圧スイッチ回路は、
    前記読み出し動作、前記書き込み動作、及び前記消去動作の各動作において、前記選択ワード線、前記選択ビット線、前記非選択ワード線、及び前記非選択ビット線に対して接地電圧又は同極性電圧を印加し、
    少なくとも前記読み出し動作と前記書き込み動作の各動作にわたって、前記非選択ワード線と前記非選択ビット線の一方に対して共通の非選択電圧を印加し、
    少なくとも前記読み出し動作と前記消去動作の各動作にわたって、前記非選択ワード線と前記非選択ビット線の他方に対して共通の前記非選択電圧を印加することを特徴とする不揮発性半導体記憶装置。
  3. 前記電圧スイッチ回路が、前記読み出し動作と前記書き込み動作と前記消去動作の各メモリ動作に入る直前の各準備動作期間において、少なくとも前記非選択ワード線と前記非選択ビット線に対して、前記非選択電圧を印加することを特徴とする請求項１または２に記載の不揮発性半導体記憶装置。
  4. 前記各準備動作期間において、前記選択ワード線と前記選択ビット線に対して、前記非選択電圧を印加することを特徴とする請求項３に記載の不揮発性半導体記憶装置。
  5. 前記電圧スイッチ回路が、前記読み出し動作の期間中、前記選択ワード線と前記選択ビット線の一方と、前記非選択ワード線と前記非選択ビット線の両方に、前記非選択電圧を印加し、前記選択ワード線と前記選択ビット線の他方に、前記非選択電圧と異なる第１読み出し電圧を印加し、
    前記第１読み出し電圧と前記非選択電圧の電圧差の絶対値が、前記可変抵抗素子に対する書き込み動作に必要な書き込み電圧と前記可変抵抗素子に対する消去動作に必要な消去電圧の各絶対値の下限値より低電圧の所定の読み出し電圧になっていることを特徴とする請求項１〜４の何れか１項に記載の不揮発性半導体記憶装置。
  6. 前記電圧スイッチ回路が、前記書き込み動作の期間中、前記選択ワード線と前記選択ビット線の一方に、前記非選択電圧よりも高い第１書き込み電圧を印加し、前記選択ワード線と前記選択ビット線の他方に、前記非選択電圧よりも低い第２書き込み電圧を印加し、
    前記第１書き込み電圧と前記第２書き込み電圧の電圧差の絶対値が、前記可変抵抗素子に対する書き込み動作に必要な書き込み電圧になっていることを特徴とする請求項１〜５の何れか１項に記載の不揮発性半導体記憶装置。
  7. 前記電圧スイッチ回路が、前記消去動作の期間中、前記選択ワード線と前記選択ビット線の一方に、前記非選択電圧よりも高い第１消去電圧を印加し、前記選択ワード線と前記選択ビット線の他方に、前記非選択電圧よりも低い第２消去電圧を印加し、
    前記第１消去電圧と前記第２消去電圧の電圧差の絶対値が、前記可変抵抗素子に対する消去動作に必要な消去電圧になっていることを特徴とする請求項１〜６の何れか１項に記載の不揮発性半導体記憶装置。
  8. 前記電圧スイッチ回路が、前記書き込み動作の期間中、前記選択ワード線と前記選択ビット線の一方に、前記非選択電圧よりも高い第１書き込み電圧を印加し、前記選択ワード線と前記選択ビット線の他方に、前記非選択電圧よりも低い第２書き込み電圧を印加し、前記消去動作の期間中、前記選択ワード線と前記選択ビット線の他方に、前記非選択電圧よりも高い第１消去電圧を印加し、前記選択ワード線と前記選択ビット線の一方に、前記非選択電圧よりも低い第２消去電圧を印加し、
    前記第１書き込み電圧と前記第２書き込み電圧の電圧差の絶対値が、前記可変抵抗素子に対する書き込み動作に必要な書き込み電圧に、前記第１消去電圧と前記第２消去電圧の電圧差の絶対値が、前記可変抵抗素子に対する消去動作に必要な消去電圧になっており、
    前記第１書き込み電圧と前記第１消去電圧が同電圧で、前記第２書き込み電圧と前記第２消去電圧が同電圧であることを特徴とする請求項１〜５の何れか１項に記載の不揮発性半導体記憶装置。
  9. 前記書き込み動作と前記消去動作の両期間中、前記選択ワード線または前記選択ビット線に印加される電圧が接地電圧であり、
    前記非選択電圧が、前記可変抵抗素子に対する書き込み動作に必要な書き込み電圧、または、前記可変抵抗素子に対する消去動作に必要な消去電圧の半分であることを特徴とする請求項１〜８の何れか１項に記載の不揮発性半導体記憶装置。
  10. 前記書き込み動作と前記消去動作の両期間中、前記選択ワード線または前記選択ビット線に印加される電圧が接地電圧であり、
    前記非選択電圧が、前記可変抵抗素子に対する書き込み動作に必要な書き込み電圧、または、前記可変抵抗素子に対する消去動作に必要な消去電圧の３分の１であることを特徴とする請求項１〜８の何れか１項に記載の不揮発性半導体記憶装置。
  11. 前記書き込み動作と前記消去動作の両期間中、前記選択ワード線または前記選択ビット線に印加される電圧が接地電圧であり、
    前記非選択電圧が、前記可変抵抗素子に対する書き込み動作に必要な書き込み電圧、または、前記可変抵抗素子に対する消去動作に必要な消去電圧の３分の２であることを特徴とする請求項１〜８の何れか１項に記載の不揮発性半導体記憶装置。
  12. 前記電圧スイッチ回路が、前記読み出し動作と前記書き込み動作と前記消去動作の何れでもない待機状態において、前記選択ワード線と前記選択ビット線と前記非選択ワード線と前記非選択ビット線の夫々に対して、前記非選択電圧を印加することを特徴とする請求項１〜１１の何れか１項に記載の不揮発性半導体記憶装置。
  13. 前記可変抵抗素子の材料が、金属酸化物であることを特徴とする請求項１〜１２の何れか１項に記載の不揮発性半導体記憶装置。
  14. 前期可変抵抗素子の材料である金属酸化物が、遷移金属酸化物であることを特徴とする請求項１〜１２の何れか１項に記載の不揮発性半導体記憶装置。
  15. 前期可変抵抗素子の材料である金属酸化物が、Ｐｒ、Ｍｎを含むことを特徴とする請求項１〜１２の何れか１項に記載の不揮発性半導体記憶装置。
  16. 電気的パルス印加により抵抗値が可逆的に変化する可変抵抗素子を備えてなる２端子のメモリセルを、行方向及び列方向に夫々複数配列し、同一行の前記各メモリセルの一方端を共通のワード線に接続し、同一列の前記各メモリセルの他方端を共通のビット線に接続されたメモリセルアレイを備えてなる不揮発性半導体記憶装置における、前記メモリセルアレイの中から行単位、列単位、または、メモリセル単位で選択された選択メモリセルに対する読み出し動作と書き込み動作と消去動作を含む複数のメモリ動作のための動作方法であって、
    前記読み出し動作、前記書き込み動作、及び前記消去動作の各動作において、前記ワード線と前記ビット線の内の前記選択メモリセルに接続する選択ワード線と選択ビット線、並びに前記選択ワード線と前記選択ビット線以外の非選択ワード線と非選択ビット線に対して接地電圧又は同極性電圧を印加し、
    前記読み出し動作、前記書き込み動作、及び前記消去動作の各動作にわたって、前記非選択ワード線と前記非選択ビット線の両方に対して、共通の非選択電圧を印加することを特徴とする不揮発性半導体記憶装置の動作方法。
  17. 電気的パルス印加により抵抗値が可逆的に変化する可変抵抗素子を備えてなる２端子のメモリセルを、行方向及び列方向に夫々複数配列し、同一行の前記各メモリセルの一方端を共通のワード線に接続し、同一列の前記各メモリセルの他方端を共通のビット線に接続されたメモリセルアレイを備えてなる不揮発性半導体記憶装置における、前記メモリセルアレイの中から行単位、列単位、または、メモリセル単位で選択された選択メモリセルに対する読み出し動作と書き込み動作と消去動作を含む複数のメモリ動作のための動作方法であって、
    前記読み出し動作、前記書き込み動作、及び前記消去動作の各動作において、前記ワード線と前記ビット線の内の前記選択メモリセルに接続する選択ワード線と選択ビット線、並びに前記選択ワード線と前記選択ビット線以外の非選択ワード線と非選択ビット線に対して接地電圧又は同極性電圧を印加し、
    少なくとも前記読み出し動作と前記書き込み動作の各動作にわたって、前記非選択ワード線と前記非選択ビット線の一方に対して共通の非選択電圧を印加し、
    少なくとも前記読み出し動作と前記消去動作の各動作にわたって、前記非選択ワード線と前記非選択ビット線の他方に対して共通の前記非選択電圧を印加することを特徴とする不揮発性半導体記憶装置の動作方法。
  18. 前記読み出し動作と前記書き込み動作と前記消去動作の各メモリ動作に入る直前の各準備動作期間において、前記非選択ワード線と前記非選択ビット線に対して、前記非選択電圧を印加することを特徴とする請求項１６または１７に記載の不揮発性半導体記憶装置の動作方法。
  19. 前記各準備動作期間において、前記ワード線と前記ビット線の内の前記選択メモリセルに接続する選択ワード線と選択ビット線に対して、前記非選択電圧を印加することを特徴とする請求項１８に記載の不揮発性半導体記憶装置の動作方法。
  20. 前記読み出し動作の期間中、前記選択ワード線と前記選択ビット線の一方と、前記非選択ワード線と前記非選択ビット線の両方に、前記非選択電圧を印加し、前記選択ワード線と前記選択ビット線の他方に、前記非選択電圧と異なる第１読み出し電圧を印加し、
    前記第１読み出し電圧と前記非選択電圧の電圧差の絶対値が、前記可変抵抗素子に対する書き込み動作に必要な書き込み電圧と前記可変抵抗素子に対する消去動作に必要な消去電圧の各絶対値の下限値より低電圧の所定の読み出し電圧になっていることを特徴とする請求項１６〜１９の何れか１項に記載の不揮発性半導体記憶装置の動作方法。
  21. 前記書き込み動作と前記消去動作の両期間中、前記選択ワード線と前記選択ビット線の一方に印加される電圧が接地電圧であり、
    前記非選択電圧が、前記可変抵抗素子に対する書き込み動作に必要な書き込み電圧、または、前記可変抵抗素子に対する消去動作に必要な消去電圧の半分であることを特徴とする請求項１６〜２０の何れか１項に記載の不揮発性半導体記憶装置の動作方法。
  22. 前記書き込み動作と前記消去動作の両期間中、前記選択ワード線と前記選択ビット線の一方に印加される電圧が接地電圧であり、
    前記非選択電圧が、前記可変抵抗素子に対する書き込み動作に必要な書き込み電圧、または、前記可変抵抗素子に対する消去動作に必要な消去電圧の３分の１であることを特徴とする請求項１６〜２０の何れか１項に記載の不揮発性半導体記憶装置の動作方法。
  23. 前記書き込み動作と前記消去動作の両期間中、前記選択ワード線と前記選択ビット線の一方に印加される電圧が接地電圧であり、
    前記非選択電圧が、前記可変抵抗素子に対する書き込み動作に必要な書き込み電圧、または、前記可変抵抗素子に対する消去動作に必要な消去電圧の３分の２であることを特徴とする請求項１６〜２０の何れか１項に記載の不揮発性半導体記憶装置の動作方法。
  24. 前記読み出し動作と前記書き込み動作と前記消去動作の何れでもない待機状態において、前記選択ワード線と前記選択ビット線、及び、前記非選択ワード線と前記非選択ビット線の夫々に対して、前記非選択電圧を印加することを特徴とする請求項１６〜２３の何れか１項に記載の不揮発性半導体記憶装置の動作方法。
  25. 前記可変抵抗素子の材料が、金属酸化物であることを特徴とする請求項１６〜２４の何れか１項に記載の不揮発性半導体記憶装置の動作方法。
  26. 前期可変抵抗素子の材料である金属酸化物が、遷移金属酸化物であることを特徴とする請求項１６〜２４の何れか１項に記載の不揮発性半導体記憶装置の動作方法。
  27. 前期可変抵抗素子の材料である金属酸化物が、Ｐｒ、Ｍｎを含むことを特徴とする請求項１６〜２４の何れか１項に記載の不揮発性半導体記憶装置の動作方法。
JP2005025935A 2005-02-02 2005-02-02 不揮発性半導体記憶装置及びその動作方法 Active JP4427464B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2005025935A JP4427464B2 (ja) 2005-02-02 2005-02-02 不揮発性半導体記憶装置及びその動作方法
CN2006800038784A CN101111899B (zh) 2005-02-02 2006-01-05 非易失性半导体存储装置及其动作方法
PCT/JP2006/300041 WO2006082695A1 (ja) 2005-02-02 2006-01-05 不揮発性半導体記憶装置及びその動作方法
KR1020077019409A KR101041757B1 (ko) 2005-02-02 2006-01-05 불휘발성 반도체 기억 장치 및 그 동작 방법
US13/939,833 USRE46022E1 (en) 2005-02-02 2006-01-05 Nonvolatile semiconductor storage device and method for operating same
US11/883,552 US7978495B2 (en) 2005-02-02 2006-01-05 Nonvolatile semiconductor storage device and method for operating same
TW095102654A TW200636736A (en) 2005-02-02 2006-01-24 Non-volatile semiconductor memory device and operation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005025935A JP4427464B2 (ja) 2005-02-02 2005-02-02 不揮発性半導体記憶装置及びその動作方法

Publications (2)

Publication Number Publication Date
JP2006216109A JP2006216109A (ja) 2006-08-17
JP4427464B2 true JP4427464B2 (ja) 2010-03-10

Family

ID=36777084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005025935A Active JP4427464B2 (ja) 2005-02-02 2005-02-02 不揮発性半導体記憶装置及びその動作方法

Country Status (6)

Country Link
US (2) US7978495B2 (ja)
JP (1) JP4427464B2 (ja)
KR (1) KR101041757B1 (ja)
CN (1) CN101111899B (ja)
TW (1) TW200636736A (ja)
WO (1) WO2006082695A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7990754B2 (en) 2007-06-01 2011-08-02 Panasonic Corporation Resistance variable memory apparatus
JP4922375B2 (ja) * 2009-09-18 2012-04-25 株式会社東芝 抵抗変化型メモリ
KR101201840B1 (ko) 2010-04-26 2012-11-15 에스케이하이닉스 주식회사 반도체 메모리 장치
KR101201839B1 (ko) 2010-04-26 2012-11-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 프로그래밍 전류펄스 생성방법
US8982603B2 (en) 2011-05-11 2015-03-17 Panasonic Intellectual Property Management Co., Ltd. Cross point variable resistance nonvolatile memory device and method of reading thereby
US8837200B2 (en) 2011-06-27 2014-09-16 Panasonic Corporation Nonvolatile semiconductor memory device and read method for the same
WO2013011669A1 (ja) * 2011-07-21 2013-01-24 パナソニック株式会社 不揮発性半導体記憶装置とその読み出し方法
KR101959846B1 (ko) 2012-03-02 2019-03-20 삼성전자주식회사 저항성 메모리 장치
JP5853843B2 (ja) * 2012-04-25 2016-02-09 ソニー株式会社 記憶制御装置、記憶装置、および、それらにおける処理方法
US9123414B2 (en) * 2013-11-22 2015-09-01 Micron Technology, Inc. Memory systems and memory programming methods
US9336875B2 (en) 2013-12-16 2016-05-10 Micron Technology, Inc. Memory systems and memory programming methods
US9269432B2 (en) * 2014-01-09 2016-02-23 Micron Technology, Inc. Memory systems and memory programming methods
WO2015113195A1 (zh) * 2014-01-28 2015-08-06 华为技术有限公司 存储设备以及存储方法
US9224465B2 (en) * 2014-03-21 2015-12-29 Intel Corporation Cross-point memory bias scheme
KR102161739B1 (ko) 2014-07-15 2020-10-05 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
KR102261813B1 (ko) 2014-11-26 2021-06-07 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
KR20160107566A (ko) * 2015-03-04 2016-09-19 에스케이하이닉스 주식회사 저항변화 메모리 장치 및 그 동작 방법
US9779808B2 (en) * 2016-03-07 2017-10-03 Toshiba Memory Corporation Resistance random access memory device and method for operating same
US10157671B1 (en) * 2017-09-12 2018-12-18 Macronix International Co., Ltd. Fast switching 3D cross-point array
JP2019164873A (ja) * 2018-03-20 2019-09-26 東芝メモリ株式会社 半導体記憶装置およびその制御方法
CN110648714B (zh) * 2018-06-26 2021-03-30 北京兆易创新科技股份有限公司 数据的读取方法、装置、电子设备和存储介质
JP2020087495A (ja) * 2018-11-29 2020-06-04 キオクシア株式会社 半導体メモリ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4199692A (en) * 1978-05-16 1980-04-22 Harris Corporation Amorphous non-volatile ram
JPH08115986A (ja) 1994-10-18 1996-05-07 Sony Corp 強誘電体不揮発性メモリの動作方法
US6259644B1 (en) 1997-11-20 2001-07-10 Hewlett-Packard Co Equipotential sense methods for resistive cross point memory cell arrays
US6204139B1 (en) * 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
JP4024166B2 (ja) * 2002-03-20 2007-12-19 三洋電機株式会社 強誘電体メモリ
JP3772774B2 (ja) 2002-03-22 2006-05-10 セイコーエプソン株式会社 強誘電体記憶装置
US6917539B2 (en) * 2002-08-02 2005-07-12 Unity Semiconductor Corporation High-density NVRAM
JP4403356B2 (ja) 2002-10-29 2010-01-27 ソニー株式会社 半導体メモリ及びその製造方法
JP2004152993A (ja) 2002-10-30 2004-05-27 Okaya Electric Ind Co Ltd 発光ダイオード
KR100529989B1 (ko) * 2003-03-07 2005-11-22 산요덴키가부시키가이샤 메모리
JP3783696B2 (ja) * 2003-04-10 2006-06-07 セイコーエプソン株式会社 強誘電体記憶装置のデータ記憶方法
JP2005032401A (ja) * 2003-06-17 2005-02-03 Sharp Corp 不揮発性半導体記憶装置及びその書き込み方法と消去方法
US20050041467A1 (en) * 2003-06-18 2005-02-24 Macronix International Co., Ltd. Chalcogenide memory

Also Published As

Publication number Publication date
TWI313872B (ja) 2009-08-21
TW200636736A (en) 2006-10-16
USRE46022E1 (en) 2016-05-31
KR20070104630A (ko) 2007-10-26
US20090129140A1 (en) 2009-05-21
US7978495B2 (en) 2011-07-12
CN101111899B (zh) 2011-11-30
JP2006216109A (ja) 2006-08-17
KR101041757B1 (ko) 2011-06-17
CN101111899A (zh) 2008-01-23
WO2006082695A1 (ja) 2006-08-10

Similar Documents

Publication Publication Date Title
JP4427464B2 (ja) 不揮発性半導体記憶装置及びその動作方法
US7697317B2 (en) Nonvolatile semiconductor memory device
JP4189395B2 (ja) 不揮発性半導体記憶装置及び読み出し方法
JP5032621B2 (ja) 不揮発性半導体メモリ及びその製造方法
US7835174B2 (en) Non-volatile memory device and method of reading data therefrom
JP4309877B2 (ja) 半導体記憶装置
JP4594878B2 (ja) 可変抵抗素子の抵抗制御方法及び不揮発性半導体記憶装置
TWI492231B (zh) 可變電阻記憶體裝置及其驅動方法
CN100392758C (zh) 非易失性半导体存储装置
US8391047B2 (en) Method of executing a forming operation to variable resistance element
JP4774109B2 (ja) 不揮発性可変抵抗素子のフォーミング処理の制御回路、並びにフォーミング処理の制御方法
JP4157582B1 (ja) 半導体記憶装置
JP4546842B2 (ja) 不揮発性半導体記憶装置及びその制御方法
JP5069339B2 (ja) 不揮発性可変抵抗素子の抵抗制御方法
US8482956B2 (en) Semiconductor memory device and method of driving the same
JP2006190376A (ja) 不揮発性半導体記憶装置
US11257536B2 (en) Semiconductor storage device and control method thereof
JP2006323924A (ja) 不揮発性半導体記憶装置のデータ書き込み方法
CN100485811C (zh) 非易失性半导体存储装置及读出方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091214

R150 Certificate of patent or registration of utility model

Ref document number: 4427464

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131218

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131218

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131218

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131218

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250