JP5630742B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP5630742B2 JP5630742B2 JP2011265984A JP2011265984A JP5630742B2 JP 5630742 B2 JP5630742 B2 JP 5630742B2 JP 2011265984 A JP2011265984 A JP 2011265984A JP 2011265984 A JP2011265984 A JP 2011265984A JP 5630742 B2 JP5630742 B2 JP 5630742B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- wiring
- memory cell
- control circuit
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 35
- 230000002457 bidirectional effect Effects 0.000 claims description 14
- 238000012887 quadratic function Methods 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 206010021143 Hypoxia Diseases 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0009—RRAM elements whose operation depends upon chemical change
- G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0097—Erasing, e.g. resetting, circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/419—Read-write [R-W] circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0009—RRAM elements whose operation depends upon chemical change
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/71—Three dimensional array
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/72—Array wherein the access device being a diode
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Description
図1は、第1の実施の形態に係る抵抗変化メモリ装置の基本構成、すなわち半導体基板1上のグローバルバス等の配線が形成される配線領域3とその上に積層されたメモリブロック2の構成を示している。
次に、図3を参照して、カラム系制御回路及びロウ系制御回路の構成について説明する。ここでは、ワード線方向に2Kbit(=2048bit)、ビット線方向に512bitのメモリセルMCを配列して1MbitのメモリセルアレイMAを構成する場合を例として説明する。図3は、抵抗変化メモリ装置のカラム系制御回路及びロウ系制御回路の配置例を示すブロック図である。
また、非選択ワード線WL01〜03、及び非選択ビット線BL00〜02の交差部に接続され、破線M4により囲まれているメモリセルMCのことを以下、非選択状態にあるという。非選択状態にある非選択メモリセルMCに対しては、逆バイアス(−VRESET)が印加され、これにより、非選択メモリセルMCにはリーク電流が流れることになる。メモリセルアレイMAに含まれるメモリセルMCの数が増加し、非選択メモリセルMCの数が増加すると、リーク電流の増大が無視できなくなる。このリーク電流の増大は、消費電力の増大、及び動作マージンの減少による誤動作等を引き起こす虞がある。
選択ビット線BL03(選択ビット線)、及びワード線WL00(選択ワード線)には、それぞれリセット電圧VRESET、及び接地電圧Vss(=0V)が印加される。また、非選択ビット線BL00、BL01、BL02は、接地電圧Vssを印加される。これは、図4と同様である。
このため、この図5の場合、半選択状態にある破線M2内のメモリセルMCにも、オフセット電圧Vαが印加される。半選択状態にある破線M3内のメモリセルMCは、図4と同様、電圧は印加されない。
この場合、選択ビット線BL03(選択ビット線)、及びワード線WL00(選択ワード線)には、それぞれ接地電圧Vss、及びセット電圧VSETが印加される。また、非選択ビット線BL00〜02、及び非選択ワード線WL01〜03は、セット電圧VSETの半分の電圧(すなわち、選択ビット線BL03に印加される電圧VSETと選択ワード線WLに印加される電圧Vssの中間の電圧)であるVSET/2が印加される。このように、セット動作では、リセット動作時のようなオフセット電圧Vαは用いられない。
以上説明したように、第1の実施の形態の半導体記憶装置によれば、オフセット電圧Vαの設定により、非選択状態のメモリセルに印加される逆バイアスが、選択ビット線BLと選択ワード線WLとの間の印加電圧に応じて適切な値に設定される。これにより、消費電力を低減することができる。
上述の第1の実施の形態の変形例を示す。図5、及び図7では、リセット動作時にオフセット電圧Vαによる印加電圧の調整を行い、セット動作時には、非選択ワード線WL及び非選択ビット線に電圧VSET/2を印加するため、オフセット電圧Vαによる調整が必要がない電圧印加方法を説明した。これとは逆に、図8,図9に示すように、セット動作時にオフセット電圧Vαによる印加電圧の調整を行い、リセット動作時には、非選択ワード線WL及び非選択ビット線に電圧VRESET/2を印加し、オフセット電圧Vαによる調整は行わない電圧印加方法も採用可能である。換言すれば、第1の実施の形態では、メモリセルMCに対するセット動作又はリセット動作のいずれか一方を行う場合に、オフセット電圧Vαによる調整を行い、他方を行う場合にはこれを行わないような電圧印加方法を採用することができる。
次に、第2の実施の形態に係る半導体記憶装置について、図10を参照して説明する。この第2の実施の形態に係る半導体記憶装置の構成は、図1〜図3と同様である。ただし、この実施の形態では、リセット動作時における非選択ビット線BL、非選択ワード線WLに印加される電圧が第1の実施の形態とは異なっている。この第2の実施の形態では、非選択ワード線WL01〜03に印加される電圧はVRESETとし、選択ビット線BL00〜02に印加される電圧はオフセット電圧Vαとしている点において、第1の実施の形態と異なっている。そして、このオフセット電圧Vαの値を、第1の実施の形態と同様に変化させている。なお、セット動作時の印加電圧は、第1の実施の形態と同一でよい。この第2の実施の形態によれば、第1の実施の形態と同様の効果を奏することができる。
次に、第3の実施の形態に係る半導体記憶装置について、図11を参照して説明する。この第3の実施の形態に係る半導体記憶装置の構成は、図1〜図3と同様である。ただし、この実施の形態では、リセット動作時における非選択ビット線BL、非選択ワード線に印加される電圧が第1の実施の形態とは異なっている。この第3の実施の形態では、非選択ワード線WL01〜03に印加される電圧はVRESET−Vα1であり、選択ビット線BL00〜02に印加される電圧はオフセット電圧Vα2としている点において、第1の実施の形態と異なっている。オフセット電圧Vα1とVα2の和は、オフセット電圧Vα(図5)に等しい。そして、このVα1とVα2の和を、第1の実施の形態と同様に変化させている。なお、セット動作時の印加電圧は、第1の実施の形態と同一でよい。この第3の実施の形態によれば、第1の実施の形態と同様の効果を奏することができる。
次に、第4の実施の形態に係る半導体記憶装置を、図12〜図14を参照して説明する。この実施の形態のメモリセルアレイMAの構成を図12に示す。この実施の形態では、メモリセルの構成要素として、双方向ダイオードDiの代りに、印加電圧が順バイアスである場合にのみアノードからカソードに向けて電流を流し、逆バイアスの場合には電流が流れないダイオードD(一方向ダイオード)が用いれらている点が、第1〜第3の実施の形態と異なっている。すなわち、本実施の形態は、いわゆるユニポーラ動作方式の抵抗変化メモリに関するものである。
Claims (6)
- 互いに交差するように形成された複数の第1配線及び複数の第2配線の交点に配置され、整流素子と可変抵抗素子とが直列接続されたメモリセルを含むメモリセルアレイと、
前記第1配線及び前記第2配線を選択駆動する制御回路と
を備え、
前記制御回路は、複数の前記メモリセルの中から選択された選択メモリセルの保持データを変化させる動作を行う場合において、前記選択メモリセルに接続される第1配線である選択第1配線に第1の電圧を印加する一方、前記選択メモリセルに接続される第2配線である選択第2配線に第2の電圧を印加し、
前記選択第1配線以外の前記第1配線である非選択第1配線には第3の電圧を印加し、
前記選択第2配線以外の前記第2配線である非選択第2配線には前記第3の電圧よりも大きい第4の電圧を印加するように構成され、
前記第3の電圧と前記第4の電圧との間の差の絶対値は、前記第1の電圧と前記第2の電圧との間の差の絶対値よりもオフセット電圧の分小さくされ、
前記整流素子は双方向ダイオードであり、
前記制御回路は、
前記第1の電圧と前記第2電圧との間の差の絶対値が増加するに従って前記オフセット電圧の値を増加させることが可能に構成されるとともに、前記メモリセルに対する書き込み動作又は消去動作のいずれか一方を行う場合に、前記非選択第1配線に第3の電圧を印加し、前記非選択第2配線に前記第4の電圧を印加し、前記書き込み動作又は前記消去動作のうちの残りの一方を行う場合に、前記非選択第1配線及び前記非選択第2配線に前記第1の電圧と前記第2の電圧の中間の値を有する第5の電圧を印加し、
前記オフセット電圧は、前記第1電圧と前記第2電圧との間の差の絶対値が増加するに従って二次関数的に増加する
ことを特徴とする半導体記憶装置。 - 互いに交差するように形成された複数の第1配線及び複数の第2配線の交点に配置され、可変抵抗素子を有するメモリセルを含むメモリセルアレイと、
前記第1配線及び前記第2配線を選択駆動する制御回路と
を備え、
前記制御回路は、複数の前記メモリセルの中から選択された選択メモリセルの保持データを変化させる動作を行う場合において、前記選択メモリセルに接続される第1配線である選択第1配線に第1の電圧を印加する一方、前記選択メモリセルに接続される第2配線である選択第2配線に第2の電圧を印加し、
前記選択第1配線以外の前記第1配線である非選択第1配線には第3の電圧を印加し、
前記選択第2配線以外の前記第2配線である非選択第2配線には前記第3の電圧よりも大きい第4の電圧を印加するように構成され、
前記第3の電圧と前記第4の電圧との間の差の絶対値は、前記第1の電圧と前記第2の電圧との間の差の絶対値よりもオフセット電圧の分小さくされ、
前記制御回路は、
前記第1の電圧と前記第2電圧との間の差の絶対値が増加するに従って前記オフセット電圧の値を非線形に増加させる
ことを特徴とする半導体記憶装置。 - 前記メモリセルは、前記可変抵抗素子と直列接続された双方向ダイオードを有し、
前記制御回路は、前記メモリセルに対する書き込み動作又は消去動作のいずれか一方を行う場合に、前記非選択第1配線に前記第3の電圧を印加し、前記非選択第2配線に前記第4の電圧を印加し、
前記書き込み動作又は前記消去動作のうちの残りの一方を行う場合に、前記非選択第1配線及び前記非選択第2配線に前記第1の電圧と前記第2の電圧の中間の値を有する第5の電圧を印加する
ことを特徴とする請求項2記載の半導体記憶装置。 - 前記第3の電圧は、前記第2の電圧と等しく、
前記第4の電圧は、前記第1の電圧の値から前記オフセット電圧の値を引いた値を有する
ことを特徴とする請求項2記載の半導体記憶装置。 - 前記第4の電圧は、前記第1の電圧と等しく、
前記第3の電圧は、前記オフセット電圧である
ことを特徴とする請求項2記載の半導体記憶装置。 - 前記メモリセルは、前記可変抵抗素子と直列接続された一方向ダイオードを有し、
前記制御回路は、前記メモリセルに対する書き込み動作及び消去動作を行う場合に、前記非選択第1配線に前記第3の電圧を印加し、前記非選択第2配線に前記第4の電圧を印加する
ことを特徴とする請求項2記載の半導体記憶装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011265984A JP5630742B2 (ja) | 2011-12-05 | 2011-12-05 | 半導体記憶装置 |
US13/600,448 US8665634B2 (en) | 2011-12-05 | 2012-08-31 | Semiconductor memory device |
US14/152,530 US8908416B2 (en) | 2011-12-05 | 2014-01-10 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011265984A JP5630742B2 (ja) | 2011-12-05 | 2011-12-05 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013118035A JP2013118035A (ja) | 2013-06-13 |
JP5630742B2 true JP5630742B2 (ja) | 2014-11-26 |
Family
ID=48712480
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011265984A Expired - Fee Related JP5630742B2 (ja) | 2011-12-05 | 2011-12-05 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8665634B2 (ja) |
JP (1) | JP5630742B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102136846B1 (ko) | 2014-09-29 | 2020-07-22 | 삼성전자 주식회사 | 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법 |
KR102151182B1 (ko) | 2014-11-07 | 2020-09-02 | 삼성전자주식회사 | 메모리 장치 및 상기 메모리 장치의 동작 방법 |
US10902920B2 (en) * | 2019-04-18 | 2021-01-26 | Micron Technology, Inc. | Driving conductors to target voltage levels |
US10818345B1 (en) * | 2019-10-22 | 2020-10-27 | Micron Technology, Inc. | Two-stage signaling for voltage driver coordination in integrated circuit memory devices |
JP2021144771A (ja) * | 2020-03-12 | 2021-09-24 | キオクシア株式会社 | 半導体記憶装置及びメモリシステム |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005032401A (ja) * | 2003-06-17 | 2005-02-03 | Sharp Corp | 不揮発性半導体記憶装置及びその書き込み方法と消去方法 |
EP2128901A4 (en) * | 2007-03-22 | 2013-01-09 | Panasonic Corp | STORAGE ELEMENT AND STORAGE DEVICE |
JP4252624B2 (ja) | 2007-06-01 | 2009-04-08 | パナソニック株式会社 | 抵抗変化型記憶装置 |
JP2009266312A (ja) * | 2008-04-25 | 2009-11-12 | Toshiba Corp | 半導体記憶装置 |
JP5197427B2 (ja) | 2008-08-25 | 2013-05-15 | 株式会社東芝 | 半導体記憶装置 |
JP5127661B2 (ja) | 2008-10-10 | 2013-01-23 | 株式会社東芝 | 半導体記憶装置 |
JP2011118970A (ja) | 2009-12-02 | 2011-06-16 | Toshiba Corp | 不揮発性半導体記憶装置 |
-
2011
- 2011-12-05 JP JP2011265984A patent/JP5630742B2/ja not_active Expired - Fee Related
-
2012
- 2012-08-31 US US13/600,448 patent/US8665634B2/en active Active
-
2014
- 2014-01-10 US US14/152,530 patent/US8908416B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013118035A (ja) | 2013-06-13 |
US8908416B2 (en) | 2014-12-09 |
US8665634B2 (en) | 2014-03-04 |
US20140126270A1 (en) | 2014-05-08 |
US20130229854A1 (en) | 2013-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI451419B (zh) | Semiconductor memory device | |
JP5106297B2 (ja) | 半導体記憶装置 | |
KR100855585B1 (ko) | 소오스 라인 공유구조를 갖는 저항성 랜덤 억세스 메모리및 그에 따른 데이터 억세스 방법 | |
US8199557B2 (en) | Nonvolatile semiconductor memory device and method of resetting the same | |
JP4856202B2 (ja) | 半導体記憶装置 | |
JP5072564B2 (ja) | 半導体記憶装置及びメモリセル電圧印加方法 | |
JP5306401B2 (ja) | 抵抗変化メモリ | |
JP5178472B2 (ja) | 半導体記憶装置 | |
JP4806046B2 (ja) | 半導体記憶装置 | |
JP5127665B2 (ja) | 半導体記憶装置 | |
JP5132703B2 (ja) | 不揮発性半導体記憶装置 | |
JP2011108327A (ja) | 不揮発性半導体記憶装置 | |
JP2010020811A (ja) | 半導体記憶装置 | |
JP2009266312A (ja) | 半導体記憶装置 | |
US9613697B2 (en) | Resistive memory device | |
JP5630742B2 (ja) | 半導体記憶装置 | |
JP2012069217A (ja) | 不揮発性半導体記憶装置 | |
US11257536B2 (en) | Semiconductor storage device and control method thereof | |
JP5665717B2 (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140617 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140813 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140902 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140926 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5630742 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |