CN102623046B - 一种能够实现多进制加法计算的阻变器件及多进制加法计算的方法 - Google Patents

一种能够实现多进制加法计算的阻变器件及多进制加法计算的方法 Download PDF

Info

Publication number
CN102623046B
CN102623046B CN201110032218.1A CN201110032218A CN102623046B CN 102623046 B CN102623046 B CN 102623046B CN 201110032218 A CN201110032218 A CN 201110032218A CN 102623046 B CN102623046 B CN 102623046B
Authority
CN
China
Prior art keywords
resistive device
resistance
storing value
pulse voltage
resistive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110032218.1A
Other languages
English (en)
Other versions
CN102623046A (zh
Inventor
康晋锋
张飞飞
高滨
陈冰
陈沅沙
刘力锋
刘晓彦
韩汝琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201110032218.1A priority Critical patent/CN102623046B/zh
Priority to US13/641,832 priority patent/US8929123B2/en
Priority to PCT/CN2011/082414 priority patent/WO2012100585A1/zh
Publication of CN102623046A publication Critical patent/CN102623046A/zh
Application granted granted Critical
Publication of CN102623046B publication Critical patent/CN102623046B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种能够实现多进制加法计算的阻变器件，以及利用阻变器件实现多进制加法计算的方法，所述阻变器件具有从高阻态到低阻态的多个阻值，每个阻值对应于一存储值，通过连续施加具有相同宽度和高度的set脉冲电压使阻变器件的存储值顺序加1，通过施加一reset脉冲电压使阻变器件的存储值置0，同时通过施加一个set脉冲电压使高位阻变器件的存储值加1，由此实现多进制加法计算。通过对阻变器件的操作可以同时实现数据存储和多进制加法运算，从而大大简化了电路结构，便于实现存储和计算的统一应用。

Description

一种能够实现多进制加法计算的阻变器件及多进制加法计算的方法
技术领域
本发明属于半导体集成电路及其制造技术领域，具体涉及一种能够实现多进制加法计算的阻变器件，以及利用阻变器件实现多进制加法计算的方法。
背景技术
集成电路技术可以从硬件上实现各种计算功能，其中加法运算是进行计算的核心功能，减法、乘法和除法运算都是在加法运算的基础上实现的。传统上加法运算是由晶体管电路实现的二进制运算。对于一个简单的一位全加器，通常至少需要十几个晶体管才能实现，如果要实现多位的加法计算，则需要更多的晶体管。
目前，阻变存储器(Resistive-switching Random Access Memory：RRAM)能够利用电阻变化实现数值存储，其作为下一代非挥发存储器具有广泛的应用前景。通常阻变存储器的器件结构是由上、下金属电极以及它们之间具有阻变性能的介质薄膜材料组成。构成阻变层的材料一般为金属氧化物，常见的有TiO2，HfO2，ZrO2，Ta2O5，NiO，ZnO等。阻变存储器的工作方式分为单极和双极两种。单极是指在器件两端施加同一极性的电压，实现高低电阻间的转变；双极则是指在器件两端施加不同极性的电压实现高低电阻的转变。阻变存储器可以用作数据存储器，其中每个电阻值对应着不同的数据存储值，一个阻值对应一个数值。例如，高阻对应的存储值为0，则比高阻低的下一个相邻阻值对应的存储值为1，阻值更低的下一个相邻阻值对应的存储值为2，依次类推。
传统的计算机中计算与存储是相对独立的，分别由不同的模块或器件完成。因此，如果采用简单结构实现多进制的计算，并且实现计算与存储功能的统一，就能比传统的加法运算处理更多的数据，提高运算效率。
发明内容
本发明的目的是提供一种能够实现多进制加法计算的阻变器件，以及利用阻变器件实现多进制加法计算的方法。
根据本发明的一个方面，提供了一种能够实现多进制加法计算的阻变器件，该阻变器件包括：下电极，由一导电材料层构成；阻变层，由淀积在所述下电极上的金属氧化物层构成，该金属氧化物层中注入有杂质元素；上电极，由淀积在所述金属氧化物层上的导电材料层构成；所述阻变器件具有从高阻态到低阻态的多个阻值，每个阻值对应于一存储值，所述高阻态对应的存储值为0，所述低阻态对应的存储值为该阻变器件的最高存储值；当所述阻变器件的阻值降低到一相邻阻值时，则该阻变器件的存储值加1；当所述阻变器件的阻值降低到所述低阻态时，则该阻变器件的存储值置0，同时高位阻变器件的存储值+1，从而完成一次高位进位+1的运算。
根据本发明的另一个方面，提供了一种利用阻变器件实现多进制加法计算的方法，所述阻变器件具有从高阻态到低阻态的多个阻值，每个阻值对应于一存储值，所述高阻态对应的存储值为0，所述低阻态对应的存储值为该阻变器件的最高存储值，所述方法包括如下步骤：对所述阻变器件初始化，使其存储值为加数；判断被加数是否为0；如果被加数为0，则输出所述阻变器件的当前存储值作为计算结果；如果被加数不为0，则判断所述阻变器件的当前存储值是否为该阻变器件的最高存储值；如果所述阻变器件的当前存储值是其最高存储值，则对该阻变器件的存储值置0，同时使高位阻变器件的存储值+1，从而完成一次高位进位+1的运算；如果所述阻变器件的当前存储值不是其最高存储值，则使该阻变器件的存储值+1，即实现加数+1的操作；使被加数减1，返回前述判断被加数是否为0的步骤，继续下一个+1的操作。
其中，当对所述阻变器件施加一次set脉冲电压时，该阻变器件的阻值降低到一相邻阻值，相应的该阻变器件的存储值+1；当对所述阻变器件施加一reset脉冲电压时，该阻变器件的阻值升高到某一阻值，相应的该阻变器件的存储值降低到该阻值对应的存储值。
其中，当连续施加具有相同脉冲宽度和相同电压幅值的所述set脉冲电压时，所述阻变器件的阻值逐渐降低；当施加具有相同脉冲宽度和不同电压幅值的reset脉冲电压时，阻变器件的阻值升高到与所述电压幅值对应的阻值。
其中，通过施加一具有特定电压幅值的reset脉冲电压使所述阻变器件的阻值升高到高阻态，从而使该阻变器件的存储值置0。
其中，通过对所述高位阻变器件施加一次Set脉冲电压操作使其阻值降低到一相邻阻值，实现该高位阻变器件的存储值+1。
可选的，所述set脉冲电压是正向脉冲，所述reset脉冲电压是反向脉冲。
其中，所述阻变器件包括单极阻变存储器和双极阻变存储器。
本发明的一个优点在于用阻变器件实现了多进制加法的计算功能，从而为利用阻变器件实现更复杂的计算功能提供了前提条件，便于实现存储和计算的统一应用。
本发明的另一个优点在于利用阻变器件实现加法计算所需的器件结构简单，仅通过对一个器件的操作便可以实现多进制的加法运算，这相对于晶体管电路大大简化了电路结构，更利于电路的集成。
附图说明
图1显示了阻变器件由高阻转变为低阻的过程；
图2显示了阻变器件由低阻转变为高阻的过程；
图3显示了利用阻变器件实现多进制加法计算的方法流程。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本发明进一步详细说明。
通常，将阻变器件由高阻转变为低阻定义为set，由低阻转变为高阻定义为reset。阻变器件的电阻在高阻和低阻之间的转化是由阻变介质层中细丝导电通道的断裂和导通导致的。对于金属氧化物阻变器件，细丝通道是由氧化物中的氧缺陷排列而成的。对高阻态的阻变器件施加一定脉冲宽度和高度的脉冲电压，可以使得氧缺陷逐渐增多，从而引起电阻逐渐降低。如果连续施加相同的set脉冲电压，可以使电阻值按一定规律逐渐降低，相应的数据存储数值逐渐增加，这样不仅实现了多值存储的功能，也实现了计算的功能。另一方面，对低阻态的阻变器件施加相同宽度不同高度的reset脉冲电压，可以使阻值回到某一状态，这是由于reset主要是受电压控制的，不同电压可以使得通道断裂的程度不同，从而导致电阻值不同。
在多进制加法的实现过程中，加数首先通过一定的操作方式存储在一个阻变器件中，被加数则是通过加脉冲的方式加到器件上，这样器件的阻值会引起相应的变化。对于一个阻变器件，当它处于高阻态时，在它两端施加适当的set脉冲电压，其阻值会降低到下一个相邻的低阻值，相应的，存储值加1。如果对处于高阻态的阻变器件连续施加相同的set脉冲电压(即具有相同脉冲宽度和相同电压幅值的set脉冲电压)，其电阻值会从高阻态向低阻态逐渐变化，并形成不同的中间阻态，相应的，存储值会从0向该阻变器件的最高存储值逐渐增加。这样，不同的set脉冲数目会对应不同的中间阻态，每一次电阻值向相邻阻值的变化，相当于实现了存储值加1的功能。
此外，当阻变器件达到低阻态后，阻值不再受set脉冲的影响，即继续施加set脉冲电压时，阻变器件仍然保持低阻态。
另一方面，reset脉冲电压使阻值增加到某一特定值，导致存储值-1；如果增加到阻变器件的最大阻值，即高阻态，则对应的存储值为0。
此时，如果对阻变器件施加reset电压，使器件直接回到高阻态，即存储值为0，这样阻变器件同时产生+1的进位。例如，对阻变器件施加一次set脉冲电压，相当于值+1，而对处于低阻态的器件施加reset电压，使器件回到高阻态，存储值为0，即相当于实现了+1进位的功能。
下面介绍本发明的阻变器件的操作方式。除非特别说明，本发明的阻变器件通常指阻变存储器，但不限制于此。
图1显示了阻变器件由高阻转变为低阻的过程。
如图1所示，阻变器件包括由导电材料构成的上电极和下电极，以及在所述上电极、下电极之间的阻变层。所述阻变层由淀积在所述下电极上的金属氧化物层构成，构成该金属氧化物层的材料例如是TiO2，HfO2，ZrO2，Ta2O5，NiO，ZnO等。该金属氧化物层中注入有杂质元素。
开始时，阻变器件处于高阻态，经过有限次实验调试获取该阻变器件适用的set脉冲电压后，连续施加相同脉冲宽度和相同电压幅值的正向Set脉冲电压，阻变器件的阻值顺序减小，其存储值顺序加1，从而实现了多位存储的功能，进而可以执行多进制加法运算。
图2显示了阻变器件由低阻转变为高阻的过程。
图2所示的阻变器件与图1的具有相同的结构。如图2所示，对处于低阻态的阻变器件，经过有限次实验调试获取该阻变器件适用的reset脉冲电压后，在其两端施加适当的reset脉冲电压，可以实现电阻升高到各中间阻态以及高阻态的转变，即reset。在本实施例中，可选的可以对低阻态的器件施加相同脉冲宽度和不同电压幅值的负向reset脉冲电压，使器件的阻值回到图1中的高阻态，从而使得阻变器件的存储值完成一次加1和进位操作。
应说明的是，本发明中用作示例性说明的阻变器件的下电极采用铂(Pt)金属，上电极采用氮化钛(TiN)，因此所采用的set脉冲电压为正向，reset脉冲电压为负向。实际上，根据上电极、下电极选用材料的不同，set脉冲电压和reset脉冲电压的极性可以相应的改变，而不限制于本发明实施例中的情形。
图3显示了利用阻变器件实现多进制加法计算的方法流程。
图3所示方法结合了图1和图2的操作方式，通过结合set和reset操作时不同的脉冲方式，实现了器件的多进制加法计算。
以图3所示实施例为例，假设一个阻变器件包含高阻态、低阻态在内有N个阻态，则可以实现N进制的加法计算。设高阻时器件存储数值为0，则低阻时值为N-1。通过对低位阻变器件进行特定操作，即可实现A+B的N进制加法计算，其中被加数为A，加数为B，A、B值均为整数，位于[0，N-1]之间。进一步，通过对低位阻变器件置0，同时对高位阻变器件执行+1的操作，即可产生高位进位+1的运算。
所述多进制加法计算方法的实现包括如下步骤。
第1步，对器件初始化，使其存储值为加数B。具体的，先使器件set至低阻态N-1，然后再施加相应的不同高度的reset脉冲使器件存储[0，N-2]中整数的任意值，即存储值B。
第2步，判断被加数是否为0，本实施例中即判断A值是否为0。
第3步，如果被加数(A值)为0，则直接输出器件中当前的存储值(B值)作为计算结果。
第4步，如果被加数(A值)不为0，则判断器件的当前存储值(即加数B值)是否为器件的最高存储值(即器件低阻态对应的存储值N-1)。
第5步，如果器件的当前存储值是器件的最高存储值，则对器件施加reset电压，使其存储值置0(即使其电阻值升高到器件的高阻态)，同时对高位阻变器件执行加1运算，即对高位阻变器件施加一次set脉冲电压操作，从而完成一次高位进位加1的运算。
第6步，如果器件的当前存储值不是器件的最高存储值，则对器件施加一次set脉冲电压，使其存储值+1(即使器件的电阻降低到相邻阻值)，即实现B+1的操作。
第7步，使被加数(A值)减1，返回前述第2步，判断当前被加数是否为0，继续下一个+1的操作。
下面介绍本发明实施例的阻变器件的制备工艺。
在硅片的衬底上通过物理气相淀积(PVD)淀积一层导电材料层作为下电极，该导电材料可以是稳定的金属，例如铂(Pt)，该金属层厚度为5-100nm；通过PVD或者原子层淀积(ALD)在下电极上淀积一层金属氧化物以形成阻变层，例如氧化铪(HfO2)或氧化钛等过渡金属氧化物，该金属氧化物层厚度为5-30nm。通过离子注入的方法向所述金属氧化物层中注入杂质元素，该杂质元素通常是三价的金属，例如Gd、Al、或La等。这里，杂质元素的作用是增加生成可控的缺陷，使器件的阻值转变更稳定，所述杂质元素与金属氧化物的原子浓度比为0.01-0.1。然后，通过PVD在阻变层上淀积一层金属或者其它导电材料作为上电极，如氮化钛(TiN)；最后，通过光刻刻蚀的方法得到所需器件。
下面介绍利用本发明的阻变器件实现加法运算的操作方法。
按照上述方法制备TiN/HfO2/Pt的阻变器件，其中TiN为上电极，Pt为下电极。
首先，通过实验调试可以获取适用于阻变器件的set脉冲电压类型。本实施例中，对高阻态阻变器件可以连续施加4.5V/20ns的脉冲电压，可以使器件实现从高阻到低阻的四种状态的转变，其中设高阻态对应的存储值为0，则低阻态对应的存储值为3。然后，对低阻的器件分别施加相同脉冲宽度不同电压幅值的reset电压脉冲，例如-1.75V/8ns、-2V/8ns、-2.25V/8ns，可以使器件从低阻状态分别回到2、1、0，从而可以实现四进制的加法。
如图1和图2所示，以实现3+2的加法运算为例，首先将阻变器件set至低阻态，然后对阻变器件施加-1.75V/8ns，使其存储值为2；然后对器件施加4.5V/20ns的脉冲电压，使其阻值降低，即阻态对应的存储值+1，当器件阻值为低阻后，施加-2.25V/8ns，使其阻值为高阻，阻态对应值为0，同时对高位阻变器件施加一次set脉冲电压以使其存储值加1，即产生高位进位+1；接下来，继续施加4.5V/20ns的脉冲电压，使其阻值降低，对应存储值+1。最后输出时，器件存储值为1，同时有进位1，因此结果为11。
本发明旨在保护一种能够实现多进制加法计算的阻变器件，以及利用阻变器件实现多进制加法计算的方法。根据本发明的技术方案，通过对阻变器件的工作电压的精确控制，可以获得包括低阻和高阻之外的多个中间状态的阻值，从而实现了阻变器件的多值存储功能。进而，通过特定的操作方式，可以实现多个阻值之间状态的转换，由此实现阻变器件的多进制加法计算功能。
应当理解的是，本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理，而不构成对本发明的限制。因此，在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。此外，本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。

Claims (17)

1.一种能够实现多进制加法计算的阻变器件，该阻变器件包括：
下电极，由一导电材料层构成；
阻变层，由淀积在所述下电极上的金属氧化物层构成，该金属氧化物层中注入有杂质元素；
上电极，由淀积在所述金属氧化物层上的导电材料层构成；
所述阻变器件具有从高阻态到低阻态的多个阻值，每个阻值对应于一存储值，所述高阻态对应的存储值为0，所述低阻态对应的存储值为该阻变器件的最高存储值；
其特征在于：
当所述阻变器件的阻值降低到一相邻阻值时，则该阻变器件的存储值加1；
当所述阻变器件的阻值降低到所述低阻态时，则该阻变器件的存储值置0，同时高位阻变器件的存储值+1，从而完成一次高位进位+1的运算。
2.根据权利要求1所述的阻变器件，其中，
当对所述阻变器件施加一次set脉冲电压时，该阻变器件的阻值降低到一相邻阻值，相应的该阻变器件的存储值+1；
当对所述阻变器件施加一reset脉冲电压时，该阻变器件的阻值升高到某一阻值，相应的该阻变器件的存储值降低到该阻值对应的存储值。
3.根据权利要求2所述的阻变器件，其中，
当连续施加具有相同脉冲宽度和相同电压幅值的所述set脉冲电压时，所述阻变器件的阻值逐渐降低；
当施加具有相同脉冲宽度和不同电压幅值的reset脉冲电压时，所述阻变器件的阻值升高到与所述电压幅值对应的阻值。
4.根据权利要求1所述的阻变器件，通过施加一具有特定电压幅值的reset脉冲电压使所述阻变器件的阻值升高到高阻态，从而使该阻变器件的存储值置0。
5.根据权利要求1所述的阻变器件，通过对所述高位阻变器件施加一次set脉冲电压使其阻值降低到一相邻阻值，实现该高位阻变器件的存储值+1。
6.根据权利要求2-3中任一项所述的阻变器件，所述set脉冲电压是正向脉冲，所述reset脉冲电压是反向脉冲。
7.根据权利要求1所述的阻变器件，所述导电材料层是多晶硅层、铂金属层或氮化钛层。
8.根据权利要求1所述的阻变器件，所述金属氧化物层是过渡金属氧化物层。
9.根据权利要求1所述的阻变器件，所述杂质元素是三价的金属。
10.根据权利要求1-5、7-9中任一项所述的阻变器件，所述阻变器件包括单极阻变存储器和双极阻变存储器。
11.一种利用阻变器件实现多进制加法计算的方法，所述阻变器件具有从高阻态到低阻态的多个阻值，每个阻值对应于一存储值，所述高阻态对应的存储值为0，所述低阻态对应的存储值为该阻变器件的最高存储值，所述方法包括如下步骤：
对所述阻变器件初始化，使其存储值为加数；
判断被加数是否为0；
如果被加数为0，则输出所述阻变器件的当前存储值作为计算结果；
如果被加数不为0，则判断所述阻变器件的当前存储值是否为该阻变器件的最高存储值；
如果所述阻变器件的当前存储值是其最高存储值，则对该阻变器件的存储值置0，同时使高位阻变器件的存储值+1，从而完成一次高位进位+1的运算；
如果所述阻变器件的当前存储值不是其最高存储值，则使该阻变器件的存储值+1，即实现加数+1的操作；
使被加数减1，返回前述判断被加数是否为0的步骤，继续下一个+1的操作。
12.根据权利要求11所述的方法，其中，
当对所述阻变器件施加一次set脉冲电压时，该阻变器件的阻值降低到一相邻阻值，相应的该阻变器件的存储值+1；
当对所述阻变器件施加一reset脉冲电压时，该阻变器件的阻值升高到某一阻值，相应的该阻变器件的存储值降低到该阻值对应的存储值。
13.根据权利要求12所述的方法，其中，
当连续施加具有相同脉冲宽度和相同电压幅值的所述set脉冲电压时，所述阻变器件的阻值逐渐降低；
当施加具有相同脉冲宽度和不同电压幅值的reset脉冲电压时，阻变器件的阻值升高到与所述电压幅值对应的阻值。
14.根据权利要求11所述的方法，通过施加一具有特定电压幅值的reset脉冲电压使所述阻变器件的阻值升高到高阻态，从而使该阻变器件的存储值置0。
15.根据权利要求11所述的方法，通过对所述高位阻变器件施加一次set脉冲电压使其阻值降低到一相邻阻值，实现该高位阻变器件的存储值+1。
16.根据权利要求12-13中任一项所述的方法，所述set脉冲电压是正向脉冲，所述reset脉冲电压是反向脉冲。
17.根据权利要求11-15中任一项所述的方法，所述阻变器件包括单极阻变存储器和双极阻变存储器。
CN201110032218.1A 2011-01-28 2011-01-28 一种能够实现多进制加法计算的阻变器件及多进制加法计算的方法 Active CN102623046B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110032218.1A CN102623046B (zh) 2011-01-28 2011-01-28 一种能够实现多进制加法计算的阻变器件及多进制加法计算的方法
US13/641,832 US8929123B2 (en) 2011-01-28 2011-11-18 Resistive-switching device capable of implementing multiary addition operation and method for multiary addition operation
PCT/CN2011/082414 WO2012100585A1 (zh) 2011-01-28 2011-11-18 一种能够实现多进制加法计算的阻变器件及多进制加法计算的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110032218.1A CN102623046B (zh) 2011-01-28 2011-01-28 一种能够实现多进制加法计算的阻变器件及多进制加法计算的方法

Publications (2)

Publication Number Publication Date
CN102623046A CN102623046A (zh) 2012-08-01
CN102623046B true CN102623046B (zh) 2014-09-17

Family

ID=46562911

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110032218.1A Active CN102623046B (zh) 2011-01-28 2011-01-28 一种能够实现多进制加法计算的阻变器件及多进制加法计算的方法

Country Status (3)

Country Link
US (1) US8929123B2 (zh)
CN (1) CN102623046B (zh)
WO (1) WO2012100585A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8625338B2 (en) * 2010-04-07 2014-01-07 Qualcomm Incorporated Asymmetric write scheme for magnetic bit cell elements
CN103257848A (zh) * 2013-05-29 2013-08-21 北京大学 基于阻变存储器的编码方法及编码器
CN105264775B (zh) * 2013-12-31 2018-01-19 北京大学 基于阻变器件的多位全加器及其操作方法
CN107122828B (zh) * 2017-05-09 2020-05-05 清华大学 电路结构及其驱动方法、神经网络
CN111610955B (zh) * 2020-06-28 2022-06-03 中国人民解放军国防科技大学 一种数据饱和加打包处理部件、芯片及设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101179095A (zh) * 2007-11-13 2008-05-14 北京大学 一种实现存储器功能的场效应晶体管及其制备方法
CN101281952A (zh) * 2008-04-29 2008-10-08 北京大学 一种具有稳定阻变特性的材料及阻变存储器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4496238B2 (ja) * 2007-06-04 2010-07-07 株式会社東芝 不揮発性メモリ装置
JP5060191B2 (ja) * 2007-07-18 2012-10-31 株式会社東芝 抵抗変化メモリ装置のデータ書き込み方法
WO2010119671A1 (ja) * 2009-04-15 2010-10-21 パナソニック株式会社 抵抗変化型不揮発性記憶装置
CN101872837B (zh) 2009-04-22 2012-11-21 北京大学 一种阻变层和具有该阻变层的阻变存储器及制备工艺
JP5359663B2 (ja) * 2009-08-03 2013-12-04 ソニー株式会社 半導体メモリデバイスおよびその動作方法
CN101826598B (zh) 2010-05-05 2011-06-22 北京大学 一种多态有机阻变存储器及制备方法
CN102280465B (zh) * 2010-06-13 2013-05-29 北京大学 阻变随机访问存储器件及制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101179095A (zh) * 2007-11-13 2008-05-14 北京大学 一种实现存储器功能的场效应晶体管及其制备方法
CN101281952A (zh) * 2008-04-29 2008-10-08 北京大学 一种具有稳定阻变特性的材料及阻变存储器

Also Published As

Publication number Publication date
CN102623046A (zh) 2012-08-01
US20130033922A1 (en) 2013-02-07
US8929123B2 (en) 2015-01-06
WO2012100585A1 (zh) 2012-08-02

Similar Documents

Publication Publication Date Title
CN102623046B (zh) 一种能够实现多进制加法计算的阻变器件及多进制加法计算的方法
Moon et al. Improved conductance linearity and conductance ratio of 1T2R synapse device for neuromorphic systems
Zhang et al. VO 2-based selection device for passive resistive random access memory application
US10236061B2 (en) Resistive random access memory having charge trapping layer, manufacturing method thereof, and operation thereof
CN102714493B (zh) 非易失性闩锁电路及非易失性触发电路
TW201503287A (zh) 用於記憶單元的低溫原位摻雜矽基導體材料
JP2013243391A (ja) 多状態の不揮発性メモリ素子
CN103872245A (zh) 自整流rram存储单元结构及其3d交错阵列
CN104303286B (zh) 具有局限细丝形成的电阻性存储器
Zhu et al. Resistive random access memory and its applications in storage and nonvolatile logic
Chen et al. Forming-free HfO 2 bipolar RRAM device with improved endurance and high speed operation
CN103137861A (zh) 存储器件、存储器阵列及其制造方法
CN109814837A (zh) 基于阻变式存储器的lfsr电路及其伪随机数据序列产生方法
Gaillardon et al. A ultra-low-power FPGA based on monolithically integrated RRAMs
CN103682095A (zh) 一种具有选择特性的阻变存储器及其制备方法
Wang et al. Advances of embedded resistive random access memory in industrial manufacturing and its potential applications
CN102971844B (zh) 使用高功率脉冲磁控管溅镀法形成存储器
Gogoi et al. Multifunctional Bipolar and Complementary Resistive Switching in HOIP Memristors by the Control of Compliance Current
Moon et al. Parallel synaptic design of ferroelectric tunnel junctions for neuromorphic computing
Galajda et al. The control of a memory cell with the multiple stable states
Wang et al. Memristive devices with multiple resistance states based on the migration of protons in α‐MoO3/SrCoO2. 5 stacks
CN109660250A (zh) 一种基于阻变存储器的多态门
CN105849808A (zh) 双晶体管三态随机存取存储器
CN103441135B (zh) 1t1r和1r阻变存储器集成结构及其实现方法
TWI469325B (zh) 邏輯閘

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant