CN107122828B - 电路结构及其驱动方法、神经网络 - Google Patents

电路结构及其驱动方法、神经网络 Download PDF

Info

Publication number
CN107122828B
CN107122828B CN201710322907.3A CN201710322907A CN107122828B CN 107122828 B CN107122828 B CN 107122828B CN 201710322907 A CN201710322907 A CN 201710322907A CN 107122828 B CN107122828 B CN 107122828B
Authority
CN
China
Prior art keywords
resistance
devices
group
resistance value
circuit structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710322907.3A
Other languages
English (en)
Other versions
CN107122828A (zh
Inventor
李辛毅
吴华强
宋森
张清天
高滨
钱鹤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201710322907.3A priority Critical patent/CN107122828B/zh
Publication of CN107122828A publication Critical patent/CN107122828A/zh
Priority to PCT/CN2017/110871 priority patent/WO2018205533A1/zh
Priority to US16/071,985 priority patent/US11468300B2/en
Application granted granted Critical
Publication of CN107122828B publication Critical patent/CN107122828B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/049—Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Computational Linguistics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Semiconductor Memories (AREA)
  • Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)

Abstract

一种电路结构及其驱动方法、神经网络。该电路结构包括：至少一个电路单元，每个电路单元包括第一组阻变器件和第二组阻变器件，第一组阻变器件包括阻值渐变器件，第二组阻变器件包括阻值突变器件，第一组阻变器件和第二组阻变器件串联连接，在未加电压的情况下，第一组阻变器件的阻值大于第二组阻变器件的阻值。该电路结构利用阻值渐变器件和阻值突变器件串联连接形成类神经元结构，以实现模拟人脑神经元的功能。阻值渐变器件的阻值在外加电压下缓慢变化，可以用于模拟生物树突的S型生长曲线的行为。该电路结构具有结构简单、功耗低、面积小、可以实现复杂功能以及与标准CMOS工艺容易兼容等优点。

Description

电路结构及其驱动方法、神经网络
技术领域
本公开的实施例涉及一种电路结构及其驱动方法、神经网络。
背景技术
随着信息技术的高速发展，运行速度的提升和能耗的降低成为了传统冯诺依曼计算架构发展的瓶颈，而类脑计算体系以其可大规模并行操作、低能耗、自主学习和自适应等特性被认为是目前寻求高性能计算机的突破方向。在人脑中，神经元和突触是最主要、数量最多的神经单元。由此，构建类脑计算体系需要大量的类神经元和类突触的电子器件，这些电子器件除了需要实现模拟神经元和突触的功能外，还需要具有面积小、功耗低以及速度高等性能。
目前，在类脑计算体系中，类神经元的功能需要通过电路设计实现，由于硬件资源的限制，类神经元的电子器件存在能耗高、无法处理复杂任务等缺陷，进而限制类脑计算体系的发展。
发明内容
本公开至少一实施例提供一种电路结构及其驱动方法、神经网络。该电路结构利用阻值渐变器件和阻值突变器件串联连接形成类神经元结构，以实现模拟人脑神经元的计算、积分发射、衰减和过滤等功能。例如，阻值渐变器件的阻值在外加电压下缓慢变化，可以用于模拟生物树突的S型生长曲线的行为。该电路结构具有结构简单、功耗低、面积小、可以实现复杂功能以及与标准CMOS工艺容易兼容等优点。
本公开至少一实施例提供一种电路结构，其包括：至少一个电路单元，每个电路单元包括第一组阻变器件和第二组阻变器件，第一组阻变器件包括阻值渐变器件，第二组阻变器件包括阻值突变器件，第一组阻变器件和第二组阻变器件串联连接，在未加电压的情况下，第一组阻变器件的阻值大于第二组阻变器件的阻值。
例如，在本公开至少一实施例提供的电路结构中，阻值渐变器件具有第一阻值，阻值突变器件具有第二阻值，在未加电压的情况下，第一阻值的范围为1-100兆欧，第二阻值的范围为1-1000千欧。
例如，在本公开至少一实施例提供的电路结构中，阻值渐变器件包括层叠的第一氧化物层和第二氧化物层，第一氧化物层的氧含量高于第二氧化物层的氧含量。
例如，在本公开至少一实施例提供的电路结构中，第一氧化物层的材料为五氧化二钽或氧化铝，第二氧化物层的材料为二氧化钽。
例如，在本公开至少一实施例提供的电路结构中，阻值渐变器件还包括第一电极层和第二电极层，第一氧化物层和第二氧化物层设置在第一电极层和第二电极层之间，且第一电极层与第一氧化物层电连接，第二电极层与第二氧化物层电连接。
例如，在本公开至少一实施例提供的电路结构中，第一电极层的材料为活性金属。
例如，在本公开至少一实施例提供的电路结构中，该活性金属为铝、镍、或钛。
例如，在本公开至少一实施例提供的电路结构中，阻值突变器件包括层叠的第三电极层、第三氧化物层和第四电极层，第三氧化物层设置在第三电极层和第四电极层之间。
例如，在本公开至少一实施例提供的电路结构中，第三氧化物层的材料为五氧化二钽、二氧化钒或二氧化铌。
例如，在本公开至少一实施例提供的电路结构中，第三电极层的材料为惰性金属。
例如，在本公开至少一实施例提供的电路结构中，该惰性金属为铂、钌、铱或钯。
例如，在本公开至少一实施例提供的电路结构中，第一组阻变器件包括至少一个阻值渐变器件，第二组阻变器件包括至少一个阻值突变器件，且阻值渐变器件和阻值突变器件一一对应串联连接。
例如，在本公开至少一实施例提供的电路结构中，第一组阻变器件包括多个阻值渐变器件，第二组阻变器件包括一个阻值突变器件，多个阻值渐变器件对应一个阻值突变器件，且分别与该一个阻值突变器件串联连接。
例如，在本公开至少一实施例提供的电路结构中，在未加电压的情况下，至少两个阻值渐变器件的阻值不相同。
例如，在本公开至少一实施例提供的电路结构中，至少两个阻值渐变器件并联连接。
例如，在本公开至少一实施例提供的电路结构中，第一组阻变器件包括一个阻值渐变器件，第二组阻变器件包括多个阻值突变器件，一个阻值渐变器件对应多个阻值突变器件，且与该多个阻值突变器件分别串联连接。
例如，在本公开至少一实施例提供的电路结构中，至少两个阻值突变器件的阈值电压不相同。
例如，在本公开至少一实施例提供的电路结构中，至少两个阻值突变器件并联连接。
本公开至少一实施例还提供一种神经网络，其包括：神经元单元。该神经元单元包括上述任一实施例所述的电路结构。
例如，在本公开至少一实施例提供的神经网络中，神经元单元还包括至少一条信号线。该信号线与第一组阻变器件和第二组阻变器件其中之一电连接。
例如，在本公开至少一实施例提供的神经网络中，信号线与第一组阻变器件的每个阻值渐变器件一一对应电连接，或与第二组阻变器件的每个阻值突变器件一一对应电连接。
例如，本公开至少一实施例提供的神经网络，还包括驱动器。该驱动器被配置为通过信号线向电路单元施加电压信号。
例如，在本公开至少一实施例提供的神经网络中，电压信号为正向电压信号。
例如，本公开至少一实施例提供的神经网络，还包括突触单元。该突触单元由第三组阻变器件构成，第三组阻变器件包括忆阻器。
本公开至少一实施例还提供一种用于上述任一实施例所述的电路结构的驱动方法。该驱动方法包括：通过信号线向电路单元施加电压信号以改变第一组阻变器件的阻值，由此进行信号积分；当第二组阻变器件的阻值发生突变时，发射信号。
例如，本公开至少一实施例提供的驱动方法，还包括：当第二组阻变器件的阻值发生突变后，关闭电压信号，使第一组阻变器件和第二组阻变器件的阻值恢复初始状态，以衰减信号。
例如，在本公开至少一实施例提供的驱动方法中，电压信号为正向电压信号，且电压信号的电压值保持不变；或电压信号的电压值逐渐增大。
例如，本公开至少一实施例提供的驱动方法，还包括：
通过信号线向电路单元施加电压信号，当电压信号大于第一组阻变器件的阈值电压时，传输信号。
需要理解的是本公开的上述概括说明和下面的详细说明都是示例性和解释性的，用于进一步说明所要求的发明。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1a为一种生物神经元单元的示意图；
图1b为一个神经元的信息处理模型的示意图；
图1c为一种树突结构的示意图；
图2a为本公开一实施例提供的一种电路结构的示意图；
图2b为本公开一实施例提供的阻值渐变器件的衰减过程的电阻变化的曲线示意图；
图3a为本公开一实施例提供的一种阻值渐变器件的结构示意图；
图3b为本公开一实施例提供的一种阻值渐变器件的电压-电流曲线示意图；
图3c为本公开一实施例提供的阻值渐变器件在正向电压下的响应电流曲线示意图；
图3d为本公开一实施例提供的阻值渐变器件在负向电压下的响应电流曲线示意图；
图3e为对本公开一实施例提供的阻值渐变器件交替施加正向电压和负向电压时的响应电流曲线示意图；
图3f为对本公开一实施例提供的阻值渐变器件连续施加正向电压时的响应电流曲线示意图；
图3g为本公开一实施例提供的阻值渐变器件的过滤功能示意图；
图4a为本公开一实施例提供的一种阻值突变器件的结构示意图；
图4b为本公开一实施例提供的一种阻值突变器件的电压-电流曲线示意图；
图5a和5b为本公开一实施例的第一示例提供的一种电路结构的示意图；
图5c为本公开一实施例的第二示例提供的一种电路结构的示意图；
图5d为本公开一实施例的第三示例提供的一种电路结构的示意图；
图6a为本公开一实施例提供的一种神经网络的组成框图；
图6b为本公开一实施例提供的一种神经网络的结构示意图；
图6c为本公开一实施例提供的神经网络的一种神经元单元的结构示意图；
图6d为本公开一实施例提供的神经网络的另一种神经元单元的结构示意图；
图6e为本公开一实施例提供的神经网络的又一种神经元单元的结构示意图；
图7为本公开一实施例提供的一种驱动方法的工作时序图。
具体实施方式
为了使得本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
为了保持本公开实施例的以下说明清楚且简明，可省略已知功能和已知部件的详细说明。
人的大脑主要依靠神经元和在神经元之间进行信息传递的突触来实现信息的传递和处理。神经元是大脑神经系统处理信息的基本单元，其可以用于接收、整合、过滤、存储和传递信息等，从而使人的各种机能活动有规律的进行，以适应内、外环境的变化。
图1a示出了一种生物神经元单元，图1b示出了一个神经元的信息处理模型，图1c示出了一种树突结构。
神经元是神经网络的基本组成单元，其可以对信息进行传递、过滤和整合等。如图1a所示，在神经元内，由一个神经元传出的信号通过轴突，首先到达轴突末梢，使轴突末梢中的囊泡产生变化从而释放神经递质，该神经递质通过突触的间隙进入到另一个神经元的树突中，树突上的受体能够接受神经递质从而改变细胞体的膜向离子的通透性，使细胞膜内外离子的浓度产生变化，进而使细胞体内外的电位产生变化。由此，信息就由一个神经元传输到另一个神经元中。在信息传递过程中，一些轴突在轴突末梢可以形成多个分支，来自轴突主支上的电位动作可以在各个分支上同时继续传递，最终到达不同的目标神经元，从而轴突可以实现多个神经元之间的通信。另一方面，在神经网络结构上，不同神经元的轴突末梢的分支可以到达同一个神经元的树突并形成大量的突触，来源不同的突触所释放的神经递质都可以对同一个神经元的细胞体的膜电位的变化产生作用，由此，神经元可以对来源不同的输入信息进行整合。再一方面，在神经元中，突触中神经递质的释放和细胞体的膜电位的变化是连续的，当膜电位高于一定阈值时，输入信息则由轴突传递出去；当膜电位小于该阈值时，则输入信息无法被传递出去，由此，神经元实现过滤信息的功能。
神经元是一个多输入单输出的信息处理单元，它对信息的处理是非线性的，根据神经元的功能和特性，其可以被抽象为一个简单的数学模型。如图1b所示，x0，x1，x2，….，xn是来自前多个神经元的轴突传输的信号，w0，w1，w2，….，wn是突触01的传递效率，x0，x1，x2，….，xn经过突触01后得到神经元的输入信号P0，P1，P2，….，Pn，该输入信号进入树突02；然后，树突02和细胞体03对输入信号进行处理，并得到输出信号Y，输出信号Y最终被传输到轴突04，轴突04可以将输出信号Y继续传输给其他的神经元。
当一个神经元接收来自其他神经元的信息时，树突02具有阈值函数的功能，其功能可以被表示为公式(1)：
Figure GDA0001412460850000071
当输入信号的值大于阈值θ，channel(通道)的值为1，从而树突02中的电压门控离子通道打开，输入信号可以被传输到细胞体03中；当输入信号的值小于阈值θ，channel的值为0，从而树突02中的电压门控离子通道关闭，输入信号在树突02的传输过程中衰减，从而无法传输到细胞体03中。当细胞体03接收到来自树突02传递的输入信号后，其膜电位按时间连续逐渐变化，当膜电位的变化超出一定阈值时，细胞体03产生突变上升的脉冲信号，该脉冲信号即为神经元的输出信号，接着，这个脉冲信号沿轴突传递到其他的神经元中，从而完成神经元的信息传递。
如图1c所示，根据神经元理论，15％的树突位于细胞体的近端，且携带有抑制性突触和兴奋性突触；其余85％的树突位于细胞体的远端，且只携带有兴奋性突触。抑制性突触对于位于细胞体远端的树突上的兴奋性突触具有抵消作用，且抑制性突触对于输入信号不发挥作用，因此，树突02中产生的兴奋性突触电位可以通过叠加所有大于阈值θ的兴奋性突触表示，如公式(2)所示：
Figure GDA0001412460850000072
其中，i，j和k表示兴奋性突触输入的数量。Dex表示产生的兴奋性突触电位。
神经元对输入信号进行传递、过滤和整合后形成输出信号Y，然后通过轴突将输出信号Y传递给其他的神经元，其输出信号Y可以表示为公式(3)：
Dout＝Dex-upstream-Dinhibi+Dex-downstream (3)
其中，Dex-upstream表示上游树突产生的兴奋性突触电位，Dinhibi表示细胞体接收的抑制性突触输入，Dex-downstream表示下游树突产生的兴奋性突触电位。
人工神经网络是一种模拟大脑神经元通过突触相互联接的计算机系统，其可以广泛应用于图像识别、自动控制、预测估计以及数据分析等领域。人工神经网络主要使用空间分布的类神经元电子器件和类突触电子器件将输入信号非线性地变换为输出信号，在密集互连结构中并行处理信息，其具有非线性、自适应性及处理速度快等特点。
目前，在人工神经网络中，类神经元电子器件主要通过电路设计实现。由于硬件资源的限制，对于神经元最基本的积分-发射(Integrate-and-fire)功能，在类神经元电子器件的电路设计中至少需要一个电容、六个晶体管以及一些电阻等元件来实现。因此，类神经元电子器件具有相对复杂的电路结构，且其功耗高、处理复杂任务的能力低，从而，在人工神经网络中，神经元的功能被简化。对于人脑而言，神经元的每一项功能在其处理复杂任务的过程中都起关键作用；如果只使用最简单的类神经元模型，则人工神经网络无法真正实现模拟人脑进行信息处理。因此，高密度、低功耗的类神经元电子器件的开发成为限制人工神经网络发展的瓶颈。
本公开至少一实施例提供一种电路结构及其驱动方法、神经网络。该电路结构包括：至少一个电路单元，每个电路单元包括第一组阻变器件和第二组阻变器件，第一组阻变器件包括阻值渐变器件，第二组阻变器件包括阻值突变器件，第一组阻变器件和第二组阻变器件串联连接，在未加电压的情况下，第一组阻变器件的阻值大于第二组阻变器件的阻值。该电路结构利用阻值渐变器件和阻值突变器件串联连接形成类神经元结构，以实现模拟人脑神经元的计算、积分发射、衰减和过滤等功能，其中，阻值渐变器件的阻值在外加电压下缓慢变化，可以用于模拟生物树突的S型生长曲线的行为。该电路结构具有结构简单、功耗低、面积小、可以实现复杂功能以及其制备工艺可与标准CMOS工艺容易兼容等优点。因此，根据本公开实施例的电路结构、神经网络及其驱动部件可以通过CMOS工艺制备在同一芯片之中，从而可以实现器件的小型化，而且运行功耗也可以得到降低。在本公开的下面的描述中，以第一电压大于第二电压为例进行描述。
实施例一
图2a示出了本实施例提供的一种电路结构的示意图。
例如，如图2a所示，该电路结构100包括：至少一个电路单元101，每个电路单元101包括第一组阻变器件1和第二组阻变器件2，第一组阻变器件1包括阻值渐变器件10，第二组阻变器件2包括阻值突变器件20，第一组阻变器件1和第二组阻变器件2串联连接，在未加电压的情况下，第一组阻变器件1的阻值大于第二组阻变器件2的阻值。
该电路结构利用阻值渐变器件和阻值突变器件串联连接形成类神经元结构，以实现模拟人脑神经元的功能。在电路结构中，阻值渐变器件的阻值在外加电压下缓慢变化，从而其可以用于模拟生物树突的S型生长曲线的行为。同时，该电路结构具有结构简单、功耗低、面积小、可以实现复杂功能以及可与标准CMOS工艺容易兼容等优点。
例如，当外加电压小于阻值渐变器件10的阈值电压时，阻值渐变器件10的阻值变化幅度较小；而当外加电压大于阻值渐变器件10的阈值电压时，阻值渐变器件10的阻值变化幅度变大。也就是说，例如当第一电压大于阻值渐变器件10的阈值电压，而第二电压小于阻值渐变器件10的阈值电压时，阻值渐变器件10在第一电压下的阻值变化幅度大于其在第二电压下的阻值变化幅度。
例如，在该电路结构100中可以设置电流检测器3，电流检测器3可用于检测电路单元101中的响应电流。电流检测器3例如可以为安培表或类似器件。
例如，阻值渐变器件10具有第一阻值，阻值突变器件20具有第二阻值，在未加电压的情况下，第一阻值的范围为1-100兆欧(MΩ)，第二阻值的范围为1-1000千欧(KΩ)。阻值渐变器件10和阻值突变器件20的电阻值相差较大，且阻值渐变器件10的电阻值大于阻值突变器件20的电阻值，从而当外加电压施加到该电路单元101时，最开始阶段，外加电压几乎全部被施加到阻值渐变器件10上，从而使阻值渐变器件10的电阻值缓慢减小，整个电路单元101中的响应电流缓慢增加；当阻值渐变器件10的电阻值减小到一定程度，例如当阻值渐变器件10的电阻值与阻值突变器件20的电阻值相差不大或小于阻值突变器件20的电阻值时，在阻值渐变器件10上的分压将会转移到阻值突变器件20上，从而阻值突变器件20的电阻值会突然急剧变小，整个电路单元101中的电流突然变大，形成一个上升的脉冲电流，该脉冲电流可以被传递出去。在此过程中，外加电压大部分施加到阻值渐变器件10上，电路单元101中的电流缓慢变化的过程对应积分阶段；外加电压转移到阻值突变器件20上，电路单元101中的电流突然变大的过程对应发射阶段，从而电路结构100可以实现神经元的积分发射功能。
需要说明的是，当对阻值渐变器件10施加不变的外加电压时，开始时，阻值渐变器件10的阻值逐渐减小，当阻值减小到一定程度后，则无法继续减小；也就是说，在不同的外加电压下，阻值渐变器件10的电阻减小的程度不相同。例如，对阻值渐变器件10施加第一电压，其电阻值的变化量为ΔR1；而对阻值渐变器件10施加第二电压，其电阻值的变化量为ΔR2，则ΔR2大于ΔR1，其中，ΔR1和ΔR2表示电阻值的变化量的绝对值。
例如，当外加电压去掉之后，阻值渐变器件10和阻值突变器件20的电阻值逐渐恢复到其初始电阻状态，从而该电路结构100还可以实现神经元的衰减功能。例如，当外加电压去掉之后，阻值渐变器件10快速恢复到初始电阻状态，且恢复时间为毫秒量级，恢复时间与外加电压、器件本身的电阻值等有关，例如本实施例提供的阻值渐变器件10的恢复时间为50-60毫秒。在图2b所示的阻值渐变器件的衰减过程中，在未加电压下，阻值渐变器件10的电阻值为10MΩ。在图2b中，曲线45表示对该阻值渐变器件10施加第一电压后的衰减过程，曲线46表示对该阻值渐变器件10施加第二电压后的衰减过程。由图可知，在较大的外加电压下，阻值渐变器件10的电阻值的变化较大，电阻值的恢复时间也较长。例如，如图2b所示，在第一电压下，阻值渐变器件10电阻值可以减小到3MΩ左右，电阻值的恢复时间大约为70ms；而在第二电压下，阻值渐变器件10电阻值可以减小到2MΩ以下，恢复时间大于100ms。
综上所述，在外加电压信号下，阻值渐变器件10表现出阻值缓慢增加的特性；在施加到阻值突变器件20上的电压信号达到其阈值电压后，阻值突变器件20表现出电阻突然急剧变小的特性；在撤去外加电压信号之后，阻值渐变器件10和阻值突变器件20阻值缓慢恢复到初始状态。因此，本实施例提供的电路结构100可以模拟神经元的行为，其中，阻值渐变器件10可以用于模拟神经元中的树突的行为，从而可以作为类脑神经网络芯片中的关键组成部分。
图3a为本实施例提供的一种阻值渐变器件的结构示意图，图3b-3g为本实施例提供的阻值渐变器件的各种电学特性曲线图。
例如，如图3a所示，本实施例提供的阻值渐变器件10包括层叠的第一氧化物层12和第二氧化物层13，第一氧化物层12的氧含量高于第二氧化物层12的氧含量。需要说明的是，氧含量为氧化物中氧的摩尔百分比含量。
例如，第一氧化物层12和第二氧化物层13的材料均为金属氧化物。例如，第一氧化物层12的材料可以为五氧化二钽(Ta5O2)或氧化铝(Al2O3)等，第二氧化物层13的材料可以为二氧化钽(TaO2)等。
例如，阻值渐变器件10还包括第一电极层11和第二电极层14，第一氧化物层12和第二氧化物层13设置在第一电极层11和第二电极层14之间，且第一电极层11与第一氧化物层12电连接，第二电极层14与第二氧化物层12电连接。
例如，第一电极层11的材料为活性金属材料，从而在外加电压下，使阻值渐变器件10的电阻值缓慢变化。活性金属例如可以为铝(Al)、镍(Ni)、或钛(Ti)等。第二电极层14的材料可以为金属等导电材料，例如，可以为铜(Cu)、铝(Al)或钨(W)等。
例如，该阻值渐变器件10可以用于模拟神经元中的树突的S型生长曲线的行为，在外加电压下，其电阻值缓慢变化。如图3b所示，对阻值渐变器件10施加正向电压和反向电压时，其电阻值的变化不同。在正向电压下，若对阻值渐变器件10进行正向扫描，也就是说，电压从0V逐渐增加到4V，此时阻值渐变器件10的电压-电流变化曲线由曲线15表示，此时，阻值渐变器件10的电阻值随着正向电压的增加而减小；若对阻值渐变器件10进行反向扫描，也就是说，电压从4V逐渐减小到0V，此时阻值渐变器件10的电压-电流变化曲线由曲线16表示，此时，阻值渐变器件10的电阻值随着正向电压的减小而缓慢减小。在负向电压下，若对阻值渐变器件10进行正向扫描，也就是说，电压从0V逐渐减小到-4V，此时阻值渐变器件10的电压-电流变化曲线由曲线17表示，此时，阻值渐变器件10的电阻值随着负向电压的增加而增大；若对阻值渐变器件10进行反向扫描，也就是说，电压从-4V逐渐增加到0V，此时阻值渐变器件10的电压-电流变化曲线由曲线18表示，此时，阻值渐变器件10的电阻值随着负向电压的减小而缓慢增大。
例如，阻值渐变器件10的电阻值随正向电压的增加而减小，即阻值渐变器件10的响应电流随正向电压的增加而非线性增加；而阻值渐变器件10的电阻值随负向电压的增加而增大，即阻值渐变器件10的响应电流随负向电压的增加而减小或不变。例如，如图3c和3d所示，对阻值渐变器件10施加正向电压31，阻值渐变器件10的正向响应电流33随时间逐渐增加，也就是说，在正向电压31下，阻值渐变器件10的电阻值逐渐减小；对阻值渐变器件10施加负向电压32，阻值渐变器件10的负向响应电流34随时间缓慢减小，也就是说，在负向电压32下，阻值渐变器件10的电阻值逐渐增大。如图3c和3d所示，在相同的响应时间内，当正向电压31和负向电压32的绝对值相同，正向响应电流33的变化量比负向响应电流34的变化量大，即正向电压31下阻值渐变器件10的电阻值的变化量大于负向电压32下阻值渐变器件10的电阻值的变化量。需要说明的是，在响应时间内，该正向电压31和负向电压32的电压值保持恒定。
综上所述，本实施例提供的阻值渐变器件10还可以模拟突触的功能。对阻值渐变器件10施加正向电压，且进行正向扫描时，阻值渐变器件10的阻值逐渐减小，其响应电流逐渐增大，从而阻值渐变器件10可以模拟兴奋性突触；对阻值渐变器件10施加负向电压，且进行正向扫描时，阻值渐变器件10的阻值逐渐增大，其响应电流逐渐减小，从而阻值渐变器件10可以模拟抑制性突触。
例如，如图3e所示，当对阻值渐变器件10交替施加正向电压31和负向电压32时，阻值渐变器件10的正向响应电流33和负向响应电流34也交替出现，随着时间的增加，阻值渐变器件10的响应电流相互抵消，不会产生积累。如图3f所示，当对阻值渐变器件10连续施加正向电压31，则阻值渐变器件10的正向响应电流33随时间逐渐增加。
例如，本实施例提供的阻值渐变器件10还可以实现树突的过滤功能。如图3g所示，对阻值渐变器件10施加电压信号36，当电压信号36的值小于1V时，阻值渐变器件10的响应电流37基本不变，而当电压36的值大于1V时，阻值渐变器件10的响应电流37急剧增加，即当电压信号36的值小于1V时，阻值渐变器件10无法进行信号传输，从而该阻值渐变器件10可以过滤电压值小于1V的电压信号。
需要说明的是，对阻值渐变器件10施加正向电压表示施加给第一电极层11的电压大于施加给第二电极层14的电压；对阻值渐变器件10施加负向电压表示施加给第一电极层11的电压小于施加给第二电极层14的电压。
图4a为本实施例提供的一种阻值突变器件的结构示意图，图4b为本实施例提供的阻值突变器件的电压-电流曲线示意图。
例如，如图4a所示，本实施例提供的阻值突变器件20包括层叠的第三电极层21、第三氧化物层22和第四电极层23，第三氧化物层22设置在第三电极层21和第四电极层之间23。
例如，第三氧化物层22的材料为金属氧化物，例如，金属氧化物可以为五氧化二钽(Ta5O2)、二氧化钒(VO2)或二氧化铌(NbO2)等。
例如，第三电极层21的材料可以为惰性金属材料，从而在外加电压下，该阻值突变器件20具有一个突然变化的过程。该惰性金属例如为铂(Pt)、钌(Ru)、铱(Ir)或钯(Pd)等。第四电极层23的材料可以为金属等导电材料，例如，可以为铜(Cu)、铝(Al)或钨(W)等。
例如，对阻值突变器件20施加电压信号，在电压信号达到阈值前，其电阻值基本不变，而在外加电压达到阈值时，其电阻值产生突变。对阻值突变器件20进行电阻测试，其电压-电流曲线图如图4b所示，在正向电压下，对阻值突变器件20进行正向扫描，当正向电压为1V左右时，阻值突变器件20的电阻值突然变小；在负向电压下，对阻值突变器件20进行正向扫描，当负向电压为-1V左右时，阻值突变器件20的电阻值突然变小。曲线25、曲线26、和曲线27分别表示对阻值突变器件20进行1次、5次和10次电阻测试的曲线图，由图可知，对阻值突变器件20进行多次电阻测试，该阻值突变器件20表现出相同的特性，即该阻值突变器件20可以反复使用而保持相同的特性。
需要说明的是，对阻值突变器件20施加正向电压表示第三电极层21的电压大于第四电极层23的电压；对阻值突变器件20施加反向电压表示第三电极层21的电压小于第四电极层23的电压。
例如，当撤去外加电压信号后，阻值渐变器件10和阻值突变器件20的电阻值快速恢复到初始电阻状态，其恢复时间为毫秒量级，恢复时间取决于施加到阻值渐变器件10和阻值突变器件20的电压值和施加电压的时间等因素，电压值越大则恢复时间越短。例如，本实施例提供的阻值突变器件20的恢复时间小于1s。
图5a和5b示出了本实施例第一示例提供的一种电路结构的示意图。
例如，如图5a所示，在第一示例提供的电路结构中，第一组阻变器件1包括至少一个阻值渐变器件10，第二组阻变器件2包括至少一个阻值突变器件20，且阻值渐变器件10和阻值突变器件20一一对应串联连接。
例如，多个电路单元101可以并联连接，从而实现多通道同步传输信号。如图5a所示，该多个电路单元101可以接收相同的输入信号；如图5b所示，该多个电路单元101还可以接收不同的输入信号。需要说明的是，多个电路单元101还可以串联连接。
例如，如图5a所示，多个电路单元101输出的输出信号可以分别传输到不同的通路5中，且在不同的通路5中同时传输，最终到达不同的目标单元。每个电路单元101可以对应一个通路5，进而对应一个目标单元；每个电路单元101也可以对应多个通路5，进而对应多个目标单元。如图5b所示，该多个电路单元101输出的输出信号也可以进行整合，整合后的输出信号可以传输到同一个通路5中，最终传输到一个目标单元，从而每个目标单元对应多个电路单元101；整合后的输出信号还可以通过不同的通路5同时传输到不同的目标单元。
需要说明的是，该多个电路单元101还可以进行部分整合。例如，在电路结构100中，每相邻的五个电路单元101可以进行输出信号整合，然后通过一个通路5传输到一个目标单元。多个电路单元101可以进行不同的排列组合，以满足不同的实际需求，从而实现人脑神经元的大部分功能。
图5c示出了本实施例第二示例提供的一种电路结构的示意图。
例如，如图5c所示，在第二示例提供的电路结构中，第一组阻变器件1包括多个阻值渐变器件10，第二组阻变器件2包括一个阻值突变器件20，多个阻值渐变器件10对应一个阻值突变器件20，且分别与该一个阻值突变器件20串联连接。
例如，在第二示例中，电路单元101的排列方式可以与第一示例相同，也可以不同，在此不再赘述。
例如，在多个阻值渐变器件10中，至少两个阻值渐变器件10并联连接，即一个阻值突变器件20可以对应多个阻值渐变器件10，且传递来自不同的阻值渐变器件10的信号。不同的阻值渐变器件10对应同一个阻值突变器件20，且形成不同的信息传输通路，从而可以节省电路结构100中阻值突变器件20的数量，节约生产成本。
例如，在多个阻值渐变器件10中，至少两个阻值渐变器件10的电阻值不相同，通过控制外加电压信号，则可以选择不同的阻值渐变器件10，从而不同的输入信号可以通过不同的信息传输通路进行传递，进而实现不同的功能。例如，当对该多个阻值渐变器件10施加相同的外加电压信号时，不同电阻值的阻值渐变器件10具有不同的响应电流，从而相同的输入信号可以选择不同的阻值渐变器件10；当对该多个阻值渐变器件10施加不同的外加电压信号时，不同电阻值的阻值渐变器件10可以具有相同的响应电流，不同的输入信号进而可以产生相同的输出信号，从而可以对一定范围内的输入信号进行选择。
图5d示出了本实施例第三示例提供的一种电路结构的示意图。
例如，如图5d所示，在第三示例提供的电路结构中，第一组阻变器件1包括一个阻值渐变器件10，第二组阻变器件2包括多个阻值突变器件20，一个阻值渐变器件10对应多个阻值突变器件20，且与该多个阻值突变器件20分别串联连接。
例如，在第三示例中，电路单元101的排列方式也可以与第一示例相同，也可以不同，在此不再赘述。
例如，在多个阻值突变器件20中，至少两个阻值突变器件20并联连接，即一个阻值渐变器件10可以对应多个阻值突变器件20，且向不同的阻值突变器件20传递信号。不同的阻值突变器件20对应同一个阻值渐变器件10，且形成不同的信息传输通路，从而可以节省电路结构100中阻值突变器件20的数量，节约生产成本。
例如，在多个阻值突变器件20中，至少两个阻值突变器件20的阈值电压不相同，通过控制外加电压信号，则可以选择不同的阻值突变器件20，从而不同的输入信号可以通过不同的信息传输通路进行传递。如图5d所示，第二组阻变器件2包括两个阻值突变器件20，且该两个阻值突变器件20并联连接，从而第二组阻变器件2的电阻值小于该两个阻值突变器件20中任意一个的电阻值。在积分阶段，第二组阻变器件2可以分得更小的外加电压，第二组阻变器件2对整个电路单元101的响应电流的影响更小。如图5d所示，该两个阻值突变器件20可以被施加相同的外加电压信号；需要理解的是，该两个阻值突变器件20也可以被施加不同的外加电压信号。
需要说明的是，阻值渐变器件10和阻值突变器件20排列方式不限于上述实施例所述，根据实际需求，其可以按照各种方式排列组合，以实现不同的功能。
实施例二
本实施例提供一种神经网络，图6a为本实施例提供的神经网络的组成框图；图6b为本实施例提供的神经网络的结构示意图；图6c-6e为本实施例提供的不同的神经元单元的结构示意图。
例如，如图6a所示，该神经网络包括：神经元单元200。该神经元单元200包括上述任一实施例所述的电路结构100。
例如，该神经元单元200还包括至少一条信号线。电路单元101的其中一端连接该信号线，电路单元101的另一端可以连接地线。例如，如图6c所示，神经元单元200还包括第一信号线50，第一信号线50与第一组阻变器件1或第二组阻变器件2电连接，相应地，地线4与第二组阻变器件2或第一组阻变器件1电连接。需要说明的是，电路单元101的两端都可以接信号线，只要保证电路单元101的两端具有电压差即可。
例如，如图6d所示，信号线还可以包括第二信号线51和第三信号线52。第一信号线50、第二信号线51和第三信号线52分别与不同的电路单元101连接，从而为不同的电路单元101提供不同的电压信号。
例如，信号线可以分别与第一组阻变器件1的每个阻值渐变器件10一一对应电连接；或与第二组阻变器件2的每个阻值突变器件20一一对应电连接。如图6e所示，第一信号线50和第二信号线51可以分别与第一组阻变器件1的两个阻值渐变器件10电连接，从而为该两个阻值渐变器件10提供不同的电压信号。
例如，如图6a所示，神经网络还包括驱动器400。该驱动器400被配置为通过信号线向电路单元101施加电压信号。
例如，该驱动器400可以通过硬件、软件、固件及其任意组合来实现，例如可以通过CPU、FPGA、DSP、CMU等计算器件实现，也可以通过CPU与存储在存储器中的软件指令来实现等。
例如，电压信号为正向电压信号，从而使阻值渐变器件10的电阻值缓慢变化。正向电压信号指的是施加到阻值渐变器件10的第一电极层的电压大于施加到其第二电极层的电压。
例如，如图6a和6b所示，神经网络还包括突触单元300。该突触单元300由第三组阻变器件301构成，从而该神经网络可以为全阻变器件神经网络，即该神经网络中的神经元单元由阻变器件形成，突触单元也由阻变器件形成。也就是说，在该神经网络中，第一组阻变器件1用于模拟树突，第二组阻变器件2用于模拟细胞体，第三阻变器件301用于模拟突触。
例如，第三组阻变器件301可以包括忆阻器。如图6b所示，该突触单元300可以包括由忆阻器构成的n×n的突触阵列，输入信号x0，x1，….，xn通过突触阵列传递至神经元单元200的电路结构100中；然后，该输入信号经由电路结构100处理之后通过通路5传递至其他的神经元单元中。
例如，第三阻变器件301可以模拟突触的可塑性功能，突触的可塑性主要表现为兴奋性和抑制性。当对忆阻器外施加正向电压时，其电阻逐渐减小，从而可以模拟兴奋性突触；当对忆阻器外施加负向电压时，其电阻逐渐变大，从而可以模拟抑制性突触。
例如，本公开实施例中的忆阻器为金属氧化物忆阻器，例如使用二氧化钛制备的忆阻器或者使用氧化铝和二氧化钛结合制备的忆阻器等。
实施例三
本实施例提供一种用于实施例一任一所述的电路结构的驱动方法，图7为本实施例提供的驱动方法的工作时序图。
例如，该驱动方法包括如下操作：例如利用驱动器，通过信号线向电路单元施加电压信号以改变第一组阻变器件的阻值，由此进行信号积分；当第二组阻变器件的阻值发生突变时，发射信号。
该操作方法通过对电路单元施加电压信号，减小第一组阻变器件的电阻值，使电路单元中的电流缓慢增加，从而实现积分功能；当第二组阻变器件的电阻值突然变小，则电路单元中的电流突然增大，形成一个上升的脉冲电流而被传递出去，从而实现发射功能。
例如，如图7所示，积分阶段对应于图中A时段，此时，外加电压信号大部分施加到第一组阻变器件上，第一组阻变器件中的阻值渐变器件的电阻值逐渐减小，也就是说，阻值渐变器件的电导逐渐增大，从而电路单元中的响应电流缓慢增加；发射阶段对应于图中B时段，此时，外加电压信号转移到第二组阻变器件上，第二阻变器件中的阻值突变器件的电阻值发生突变，其电阻值突然减小，也就是说，阻值突变器件的电导突然变大，从而电路单元中的响应电流突然增大，形成一个上升的脉冲电流。综上所述，该电路结构可以实现神经元的积分发射功能。
例如，该驱动方法还包括：当第二组阻变器件的阻值发生突变后，关闭外加电压信号，使第一组阻变器件和第二组阻变器件的阻值恢复初始状态，以衰减信号。
例如，如图7所示，衰减阶段对应于图中C时段，此时，外加电压信号被撤去，阻值渐变器件和阻值突变器件的电阻值逐渐恢复到初始状态，电路单元中的响应电流逐渐减小，从而该电路结构可以实现神经元的衰减功能。
例如，外加电压信号可以为正向电压信号。在响应时间内，外加电压信号的电压值可以保持不变；或者，外加电压信号的电压值也可以逐渐增大。正向电压信号指的是施加到阻值渐变器件10的第一电极层的电压大于施加到其第二电极层的电压。
例如，在一个示例中，驱动方法还可以包括：例如利用驱动器，通过信号线向电路单元施加电压信号，当电压信号小于第一组阻变器件的阈值电压时，不传输信号；当电压信号大于第一组阻变器件的阈值电压时，传输信号。也就是说，小于第一组阻变器件的阈值电压的电压信号被阻挡，从而可以过滤电压信号。例如，如图3g所示，在外加电压信号小于其阈值电压时，阻值渐变器件的电阻值基本不产生变化，从而电路单元中不产生响应电流；当外加电压信号大于其阈值电压时，阻值渐变器件的电阻值逐渐减小，电路单元中开始产生响应电流，且该响应电流逐渐增加，从而该电路结构可以过滤小于阻值渐变器件的阈值电压的外加电压信号，进而该电路结构可以实现神经元的过滤功能。
需要说明的是，第一组阻变器件可以包括多个阻值渐变器件，多个阻值渐变器件例如包括第一阻值渐变器件和第二阻值渐变器件，且该第一阻值渐变器件和第二阻值渐变器件并联连接。若电压信号小于第一阻值渐变器件的阈值电压而大于第二阻值渐变器件的阈值电压时，该电压信号可以通过第二阻值渐变器件进行传递。即根据不同的电压信号，该电路结构可以对不同的阻值渐变器件进行选择。
虽然上文中已经用一般性说明及具体实施方式，对本公开作了详尽的描述，但在本公开实施例基础上，可以对之作一些修改或改进，这对本领域技术人员而言是显而易见的。因此，在不偏离本公开精神的基础上所做的这些修改或改进，均属于本公开要求保护的范围。
对于本公开，还有以下几点需要说明：
(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)为了清晰起见，在用于描述本公开的实施例的附图中，层或区域的厚度被放大或缩小，即这些附图并非按照实际的比例绘制。
(3)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (28)

1.一种电路结构，包括：至少一个电路单元，
每个所述电路单元包括第一组阻变器件和第二组阻变器件，所述第一组阻变器件包括阻值渐变器件，所述第二组阻变器件包括阻值突变器件，所述第一组阻变器件和第二组阻变器件串联连接，在未加电压的情况下，所述第一组阻变器件的阻值大于所述第二组阻变器件的阻值。
2.根据权利要求1所述的电路结构，其中，所述阻值渐变器件具有第一阻值，所述阻值突变器件具有第二阻值，在未加电压的情况下，所述第一阻值的范围为1-100兆欧，所述第二阻值的范围为1-1000千欧。
3.根据权利要求1所述的电路结构，其中，所述阻值渐变器件包括层叠的第一氧化物层和第二氧化物层，所述第一氧化物层的氧含量高于第二氧化物层的氧含量。
4.根据权利要求3所述的电路结构，其中，所述第一氧化物层的材料为五氧化二钽或氧化铝，所述第二氧化物层的材料为二氧化钽。
5.根据权利要求3所述的电路结构，其中，所述阻值渐变器件还包括第一电极层和第二电极层，
所述第一氧化物层和第二氧化物层设置在所述第一电极层和第二电极层之间，且
所述第一电极层与所述第一氧化物层电连接，所述第二电极层与所述第二氧化物层电连接。
6.根据权利要求5所述的电路结构，其中，所述第一电极层的材料为活性金属。
7.根据权利要求6所述的电路结构，其中，所述活性金属为铝、镍、或钛。
8.根据权利要求1所述的电路结构，其中，所述阻值突变器件包括层叠的第三电极层、第三氧化物层和第四电极层，所述第三氧化物层设置在所述第三电极层和第四电极层之间。
9.根据权利要求8所述的电路结构，其中，所述第三氧化物层的材料为五氧化二钽、二氧化钒或二氧化铌。
10.根据权利要求8所述的电路结构，其中，所述第三电极层的材料为惰性金属。
11.根据权利要求10所述的电路结构，其中，所述惰性金属为铂、钌、铱或钯。
12.根据权利要求1所述的电路结构，其中，所述第一组阻变器件包括至少一个所述阻值渐变器件，所述第二组阻变器件包括至少一个所述阻值突变器件，且所述阻值渐变器件和所述阻值突变器件一一对应串联连接。
13.根据权利要求1所述的电路结构，其中，所述第一组阻变器件包括多个所述阻值渐变器件，所述第二组阻变器件包括一个所述阻值突变器件，多个所述阻值渐变器件对应一个所述阻值突变器件，且分别与该一个所述阻值突变器件串联连接。
14.根据权利要求13所述的电路结构，其中，在未加电压的情况下，至少两个所述阻值渐变器件的阻值不相同。
15.根据权利要求13所述的电路结构，其中，至少两个所述阻值渐变器件并联连接。
16.根据权利要求1所述的电路结构，其中，所述第一组阻变器件包括一个所述阻值渐变器件，所述第二组阻变器件包括多个所述阻值突变器件，一个所述阻值渐变器件对应多个所述阻值突变器件，且与该多个所述阻值突变器件分别串联连接。
17.根据权利要求16所述的电路结构，其中，至少两个所述阻值突变器件的阈值电压不相同。
18.根据权利要求16所述的电路结构，其中，至少两个所述阻值突变器件并联连接。
19.一种神经网络，包括：神经元单元，所述神经元单元包括权利要求1-18任一项所述的电路结构。
20.根据权利要求19所述的神经网络，其中，所述神经元单元还包括：
至少一条信号线，其中，所述信号线与所述第一组阻变器件和所述第二组阻变器件其中之一电连接。
21.根据权利要求20所述的神经网络，其中，所述信号线与所述第一组阻变器件的每个所述阻值渐变器件一一对应电连接，或与所述第二组阻变器件的每个所述阻值突变器件一一对应电连接。
22.根据权利要求20所述的神经网络，还包括驱动器，其中，所述驱动器被配置为通过所述信号线向所述电路单元施加电压信号。
23.根据权利要求22所述的神经网络，其中，所述电压信号为正向电压信号。
24.根据权利要求19所述的神经网络，还包括突触单元，其中，所述突触单元由第三组阻变器件构成，所述第三组阻变器件包括忆阻器。
25.一种用于权利要求1-18任一项所述的电路结构的驱动方法，包括：
通过信号线向所述电路单元施加电压信号以改变所述第一组阻变器件的阻值，由此进行信号积分；
当所述第二组阻变器件的阻值发生突变时，发射信号。
26.根据权利要求25所述的驱动方法，还包括：
当所述第二组阻变器件的阻值发生突变后，关闭所述电压信号，使所述第一组阻变器件和所述第二组阻变器件的阻值恢复初始状态，以衰减信号。
27.根据权利要求25所述的驱动方法，其中，所述电压信号为正向电压信号，且所述电压信号的电压值保持不变；或所述电压信号的电压值逐渐增大。
28.根据权利要求25所述的驱动方法，还包括：
通过所述信号线向所述电路单元施加所述电压信号，当所述电压信号大于所述第一组阻变器件的阈值电压时，传输信号。
CN201710322907.3A 2017-05-09 2017-05-09 电路结构及其驱动方法、神经网络 Active CN107122828B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710322907.3A CN107122828B (zh) 2017-05-09 2017-05-09 电路结构及其驱动方法、神经网络
PCT/CN2017/110871 WO2018205533A1 (zh) 2017-05-09 2017-11-14 电路结构及其驱动方法、神经网络
US16/071,985 US11468300B2 (en) 2017-05-09 2017-11-14 Circuit structure and driving method thereof, neural network

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710322907.3A CN107122828B (zh) 2017-05-09 2017-05-09 电路结构及其驱动方法、神经网络

Publications (2)

Publication Number Publication Date
CN107122828A CN107122828A (zh) 2017-09-01
CN107122828B true CN107122828B (zh) 2020-05-05

Family

ID=59728239

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710322907.3A Active CN107122828B (zh) 2017-05-09 2017-05-09 电路结构及其驱动方法、神经网络

Country Status (3)

Country Link
US (1) US11468300B2 (zh)
CN (1) CN107122828B (zh)
WO (1) WO2018205533A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107122828B (zh) 2017-05-09 2020-05-05 清华大学 电路结构及其驱动方法、神经网络
TWI647627B (zh) * 2017-11-03 2019-01-11 旺宏電子股份有限公司 類神經計算系統及其電流估計方法
CN107909146B (zh) * 2017-11-13 2021-09-17 中国科学院微电子研究所 基于易失性阈值转变器件的神经元电路
CN108268938B (zh) * 2018-01-24 2020-04-21 清华大学 神经网络及其信息处理方法、信息处理系统
CN109800729B (zh) * 2019-01-28 2020-12-08 清华大学 信号处理装置及信号处理方法
CN111967589B (zh) * 2020-08-21 2023-12-26 清华大学 神经元模拟电路及其驱动方法、神经网络装置
CN113592080A (zh) * 2021-06-30 2021-11-02 北京大学 一种基于阻变器件的神经元树突的操作方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103078054A (zh) * 2013-01-04 2013-05-01 华中科技大学 一种模拟生物神经元和神经突触的单元、装置及方法
CN103716737A (zh) * 2013-12-31 2014-04-09 杭州士兰微电子股份有限公司 音量调节电路及方法
CN105224986A (zh) * 2015-09-29 2016-01-06 清华大学 基于忆阻器件的深度神经网络系统
CN105976022A (zh) * 2016-04-27 2016-09-28 清华大学 电路结构、人工神经网络及用电路结构模拟突触的方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090135546A1 (en) * 2007-11-27 2009-05-28 Tsinghua University Nano complex oxide doped dielectric ceramic material, preparation method thereof and multilayer ceramic capacitors made from the same
WO2012015450A1 (en) * 2010-07-30 2012-02-02 Hewlett-Packard Development Company, L.P. Systems and methods for modeling binary synapses
CN102456157B (zh) * 2010-10-20 2015-08-26 北京大学 神经元器件和神经网络
CN102623046B (zh) * 2011-01-28 2014-09-17 北京大学 一种能够实现多进制加法计算的阻变器件及多进制加法计算的方法
CN103066206B (zh) * 2012-12-25 2016-03-23 清华大学 一种阻变式存储单元及其形成方法
FR3003062B1 (fr) * 2013-03-05 2015-06-05 Univ Bordeaux 1 Organe a neurone artificiel et memristor
US9600762B2 (en) * 2013-04-12 2017-03-21 Qualcomm Incorporated Defining dynamics of multiple neurons
CN103246904B (zh) 2013-05-24 2016-04-06 北京大学 基于阻变忆阻器的时间关联学习神经元电路及其实现方法
CN103268917A (zh) * 2013-05-28 2013-08-28 清华大学 应用于阻变存储器的Al-W-O堆叠结构
US9275913B2 (en) * 2013-12-18 2016-03-01 Intermolecular, Inc. Memory arrays for both good data retention and low power operation
JP6501146B2 (ja) * 2014-03-18 2019-04-17 パナソニックＩｐマネジメント株式会社 ニューラルネットワーク回路およびその学習方法
US10970625B2 (en) * 2014-11-03 2021-04-06 Hewlett Packard Enterprise Development Lp Device with multiple resistance switches with different switching characteristics
CN104376362B (zh) 2014-11-21 2017-10-03 北京大学 用于人工神经网络的突触器件和人工神经网络
US10248907B2 (en) * 2015-10-20 2019-04-02 International Business Machines Corporation Resistive processing unit
US10839292B2 (en) * 2016-06-29 2020-11-17 International Business Machines Corporation Accelerated neural network training using a pipelined resistive processing unit architecture
CN107122828B (zh) 2017-05-09 2020-05-05 清华大学 电路结构及其驱动方法、神经网络

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103078054A (zh) * 2013-01-04 2013-05-01 华中科技大学 一种模拟生物神经元和神经突触的单元、装置及方法
CN103716737A (zh) * 2013-12-31 2014-04-09 杭州士兰微电子股份有限公司 音量调节电路及方法
CN105224986A (zh) * 2015-09-29 2016-01-06 清华大学 基于忆阻器件的深度神经网络系统
CN105976022A (zh) * 2016-04-27 2016-09-28 清华大学 电路结构、人工神经网络及用电路结构模拟突触的方法

Also Published As

Publication number Publication date
CN107122828A (zh) 2017-09-01
WO2018205533A1 (zh) 2018-11-15
US20210174173A1 (en) 2021-06-10
US11468300B2 (en) 2022-10-11

Similar Documents

Publication Publication Date Title
CN107122828B (zh) 电路结构及其驱动方法、神经网络
CN108268938B (zh) 神经网络及其信息处理方法、信息处理系统
US8924321B2 (en) Three-layered neuron devices for neural network with reset voltage pulse
Lee et al. Oxide based nanoscale analog synapse device for neural signal recognition system
Wu et al. Homogeneous spiking neuromorphic system for real-world pattern recognition
US20220207338A1 (en) Neuron simulation circuit and neural network apparatus
CN111967589B (zh) 神经元模拟电路及其驱动方法、神经网络装置
US20150088797A1 (en) Synapse circuits for connecting neuron circuits, unit cells composing neuromorphic circuit, and neuromorphic circuits
Jang et al. ReRAM-based synaptic device for neuromorphic computing
WO2012006469A1 (en) Methods and systems for three-memristor synapse with stdp and dopamine signaling
CN109447250A (zh) 一种基于忆阻器中电池效应的人工神经元
CN103580668A (zh) 一种基于忆阻器的联想记忆电路
US20230297839A1 (en) Deep learning in bipartite memristive networks
US8832011B2 (en) Electronic synapses from stochastic binary memory devices
Mahalanabis et al. Demonstration of spike timing dependent plasticity in CBRAM devices with silicon neurons
Sung et al. Bio-plausible memristive neural components towards hardware implementation of brain-like intelligence
Bianchi et al. Energy-efficient continual learning in hybrid supervised-unsupervised neural networks with PCM synapses
CN109165731B (zh) 电子神经网络及其参数设置方法
US11625590B2 (en) Memristive multi-terminal spiking neuron
Afshari et al. Unsupervised learning in hexagonal boron nitride memristor-based spiking neural networks
Lorenzi et al. Memristor based neuromorphic circuit for visual pattern recognition
An Powering next-generation artificial intelligence by designing three-dimensional high-performance neuromorphic computing system with memristors
Sparvoli et al. Development of resistive memories based on silver doped graphene oxide for neuron simulation
Parmar et al. Short-term plasticity circuit device exploration in the MASTISK neuromorphic framework
Bobylev et al. Manufacture and testing of a pulsed hardware neural network with memristor synapses for a biomorphic neuroprocessor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant