CN105976022A - 电路结构、人工神经网络及用电路结构模拟突触的方法 - Google Patents

电路结构、人工神经网络及用电路结构模拟突触的方法 Download PDF

Info

Publication number
CN105976022A
CN105976022A CN201610267170.5A CN201610267170A CN105976022A CN 105976022 A CN105976022 A CN 105976022A CN 201610267170 A CN201610267170 A CN 201610267170A CN 105976022 A CN105976022 A CN 105976022A
Authority
CN
China
Prior art keywords
circuit unit
resistance
synapse
execution
reference circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610267170.5A
Other languages
English (en)
Other versions
CN105976022B (zh
Inventor
李辛毅
吴华强
伍冬
高滨
钱鹤
吴威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201610267170.5A priority Critical patent/CN105976022B/zh
Publication of CN105976022A publication Critical patent/CN105976022A/zh
Application granted granted Critical
Publication of CN105976022B publication Critical patent/CN105976022B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Computational Linguistics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Logic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种电路结构、人工神经网络及用电路结构模拟突触的方法，该电路结构，包括：多个电路单元，包括至少一个参考电路单元和至少一个执行电路单元，其中，所述参考电路单元包括参考电阻，所述参考电阻的第一端与至少一条第一信号线电连接，所述参考电阻的第二端与至少一条第二信号线电连接，所述执行电路单元包括阻变器件，所述阻变器件的第一端与至少一条第三信号线电连接，所述阻变器件的第二端与至少一条第四信号线电连接；所述参考电路单元和所述执行电路单元彼此对应，构成差值结构。该电路结构利用忆阻器的单边渐变特性实现了模拟突触抑制性和兴奋性的对称操作。

Description

电路结构、人工神经网络及用电路结构模拟突触的方法
技术领域
本公开的实施例涉及一种电路结构、人工神经网络及用电路结构模拟突触的方法。
背景技术
类脑计算体系在速度、功耗以及处理复杂任务方面被认为是最具有发展潜力的方向之一。要构建类脑计算体系就需要有能够模拟人脑中神经元和突触的电子器件。由于这些电子器件在整个计算架构中数量极大，这些电子器件除了能够实现模拟神经元和突触的功能外，还要具有小面积、低功耗以及高速等性能。
人工神经网络是一种模拟大脑神经元通过突触相互联接的计算系统，可以进行信息处理，广泛应用于图像识别、数据分析等领域。
发明内容
本公开的实施例提供一种电路结构，包括：多个电路单元，包括至少一个参考电路单元和至少一个执行电路单元，其中，所述参考电路单元包括参考电阻，所述参考电阻的第一端与至少一条第一信号线电连接，所述参考电阻的第二端与至少一条第二信号线电连接，所述执行电路单元包括阻变器件，所述阻变器件的第一端与至少一条第三信号线电连接，所述阻变器件的第二端与至少一条第四信号线电连接；所述参考电路单元和所述执行电路单元彼此对应，构成差值结构。
例如，在本公开实施例提供的电路结构中，所述第一信号线与所述第三信号线相同，所述第二信号线与所述第四信号线相同。
例如，在本公开实施例提供的电路结构中，所述多个电路单元包括多个参考电路单元和多个执行电路单元，所述参考电路单元和所述执行电路单元呈矩阵排布，所述执行电路单元每个对应一个参考电路单元，且与该一个参考电路单元构成差值结构。
例如，本公开实施例提供的电路结构，还包括差值模块，其被配置为对所述差值结构中彼此对应的所述参考电路单元中参考电阻的阻值和所述执行电路单元中阻变器件的阻值作差值处理。
例如，在本公开实施例提供的电路结构中，所述执行电路单元与所述参考电路单元一一对应。
例如，在本公开实施例提供的电路结构中，所述执行电路单元与所述参考电路单元在所述第一信号线的方向上交替设置，任一条所述第二信号线只连接执行电路单元或只连接参考电路单元。
例如，在本公开实施例提供的电路结构中，所述参考电路单元包括第一参考电路单元和第二参考电路单元，所述第一参考电路单元对应于第一状态的所述执行电路单元，所述第二参考电路单元对应于第二状态的所述执行电路单元。
例如，在本公开实施例提供的电路结构中，有且只有一条所述第二信号线连接所述第一参考电路单元，有且只有一条所述第二信号线连接所述第二参考电路单元。
例如，在本公开实施例提供的电路结构中，所述第一参考电路单元包括第一阻值的所述第一参考电阻，所述第二参考电路单元包括第二阻值的所述第二参考电阻。
例如，在本公开实施例提供的电路结构中，所述第一阻值的范围为1-10千欧，所述第二阻值的范围为10-100兆欧。
例如，在本公开实施例提供的电路结构中，有且只有一条所述第二信号线连接并且只连接所述参考电路单元。
例如，在本公开实施例提供的电路结构中，所述参考电阻包括阻变器件。
例如，在本公开实施例提供的电路结构中，所述阻变器件包括忆阻器。
例如，在本公开实施例提供的电路结构中，所述阻变器件包括忆阻器。
本公开的实施例还提供一种人工神经网络，包括本公开任一实施例所述的电路结构。
例如，本公开实施例提供的人工神经网络，还包括驱动器，所述驱动器被配置为通过第一信号线和第二信号线向多个电路单元施加信号。
例如，在本公开实施例提供的人工神经网络中，所述信号为正向脉冲信号或反向脉冲信号。
例如，在本公开实施例提供的人工神经网络中，所述第一状态的所述执行电路单元为模拟突触兴奋性的执行电路单元，所述第二状态的执行电路单元为模拟突触抑制性的执行电路单元。
本公开的实施例还提供一种用电路结构模拟突触的方法，其中，所述电路结构包括：多个电路单元，包括至少一个参考电路单元和至少一个执行电路单元，其中，所述参考电路单元包括参考电阻，所述参考电阻的第一端与至少一条第一信号线电连接，所述参考电阻的第二端与至少一条第二信号线电连接，所述执行电路单元包括阻变器件，所述阻变器件的第一端与至少一条第三信号线电连接，所述阻变器件的第二端与至少一条第四信号线电连接；所述参考电路单元和所述执行电路单元彼此对应，构成差值结构，所述模拟突触的方法包括：对差值结构中彼此对应的执行电路单元中阻变器件的阻值与参考电路单元中参考电阻的阻值作差值处理，以获取突触的权值。
例如，在本公开实施例提供的用电路结构模拟突触的方法中，所述差值处理包括：用所述执行电路单元中所述阻变器件的阻值减去所述参考电路单元中所述参考电阻的阻值；或用所述参考电路单元中所述参考电阻的阻值减去所述执行电路单元中所述阻变器件的阻值。
例如，在本公开实施例提供的用电路结构模拟突触的方法中，还包括：改变所述执行电路单元中所述阻变器件的阻值。
例如，在本公开实施例提供的用电路结构模拟突触的方法中，利用驱动器通过所述第一信号线和所述第二信号线向所述执行电路单元施加脉冲信号改变所述执行电路单元中所述阻变器件的阻值。
例如，在本公开实施例提供的用电路结构模拟突触的方法中，所述参考电路单元包括第一参考电路单元和第二参考电路单元，所述第一参考电路单元对应于模拟突触兴奋性的所述执行电路单元，所述第二参考电路单元对应于模拟突触抑制性的所述执行电路单元，所述第一参考电路单元包括第一参考电阻，所述第二参考电路单元包括第二参考电阻，所述方法还包括：设置所述第一参考电阻的阻值为第一阻值，设置所述第二参考电阻的阻值为第二阻值。
例如，在本公开实施例提供的用电路结构模拟突触的方法中，所述第一阻值的范围为1-10千欧，所述第二阻值的范围为10-100兆欧。
例如，在本公开实施例提供的用电路结构模拟突触的方法中，利用驱动器通过所述第一信号线和所述第二信号线向所述第一参考电路单元施加脉冲信号设置所述第一参考电阻的阻值；以及利用驱动器通过所述第一信号线和所述第二信号线向所述第二参考电路单元施加脉冲信号设置所述第二参考电阻的阻值。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，并非对本公开的限制。
图1是本公开实施例提供的一种电路结构的示意图之一；
图2是本公开实施例提供的一种差值模块140的示意图；
图3是本公开实施例提供的一种电路结构的示意图之二；
图4是本公开实施例提供的一种电路结构的示意图之三；
图5是本公开实施例提供的一种电路结构的示意图之四；
图6是本公开实施例提供的一种人工神经网络的组成框图；以及
图7是本公开实施例提供的一种用电路结构模拟突触的方法的流程图。
具体实施方式
下面将结合附图，对本公开实施例中的技术方案进行清楚、完整地描述参考在附图中示出并在以下描述中详述的非限制性示例实施例，更加全面地说明本公开的示例实施例和它们的多种特征及有利细节。应注意的是，图中示出的特征不是必须按照比例绘制。本公开省略了已知材料、组件和工艺技术的描述，从而不使本公开的示例实施例模糊。所给出的示例仅旨在有利于理解本公开示例实施例的实施，以及进一步使本领域技术人员能够实施示例实施例。因而，这些示例不应被理解为对本公开的实施例的范围的限制。
除非另外特别定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。此外，在本公开各个实施例中，相同或类似的参考标号表示相同或类似的构件。
忆阻器是一种无源电子器件。当电流从其正向端流入、反向端流出时，该忆阻器的电阻值增加；当电流从其反向端流入、正向端流出时，该忆阻器的电阻值减小；当没有电流通过时，该忆阻器的电阻值不变，即电阻值被保存。
由于忆阻器和神经网络中突触具有相似的可变化性和变化规律，可用于模拟神经网络中的突触。利用忆阻器可以实现长程记忆(long-term-memory，LTM)，短程记忆(short-term-memory，STM)以及尖峰时间相关的可塑性(spike-time-dependent-plasticity，STDP)等突触学习功能。
例如，基于金属氧化物的忆阻器具有结构简单、集成度极高、可与CMOS平台兼容、性能稳定，速度快(例如亚纳秒极)、操作电压低(例如小于3伏)、耐久性高(例如大于1012次)、能耗低(例如小于1皮焦)、可多值非挥发存储等优点。
突触的可塑性主要表现为兴奋性和抑制性上，具体到忆阻器的实现上则表现为在外加电激励的作用下电阻逐渐变大和电阻逐渐减小。计算系统上对这种电阻逐渐变大和逐渐变小的过程除了速度、功耗和一致性等要求外，还要求这种变化的对称性。也就是说，要求忆阻器在方向相反、幅度相同的外加激励作用下其电阻的变化幅度是相同的。但就目前的金属氧化物型忆阻器来说其电阻变大的过程和电阻变小的过程往往是不对称的，尤其是在电阻变小的过程中往往存在一个电阻突变的现象。
由于通常所制备的忆阻器大多只能在重置的过程中表现出良好的电阻逐渐变大的特性，本公开实施例提供一种包括差值结构的电路结构，该电路结构利用忆阻器的单边渐变特性实现模拟突触的兴奋性和与该兴奋性对称的抑制性，在保证突触器件速度较快，功耗较低以及器件面积较小的前提下，解决了忆阻器对突触可塑性模拟上的不对称问题，也就是说，解决了模拟突触兴奋性和模拟突触抑制性不对称的问题。
第一实施例
例如，图1是本公开实施例提供的一种电路结构的示意图之一。如图1所示，本公开的实施例提供一种电路结构100，包括：多个电路单元110，多个电路单元110包括至少一个参考电路单元111和至少一个执行电路单元112，参考电路单元111包括参考电阻121，参考电阻121的第一端与至少一条第一信号线131电连接，参考电阻121的第二端与至少一条第二信号线132电连接，执行电路单元112包括阻变器件122，阻变器件122的第一端与至少一条第三信号线133电连接，阻变器件122的第二端与至少一条第四信号线134电连接；参考电路单元111和执行电路单元112彼此对应，构成差值结构。
例如，在本公开实施例提供的电路结构100中，第一信号线与第三信号线相同，第二信号线与第四信号线彼此平行。例如，第一信号线和第三信号线为图1中所示的行信号线131，第二信号线与第四信号线为图1中所示的列信号线132和134。
例如，可根据需要选择参考电阻121的阻值，例如，在模拟突触的兴奋性时，参考电阻121阻值的范围为1-10千欧；在模拟突触的抑制性时，参考电阻121阻值的范围为10-100兆欧。
例如，参考电阻121可以为阻变器件。例如，参考电阻121为忆阻器。
例如，在阻变器件122的两端施加脉冲信号可以改变阻变器件122的电阻值。例如，阻变器件122为忆阻器。由此，一个示例中，本实施例的电路结构的参考电路单元和执行电路单元均通过忆阻器构建，由此简化了制备工艺，改善了器件间的均一性。
例如，本公开实施例提供的电路结构，还可以包括差值模块140，其被配置为对差值结构中彼此对应的参考电路单元111中参考电阻121的阻值和执行电路单元112中阻变器件122的阻值作差值处理。
例如，该差值处理包括：用执行电路单元112中阻变器件122的阻值减去参考电路单元111中参考电阻121的阻值；或用参考电路单元111中参考电阻121的阻值减去执行电路单元112中阻变器件122的阻值。
例如，差值模块140可以利用硬件电路实现，图2是本公开实施例提供的一种差值模块140的示意图，如图2所示，对参考电路单元111中参考电阻121和执行电路单元112中阻变器件122分别施加一个小电压，这里“小电压”是指不会对阻变器件进行变阻操作的电压(例如为0.1V)，流过参考电阻121的电流I1通过第一读出放大器转换成第一电压信号Vin1，流过阻变器件122的电流I2通过第二读出放大器转换成第二电压信号Vin2，第一读出放大器例如为电阻Rsense1，第二读出放大器例如为电阻Rsense2。第一电压信号Vin1和第二电压信号Vin2再经过由电阻R1、R2、R3、Rf以及运算放大器等器件组成的电路，输出第三电压信号Vout，Vout＝Vin1-Vin2，再将第三电压信号Vout还原为电阻值。这样即可实现用参考电路单元111中参考电阻121的阻值减去执行电路单元112中阻变器件122的阻值的差值处理。
例如，利用相似的原理，也可以实现用执行电路单元112中阻变器件122的阻值减去参考电路单元111中参考电阻121的阻值的差值处理。
例如，差值模块140也可以通过FPGA、DSP、CMU等信号处理器实现。
例如，差值模块140可以包括处理器和存储器，处理器执行存储器中存储的软件程序实现对差值结构中彼此对应的参考电路单元111中参考电阻121的阻值和执行电路单元112中阻变器件122的阻值作差值处理的功能。
例如，模拟突触的兴奋性时，将执行电路单元112中阻变器件122的阻值和参考电路单元111中的参考电阻121的阻值均设置为第一阻值(例如1-10千欧)，然后对执行电路单元112中阻变器件122进行电阻增加的操作(例如通过在执行电路单元112中阻变器件122施加正向脉冲信号)。此时，执行电路单元112中阻变器件122与参考电路单元111中的参考电阻121阻值之差作为突触的权值，随着执行电路单元112中阻变器件122阻值的增大，该突触的权值也就逐步增大，从而实现模拟突触的兴奋性。
例如，模拟突触的抑制性时，将执行电路单元112中阻变器件122的阻值设置为第一阻值(例如1-10千欧)，参考电路单元111中的参考电阻121的阻值设置为第二阻值(例如10-100兆欧)，然后对执行电路单元112中阻变器件122进行电阻增加的操作(例如通过在执行电路单元112中阻变器件122施加正向脉冲信号)。此时，执行参考电路单元111中的参考电阻121与电路单元112中阻变器件122阻值之差作为突触的权值，随着执行电路单元112中阻变器件122阻值的增大，该突触的权值也就逐步减小，从而实现模拟突触的抑制性。
例如，可以通过对参考电路单元111中的参考电阻121的两端施加正向脉冲信号或反向脉冲信号设置参考电阻121的阻值。
这样，突触的抑制性和兴奋性采用相同的执行电路单元112中阻变器件122增大的方式实现，解决了模拟突触兴奋性和模拟突触抑制性不对称的问题。
第二实施例
例如，图3是本公开实施例提供的一种电路结构的示意图之二。如图3所示，在本公开实施例提供的电路结构100中，多个电路单元包括多个参考电路单元111(包括图3中所示的111A和111B)和多个执行电路单元112(包括图3中所示的112A和112B)，参考电路单元111和执行电路单元112呈矩阵排布，执行电路单元112每个对应一个参考电路单元111，且与该一个参考电路单元111构成差值结构。
例如，参考电路单元111包括参考电阻121，参考电阻121的第一端与一条第一信号线131电连接，参考电阻121的第二端与一条第二信号线132电连接，执行电路单元112包括阻变器件122，阻变器件122的第一端与一条第一信号线131电连接，阻变器件122的第二端与一条第二信号线132电连接。
例如，在本公开实施例提供的电路结构100中，执行电路单元112与参考电路单元111一一对应。
例如，每个执行电路单元112第一端与其对应的参考电路单元111的第一端与同一条第一信号线131电连接，也就是说，每个执行电路单元112与其对应的参考电路单元111位于同一行。
例如，在本公开实施例提供的电路结构100中，执行电路单元112与参考电路单元111在第一信号线131的方向上交替设置，任一条第二信号线132只连接执行电路单元112或只连接参考电路单元111。也就是说，本实施例的电路结构100包括多个执行电路单元列和多个参考电路单元列，且执行电路单元列与参考电路单元列交替设置，执行电路单元列中的每个执行电路单元112与其一个相邻的参考电路单元列中的与该执行电路单元112位于同一行的一个参考电路单元111一一对应。
例如，在本公开实施例提供的电路结构100中，如图3所示，参考电路单元111包括第一参考电路单元111A和第二参考电路单元111B，第一参考电路单元111A对应于第一状态的执行电路单元112A，第二参考电路单元111B对应于第二状态的执行电路单元112B。
例如，第一状态的执行电路单元112A用于模拟突触的兴奋性，第二状态的执行电路单元112B用于模拟突触的抑制性。
例如，在本公开实施例提供的电路结构100中，第一参考电路单元111A包括第一阻值的第一参考电阻121A，第二参考电路单元111B包括第二阻值的第二参考电阻121B。
例如，在本公开实施例提供的电路结构中，第一阻值的范围为1-10千欧，第二阻值的范围为10-100兆欧。
例如，参考电阻121为阻变器件。例如，参考电阻121为忆阻器。这种情况下，由于参考电阻121为忆阻器，其电阻可变，第一参考电路单元和第二参考电路单元可以相互转换，即，当执行电路单元112需要模拟突触的兴奋性时，可把该执行电路单元112对应的参考电路单元111中的参考电阻121设置为第一参考电阻121A，当执行电路单元112需要模拟突触的抑制性时，可把该执行电路单元112对应的参考电路单元111中的参考电阻121设置为第二参考电阻121B。也就是说与每个参考电路单元对应的执行电路单元均可以实现模拟突触的兴奋性和模拟突触的抑制性。
例如，在阻变器件122的两端施加脉冲信号可以改变阻变器件122的电阻值。例如，阻变器件122为忆阻器。
例如，本公开实施例提供的电路结构还可包括差值模块140，其被配置为对差值结构中彼此对应的参考电路单元111中参考电阻121的阻值和执行电路单元112中阻变器件122的阻值作差值处理。差值处理的实现方式与第一实施例中相似，在此不再赘述。
例如，当执行电路单元模拟突触的兴奋性时，将该执行电路单元112中阻变器件122的阻值和其对应的参考电路单元111中的参考电阻121的阻值均设置为第一阻值(例如1-10千欧)，然后对该执行电路单元112中阻变器件122进行电阻增加的操作(例如通过在执行电路单元112中阻变器件122施加正向脉冲信号)。此时，执行电路单元112中阻变器件122与参考电路单元111中的参考电阻121阻值之差作为突触的权值，随着执行电路单元112中阻变器件122阻值的增大，该突触的权值也就逐步增大，从而实现模拟突触的兴奋性。这种情况下，如果用执行参考电路单元111中的参考电阻121与电路单元112中阻变器件122阻值之差作为突触的权值，还可以实现突触的负权重。
例如，当执行电路单元模拟突触的抑制性时，将执行电路单元112中阻变器件122的阻值设置为第一阻值(例如1-10千欧)，参考电路单元111中的参考电阻121的阻值设置为第二阻值(例如10-100兆欧)，然后对执行电路单元112中阻变器件122进行电阻增加的操作(例如通过在执行电路单元112中阻变器件122施加正向脉冲信号)。此时，执行参考电路单元111中的参考电阻121与电路单元112中阻变器件122阻值之差作为突触的权值，随着执行电路单元112中阻变器件122阻值的增大，该突触的权值也就逐步减小，从而实现模拟突触的抑制性。这种情况下，如果用执行电路单元112中阻变器件122与参考电路单元111中的参考电阻121阻值之差作为突触的权值，还可以实现突触的负权重。
例如，可以通过对参考电路单元111中的参考电阻121的两端施加正向脉冲信号或反向脉冲信号设置参考电阻121的阻值。
这样，突触的抑制性和兴奋性采用相同的执行电路单元112中阻变器件122增大的方式实现，解决了模拟突触兴奋性和模拟突触抑制性不对称的问题。
第三实施例
例如，图4是本公开实施例提供的一种电路结构的示意图之三。如图4所示，在本公开实施例提供的电路结构100中，多个电路单元110包括多个参考电路单元111(包括图4中所示的111A和111B)和多个执行电路单元112，参考电路单元111和执行电路单元112呈矩阵排布，执行电路单元112每个对应一个参考电路单元111，且与该一个参考电路单元111构成差值结构。
例如，参考电路单元111包括参考电阻121(包括图4中所示的121A和121B)，参考电阻121的第一端与一条第一信号线131电连接，参考电阻121的第二端与一条第二信号线132电连接，执行电路单元112包括阻变器件122，阻变器件122的第一端与一条第一信号线131电连接，阻变器件122的第二端与一条第二信号线132电连接。
例如，在本公开实施例提供的电路结构100中，参考电路单元111包括第一参考电路单元111A和第二参考电路单元111B，第一参考电路单元111A对应于第一状态的执行电路单元，第二参考电路单元111B对应于第二状态的执行电路单元。
例如，第一状态的执行电路单元112A用于模拟突触的兴奋性，第二状态的执行电路单元112B用于模拟突触的抑制性。
例如，在本公开实施例提供的电路结构100中，第一参考电路单元111A包括第一阻值的第一参考电阻121A，第二参考电路单元111B包括第二阻值的第二参考电阻121B。
例如，在本公开实施例提供的电路结构中，第一阻值的范围为1-10千欧，第二阻值的范围为10-100兆欧。
例如，在本公开实施例提供的电路结构100中，有且只有一条第二信号线132连接第一参考电路单元111A，有且只有一条第二信号线132连接第二参考电路单元111B。也就是说，在整个电路结构100中，只设置有一列第一参考电路单元和一列第二参考电路单元，每行电路单元中均有且只有一个第一参考电路单元111A，每行电路单元中均有且只有一个第二参考电路单元111B。
例如，在阻变器件122的两端施加脉冲信号可以改变阻变器件122的电阻值。例如，阻变器件122为忆阻器。
例如，本公开实施例提供的电路结构，还包括差值模块140，其被配置为对差值结构中彼此对应的参考电路单元111中参考电阻121的阻值和执行电路单元112中阻变器件122的阻值作差值处理。差值处理的实现方式与第一实施例中相似，在此不再赘述。
例如，当执行电路单元模拟突触的兴奋性时，对该执行电路单元112中阻变器件122进行电阻增加的操作(例如通过在执行电路单元112中阻变器件122施加正向脉冲信号)，执行电路单元112中阻变器件122与与其设置在同一行的第一参考电路单元111A中的第一参考电阻121A阻值之差作为突触的权值，随着执行电路单元112中阻变器件122阻值的增大，该突触的权值也就逐步增大，从而实现模拟突触的兴奋性。
例如，当执行电路单元模拟突触的抑制性时，对执行电路单元112中阻变器件122进行电阻增加的操作(例如通过在执行电路单元112中阻变器件122施加正向脉冲信号)，与该执行电路单元112设置在同一行的第二参考电路单元111B中的参考电阻121B与该执行电路单元112中阻变器件122阻值之差作为突触的权值，随着执行电路单元112中阻变器件122阻值的增大，该突触的权值也就逐步减小，从而实现模拟突触的抑制性。
这样，每个参考电路单元对应的执行电路单元均可以实现模拟突触的兴奋性和模拟突触的抑制性，而且突触的抑制性和兴奋性采用相同的执行电路单元112中阻变器件122增大的方式实现，解决了模拟突触兴奋性和模拟突触抑制性不对称的问题。
例如，由于只设置有两列参考电路单元，这种设置方式可以节省电路结构100中电路单元的数量。
第四实施例
例如，图5是本公开实施例提供的一种电路结构的示意图之四。如图5所示，在本公开实施例提供的电路结构100中，多个电路单元110包括多个参考电路单元111和多个执行电路单元112，参考电路单元111和执行电路单元112呈矩阵排布，执行电路单元112每个对应一个参考电路单元111，且与该一个参考电路单元111构成差值结构。
例如，参考电路单元111包括参考电阻121，参考电阻121的第一端与一条第一信号线131电连接，参考电阻121的第二端与一条第二信号线132电连接，执行电路单元112包括阻变器件122，阻变器件122的第一端与一条第一信号线131电连接，阻变器件122的第二端与一条第二信号线132电连接。
例如，在本公开实施例提供的电路结构100中，有且只有一条第二信号线132连接并且只连接参考电路单元111。也就是说，在整个电路结构100中，只设置有一列参考电路单元111，每行电路单元中均有且只有一个参考电路单元111。
例如，参考电阻121为阻变器件。例如，参考电阻121为忆阻器。
例如，在阻变器件122的两端施加脉冲信号可以改变阻变器件122的电阻值。例如，阻变器件122为忆阻器。
例如，本公开实施例提供的电路结构，还包括差值模块140，其被配置为对差值结构中彼此对应的参考电路单元111中参考电阻121的阻值和执行电路单元112中阻变器件122的阻值作差值处理。差值处理的实现方式与第一实施例中相似，在此不再赘述。
例如，当执行电路单元模拟突触的兴奋性时，将该执行电路单元112中阻变器件122的阻值和与其设置在同一行的参考电路单元111中的参考电阻121的阻值均设置为第一阻值(例如1-10千欧)，然后对该执行电路单元112中阻变器件122进行电阻增加的操作(例如通过在执行电路单元112中阻变器件122施加正向脉冲信号)。此时，执行电路单元112中阻变器件122与与其设置在同一行的参考电路单元111中的参考电阻121阻值之差作为突触的权值，随着执行电路单元112中阻变器件122阻值的增大，该突触的权值也就逐步增大，从而实现模拟突触的兴奋性。
例如，当执行电路单元模拟突触的抑制性时，将执行电路单元112中阻变器件122的阻值设置为第一阻值(例如1-10千欧)，与其设置在同一行的参考电路单元111中的参考电阻121的阻值设置为第二阻值(例如10-100兆欧)，然后对执行电路单元112中阻变器件122进行电阻增加的操作(例如通过在执行电路单元112中阻变器件122施加正向脉冲信号)。此时，与该执行电路单元112设置在同一行的参考电路单元111中的参考电阻121与该执行电路单元112中阻变器件122阻值之差作为突触的权值，随着执行电路单元112中阻变器件122阻值的增大，该突触的权值也就逐步减小，从而实现模拟突触的抑制性。
例如，可以通过对参考电路单元111中的参考电阻121的两端施加正向脉冲信号或反向脉冲信号设置参考电阻121的阻值。
这样，每个参考电路单元对应的执行电路单元均可以实现模拟突触的兴奋性和模拟突触的抑制性，而且突触的抑制性和兴奋性采用相同的执行电路单元112中阻变器件122增大的方式实现，解决了模拟突触兴奋性和模拟突触抑制性不对称的问题。
又例如，可以对执行电路单元112中的阻变器件122进行电阻逐渐变大的操作，单个器件可以很好地模拟突触的兴奋性。只需要在实现突触抑制性的时候进行差值处理。也就是说可以只设置一列对应模拟突触抑制性的执行电路单元的参考电阻，即可实现模拟突触的兴奋性和模拟突触的抑制性。
例如，由于只设置有一列参考电路单元，这种设置方式可以进一步节省电路结构100中电路单元的数量。
例如，本公开实施例中的忆阻器为金属氧化物忆阻器
第五实施例
例如，图6是本公开实施例提供的一种人工神经网络的组成框图。如图6所示，本公开的实施例提供一种人工神经网络10，包括本公开任一实施例的电路结构100。
例如，本公开实施例提供的人工神经网络10还包括驱动器200，驱动器200被配置为通过例如第一信号线131和第二信号线132向多个电路单元110施加信号。例如该驱动器可以通过FPGA、DSP、CMU等计算器件实现，也可以通过CPU与存储在存储器中的软件来实现等。
例如，在本公开实施例提供的人工神经网络中，驱动器200通过第一信号线131和第二信号线132向多个电路单元110施加信号为正向脉冲信号或反向脉冲信号。
例如，正向脉冲信号是指使阻变器件(或忆阻器)电阻增大的脉冲信号，反向脉冲信号是指使阻变器件(或忆阻器)电阻减小的脉冲信号。
第六实施例
例如，图7是本公开实施例提供的一种用电路结构模拟突触的方法的流程图。
本公开的实施例还提供一种用电路结构模拟突触的方法，该电路结构包括：多个电路单元，包括至少一个参考电路单元和至少一个执行电路单元，参考电路单元包括参考电阻，参考电阻的第一端与至少一条第一信号线电连接，参考电阻的第二端与至少一条第二信号线电连接，执行电路单元包括阻变器件，阻变器件的第一端与至少一条第三信号线电连接，阻变器件的第二端与至少一条第四信号线电连接；参考电路单元和执行电路单元彼此对应，构成差值结构。
例如，如图7所示，模拟突触的方法包括如下步骤：
步骤S11：改变执行电路单元中阻变器件的阻值；
步骤S12：对差值结构中彼此对应的执行电路单元中阻变器件的阻值与参考电路单元中参考电阻的阻值作差值处理，以获取突触的权值。
例如，在本公开实施例提供的用电路结构模拟突触的方法中，差值处理包括：用执行电路单元中阻变器件的阻值减去参考电路单元中参考电阻的阻值；或用参考电路单元中参考电阻的阻值减去执行电路单元中阻变器件的阻值。
例如，本公开实施例提供的用电路结构模拟突触的方法，还包括：改变参考电路单元中阻变器件的阻值。
例如，在本公开实施例提供的用电路结构模拟突触的方法中，利用驱动器通过第一信号线和第二信号线向执行电路单元施加脉冲信号改变执行电路单元中阻变器件的阻值。
例如，在本公开实施例提供的用电路结构模拟突触的方法中，参考电路单元包括第一参考电路单元和第二参考电路单元，第一参考电路单元对应于模拟突触兴奋性的执行电路单元，第二参考电路单元对应于模拟突触抑制性的执行电路单元，第一参考电路单元包括第一参考电阻，第二参考电路单元包括第二参考电阻，方法还包括：设置第一参考电阻的阻值为第一阻值，设置第二参考电阻的阻值为第二阻值。
例如，在本公开实施例提供的用电路结构模拟突触的方法中，第一阻值的范围为1-10千欧，第二阻值的范围为10-100兆欧。
例如，在本公开实施例提供的用电路结构模拟突触的方法中，利用驱动器通过第一信号线和第二信号线向第一参考电路单元施加脉冲信号设置第一参考电阻的阻值；以及利用驱动器通过第一信号线和第二信号线向第二参考电路单元施加脉冲信号设置第二参考电阻的阻值。
需要说明的是，本公开的各个实施例之间不同之处在不冲突的情况下可以相互引用。
本公开实施例提供一种包括差值结构的电路结构、人工神经网络以及用电路结构模拟突触的方法。该电路结构利用忆阻器的单边渐变特性实现模拟突触的兴奋性和与该兴奋性对称的抑制性，在保证突触器件速度较快，功耗较低以及器件面积较小的前提下，解决了忆阻器对突触可塑性模拟上的不对称问题，也就是说，解决了模拟突触兴奋性和模拟突触抑制性不对称的问题。
虽然上文中已经用一般性说明及具体实施方式，对本公开作了详尽的描述，但在本公开实施例基础上，可以对之作一些修改或改进，这对本领域技术人员而言是显而易见的。因此，在不偏离本公开精神的基础上所做的这些修改或改进，均属于本公开要求保护的范围。

Claims (10)

1.一种电路结构，包括：
多个电路单元，包括至少一个参考电路单元和至少一个执行电路单元，
其中，所述参考电路单元包括参考电阻，所述参考电阻的第一端与至少一条第一信号线电连接，所述参考电阻的第二端与至少一条第二信号线电连接，
所述执行电路单元包括阻变器件，所述阻变器件的第一端与至少一条第三信号线电连接，所述阻变器件的第二端与至少一条第四信号线电连接；
所述参考电路单元和所述执行电路单元彼此对应，构成差值结构。
2.根据权利要求1所述的电路结构，其中，所述第一信号线与所述第三信号线相同，所述第二信号线与所述第四信号线相同。
3.根据权利要求1所述的电路结构，其中，所述多个电路单元包括多个参考电路单元和多个执行电路单元，所述参考电路单元和所述执行电路单元呈矩阵排布，所述执行电路单元每个对应一个参考电路单元，且与该一个参考电路单元构成差值结构。
4.根据权利要求1-3任一项所述的电路结构，还包括差值模块，其被配置为对所述差值结构中彼此对应的所述参考电路单元中参考电阻的阻值和所述执行电路单元中阻变器件的阻值作差值处理。
5.根据权利要求3所述的电路结构，其中，所述执行电路单元与所述参考电路单元一一对应。
6.根据权利要求5所述的电路结构，其中，所述执行电路单元与所述参考电路单元在所述第一信号线的方向上交替设置，任一条所述第二信号线只连接执行电路单元或只连接参考电路单元。
7.根据权利要求6所述的电路结构，其中，所述参考电路单元包括第一参考电路单元和第二参考电路单元，所述第一参考电路单元对应于第一状态的所述执行电路单元，所述第二参考电路单元对应于第二状态的所述执行电路单元。
8.根据权利要求7所述的电路结构，其中，有且只有一条所述第二信号线连接所述第一参考电路单元，有且只有一条所述第二信号线连接所述第二参考电路单元。
9.根据权利要求7所述的电路结构，其中，所述第一参考电路单元包括第一阻值的所述第一参考电阻，所述第二参考电路单元包括第二阻值的所述第二参考电阻。
10.根据权利要求9所述的电路结构，其中，所述第一阻值的范围为1-10千欧，所述第二阻值的范围为10-100兆欧。
CN201610267170.5A 2016-04-27 2016-04-27 电路结构、人工神经网络及用电路结构模拟突触的方法 Active CN105976022B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610267170.5A CN105976022B (zh) 2016-04-27 2016-04-27 电路结构、人工神经网络及用电路结构模拟突触的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610267170.5A CN105976022B (zh) 2016-04-27 2016-04-27 电路结构、人工神经网络及用电路结构模拟突触的方法

Publications (2)

Publication Number Publication Date
CN105976022A true CN105976022A (zh) 2016-09-28
CN105976022B CN105976022B (zh) 2019-04-16

Family

ID=56994351

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610267170.5A Active CN105976022B (zh) 2016-04-27 2016-04-27 电路结构、人工神经网络及用电路结构模拟突触的方法

Country Status (1)

Country Link
CN (1) CN105976022B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107122828A (zh) * 2017-05-09 2017-09-01 清华大学 电路结构及其驱动方法、神经网络
CN108229669A (zh) * 2016-12-15 2018-06-29 许富菖 神经网络阵列的自学习
CN108921290A (zh) * 2018-06-29 2018-11-30 清华大学 神经突触单元电路、神经网络电路和信息处理系统
WO2018228295A1 (zh) * 2017-06-16 2018-12-20 华为技术有限公司 一种支撑基于 rram 的神经网路训练的外围电路及系统
CN109284821A (zh) * 2017-07-19 2019-01-29 华为技术有限公司 一种神经网络运算装置
CN109800851A (zh) * 2018-12-29 2019-05-24 中国人民解放军陆军工程大学 神经突触电路和脉冲神经网络电路
WO2020032890A2 (en) 2018-06-28 2020-02-13 Tobb Ekonomi Ve Teknoloji Universitesi A neuron circuit
CN111384943A (zh) * 2020-03-10 2020-07-07 西安交通大学 一种柔性仿神经元电路及基于其的脉冲神经网络
CN111429954A (zh) * 2020-03-20 2020-07-17 上海集成电路研发中心有限公司 电压校准电路、半导体存储结构及其电压校准方法
CN112465128A (zh) * 2020-11-30 2021-03-09 光华临港工程应用技术研发(上海)有限公司 神经元网络单元

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010106587A1 (ja) * 2009-03-18 2010-09-23 パナソニック株式会社 ニューラルネットワークシステム
US20150106314A1 (en) * 2013-10-16 2015-04-16 University Of Tennessee Research Foundation Method and apparatus for constructing a dynamic adaptive neural network array (danna)
CN104916313A (zh) * 2015-06-16 2015-09-16 清华大学 基于忆阻器件的神经网络突触结构及突触权重构建方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010106587A1 (ja) * 2009-03-18 2010-09-23 パナソニック株式会社 ニューラルネットワークシステム
US20150106314A1 (en) * 2013-10-16 2015-04-16 University Of Tennessee Research Foundation Method and apparatus for constructing a dynamic adaptive neural network array (danna)
CN104916313A (zh) * 2015-06-16 2015-09-16 清华大学 基于忆阻器件的神经网络突触结构及突触权重构建方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108229669A (zh) * 2016-12-15 2018-06-29 许富菖 神经网络阵列的自学习
CN107122828B (zh) * 2017-05-09 2020-05-05 清华大学 电路结构及其驱动方法、神经网络
WO2018205533A1 (zh) * 2017-05-09 2018-11-15 清华大学 电路结构及其驱动方法、神经网络
US11468300B2 (en) 2017-05-09 2022-10-11 Tsinghua University Circuit structure and driving method thereof, neural network
CN107122828A (zh) * 2017-05-09 2017-09-01 清华大学 电路结构及其驱动方法、神经网络
WO2018228295A1 (zh) * 2017-06-16 2018-12-20 华为技术有限公司 一种支撑基于 rram 的神经网路训练的外围电路及系统
US11409438B2 (en) 2017-06-16 2022-08-09 Huawei Technologies Co., Ltd. Peripheral circuit and system supporting RRAM-based neural network training
CN109284821A (zh) * 2017-07-19 2019-01-29 华为技术有限公司 一种神经网络运算装置
WO2020032890A2 (en) 2018-06-28 2020-02-13 Tobb Ekonomi Ve Teknoloji Universitesi A neuron circuit
US11954581B2 (en) 2018-06-28 2024-04-09 Tobb Ekonomi Ve Teknoloji Universitesi Neuron circuit
CN108921290B (zh) * 2018-06-29 2020-11-24 清华大学 神经突触单元电路、神经网络电路和信息处理系统
CN108921290A (zh) * 2018-06-29 2018-11-30 清华大学 神经突触单元电路、神经网络电路和信息处理系统
CN109800851A (zh) * 2018-12-29 2019-05-24 中国人民解放军陆军工程大学 神经突触电路和脉冲神经网络电路
CN109800851B (zh) * 2018-12-29 2024-03-01 中国人民解放军陆军工程大学 神经突触电路和脉冲神经网络电路
CN111384943A (zh) * 2020-03-10 2020-07-07 西安交通大学 一种柔性仿神经元电路及基于其的脉冲神经网络
CN111429954A (zh) * 2020-03-20 2020-07-17 上海集成电路研发中心有限公司 电压校准电路、半导体存储结构及其电压校准方法
CN111429954B (zh) * 2020-03-20 2023-06-16 上海集成电路研发中心有限公司 电压校准电路、半导体存储结构及其电压校准方法
CN112465128A (zh) * 2020-11-30 2021-03-09 光华临港工程应用技术研发(上海)有限公司 神经元网络单元
WO2022110327A1 (zh) * 2020-11-30 2022-06-02 光华临港工程应用技术研发(上海)有限公司 神经元网络单元
CN112465128B (zh) * 2020-11-30 2024-05-24 光华临港工程应用技术研发(上海)有限公司 神经元网络单元

Also Published As

Publication number Publication date
CN105976022B (zh) 2019-04-16

Similar Documents

Publication Publication Date Title
CN105976022A (zh) 电路结构、人工神经网络及用电路结构模拟突触的方法
Serrano-Gotarredona et al. STDP and STDP variations with memristors for spiking neuromorphic learning systems
Pérez-Carrasco et al. On neuromorphic spiking architectures for asynchronous STDP memristive systems
Serrano-Gotarredona et al. A proposal for hybrid memristor-CMOS spiking neuromorphic learning systems
Van der Spiegel et al. An analog neural computer with modular architecture for real-time dynamic computations
Meier A mixed-signal universal neuromorphic computing system
CN107239802A (zh) 一种图像分类方法及装置
CN107122828B (zh) 电路结构及其驱动方法、神经网络
JP2022502760A (ja) アナログ・クロスポイント・アレイにおいて対称点をゼロ重み点として一致させるためのアライメント方法、そのベクトル行列
CN113344191B (zh) 具有超级多稳定性的连续型Rulkov电子神经元电路
Yakopcic et al. Energy efficient perceptron pattern recognition using segmented memristor crossbar arrays
WO2015142503A2 (en) Implementing a neural-network processor
CN109460818A (zh) 一种基于忆阻桥和阵列的多层神经网络设计方法
CN110097182A (zh) 用神经激活梯度λ控制的三维Hopfield神经网络模型实现电路
CN109284816A (zh) 可变精度神经形态学结构
CN109034379A (zh) 一种由类脑器件忆阻器搭建的神经元及神经元电路
Li et al. A simple time-delay memristor and its application in 2D HR neuron model
Tao et al. A new pre-conditioned STDP rule and its hardware implementation in neuromorphic crossbar array
Wu et al. Energy-efficient STDP-based learning circuits with memristor synapses
Zhao et al. Circuit implementation of FitzHugh-Nagumo neuron model using field programmable analog arrays
CN107862379A (zh) 神经网络fpga
Afifi et al. Efficient hybrid CMOS-Nano circuit design for spiking neurons and memristive synapses with STDP
Elhamdaoui et al. Spike-time-dependent plasticity rule in memristor models for circuit design
Millner et al. Towards biologically realistic multi-compartment neuron model emulation in analog VLSI.
Kendall et al. Deep learning in memristive nanowire networks

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1227145

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant