CN111967589B - 神经元模拟电路及其驱动方法、神经网络装置 - Google Patents
神经元模拟电路及其驱动方法、神经网络装置 Download PDFInfo
- Publication number
- CN111967589B CN111967589B CN202010850087.7A CN202010850087A CN111967589B CN 111967589 B CN111967589 B CN 111967589B CN 202010850087 A CN202010850087 A CN 202010850087A CN 111967589 B CN111967589 B CN 111967589B
- Authority
- CN
- China
- Prior art keywords
- memristor
- node
- voltage
- circuit
- neuron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 210000002569 neuron Anatomy 0.000 title claims abstract description 163
- 238000013528 artificial neural network Methods 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims abstract description 19
- 238000004088 simulation Methods 0.000 title abstract description 5
- 230000008859 change Effects 0.000 claims abstract description 28
- 230000005284 excitation Effects 0.000 claims abstract description 25
- 230000004044 response Effects 0.000 claims abstract description 15
- 230000001960 triggered effect Effects 0.000 claims description 9
- 230000000694 effects Effects 0.000 abstract description 8
- 230000010354 integration Effects 0.000 abstract description 8
- 210000000225 synapse Anatomy 0.000 description 20
- 230000007423 decrease Effects 0.000 description 17
- 210000003050 axon Anatomy 0.000 description 16
- 210000005056 cell body Anatomy 0.000 description 14
- 238000010586 diagram Methods 0.000 description 14
- 230000000946 synaptic effect Effects 0.000 description 14
- 210000001787 dendrite Anatomy 0.000 description 13
- 230000006870 function Effects 0.000 description 12
- 230000002829 reductive effect Effects 0.000 description 11
- 239000012528 membrane Substances 0.000 description 10
- 230000006399 behavior Effects 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 230000003044 adaptive effect Effects 0.000 description 7
- 206010001497 Agitation Diseases 0.000 description 6
- 238000013461 design Methods 0.000 description 6
- 238000012549 training Methods 0.000 description 6
- 230000006978 adaptation Effects 0.000 description 5
- 230000033228 biological regulation Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 230000014509 gene expression Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 210000004556 brain Anatomy 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 239000002858 neurotransmitter agent Substances 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000005265 energy consumption Methods 0.000 description 3
- 230000002964 excitative effect Effects 0.000 description 3
- 230000013632 homeostatic process Effects 0.000 description 3
- 230000010365 information processing Effects 0.000 description 3
- 230000008587 neuronal excitability Effects 0.000 description 3
- 230000001242 postsynaptic effect Effects 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 230000003956 synaptic plasticity Effects 0.000 description 3
- 210000003568 synaptosome Anatomy 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 102000004310 Ion Channels Human genes 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 2
- 230000001351 cycling effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000001537 neural effect Effects 0.000 description 2
- 230000035699 permeability Effects 0.000 description 2
- 230000003518 presynaptic effect Effects 0.000 description 2
- BHPQYMZQTOCNFJ-UHFFFAOYSA-N Calcium cation Chemical compound [Ca+2] BHPQYMZQTOCNFJ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910001424 calcium ion Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 210000000170 cell membrane Anatomy 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007405 data analysis Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000005714 functional activity Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000013178 mathematical model Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 210000001640 nerve ending Anatomy 0.000 description 1
- 210000000653 nervous system Anatomy 0.000 description 1
- 230000003957 neurotransmitter release Effects 0.000 description 1
- 239000011664 nicotinic acid Substances 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000003334 potential effect Effects 0.000 description 1
- 210000005215 presynaptic neuron Anatomy 0.000 description 1
- 210000000063 presynaptic terminal Anatomy 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000000284 resting effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000000638 stimulation Effects 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
- G06N3/065—Analogue means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/049—Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Data Mining & Analysis (AREA)
- Artificial Intelligence (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Computing Systems (AREA)
- Computational Linguistics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Neurology (AREA)
- Logic Circuits (AREA)
- Image Analysis (AREA)
Abstract
一种神经元模拟电路及其驱动方法、神经网络装置。该神经元模拟电路包括积分电路和阈值调节电路，该积分电路配置为响应于该激励信号单向改变第一节点的电压；该阈值调节电路包括第一忆阻器、第二忆阻器和单稳态电路，该单稳态电路的输出端与输入端分别与第二节点和第三节点连接；该第一忆阻器的第一端受该第一节点的电压控制，该第一忆阻器的第二端与该第三节点连接；该第二忆阻器的第一端受该第二节点的电压控制，且该第二忆阻器配置为根据该第二忆阻器的第一端和第二端之间的电压差而改变该第二忆阻器的电阻值。该神经元模拟电路使得神经元的兴奋性能够根据网络活动进行自适应调节，适用于大规模脉冲神经网络硬件系统的集成。
Description
技术领域
本公开的实施例涉及一种神经元模拟电路及其驱动方法、神经网络装置。
背景技术
随着信息技术的高速发展，运行速度的提升和能耗的降低成为了传统冯诺依曼计算架构发展的瓶颈，而类脑计算体系以其可大规模并行操作、低能耗、自主学习和自适应等特性被认为是目前寻求高性能计算机的突破方向。在人脑中，神经元和突触是最主要、数量最多的神经单元。由此，构建类脑计算体系需要大量的类神经元和类突触的电子器件，这些电子器件除了需要实现模拟神经元和突触的功能外，还需要具有面积小、功耗低以及速度高等性能。
目前，在类脑计算体系中，类神经元的功能需要通过电路设计实现，由于硬件资源的限制，类神经元的电子器件存在能耗高、无法处理复杂任务等缺陷，进而限制类脑计算体系的发展。
发明内容
本公开至少一实施例提供一种神经元模拟电路，包括积分电路和阈值调节电路。所述积分电路包括输入端、输出端和复位端，所述积分电路的输出端与第一节点连接，所述积分电路的输入端配置为接收激励信号，且所述积分电路配置为响应于所述激励信号单向改变所述第一节点的电压；所述积分电路的复位端受第二节点的电压控制；所述阈值调节电路与所述第一节点、所述第二节点以及第一电压端连接，所述阈值调节电路包括第一忆阻器、第二忆阻器和单稳态电路，所述单稳态电路包括输入端和输出端，所述单稳态电路的输出端与所述第二节点连接，所述单稳态电路的输入端与第三节点连接；所述第一忆阻器的第一端受所述第一节点的电压控制，所述第一忆阻器的第二端与所述第三节点连接；所述第二忆阻器的第一端受所述第二节点的电压控制，且所述第二忆阻器配置为根据所述第二忆阻器的第一端和第二端之间的电压差而改变所述第二忆阻器的电阻值；所述第一忆阻器为阈值开关型忆阻器且具有阈值电压，所述第一忆阻器的第一端和第二端之间的电压差大于所述阈值电压时，所述第一忆阻器的电阻值从所述第一电阻值改变为第二电阻值，所述第一电阻值高于所述第二电阻值。
在一些示例中，所述第二忆阻器设置来至少部分响应于所述单稳态电路被触发而在所述第二节点输出并改变所述神经元模拟电路的阈值电压；所述神经元模拟电路的阈值电压为当所述单稳态电路被触发而输出时、所述积分电路在所述第一节点输出的电压相对于所述第一电压端的电压的电压差。
在一些示例中，所述第二忆阻器为扩散型忆阻器。
在一些示例中，所述第一忆阻器的第一端和所述第二忆阻器的第一端均与第四节点连接，所述第二忆阻器的第二端与所述第二节点连接，所述第二忆阻器配置为根据所述单稳态电路输出至所述第二节点的脉冲电压而改变所述第二忆阻器的电阻值。
在一些示例中，所述阈值调节电路还包括第一电阻，所述第一电阻的第一端与所述第一节点连接，所述第一电阻的第二端与所述第四节点连接。
在一些示例中，所述阈值调节电路还包括第二电阻，所述第二电阻的第一端与所述第三节点连接，所述第二电阻的第二端与所述第一电压端连接。
在一些示例中，所述第二忆阻器为非易失型忆阻器。
在一些示例中，所述第一忆阻器的第一端和第二端分别与所述第一节点和所述第三节点连接；所述第二忆阻器的第一端与所述第三节点连接，且所述第二忆阻器的第二端与所述第一电压端电连接。
本公开至少一实施例还提供一种神经网络装置，包括至少一个神经元单元，所述至少一个神经元单元包括以上任一实施例提供的神经元模拟电路。
本公开至少一实施例还提供一种神经元模拟电路的驱动方法，包括：施加所述激励信号至所述积分电路的输入端，以使得所述积分电路响应于所述激励信号单向改变所述第一节点的电压，且在所述第一节点与所述第一电压端之间的电压差达到神经元模拟电路的阈值电压时，改变所述第二忆阻器的电阻，从而提高所述神经元模拟电路的阈值电压；获取从所述单稳态电路的输出端输出的输出脉冲。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1A为一种生物神经元单元的示意图；
图1B为一个神经元的信息处理模型的示意图；
图2描述了神经元的阈值自适应行为；
图3A-图3C为几种忆阻器的特性曲线；
图4为本公开一实施例提供的神经元模拟电路的示意图；
图5A为本公开一实施例提供的神经元模拟电路的一种具体实现示例的电路图；
图5B为本公开一实施例提供的积分电路的示意图；
图5C为本公开一实施例提供的神经元模拟电路的工作原理图；
图5D为本公开一实施例提供的神经元模拟电路中一些节点的信号波形图；
图6为本公开一实施例提供的神经元模拟电路的另一种具体实现示例的电路图；以及
图7为本公开一实施例提供的神经网络装置的示意图。
具体实施方式
为了使得本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
人的大脑主要依靠神经元和在神经元之间进行信息传递的突触来实现信息的传递和处理。神经元是大脑神经系统处理信息的基本单元，其可以用于接收、整合、过滤、存储和传递信息等，从而使人的各种机能活动有规律地进行，以适应内外环境的变化。
神经元是神经网络的基本组成单元，其可以对信息进行传递、过滤和整合等。图1A示出了一种生物神经元单元。如图1A所示，神经元包括细胞体、树突和轴突，细胞体具有联络和整合输入信息并传出信息的作用；树突的作用是接受其他神经元轴突传来的冲动并传给细胞体；轴突的作用是接受外来刺激，再由细胞体传出。轴突除分出侧枝外，其末端形成树枝样的神经末梢。
神经元的轴突末梢经过多次分支，最后每一小支的末端膨大呈杯状或球状，叫做突触小体。这些突触小体可以与其它神经元的细胞体或树突相接触，形成突触。这种突触是由突触前膜、突触间隙和突触后膜三部分构成。
当神经元接收刺激时，神经元传出的信号通过轴突传导到突触小体，突触前膜对钙离子的通透性增加，使轴突末梢中的囊泡产生变化从而释放神经递质，该神经递质通过突触间隙进入到另一个神经元的树突中，树突上的受体能够接受神经递质从而改变细胞体的离子的通透性，使细胞膜内外离子的浓度产生变化，进而使细胞体内外的电位产生变化。由此，信息就由一个神经元传输到另一个神经元中。在信息传递过程中，一些轴突在轴突末梢可以形成多个分支，来自轴突主支上的电位动作可以在各个分支上同时继续传递，最终到达不同的目标神经元，从而轴突可以实现多个神经元之间的通信。另一方面，在神经网络结构上，不同神经元的轴突末梢的分支可以到达同一个神经元的树突并形成大量的突触，来源不同的突触所释放的神经递质都可以对同一个神经元的细胞体的膜电位的变化产生作用，由此，神经元可以对来源不同的输入信息进行整合。再一方面，在神经元中，突触中神经递质的释放和细胞体的膜电位的变化是连续的，当膜电位高于一定阈值时，输入信息则由轴突传递出去；当膜电位小于该阈值时，则输入信息无法被传递出去，由此，神经元实现过滤信息的功能。
神经元是一个多输入单输出的信息处理单元，它对信息的处理是非线性的，根据神经元的功能和特性，其可以被抽象为一个简单的数学模型。图1B示出了一个神经元的信息处理模型。如图1B所示，x0，x1，x2，…，xn是来自前多个神经元的轴突传输的信号，w0，w1，w2，…，wn是突触01的权重参数，x0，x1，x2，…，xn经过突触01后得到神经元的输入信号P0，P1，P2，…，Pn，该输入信号进入树突02；然后，树突02和细胞体03对输入信号进行处理，并得到输出信号Y，输出信号Y最终被传输到轴突04，轴突04可以将输出信号Y继续传输给其他的神经元。
当一个神经元接收来自其他神经元的信息时，树突02具有阈值函数的功能，其功能可以被表示为公式(1)：
当输入信号的值大于阈值β，channel(通道)的值为1，从而树突02中的电压门控离子通道打开，输入信号可以被传输到细胞体03中；当输入信号的值小于阈值β，channel的值为0，从而树突02中的电压门控离子通道关闭，输入信号在树突02的传输过程中衰减，从而无法传输到细胞体03中。当细胞体03接收到来自树突02传递的输入信号后，其膜电位按时间连续逐渐变化，当膜电位的变化超出一定阈值时，细胞体03产生突变上升的脉冲信号，该脉冲信号即为神经元的输出信号，接着，这个脉冲信号沿轴突传递到其他的神经元中，从而完成神经元的信息传递。
人工神经网络是一种模拟大脑神经元通过突触相互联接的计算机系统，其可以广泛应用于图像识别、自动控制、预测估计以及数据分析等领域。人工神经网络主要使用空间分布的类神经元电子器件和类突触电子器件将输入信号非线性地变换为输出信号，在密集互连结构中并行处理信息，其具有非线性、自适应性及处理速度快等特点。
赫步(Hebbian)可塑性理论通过对突触权重的调节，可以让脉冲神经网络具有学习能力，在外界激励信号的刺激下实现网络的自适应，进而演化出特定的网络功能。然而在Hebbian可塑性的调节下，网络容易出现状态的失衡：连接强度高的突触后神经元更容易产生脉冲，从而进一步增加了突触强度增大的概率。因此，在单纯的Hebbian可塑性的调节下，脉冲神经网络中个别兴奋性异常的神经元会主导网络的响应模式，造成学习速率的下降以及学习能力的退化。而因为器件工艺等原因，脉冲神经网络在硬件平台上的实现，会由于不同神经元器件参数的波动性，导致神经元的兴奋性存在差异。脉冲发放阈值低、或积分泄露速率低的神经元单元更容易产生脉冲，因而影响到网络的活动状态。
因此，脉冲神经网络需要稳态调节的参与，来维持正常的网络活动状态。在生物神经网络中，可以通过突触可塑性和神经元的固有可塑性协同作用来实现网络稳态调节，例如有如下四种稳态调节方式：
1)突触缩放：是指突触强度在突触后神经元长时间的兴奋或抑制后会产生互补的变化，通过对连接到同一神经元的突触权重进行全局缩放，可以保留突触之间的相对强度；
2)增强抑制突触比例调节：是指连接到同一神经元的兴奋性突触和抑制性突触的数量比会随着神经元活动状态而发生改变；
3)阈值滑动：突触后神经元活性经过非线性函数变换后，和突触前神经元活性的乘积决定了突触权重的改变。而通过调节非线性函数的阈值可以维持神经元的活动稳态；以及
4)神经元兴奋性调节：是指通过神经元固有可塑性来维持网络稳态。
本公开至少一实施例提供的神经元模拟电路将具有兴奋性调节能力的神经元应用于脉冲神经网络的训练，有助于维持网络的稳态，从而提高脉冲神经网络在各类识别任务上的性能，进而改善网络学习能力、优化活动状态；例如运用在全连接的脉冲神经网络中来增加对MNIST数据集(Mixed National Institute of Standards and Technologydatabase)识别的准确率，减少突触单元的更新次数；同时提出具有兴奋性自适应行为的人工神经元设计方案，可以在尽量减小设计复杂度的前提下，优化神经元功能，让神经元的兴奋性能够根据网络活动进行自适应调节，用于构建大规模的脉冲神经网络硬件系统，提高网络对于器件波动性的鲁棒性和网络的学习能力。
神经元兴奋性和其脉冲发放阈值紧密相关，因此阈值自适应(MembraneThreshold Adaptation,MTA)调节可以作为神经元兴奋性根据网络活动状态进行调节的一种有效方式，应用在多层全连接网络中用于改善对分类任务的训练测试结果，或是在脉冲循环网络中用于提高语音识别等任务的准确率。阈值自适应方法可以用以下数学表达式描述,其中Vth和Vth(t)分别表示初始阈值和自适应调节下的神经元阈值，θ(t)和Δθ分别表示相对于初始值的阈值增量和脉冲导致的阈值变化，tsp和τθ分别表示脉冲发放的时间和θ(t)衰减的时间常数，δ表示delta函数。阈值自适应调节下的神经元行为如图2表示并可以由如下关系式(2)描述：初始状态下阈值Vth＝Vth0，阈值增量θ(t)＝0；当输入激励积分到达脉冲发放阈值Vth后，神经元发放脉冲并复位，同时阈值增量θ(t)+＝Δθ，而后当神经元未发放脉冲时，θ(t)随时间指数衰减。
将该自适应方法用作脉冲神经网络中的神经元稳态调节，能够使得无监督脉冲神经网络中兴奋性过高的神经元的脉冲发放阈值随着脉冲频率增加而不断提高，而后降低了神经元的兴奋性；而长时间处于静息状态的神经元的阈值则会逐渐衰减，降低了神经元发放脉冲的难度。这样一来神经网络中的神经元将保持较为一致的活跃状态，有利于无监督突触可塑性调节下的网络学习能力的提高；并能够有效减少训练过程中突触单元的更新次数，降低硬件系统功耗和对器件循环耐久性的要求。
神经元模拟电路可以通过忆阻器实现。具有不同阻变机理的忆阻器器件拥有不同的器件特性，例如，忆阻器可以分为非易失型忆阻器、扩散型忆阻器和阈值开关型忆阻器等。
非易失型忆阻器是一种电导状态可以随着外加激励信号在开态电导Gon和关态电导Goff之间连续变化的阻变器件。图3A示出了非易失型忆阻器的特性曲线。如图3A所示，非易失型忆阻器具有较好的数据保持性，能够在外加电压激励信号作用下近似连续地改变电导状态，并且在无外界电信号激励下能够保持电导状态。例如，非易失型忆阻器包括导电细丝型器件和界面态器件。例如，非易失型忆阻器包括第一端a和第二端b，如果在第一端a和第二端b之间施加正向电压Vab(大于0)使得该非易失型忆阻器的电导增加，那么在该第一端a和第二端b之间施加反向电压Vba(大于0)则会使该非易失型忆阻器的电导降低。为了便于区分，本公开将该非易失型忆阻器的第一端a和第二端b分别称作该非易失型忆阻器的第一电极和第二电极。
扩散型忆阻器是一种由于金属原子聚集形成的导电通道在扩散作用下不断消减从而表现出在连续脉冲激励作用下器件电导增加，而移除激励后电导状态随时间近似指数关系衰减的器件。图3B示出了扩散型忆阻器的特性曲线。如图3B所示，扩散型忆阻器的数据保持性较差，撤去外加电压后其电导状态会随着时间以近似指数变化的关系衰减，逐渐逼近关态电导值Goff；并且图3B示出了通过三次脉冲对扩散型忆阻器施加电压，在相邻的两个脉冲之间，扩散型忆阻器的电导降低，如果脉冲间隔足够短，则多个脉冲可以使得扩散型忆阻器的电导呈阶梯状上升。例如，扩散型忆阻器包括第一端a和第二端b，如果在第一端a和第二端b之间施加正向电压Vab(大于0)使得该扩散型忆阻器的电导增加，那么在该第一端a和第二端b之间施加反向电压Vba(大于0)则会使该扩散型忆阻器的电导降低。为了便于区分，本公开将该扩散型忆阻器的第一端a和第二端b分别称作该扩散型忆阻器的第一电极和第二电极。
阈值开关型忆阻器是一种能够在外加电压作用下在高阻态(High ResistanceState,HRS)和低阻态(Low Resistance State,LRS)之间切换的器件。图3C示出了阈值开关型忆阻器的特性曲线，如图3C所示，当阈值开关型忆阻器的两端施加的电压差高于其阈值电压Vth时，器件从高阻态置位(SET)转为低阻态；而处于低阻态的器件，当其两端电压低于保持电压Vh时，器件复位(RESET)转为高阻状态。例如，阈值开关型忆阻器包括基于金属原子的导电细丝型器件以及Mott器件等。
本公开的至少一实施例利用不同忆阻器的电学特性，提出具有阈值自适应行为的神经元模拟电路设计方案以及将神经元自适应行为应用于无监督脉冲神经网络学习的稳态调节方法。
图4为本公开至少一实施例提供的神经元模拟电路的示意图。如图4所示，该神经元模拟电路30包括积分电路10和阈值调节电路20。积分电路10包括输入端11、输出端12和复位端13，该积分电路10的输入端11和复位端13分别与该神经元模拟电路的输入端IN和输出端OUT连接，或者该积分电路10的输入端11和复位端13分别作为该神经元模拟电路的输入端IN和输出端OUT。该积分电路10的输出端12与第一节点No连接，该积分电路10的复位端13和该神经元模拟电路30的输出端OUT均与第二节点Nr连接，并受第二节点Nr的电压控制。
阈值调节电路20与第一节点No以及第二节点Nr连接，也即与该积分电路10的输出端12和复位端13连接。该阈值调节电路20还与第一电压端V1连接，该第一电压端V1用于提供固定的低电压，例如该第一电压端V1为接地端，也即提供的电压为0V。在另一些示例中，该第一电压端V1提供的电压还可以是1V、2V、3V等，本实施例对此不作限制。
该积分电路10的输入端11配置为接收激励信号，该积分电路10配置为响应于该激励信号单向改变(例如正向递增或反向递增)该积分电路10的输出端12的电压。该阈值调节电路20配置为响应于该积分电路10的输出端12(也即第一节点No)的电压改变而在符合触发条件时触发，并进一步改变该神经元模拟电路的阈值电压Vsysth。
例如，当该第一节点No与该第一电压端V1之间的电压差达到该神经元模拟电路30的阈值电压Vsysth时，该阈值调节电路20的状态发生改变，在该第二节点Nr输出脉冲信号作为下一级神经网络的脉冲驱动信号的同时，提高该阈值调节电路20的阈值电压Vsysth，提高了该神经元模拟电路发放脉冲的难度，降低了神经元的兴奋性，从而使得该神经元模拟电路具有阈值自适应行为。
例如，在至少一个实施例中，当该第一节点No与该第一电压端V1之间的电压差未达到该神经元模拟电路20的阈值电压Vsysth时，该阈值调节电路20还可以随着时间逐渐降低该阈值调节电路20的阈值电压Vsysth，从而降低了该神经元模拟电路发放脉冲的难度，进一步提高了该神经元模拟电路的阈值自适应能力，使得神经网络中的神经元保持较为一致的活跃状态，有利于无监督突触可塑性调节下的网络学习能力的提高；并能够有效减少训练过程中突触单元的更新次数，降低硬件系统功耗和对器件循环耐久性的要求。
图5A为本公开一实施例提供的神经元模拟电路的具体实现示例的电路图。如图5A所示，该阈值调节电路20包括第一忆阻器Rt、第二忆阻器Rm和单稳态电路22。该单稳态电路22包括输入端和输出端，该单稳态电路22的输出端与第二节点Nr连接，输入端与第三节点Nd连接。该第一忆阻器Rt的第一端受第一节点No的电压控制，该第一忆阻器Rt的第二端与该第三节点Nd连接。该第二忆阻器Rm的第一端受该第二节点Nr的电压控制，且该第二忆阻器Rm配置为根据该第二忆阻器Rm的第一端和第二端之间的电压差而改变该第二忆阻器Rm的电阻值。
这里，该第一忆阻器Rt为阈值开关型忆阻器且具有阈值电压，参考图3C，当该第一忆阻器Rt的第一端和第二端之间的电压差大于该阈值电压Vth时，该第一忆阻器Rt的电阻值由高阻态转变为低阻态，也即从第一电阻值HRS改变为第二电阻值LRS。例如，该第一电阻值HRS为该第二电阻值LRS的一百倍以上，例如为一千倍以上。例如，该第一阻值(高阻)为180000欧-250000欧，例如为200000欧；例如，该第二阻值(低阻)为100欧-500欧，例如为300欧。
例如，该积分电路10用于将输入的信号进行累加处理后运算出结果。该积分电路对输入的激励信号进行积分，第一节点No处的电势变化体现积分结果。例如，该激励信号可以是脉冲电压或脉冲电流信号。将脉冲信号作为该激励信号可以使得该神经元模拟电路具有更好的仿生性能。图5B示出了该积分电路10的一种示例性电路示意图。例如，该积分电路10包括运算放大器AMP、积分电容C和电阻Rin，该运算放大器AMP包括同相输入端IN1和反相输入端IN2，该积分电路10的输入端11例如通过电阻Rin与该运算放大器AMP的反相输入端IN2连接，该运算放大器AMP的同相输入端IN1接到固定电压端，例如与第一电压端V1同一电位，例如接地。该运算放大器AMP的输出端与第一节点No连接。积分电容C连接于该运算放大器的反相输入端IN2与输出端之间。该积分电路10例如还包括与该积分电容C并联的开关K，该开关K受第二节点Nr的电压的控制，例如，该开关K实现为晶体管，该晶体管的栅极与该第二节点Nr连接。例如，该晶体管为N型晶体管，当第二节点Nr电压为高电平时，该晶体管导通，开关K闭合，积分电容C放电并将该积分电路10复位。
例如，该单稳态电路22是一种具有稳态和暂态两种工作状态的基本脉冲单元电路。没有外加信号触发时，电路处于稳态。在外加信号触发下，电路从稳态翻转到暂态，例如输出由低电平变为高电平，或者由高电平变为低电平；并且经过一段时间后，电路又会自动返回到稳态。暂态时间的长短取决于电路本身的参数，而与触发信号作用时间的长短无关。在外加信号触发下，例如该单稳态电路的输入端的电压增加时，例如大于预定电压值时，该单稳态电路的输出端产生一定时间宽度的(正或负)脉冲信号。例如，该单稳态电路可以由分立元件、集成逻辑门来构成，也可用555定时器或单片专用单稳态触发器实现。例如，该单稳态电路包括串联的两个反向器。
这里将第二节点Nr与单稳态电路22的输出端连接，该单稳态电路可以响应于第三节点Nd的电压的改变而被触发，从而在第二节点Nr输出具有一定时间宽度的高电平脉冲信号，这一方面提供了对第二忆阻器Rm的编程时间，另一方面提供了对积分电路10的复位时间。
例如，该第二忆阻器Rm设置来至少部分响应于该单稳态电路被触发而在第二节点Nr输出电压并改变该神经元模拟电路的阈值电压Vsysth，该神经元模拟电路的阈值电压Vsysth为该第一节点在该第一忆阻器Rt的第一端和第二端之间的电压差达到该第一忆阻器Rt的阈值电压Vth时，也即该单稳态电路被触发而输出时，该积分电路10在该第一节点Vo输出的电压相对于第一电压端V1的电压的电压差。当该第一节点Vo与第一电压端V1之间的电压差达到该神经元模拟电路30的阈值电压Vsysth时，该神经元模拟电路30在第二节点Nr发放脉冲。当该第一节点No与该第一电压端V1之间的电压差达到该神经元模拟电路的阈值电压Vsysth时，该阈值调节电路将降低该神经元模拟电路的阈值电压Vsysth；在一些示例中，当该第一节点No与该第一电压端V1之间的电压差未达到该神经元模拟电路的阈值电压Vsysth时，该阈值调节电路将随着时间而逐渐降低该神经元模拟电路的阈值电压Vsysth。
例如，所述阈值调节电路配置为响应于该第一节点No的电压，改变该第一节点与该第一电压端V1之间的电压差所施加在第一忆阻器Rt上的占比，从而改变该神经元模拟电路20的阈值电压Vsysth。
例如，该第二忆阻器Rm为扩散型忆阻器，如图3B所示，当外加电压高于该第二忆阻器Rm的阈值电压时，该第二忆阻器Rm的电阻会下降(电导增加)，而在外加电压撤去后该第二忆阻器Rm的电导会随之时间以近指数变化的关系衰减。例如，该第二忆阻器Rm的阻值在10000欧-100000欧之间变化。
例如，如图5A所示，该第一忆阻器Rt的第一端与该第二忆阻器Rm的第一端均和第四节点Na连接，该第二忆阻器Rm的第二端与该第二节点Nr连接，该第二忆阻器Rm配置为根据该单稳态电路的输出端输出至该第二节点Nr的脉冲电压而改变该第二忆阻器的电阻值。例如，该第二忆阻器Rm的第一电极与该第二节点Nr连接以使得该第二忆阻器Rm在该第二节点Nr的高电平脉冲下电导增加。
例如，该阈值调节电路还包括第一电阻Rs，该第一电阻Rs的第一端与第一节点No连接，第二端与第四节点Na连接。例如，该第一电阻Rs的阻值为1000欧-5000欧。
例如，该阈值调节电路还包括第二电阻Rd，该第二电阻Rd的第一端与第三节点Nd连接，第二端与第一电压端V1连接。例如，该第二电阻Rd的阻值大约为8000欧-12000欧，例如为10000欧。
需要注意的是，在本公开实施例的说明中，第一节点No、第二节点Nd、第三节点Nr和第四节点Na并非一定表示实际存在的部件，而是表示电路图中相关电路连接的汇合点。
如图5A所示，例如该第一电压端V1接地，当积分电路10在第一节点No输出的电压与第一电压端V1之间的电压差V(No)低于该神经元模拟电路的阈值电压Vsysth时，也即处于积分阶段时，单稳态电路22未受到触发而处于稳定状态，输出低电平，第三节点Nr的电位较低，可以看作与第一电压端V1短路。第四节点Na处的电压V(Na)和第一忆阻器Rt两端电压V(Na,Nd)的关系式分别如式(3)和(4)所示：
其中，Rt、Rm、Rs、Rd分别为第一忆阻器Rt、第二忆阻器Rm、第一电阻Rs以及第二电阻Rd的电阻值。可以看到，第四节点Na处的电压V(Na)不但受到第一节点No电压V(No)的影响而正向变化，还受到第二忆阻器Rm的阻值的影响而正向变化。
该神经元模拟电路的阈值电压Vsysth即为该第一节点No的电压，表示为如下关系式(5)所示：
其中，Gm为第二忆阻器Rm的电导，Gm＝1/Rm；Vth为第一忆阻器Rt的阈值电压。
由上述关系式(5)可以看出，当第二忆阻器Rm的电导Gm增大，触发神经元单元发放脉冲所需的电压增高，也即使得神经元模拟电路的阈值电压Vsysth增高；反之当Gm减小时，该阈值电压Vsysth减小；并且，该神经元模拟电路满足如下关系式(6)与(7)：
上述关系式(6)与(7)同前述描述神经元阈值自适应行为的关系式(2)一致，因此该神经元模拟电路30具有阈值自适应行为。
图5C示出了图5A所示神经元模拟电路的一种工作原理图，图5D示出了图5A中各节点的波形图。以下结合参考图5A、图5C-5D对该神经元模拟电路30的工作原理进行示例性说明。
当积分电路10响应于输入端输入的激励信号(例如脉冲信号)在第一节点No输出的积分电压逐步增加且达到该神经元模拟电路30的阈值电压Vsysth时，也即对应图5D中的t0时刻，第一忆阻器Rt两端电压达到该第一忆阻器Rt的阈值电压Vth，第一忆阻器Rt由高阻态(HRL)转为低阻态，导致第三节点Nd处的电势快速上升，由此触发单稳态电路22在第二节点Nr输出具有固定宽度的高电平脉冲。该脉冲对积分电路10进行复位，例如对于图5B所示出的情形，通过闭合与积分电容C并联的开关K对积分电路10进行复位，同时作为下一级神经网络的脉冲驱动信号。由于此时积分电路10被复位而使得第一节点No的电压被复位至低电位，且第一电阻Rs的阻值远小于第二忆阻器Rm的电阻值，因此第四节点Na以及第三节点Nd处的电位都很低，第一忆阻器Rt的两端电压下降到保持电压Vh以下，器件复位到高阻态。同时，第二忆阻器Rm两端电压近似于单稳态脉冲的幅度，选择该第二忆阻器Rm的阈值电压使得该脉冲幅值大于该第二忆阻器Rm的阈值电压，则每当单稳态电路22发放脉冲后，第二忆阻器Rm的电导Gm将增大一增量ΔGm，其大小取决于单稳态脉冲的幅度和持续时间。由于第二节点Nr的单稳态脉冲增大了第二忆阻器Rm的电导Gm，根据上述关系式(5)所示关系，神经元模拟电路30的脉冲发放的阈值电压Vsysth也随之增大，图5C中θ(t)和Δθ分别表示相对于该神经元模拟电路的初始阈值电压的阈值增量和脉冲导致的阈值变化。这种变化可以理解为第二忆阻器Rm的电导Gm增加，导致在第一节点No电压相同的条件下，第四节点Na处的电压V(Na)降低，从而第一忆阻器Rt上的分压降低，也即第一节点No上的电压所施加到第一忆阻器Rt上的占比降低，从而当第一忆阻器Rt两端的电压达到其阈值电压Vth1时该第一节点No上所需要达到的电压增大，从而提高了该神经元模拟电路30的阈值电压Vsysth。当单稳态脉冲结束后，第一节点No和第三节点Nd等节点处电压也均已恢复到低电平状态，从而开始下一次的积分-脉冲发放过程。在该过程中，第二忆阻器Rm的电导Gm会随着时间而下降，由此该神经元模拟电路30的阈值电压Vsysth也在随着时间下降。
更具体而言，当第一节点No的电压未达到该神经元模拟电路30的阈值电压Vsysth时，第一忆阻器Rt两端电压在该第一忆阻器Rt的阈值电压Vth之下，第一忆阻器Rt处于高阻状态时，第三节点Nd处电压很低，未达到单稳态电路22的阈值电压，第二节点Nr被下拉至低电平；选择第二忆阻器Rm的器件参数使得在该第一节点No的电压达到该神经元模拟电路30的阈值电压Vsysth之前、该第二忆阻器Rm两端的电压V(Na，Nr)始终低于该第二忆阻器Rm的阈值电压，此时该第二忆阻器Rm的电导值Gm随时间衰减，导致神经元单元模拟电路的阈值电压Vsysth也随时间指数衰减。这可以理解为第二忆阻器Rm的电导Gm降低，导致第一节点No上的电压所施加到第一忆阻器Rt上的占比增大，从而当第一忆阻器Rt两端的电压达到其阈值电压Vth1时该第一节点No上所需要达到的电压降低，从而降低了该神经元模拟电路30的阈值电压Vsysth。
通过改变设计器件参数可以调节积分电路的积分速率，单稳态电路的触发阈值、单稳态脉冲幅度以及单稳态脉冲宽度等，从而调节神经元模拟电路30的阈值自适应的调节速率，进而适应不同网络规模以及不同训练算法对神经元阈值自适应速率的要求。
图6为本公开另一实施例提供的神经元模拟电路的具体实现示例的电路图，与图5A所示实施例不同，该阈值调节电路20中的第二忆阻器Rm为非易失型忆阻器，能够在外加电压激励信号作用下近似连续地改变电导状态，并且在无外界电信号激励下能够保持电导状态。
如图6所示，该第一忆阻器Rt与第二忆阻器Rm彼此串联。该第一忆阻器Rt的第一端和第二端分别与第一节点No和第三节点Nd连接，该第二忆阻器Rm的第一端和第二端分别与第三节点Nd和第一电压端V1连接，例如该第一电压端V1为接地端。单稳态电路22的输入端和输出端分别与第三节点Nd和第二节点Nr连接。例如，该第一忆阻器Rt的第一端与积分电路10的输出端直接电连接，该第二忆阻器Rm的第二端接地。例如，该第二忆阻器Rm的第一电极接地，第二电极与该第三节点Nd连接，从而使得该第二忆阻器Rm在第三节点Nd的高电平作用下电阻增大(电导降低)。
如图6所示，例如该第一电压端V1接地，第一忆阻器Rt的两端压降V(No，Nd)满足如下关系式(8)：
其中，Rt和Rm分别为第一忆阻器Rt和第二忆阻器Rm的电阻。
当第一忆阻器Rt的两端压降V(No，Nd)达到该第一忆阻器Rt的阈值电压Vth时，该第一忆阻器Rt从高阻态转为低阻态，此时：
也即该神经元模拟电路30的阈值电压为：
由此可知，该神经元模拟电路30的阈值电压Vsysth和第二忆阻器Rm的阻值Rm大小有关，该阻值Rm越大，在第一节点No电压相同的条件下第一忆阻器Rt上的分压越低，也即第一节点No上的电压所施加到第一忆阻器Rt上的占比越低，因此需要更大的积分电压V(No)使第一忆阻器Rt切换阻态，引起脉冲发放，故该神经元模拟电路30的阈值电压Vsysth增高。以下对该神经元模拟电路30的工作过程进行示例性说明。
例如，在第一节点No与第一电压端V1之间的电压差未达到该神经元模拟电路的阈值电压Vsysth时，该积分电路10处于积分状态，在此过程中第一忆阻器Rt处于高阻态HRS，第二忆阻器Rm的电阻相对第一忆阻器Rt的阻值很小，因此第二忆阻器Rm两端压降始终小于写入该第二忆阻器Rm的阈值电压，该第二忆阻器Rm的电阻基本不发生变化；而随着积分过程的进行，第一节点No的电压V(No)升高，当第一忆阻器Rt两端电压增大至该第一忆阻器Rt的阈值电压时，第一忆阻器Rt切换至低阻态LRS，此时，第二忆阻器Rm两端压降突然增大，第三节点V(Nd)的电压高于该第二忆阻器Rm的阈值电压，导致该第二忆阻器Rm的电阻增高，从而该神经元模拟电路的阈值电压Vsysth也随之增大，实现了阈值自适应。当第三节点Nd的电压复位时，该第二忆阻器Rm的电导会保持而不会自行衰减，从而维持系统阈值的稳定。
本公开至少一实施例还提供一种神经网络装置，包括至少一个神经元单元，该神经元单元包括以上任一实施例提供的神经元模拟电路30。
图7示出了本公开实施例提供的一种神经网络装置50。如图7所示，该神经网络装置50包括逐一连接的N层神经元层，图7示出了相邻的第N层神经元层和第N+1层神经元层，并用箭头示出了信号传输的方向。该第N层神经元层和第N+1层神经元层通过突触权重网络410连接，该突触权重网络410例如由图7所示的电阻411组成的电阻阵列实现，电阻411用于模拟突触，例如可以通过调整各电阻411的阻值来调节突触的权重参数。每层神经元层包括多个神经元单元40，每个神经元单元40包括以上任一实施例提供的神经元模拟电路30。
当上一层神经元层响应于激励信号输出脉冲驱动信号，该驱动脉冲信号通过突触权重网络410形成加权电流作为下一层神经元层的激励信号输入至下一层神经元层，从而完成神经元的信息传递。
由于该神经元单元40中的神经元模拟电路具有阈值自适应行为，该神经网络装置50中的各神经元单元40可以保持较为一致的活跃状态，有利于无监督突出可塑性调节下的网络学习能力的提高，并能够有效减少训练过程中突触单元的更新次数，降低硬件系统功耗对器件循环耐久性的要求。
本公开至少一实施例还提供上述神经元模拟电路30的驱动方法，该驱动方法包括：施加激励信号至积分电路的输入端，以使得该积分电路响应于该激励信号单向改变该第一节点的电压，且在该第一节点与该第一电压端之间的电压差达到该神经元模拟电路的阈值电压时，改变该第二忆阻器的电阻，从而提高该神经元模拟电路的阈值电压；获取从该单稳态电路的输出端输出的输出脉冲。
在至少一示例中，在该第一节点与该第一电压端之间的电压差达到该神经元模拟电路的阈值电压时，改变该第二忆阻器的电阻，从而提高该神经元模拟电路的阈值电压，包括：在该第一节点与该第一电压端之间的电压差达到该神经元模拟电路的阈值电压时，通过改变该第二忆阻器的电阻，降低该第一节点与该第一电压端之间的电压差所施加在该第一忆阻器的占比，从而提高该神经元模拟电路的阈值电压。
在至少一示例中，该驱动方法还包括：在该第一节点与该第一电压端之间的电压差未达到该神经元模拟电路的阈值电压时，改变该第二忆阻器的电阻，例如，增大该第二忆阻器的电阻，从而降低该神经元模拟电路的阈值电压。
具体步骤可以参考上文关于图5A和图6所示实施例的介绍，此处不再赘述。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种神经元模拟电路，包括：
积分电路和阈值调节电路，
其中，所述积分电路包括输入端、输出端和复位端，所述积分电路的输出端与第一节点连接，所述积分电路的输入端配置为接收激励信号，且所述积分电路配置为响应于所述激励信号单向改变所述第一节点的电压；所述积分电路的复位端受第二节点的电压控制；
所述阈值调节电路与所述第一节点、所述第二节点以及第一电压端连接，所述阈值调节电路包括第一忆阻器、第二忆阻器和单稳态电路，所述单稳态电路包括输入端和输出端，所述单稳态电路的输出端与所述第二节点连接，所述单稳态电路的输入端与第三节点连接；
所述第一忆阻器的第一端受所述第一节点的电压控制，所述第一忆阻器的第二端与所述第三节点连接；
所述第二忆阻器的第一端受所述第二节点的电压控制，且所述第二忆阻器配置为根据所述第二忆阻器的第一端和第二端之间的电压差而改变所述第二忆阻器的电阻值；
所述第一忆阻器为阈值开关型忆阻器且具有阈值电压，所述第一忆阻器的第一端和第二端之间的电压差大于所述阈值电压时，所述第一忆阻器的电阻值从第一电阻值改变为第二电阻值，所述第一电阻值高于所述第二电阻值。
2.如权利要求1所述的神经元模拟电路，其中，所述第二忆阻器设置来至少部分响应于所述单稳态电路被触发而在所述第二节点输出并改变所述神经元模拟电路的阈值电压；
所述神经元模拟电路的阈值电压为当所述单稳态电路被触发而输出时、所述积分电路在所述第一节点输出的电压相对于所述第一电压端的电压的电压差。
3.如权利要求1或2所述的神经元模拟电路，其中，所述第二忆阻器为扩散型忆阻器。
4.如权利要求3所述的神经元模拟电路，其中，所述第一忆阻器的第一端和所述第二忆阻器的第一端均与第四节点连接，
所述第二忆阻器的第二端与所述第二节点连接，所述第二忆阻器配置为根据所述单稳态电路输出至所述第二节点的脉冲电压而改变所述第二忆阻器的电阻值。
5.如权利要求4所述的神经元模拟电路，其中，所述阈值调节电路还包括第一电阻，
所述第一电阻的第一端与所述第一节点连接，所述第一电阻的第二端与所述第四节点连接。
6.如权利要求5所述的神经元模拟电路，其中，所述阈值调节电路还包括第二电阻，
所述第二电阻的第一端与所述第三节点连接，所述第二电阻的第二端与所述第一电压端连接。
7.如权利要求1所述的神经元模拟电路，其中，所述第二忆阻器为非易失型忆阻器。
8.如权利要求7所述的神经元模拟电路，其中，
所述第一忆阻器的第一端和第二端分别与所述第一节点和所述第三节点连接；
所述第二忆阻器的第一端与所述第三节点连接，且所述第二忆阻器的第二端与所述第一电压端电连接。
9.一种神经网络装置，包括至少一个神经元单元，
其中，所述至少一个神经元单元包括如权利要求1-8任一所述的神经元模拟电路。
10.一种如权利要求1-8任一所述的神经元模拟电路的驱动方法，包括：
施加所述激励信号至所述积分电路的输入端，以使得所述积分电路响应于所述激励信号单向改变所述第一节点的电压，且在所述第一节点与所述第一电压端之间的电压差达到神经元模拟电路的阈值电压时，改变所述第二忆阻器的电阻，从而提高所述神经元模拟电路的阈值电压；
获取从所述单稳态电路的输出端输出的脉冲信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010850087.7A CN111967589B (zh) | 2020-08-21 | 2020-08-21 | 神经元模拟电路及其驱动方法、神经网络装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010850087.7A CN111967589B (zh) | 2020-08-21 | 2020-08-21 | 神经元模拟电路及其驱动方法、神经网络装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111967589A CN111967589A (zh) | 2020-11-20 |
| CN111967589B true CN111967589B (zh) | 2023-12-26 |
Family
ID=73390624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010850087.7A Active CN111967589B (zh) | 2020-08-21 | 2020-08-21 | 神经元模拟电路及其驱动方法、神经网络装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111967589B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112949819B (zh) * | 2021-01-26 | 2023-11-24 | 首都师范大学 | 基于忆阻器的自供能设备及其脉冲神经网络优化方法 |
| CN113532489A (zh) * | 2021-06-25 | 2021-10-22 | 西安交通大学 | 一种基于莫特绝缘体忆阻器的电容型传感架构 |
| CN113673674A (zh) * | 2021-08-09 | 2021-11-19 | 江南大学 | 一种基于cmos的模拟脉冲神经元电路 |
| CN113592081B (zh) * | 2021-08-11 | 2024-08-02 | 清华大学 | 数据处理装置及数据处理方法 |
| CN114861903B (zh) * | 2022-06-15 | 2023-05-26 | 兰州交通大学 | 一种时滞耦合神经元模型的硬件电路 |
| CN115906961B (zh) * | 2023-02-22 | 2023-05-16 | 北京大学 | 基于易失性阈值阻变忆阻器的自适应人工脉冲神经元电路 |
| CN116720553B (zh) * | 2023-06-12 | 2024-03-26 | 湖南大学 | 一种基于hh模型设计的t型和p型忆阻神经元电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106845634A (zh) * | 2016-12-28 | 2017-06-13 | 华中科技大学 | 一种基于忆阻器件的神经元电路 |
| CN107122828A (zh) * | 2017-05-09 | 2017-09-01 | 清华大学 | 电路结构及其驱动方法、神经网络 |
| CN107742153A (zh) * | 2017-10-20 | 2018-02-27 | 华中科技大学 | 一种基于忆阻器的具有稳态可塑性的神经元电路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103246904B (zh) * | 2013-05-24 | 2016-04-06 | 北京大学 | 基于阻变忆阻器的时间关联学习神经元电路及其实现方法 |
| US20190197391A1 (en) * | 2017-12-27 | 2019-06-27 | Intel Corporation | Homeostatic plasticity control for spiking neural networks |
-
2020
- 2020-08-21 CN CN202010850087.7A patent/CN111967589B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106845634A (zh) * | 2016-12-28 | 2017-06-13 | 华中科技大学 | 一种基于忆阻器件的神经元电路 |
| CN107122828A (zh) * | 2017-05-09 | 2017-09-01 | 清华大学 | 电路结构及其驱动方法、神经网络 |
| CN107742153A (zh) * | 2017-10-20 | 2018-02-27 | 华中科技大学 | 一种基于忆阻器的具有稳态可塑性的神经元电路 |
Non-Patent Citations (1)
| Title |
|---|
| 基于神经元晶体管和忆阻器的Hopfield神经网络及其在联想记忆中的应用;朱航涛;王丽丹;段书凯;杨婷;;西南大学学报(自然科学版)(第02期);163-172 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111967589A (zh) | 2020-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111967589B (zh) | 神经元模拟电路及其驱动方法、神经网络装置 | |
| CN112598124B (zh) | 神经元模拟电路及神经网络装置 | |
| US11232345B2 (en) | Producing spike-timing dependent plasticity in a neuromorphic network utilizing phase change synaptic devices | |
| KR102230784B1 (ko) | Stdp 동작을 위한 시냅스 회로 및 시냅스 회로를 포함하는 뉴로모픽 시스템 | |
| Zheng et al. | Learning in memristor crossbar-based spiking neural networks through modulation of weight-dependent spike-timing-dependent plasticity | |
| Pedretti et al. | Stochastic learning in neuromorphic hardware via spike timing dependent plasticity with RRAM synapses | |
| Covi et al. | HfO2-based memristors for neuromorphic applications | |
| CN109447250B (zh) | 一种基于忆阻器中电池效应的人工神经元 | |
| Chen et al. | Associate learning and correcting in a memristive neural network | |
| US11468300B2 (en) | Circuit structure and driving method thereof, neural network | |
| Zhang et al. | A multi-functional memristive Pavlov associative memory circuit based on neural mechanisms | |
| Milo et al. | Attractor networks and associative memories with STDP learning in RRAM synapses | |
| Zhang et al. | Improved learning experience memristor model and application as neural network synapse | |
| US11586887B2 (en) | Neural network apparatus | |
| KR20200041768A (ko) | 오보닉 임계 스위치를 이용한 인공 뉴런 소자, 그것을 포함하는 인공 신경 칩 및 사용자 장치 | |
| CN112906880A (zh) | 一种基于忆阻器的自适应神经元电路 | |
| Milo et al. | Resistive switching synapses for unsupervised learning in feed-forward and recurrent neural networks | |
| Šuch et al. | Passive memristor synaptic circuits with multiple timing dependent plasticity mechanisms | |
| Bianchi et al. | Energy-efficient continual learning in hybrid supervised-unsupervised neural networks with PCM synapses | |
| Shi et al. | Exploiting memristors for neuromorphic reinforcement learning | |
| Morozov et al. | Simulation of the neuromorphic network operation taking into account stochastic effects | |
| Huayaney et al. | A VLSI implementation of a calcium-based plasticity learning model | |
| Mulaosmanovic et al. | FeFETs for neuromorphic systems | |
| Ostrovskii et al. | Studying the dynamics of memristive synapses in spiking neuromorphic systems | |
| CN113191492B (zh) | 一种突触训练装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |