CN103246904B - 基于阻变忆阻器的时间关联学习神经元电路及其实现方法 - Google Patents
基于阻变忆阻器的时间关联学习神经元电路及其实现方法 Download PDFInfo
- Publication number
- CN103246904B CN103246904B CN201310197061.7A CN201310197061A CN103246904B CN 103246904 B CN103246904 B CN 103246904B CN 201310197061 A CN201310197061 A CN 201310197061A CN 103246904 B CN103246904 B CN 103246904B
- Authority
- CN
- China
- Prior art keywords
- neuronal cell
- signal
- cell circuit
- transmission gate
- pumping signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/049—Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
- G06N3/065—Analogue means
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Molecular Biology (AREA)
- General Health & Medical Sciences (AREA)
- Evolutionary Computation (AREA)
- Mathematical Physics (AREA)
- Computational Linguistics (AREA)
- Artificial Intelligence (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Software Systems (AREA)
- Neurology (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种基于阻变忆阻器的时间关联学习神经元电路及其实现方法。本发明利用阻变忆阻器的开关特性,当其两端被两个激励信号同步选定时,将会在器件的两端形成可以使其发生阻变的电压压降,从而实现这个突触连接的开断,实现两个激励信号的关联与否,并具有记忆特性,而且能够复述出之前的激励信号,即达到学习目的。由于阻变忆阻器的结构简单且可集成度高,能够实现大规模的物理神经元突触连接,以达到更为复杂的学习甚至逻辑功能,本发明在神经元计算中有着很好的应用前景。
Description
技术领域
本发明涉及一种神经元细胞电路,尤其涉及一种基于阻变忆阻器的时间关联学习神经元电路及其实现方法。
背景技术
数字计算机是二十世纪人类科技文明进步的重要产物,它的影响渗透到人们生活的方方面面。然而,随着计算机工业的发展和微电子产业的进步,人们已经不能满足于现有计算机的功能,高的计算速度、大的存储容量、智能化已成为计算机进一步发展的必然趋势。神经计算机因其具有大规模并行处理、识别能力强、可处理模拟信息、机器自学习等特点,成为未来数字计算机强有力的替代者,其硬件制造的关键在于良好的、能够大规模集成的权重互联。在神经元细胞电路中需要用到大量的突触连接,而且这些突触连接必须具有可变的权重,以及较小的面积以便于大规模集成。对于在神经元细胞电路中用作突触连接的阻变忆阻器件而言,其阻值即为突触的权重值。忆阻器具有结构简单、面积小、便于大规模集成、阻值连续变化等特点,因而它的出现为神经计算机的硬件实现提供了良好的器件基础,因此基于阻变忆阻器的神经元单元电路得到了广泛的研究。
现有技术中数字计算机的计算功能在设计阶段已经完成,而计算机设计完成后,计算机只是重现已经设定的逻辑,不具备自主的学习能力,不具有真正意义的学习功能。
发明内容
针对现有技术中存在的问题,本发明提出一种新型的神经元电路,能够实现生物神经元的基本学习记忆功能。
本发明的一个目的在于提供一种基于阻变忆阻器的时间关联学习神经元电路。
本发明的基于阻变忆阻器的时间关联学习神经元电路包括:两个神经元细胞电路及作为二者之间的突触连接的阻变忆阻器;进一步,神经元细胞电路包括:激励信号端、突触连接端、缓冲器、控制信号反相器、第一传输门及第二传输门;其中,
缓冲器的输出端连接至激励信号端,输入端连接至第二传输门的一个信号端;
控制信号反相器的输入端连接至激励信号端、第一传输门的正控制端及第二传输门的负控制端,输出端连接至第一传输门的负控制端及第二传输门的正控制端;
第一传输门的一个信号端连接至电压源,另一个信号端连接至突触连接端,正控制端连接至激励信号端,负控制端连接至控制信号反相器的输出端;
第二传输门的一个信号端连接至缓冲器的输入端,另一个信号端连接至突触连接端,正控制端口连接至控制信号反相器的输出端,负控制端连接至激励信号端。
阻变忆阻器为三明治结构,包括顶电极、底电极以及填充在两者之间的阻变材料。顶电极和底电极的材料采用金属。阻变忆阻器为通过电压编程的电阻器,即可以通过施加一定的电压而改变器件的阻值,该类器件在目前的学术领域得到广泛的研究。根据编程电压的极性可以将该类器件分为单极型阻变忆阻器和双极性阻变忆阻器。两个神经元细胞电路之间的关联性,将由作为两者的突触连接的阻变忆阻器所决定,当阻变忆阻器阻值处在最大值时,突触连接权重最小,两者间的关联性几乎为零,即互相不会影响;而当阻变忆阻器的阻值变小时,突触连接权重增大,两者之间产生较大的关联性,使得对两个细胞电路产生激励的两个激励信号间,建立了关联性。
两个神经元细胞电路分别为前神经元细胞电路和后神经元细胞电路,前神经元细胞电路的第一传输门的控制端连接正电压源,后神经元细胞电路的第一传输门的控制端连接负电压源。前神经元细胞电路的突触连接端通过金属连接线连接至阻变忆阻器的顶电极;后神经元细胞电路的突触连接端通过金属连接线连接至阻变忆阻器的底电极。前神经元细胞电路接收激励信号时,通过突触连接端对阻变忆阻器施加正电压;后神经元细胞电路接收激励信号时,通过突触连接端对阻变忆阻器施加负电压,这样当两个激励信号同时接收时,在阻变忆阻器的两端产生较大的电压差,使阻变忆阻器的阻值变小。神经元细胞电路的激励信号端即可作为激励信号的输入端,也可以作为激励信号的输出端,作为激励信号的输入端时,激励信号从激励信号端输入,连接至第一传输门的正控制端,能够通过打开第一传输门,而第二传输门关断,从而将电压源信号施加到突触连接端,电压源信号由电压源给出;作为激励信号的输出端时,作为缓冲器的输出端,缓冲器的输入端连接突触连接端。缓冲器为偶数个串联的反相器,用来提高对下一级电路的驱动能力,使电压更加稳定。
下面简单说明本发明的原理。
首先,阐述一种人类学习的基本模式,即认识一种事物,需要事物本身的影像信号,通过眼睛输入给大脑,同时需要解释这种事物的声音信号,通过耳朵输入给大脑。两者作为这种事物学习的基本元素,并且只有当两个信号同时输入时,才会在大脑中建立事物图像与事物意义的关联,并在下一次两者中的一个信号输入时,可以通过“思考”,唤醒另一个信号的记忆,即实现了对一种事物的学习和记忆功能。这种学习记忆的强弱由突触关联的强弱决定,而关联的强弱由学习时间的长短决定,这种时间关联的学习记忆模式,与现在广泛研究的阻变忆阻器的阻变特性有着非常相似之处,这也是本发明所基于的理论基础。
然后,简要说明一下本发明的实现原理。当两个神经元细胞电路同时接到各自的激励信号时,分别对各自的激励信号产生应激信号,该应激信号会通过金属连线将其施加到与之相连的阻变忆阻器上,当前后两个激励信号同时激励时,将在阻变忆阻器上形成使之发生阻变的电压差,开始时阻值较大,随着激励持续时间而阻值逐渐变小,即从一开始的突触连接的权重较小变为权重增大,直到激励信号中的一个结束,因为认知的过程需要两个激励信号同时进行。激励信号结束后,阻变忆阻器的阻值保持不变,相当于学习过程中的记忆。被改变后的阻变忆阻器,准确来说是阻值变小后的阻变忆阻器,使得两个神经元细胞电路间产生较强的关联性,即突触连接的权重增大,其中一个细胞电路的激励信号被另一个细胞感知到的概率增大。学习认知的目的是记忆,并且能够准确的逆向复述出来之前认识到的事物的信号。当两个神经元细胞电路中的任何一个,再次接收到之前学习的激励信号时,将会通过自身的应激信号与突触连接,对另一个神经元细胞电路产生影响,并使之产生其对应的激励信号,即当时两个产生关联的两个激励信号中的另外一个。至此,完成了利用基于阻变忆阻器的阻变特性,模仿人类学习认知的神经元网络电路的学习过程。
本发明的另一个目的在于提供一种基于阻变忆阻器的时间关联学习神经元电路进行时间关联学习的实现方法。
本发明的采用基于阻变忆阻器的时间关联学习神经元电路进行时间关联学习的实现方法,包括以下步骤:
第一步)建立关联
1)两个神经元细胞电路分别从激励信号端接收两个不同的激励信号;
2)两个激励信号在时间上产生重叠,在重叠的这段时间里,阻变忆阻器的阻值逐渐变小;
3)两个激励信号中的一个结束时,阻变忆阻器阻值将保持不变;
第二步)复述
当两个神经元细胞电路中的任何一个,再次接收到之前学习的激励信号时,将会通过自
身的应激信号,经过阻变忆阻器,对另一个神经元细胞电路产生影响,并使之产生其对
应的激励信号。
本发明中,两个激励信号产生重叠的时间越长,相当于同一个事物的两个信号同时建立关联的时间越长,阻变忆阻器的值越小,相当于建立起关联的概率越大,激励信号结束,阻值保持不变,相当于对事物信号的记忆,当其中一个激励信号再次出现时,另一个相关联的激励信号被重复出现的概率越高,由此可见,本发明的时间关联学习的实现方法,极其准确的模仿了人类的学习过程。
本发明的优势:
本发明利用阻变忆阻器的开关特性,当其两端被两个激励信号同步选定时,将会在器件的两端形成可以使其发生阻变的电压压降,从而实现这个突触连接的开断,实现两个激励信号的关联与否,并具有记忆特性,而且能够复述出之前的激励信号,即达到学习目的。由于阻变忆阻器的结构简单且可集成度高,能够实现大规模的物理神经元突触连接,以达到更为复杂的学习甚至逻辑功能,其在神经元计算中有着很好的应用前景。
附图说明
图1是本发明的基于阻变忆阻器的时间关联学习神经元电路的结构示意图;
图2是本发明的神经元细胞电路的一个实施例的内部的电路图;
图3是本发明的作为神经元细胞电路的突触连接的阻变忆阻器的结构示意图;
图4是本发明的阻变忆阻器的一个实施例的工作时序的曲线图。
具体实施方式
下面结合附图,通过实例对本发明做进一步说明。
如图1所示,本发明基于阻变忆阻器的时间关联学习神经元电路包括:两个神经元细胞电路1和2及作为二者之间的突触连接的阻变忆阻器3;进一步,如图2所示,神经元细胞电路包括:激励信号端P、突触连接端M、缓冲器、控制信号反相器N1、第一传输门T1及第二传输门T2;其中,
缓冲器的输出端out连接至激励信号端P,输入端in连接至第二传输门T2的一个信号端;
控制信号反相器N1的输入端in连接至激励信号端P、第一传输门T1的正控制端S及第二传输门T2的负控制端S,输出端out连接至第一传输门T1的负控制端S及第二传输门T2的正控制端S;
第一传输门T1的一个信号端连接至电压源,另一个信号端连接至突触连接端M,正控制端S连接至激励信号端P,负控制端连接至控制信号反相器N1的输出端out;
第二传输门T2的一个信号端连接至缓冲器的输入端in,另一个信号端连接至突触连接端M,正控制端口S连接至信号反相器N1的输出端out,负控制端S连接至控制激励信号端P。
在本实施例中,缓冲器由两个串联的反相器N1和N2构成。
如图3所示,阻变忆阻器为三明治结构,包括顶电极31、底电极32以及填充在两者之间的阻变材料33。
本实施例中采用双极性阻变忆阻器。当阻变忆阻器的两端施加的电压差超过阈值Vset时,阻变忆阻器的电阻值R将会发生变化,变大还是变小由此时的电压极性决定,当电压为正向时,阻值变小,当电压为负向时,阻值变大,且阻值的变化呈一种非线性的缓变,变化量与时间t和电压V呈正相关。而当阻变忆阻器的两端施加的电压差低于该阈值时,阻变忆阻器的电阻值将不发生变化,表现出一种记忆特性。阻变忆阻器的工作原理如图4所示,第一时间段t1,电压值小于编程阈值,阻值保持不变,第二时间段t2,正向电压高于编程阈值,电阻值发生变化,由大变小,并且呈一种非线性的缓变,随着时间的增加,变化越来越快(这种机理已经得到实验和理论的证实,具体原理这里不展开详述),其特点与人类认知学习的模式有着非常巧合的相似之处。第三时间段t3,为一个低于阈值的电压,其阻值将保持不变,相当于学习过程中的记忆。与第二时间段t2图像想反,第四时间段t4,施加一个反向电压,且电压值高于编程阈值Vreset,电阻值发生变化,由小变大,同样呈现一种非线性,这次是随着时间的增加,变化越来越慢,同样,这与人类认知学习中的遗忘规律相吻合。
两个神经元细胞电路分别为前神经元细胞电路1和后神经元细胞电路2,前神经元细胞电路的第一传输门的控制端连接正电压源Vp,后神经元细胞电路2的第一传输门的控制端连接负电压源Vn。前神经元细胞电路1接收激励信号时,通过突触连接端M对阻变忆阻器施加正电压;后神经元细胞电路2接收激励信号时,通过突触连接端M对阻变忆阻器施加负电压,这样当两个激励信号同时接收时,在阻变忆阻器的两端产生大于编程阈值的电压差,阻值变小。神经元细胞电路的激励信号端P即可作为激励信号的输入端,也可以作为激励信号的输出端,作为激励信号的输入端时,激励信号从激励信号端输入,连接至第一传输门T1的正控制端,能够通过打开第一传输门T1,而第二传输门T2关断,从而将电压源信号施加到突触连接端M,电压源信号由独立的电压源给出;作为激励信号的输出端时,作为缓冲器的输出端,缓冲器的输入端连接突触连接端M。具体的工作过程如下:建立关联时,两个需要建立关联的激励信号,分别通过两个神经元细胞电路的激励信号端P输入,进入之后会使得电路中的传输门打开,产生应激信号,通过传输门给到各自的M端口。两个极性相反的应激电压信号再通过M端口向外各自传输到阻变忆阻器的顶电极和底电极。由于此时的压差超过了阻变忆阻器发生阻变的阈值电压,因此,阻变忆阻器发生阻变,由于是正向电压极性,阻值由大变小。阻值变小,相应的该突触连接权重增大,即一个神经元细胞电路接收到激励信号时,影响到另一个神经元细胞电路也发生激励信号的概率增大,也即两个激励信号或者是两个细胞电路之间发生了关联性。权重增大的多少,由两个激励信号同时施加的时间长短决定,时间越长,权重越大,两者间的关联性越大,继而逆向复述的成功率越大;反之则越小。这种规律与人类学习认知的过程相类似。激励信号结束后,阻变忆阻器的阻值将保持不变,表现为学习中的记忆。逆向复述的过程,即当任意一个神经元细胞电路单独接收到激励信号时,其产生的应激信号,将会乘上突触权重后,发射到另一个神经元细胞电路的突触连接端M,突触连接端M作为输入时,为缓冲器的输入端,进来的前一级应激信号将通过缓冲器在输出端形成激励信号,也就是在该神经元细胞电路的激励信号端P形成了激励信号,该激励信号反过来又会使本神经元细胞电路发生应激信号,再次使得突触连接发生权重增大。也就是说每一次的逆向复述都是一次再加深学习过程。这与人类认知学习中的原理相类似。
下面描述基于阻变忆阻器的时间关联学习神经元电路的进行时间关联学习的实现方法,包括两部分:
第一步)建立关联
就两个应激电压信号单独而言,都无法使得阻变忆阻器发生阻变,即单个电压信号的幅值没有达到使阻变忆阻器发生阻变的阈值,而当一正一负两个电压信号叠加时,阻变忆阻器上的电压差将是两个电压信号幅值的绝对值之和,超过了阈值,阻变忆阻器将发生阻变,即开始改变两个神经元细胞电路之间的连接权重,是两个激励信号之间建立了关联性,而这个关联性的建立,需要两个激励信号同时施加,才会发生,也就满足了人类学习认知时,需要两个学习元素同时出现才能建立认知。
第二步)复述
以上功能是学习认知的第一步,完成学习的功能,还需要成功的逆向复述出之前学习内容,本神经元细胞电路中的复述过程,即是当两个激励信号只出现一个时,会自动产出另一个激励信号。无论是前神经元细胞电路,还是后神经元细胞电路,当其中一个再次接收到之前的激励信号后,将会通过应激信号,发射到与另一个神经元细胞电路的作为突触连接的阻变忆阻器上,此时因为阻值小,突触连接权重很大,即两者间有较强的关联性,该应激信号会乘上该权重,输入到另一个神经元细胞电路中,并通过缓冲器,产生了之前建立关联的另一个激励信号,至此成功完成了逆向复述的过程。值得一提的是,复述产生的激励信号又会在神经元细胞电路中产生再一次的应激信号,使得两个细胞电路之间的突触连接再次得到学习,也就是阻变忆阻器的阻值进一步减小,突触连接权重进一步增大。由此可见,每一次的逆向复述都是对之前学习认识的一次学习加固,即更加增大了两个信号之间的关联性,这与人类学习认知中的,勤加练习、孰能生巧的规律相一致。
至此该设计电路完成了原来预想的模拟人类学习认知的过程,能够实现对两个信号的认知和学习,并能够成功的逆向复述出来。
最后需要注意的是,公布实施方式的目的在于帮助进一步理解本发明,但是本领域的技术人员可以理解:在不脱离本发明及所附的权利要求的精神和范围内,各种替换和修改都是可能的。因此,本发明不应局限于实施例所公开的内容,本发明要求保护的范围以权利要求书界定的范围为准。
Claims (10)
1.一种时间关联学习神经元电路,其特征在于,所述电路包括:两个神经元细胞电路(1)和(2)及作为二者之间的突触连接的阻变忆阻器(3);进一步,神经元细胞电路包括:激励信号端P、突触连接端M、缓冲器、控制信号反相器N1、第一传输门T1及第二传输门T2;其中,
所述缓冲器的输出端out连接至激励信号端P,输入端in连接至第二传输门T2的一个信号端;
所述控制信号反相器N1的输入端in连接至激励信号端P、第一传输门T1的正控制端S及第二传输门T2的负控制端,输出端out连接至第一传输门T1的负控制端及第二传输门T2的正控制端S;
所述第一传输门T1的一个信号端连接至电压源,另一个信号端连接至突触连接端M,正控制端S连接至激励信号端P,负控制端连接至控制信号反相器N1的输出端out;
所述第二传输门T2的一个信号端连接至缓冲器的输入端in,另一个信号端连接至突触连接端M,正控制端口S连接至控制信号反相器N1的输出端out,负控制端连接至激励信号端P。
2.如权利要求1所述的时间关联学习神经元电路,其特征在于,所述阻变忆阻器(3)为三明治结构,包括顶电极(31)、底电极(32)以及填充在两者之间的阻变材料(33)。
3.如权利要求2所述的时间关联学习神经元电路,其特征在于,所述阻变忆阻器为通过电压编程的电阻器,根据编程电压的极性,分为单极型阻变忆阻器和双极性阻变忆阻器。
4.如权利要求2所述的时间关联学习神经元电路,其特征在于,两个神经元细胞电路分别为前神经元细胞电路(1)和后神经元细胞电路(2),所述前神经元细胞电路(1)的第一传输门T1的控制端连接正电压源Vp,后神经元细胞电路(2)的第一传输门T1的控制端连接负电压源Vn。
5.如权利要求4所述的时间关联学习神经元电路,其特征在于,所述前神经元细胞电路(1)的突触连接端M通过金属连接线连接至阻变忆阻器(3)的顶电极(31);后神经元细胞电路(2)的突触连接端M通过金属连接线连接至阻变忆阻器(3)的底电极(32)。
6.如权利要求1所述的时间关联学习神经元电路,其特征在于,所述缓冲器为偶数个串联的反相器。
7.如权利要求1所述的时间关联学习神经元电路,其特征在于,所述神经元细胞电路的激励信号端P既作为激励信号的输入端,也作为激励信号的输出端。
8.一种权利要求1所述的时间关联学习神经元电路的进行时间关联学习的实现方法,其特征在于,包括以下步骤:
第一步)建立关联
1)两个神经元细胞电路分别从激励信号端接收两个不同的激励信号;
2)两个激励信号在时间上产生重叠,在重叠的这段时间里,阻变忆阻器的阻值逐渐变小;
3)两个激励信号中的一个结束时,阻变忆阻器阻值将保持不变;
第二步)复述
当两个神经元细胞电路中的任何一个,再次接收到之前学习的激励信号时,将会通过自身的应激信号,经过阻变忆阻器,对另一个神经元细胞电路产生影响,并使之产生另一个神经元细胞电路对应的激励信号。
9.如权利要求8所述的实现方法,其特征在于,在第一步中,神经元细胞电路的激励信号端P作为激励信号的输入端,激励信号从激励信号端输入,连接至第一传输门T1的正控制端S,通过打开第一传输门T1,而第二传输门T2关断,从而将电压源信号施加到突触连接端M,电压源信号由电压源给出。
10.如权利要求8所述的实现方法,其特征在于,在第二步中,神经元细胞电路的激励信号端P作为激励信号的输出端,缓冲器的输入端连接突触连接端M。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310197061.7A CN103246904B (zh) | 2013-05-24 | 2013-05-24 | 基于阻变忆阻器的时间关联学习神经元电路及其实现方法 |
US14/892,130 US20160110644A1 (en) | 2013-05-24 | 2013-09-30 | Time Correlation Learning Neuron Circuit Based on a Resistive Memristor and an Implementation Method Thereof |
PCT/CN2013/084752 WO2014187059A1 (zh) | 2013-05-24 | 2013-09-30 | 基于阻变忆阻器的时间关联学习神经元电路及其实现方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310197061.7A CN103246904B (zh) | 2013-05-24 | 2013-05-24 | 基于阻变忆阻器的时间关联学习神经元电路及其实现方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103246904A CN103246904A (zh) | 2013-08-14 |
CN103246904B true CN103246904B (zh) | 2016-04-06 |
Family
ID=48926417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310197061.7A Active CN103246904B (zh) | 2013-05-24 | 2013-05-24 | 基于阻变忆阻器的时间关联学习神经元电路及其实现方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20160110644A1 (zh) |
CN (1) | CN103246904B (zh) |
WO (1) | WO2014187059A1 (zh) |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103246904B (zh) * | 2013-05-24 | 2016-04-06 | 北京大学 | 基于阻变忆阻器的时间关联学习神经元电路及其实现方法 |
CN103580668B (zh) * | 2013-10-28 | 2016-04-20 | 华中科技大学 | 一种基于忆阻器的联想记忆电路 |
CN104979472B (zh) * | 2014-04-11 | 2017-07-28 | 中国科学院宁波材料技术与工程研究所 | 一种有机高分子忆阻结构单元 |
CN104539280B (zh) * | 2014-11-23 | 2017-10-27 | 华中科技大学 | 一种基于忆阻器实现多层识别的电路及其控制方法 |
WO2016085470A1 (en) * | 2014-11-25 | 2016-06-02 | Hewlett-Packard Development Company, L.P. | Bi-polar memristor |
CN106470023A (zh) * | 2015-08-18 | 2017-03-01 | 华为技术有限公司 | 神经模拟电路 |
US20170118479A1 (en) * | 2015-10-23 | 2017-04-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
US10452973B2 (en) | 2016-06-22 | 2019-10-22 | International Business Machines Corporation | Smart logic device |
CN110036443B (zh) * | 2016-11-30 | 2023-08-08 | 国立研究开发法人科学技术振兴机构 | 神经元电路、信号传输系统以及开关电路 |
CN106779059B (zh) * | 2016-12-30 | 2019-03-05 | 华中科技大学 | 一种基于忆阻的巴普洛夫联想记忆的人工神经网络电路 |
KR101918102B1 (ko) | 2017-02-14 | 2019-02-08 | 한국과학기술연구원 | 플로팅 게이트 적분기를 이용한 고집적 저전력 소모 인공뉴런 회로 및 이를 포함하는 뉴로모르픽 시스템, 이의 제어 방법 |
CN107122828B (zh) | 2017-05-09 | 2020-05-05 | 清华大学 | 电路结构及其驱动方法、神经网络 |
FR3074337B1 (fr) * | 2017-11-30 | 2021-04-09 | Thales Sa | Reseau neuromimetique et procede de fabrication associe |
CN109102071B (zh) * | 2018-08-07 | 2020-12-11 | 中国科学院微电子研究所 | 一种神经元电路以及神经网络电路 |
DE102018213147A1 (de) * | 2018-08-07 | 2020-02-13 | Robert Bosch Gmbh | Auffrischen von mittels Memristoren gespeicherten Daten |
CN109346598A (zh) * | 2018-08-31 | 2019-02-15 | 南京邮电大学 | 一种具有生物突触模拟功能的卟啉忆阻器及其制备方法和应用 |
KR102350877B1 (ko) * | 2018-11-29 | 2022-01-13 | 한국전자통신연구원 | 뉴런 회로 및 그 동작 방법 |
US11977973B2 (en) | 2018-11-29 | 2024-05-07 | Electronics And Telecommunications Research Institute | Neuron circuit and operating method thereof |
CN109829194B (zh) * | 2018-12-28 | 2022-12-06 | 山东科技大学 | 一种绝对值磁控忆阻器等效模拟电路 |
CN109754070B (zh) * | 2018-12-28 | 2022-10-21 | 东莞钜威软件科技有限公司 | 基于神经网络的绝缘阻值计算方法及电子设备 |
CN110428049B (zh) * | 2019-08-21 | 2021-10-26 | 南京邮电大学 | 一种基于多态忆阻器的电压型神经网络及其操作方法 |
CN110428050B (zh) * | 2019-08-25 | 2024-04-05 | 湖北大学 | 一种基于忆阻器实现多样化stdp学习规则的突触仿生电路 |
CN110728102B (zh) * | 2019-09-29 | 2023-09-22 | 山东科技大学 | 一种多稳态忆感器模拟电路 |
CN111061454B (zh) * | 2019-12-18 | 2022-02-11 | 北京大学 | 一种基于双极性忆阻器的逻辑实现方法 |
CN111967589B (zh) * | 2020-08-21 | 2023-12-26 | 清华大学 | 神经元模拟电路及其驱动方法、神经网络装置 |
CN112071346B (zh) * | 2020-09-07 | 2022-06-21 | 湖南大学 | 基于忆阻器簇的3d交叉阵列结构 |
CN112906880B (zh) * | 2021-04-08 | 2022-04-26 | 华中科技大学 | 一种基于忆阻器的自适应神经元电路 |
CN113311702B (zh) * | 2021-05-06 | 2022-06-21 | 清华大学 | 一种基于Master-Slave神经元的人工神经网络控制器 |
CN113469348B (zh) * | 2021-06-21 | 2024-02-20 | 安徽大学 | 一种联想记忆中多次泛化和分化的神经形态电路 |
CN113658493B (zh) * | 2021-08-20 | 2023-05-02 | 安徽大学 | 一种用于模拟联想记忆的强化学习仿生电路架构 |
CN114169511B (zh) * | 2021-11-11 | 2024-03-19 | 山东科技大学 | 一种基于实物忆阻器的联想记忆电路及方法 |
CN115062772B (zh) * | 2022-06-10 | 2023-09-26 | 常州大学 | 一种简单的rc型神经元簇放电电路 |
CN115456157B (zh) * | 2022-11-11 | 2023-02-07 | 华中科技大学 | 一种基于忆阻器的多感觉互联想记忆网络电路 |
CN115600665B (zh) * | 2022-11-16 | 2024-04-09 | 湖南师范大学 | 一种基于vta-da神经元的忆阻自修复神经网络电路 |
CN116523012B (zh) * | 2023-07-03 | 2023-09-08 | 湖南师范大学 | 一种基于生成对抗神经网络的忆阻器自学习电路 |
CN116894470B (zh) * | 2023-07-28 | 2024-01-23 | 常州大学 | 一种模拟动物操作性条件反射的神经功能性电路 |
CN117692003B (zh) * | 2023-12-11 | 2024-05-28 | 广东工业大学 | 一种基于神经元的模数转换器 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102543172A (zh) * | 2012-02-27 | 2012-07-04 | 北京大学 | 一种适用于神经元电路的阻变忆阻器的控制方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US93001A (en) * | 1869-07-27 | Improved pitcher for cooling liquids | ||
US384010A (en) * | 1888-06-05 | Percy g | ||
JP2810202B2 (ja) * | 1990-04-25 | 1998-10-15 | 株式会社日立製作所 | ニューラルネットワークによる情報処理装置 |
JP3305267B2 (ja) * | 1998-08-07 | 2002-07-22 | 株式会社モノリス | シナプス素子、しきい値回路およびニューロン装置 |
US8605484B2 (en) * | 2009-01-29 | 2013-12-10 | Hewlett-Packard Development Company, L.P. | Self-repairing memristor and method |
CN103246904B (zh) * | 2013-05-24 | 2016-04-06 | 北京大学 | 基于阻变忆阻器的时间关联学习神经元电路及其实现方法 |
-
2013
- 2013-05-24 CN CN201310197061.7A patent/CN103246904B/zh active Active
- 2013-09-30 US US14/892,130 patent/US20160110644A1/en not_active Abandoned
- 2013-09-30 WO PCT/CN2013/084752 patent/WO2014187059A1/zh active Application Filing
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102543172A (zh) * | 2012-02-27 | 2012-07-04 | 北京大学 | 一种适用于神经元电路的阻变忆阻器的控制方法 |
Non-Patent Citations (1)
Title |
---|
《Neural Learning Circuits Utilizing Nano-Crystalline Silicon Transistors and Memristors》;Kurtis D. Cantley,Anand Subramaniam,Harvey J. Stiegler;《Neural Networks and Learning Systems,IEEE Transactions on》;20120201;第23卷(第4期);565-573 * |
Also Published As
Publication number | Publication date |
---|---|
WO2014187059A1 (zh) | 2014-11-27 |
US20160110644A1 (en) | 2016-04-21 |
CN103246904A (zh) | 2013-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103246904B (zh) | 基于阻变忆阻器的时间关联学习神经元电路及其实现方法 | |
Azghadi et al. | A hybrid CMOS-memristor neuromorphic synapse | |
US9330355B2 (en) | Computed synapses for neuromorphic systems | |
CN102610274B (zh) | 一种阻变突触权值调整电路 | |
CN105224986A (zh) | 基于忆阻器件的深度神经网络系统 | |
CN106779059A (zh) | 一种基于忆阻的巴普洛夫联想记忆的人工神经网络电路 | |
CN108804786A (zh) | 一种联想神经网络突触权值可塑的忆阻模型电路设计方法 | |
CN106981567A (zh) | 一种基于光电耦合忆阻器的人工突触器件及其调制方法 | |
CN103324979B (zh) | 一种可编程阈值电路 | |
CN109165730A (zh) | 交叉阵列神经形态硬件中状态量化网络实现方法 | |
Du et al. | A memristor-based circuit design of pavlov associative memory with secondary conditional reflex and its application | |
Zhang et al. | The framework and memristive circuit design for multisensory mutual associative memory networks | |
CN109102072B (zh) | 一种基于单电子晶体管的忆阻突触脉冲神经网络电路设计方法 | |
CN115456157B (zh) | 一种基于忆阻器的多感觉互联想记忆网络电路 | |
Chen et al. | A forgetting memristive spiking neural network for pavlov experiment | |
CN110443356B (zh) | 一种基于多阻态忆阻器的电流型神经网络 | |
CN114169511A (zh) | 一种基于实物忆阻器的联想记忆电路及方法 | |
Mustafa | On performance evaluation of brain based learning processes using neural networks | |
CN110910723A (zh) | 一种基于忆阻器的巴甫洛夫双模式切换的学习记忆电路 | |
CN107590360A (zh) | 基于fpga的神经元离子通道动态特性实验平台 | |
CN103279626A (zh) | 一种仿真模型建立方法及系统 | |
Wang et al. | A memristor-based neural network design for associative learning | |
Liu et al. | Fusion of image storage and operation based on ag-chalcogenide memristor with synaptic plasticity | |
CN110766149A (zh) | 放电速率依赖可塑性结构及实现方法 | |
Sarkar et al. | A new supervised learning approach for visual pattern recognition using discrete circuit elements and memristor array |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |