CN114169511A - 一种基于实物忆阻器的联想记忆电路及方法 - Google Patents
一种基于实物忆阻器的联想记忆电路及方法 Download PDFInfo
- Publication number
- CN114169511A CN114169511A CN202111329947.3A CN202111329947A CN114169511A CN 114169511 A CN114169511 A CN 114169511A CN 202111329947 A CN202111329947 A CN 202111329947A CN 114169511 A CN114169511 A CN 114169511A
- Authority
- CN
- China
- Prior art keywords
- neuron
- associative memory
- synaptic
- memristor
- conditional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 128
- 238000000034 method Methods 0.000 title claims abstract description 23
- 210000002569 neuron Anatomy 0.000 claims abstract description 99
- 210000000225 synapse Anatomy 0.000 claims abstract description 89
- 210000005215 presynaptic neuron Anatomy 0.000 claims abstract description 83
- 230000001242 postsynaptic effect Effects 0.000 claims abstract description 54
- 230000000946 synaptic effect Effects 0.000 claims abstract description 52
- 230000000638 stimulation Effects 0.000 claims abstract description 43
- 238000013529 biological neural network Methods 0.000 claims abstract description 15
- 210000004027 cell Anatomy 0.000 claims abstract description 3
- 230000008859 change Effects 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 11
- 238000012549 training Methods 0.000 claims description 7
- 230000011514 reflex Effects 0.000 claims description 6
- 241000282414 Homo sapiens Species 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims description 4
- 230000006386 memory function Effects 0.000 claims description 4
- 230000036982 action potential Effects 0.000 claims description 2
- 230000004044 response Effects 0.000 claims description 2
- 238000013528 artificial neural network Methods 0.000 abstract description 6
- 230000007547 defect Effects 0.000 abstract description 2
- 238000005265 energy consumption Methods 0.000 abstract description 2
- 230000010354 integration Effects 0.000 abstract description 2
- 238000002474 experimental method Methods 0.000 description 15
- 238000004088 simulation Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 239000012528 membrane Substances 0.000 description 6
- 206010033307 Overweight Diseases 0.000 description 5
- 230000001143 conditioned effect Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000036278 prepulse Effects 0.000 description 2
- 210000003296 saliva Anatomy 0.000 description 2
- 206010039424 Salivary hypersecretion Diseases 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 210000002364 input neuron Anatomy 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011664 nicotinic acid Substances 0.000 description 1
- 210000004205 output neuron Anatomy 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000284 resting effect Effects 0.000 description 1
- 208000026451 salivation Diseases 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Computational Linguistics (AREA)
- Data Mining & Analysis (AREA)
- Artificial Intelligence (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Neurology (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种基于实物忆阻器的联想记忆电路及记忆方法，该电路包括突触单元和脉冲神经元单元；所述突触单元包括忆阻突触M1和忆阻突触M2；所述脉冲神经元单元包括突触前神经元A、突触前神经元B和突触后神经元C，突触前神经元A与突触前神经元B分别接收条件刺激信号和非条件刺激信号；突触单元与脉冲神经元单元组成一个基本联想记忆单元，若干个基本联想记忆单元可以组成生物神经网络。突触单元是基于实物忆阻器，改进了传统突触电路体积大、能耗高的缺点，提高了人工神经网络的集成度，为人工神经网络硬件电路模拟大规模生物神经网络提供了可能。
Description
技术领域
本发明涉及联想记忆电路领域，尤其涉及一种基于实物忆阻器的联想记忆电路及方法。
背景技术
为了使计算机和机器更加智能，越来越多的研究人员致力于研究如何搭建神经形态电路来模拟生物神经网络。生物神经网络重要的功能之一就是联想记忆，联想记忆是人类生活中的一种自我学习方法，它使人类能够记住两个事件之间的关系。利用神经形态电路模拟联想记忆也是进一步研究利用神经形态电路进行各种信息处理的基础，因此在电路中实现联想记忆功能对神经形态电路的发展有着重要的意义。
忆阻器是除电阻、电感和电容外的第四个基本电路元件，忆阻器的电导可通过电压或电流脉冲可逆地调节到多级电导状态，并在停止电刺激后忆阻器的电导状态保持不变。忆阻器的这些特性与生物突触的可塑性变化极为类似，被认为是生物神经网络突触结构的理想选择之一。由忆阻突触构成的神经形态电路可以达到神经元互联的效果，基于忆阻器的计算机将会变得更加智能化和人性化。忆阻器可以与生物神经网络结合来模拟生物联想记忆的功能。目前已经有许多忆阻联想记忆电路被提出，但大部分的联想记忆电路是基于模拟忆阻器设计的，所得出的仿真结果与实际电路的运行结果有较大出入。因此，使用实物忆阻器模型设计并模拟联想记忆电路是当前需要解决的问题之一。
神经元电路作为生物神经网络的重要组成部分之一，负责生物神经网络中信息的输入、整合并实现信息交换的作用。大部分的神经元电路采用方波信号模拟生物神经元的膜电位，这与真实的生物神经元的膜电位并不相似，因此需要一个与生物神经元膜电位特性更加相近的神经元电路。
发明内容
为解决上述问题，本发明提供了一种基于实物忆阻器的联想记忆电路，其特征在于，包括突触单元和脉冲神经元单元；所述突触单元包括忆阻突触M1和忆阻突触M2；所述脉冲神经元单元包括突触前神经元A、突触前神经元B和突触后神经元C，突触前神经元A与突触前神经元B分别接收条件刺激信号和非条件刺激信号；当突触前神经元接收到刺激信号时产生脉冲信号，脉冲信号通过突触单元传递到突触后神经元C，当突触单元两端电压大于阈值电压时，忆阻突触M1和忆阻突触M2的突触权重发生变化，突触权重在电压消失后保留，当突触单元两端电压小于阈值电压时，突触权重不发生变化，突触后神经元C根据突触权重的大小判断是否产生脉冲信号；
突触单元的电路组成为：忆阻突触M1的输入端分别连接突触前神经元A的输出2端和常开开关的输出端，忆阻突触M1的输出端连接突触后神经元C的输入2端，减法器的同向输入端和反向输入端分别连接至突触前神经元A的输出1端和突触后神经元C的输出1端，减法器的输出端连接钳位电路的输入端，忆阻突触M2的输入端和输出端分别连接至突触前神经元B的输出1端和突触后神经元C的输入1端；
脉冲神经元单元的突触前神经元A、突触前神经元B和突触后神经元C的电路组成相同，其中，各脉冲神经元的电路组成为：运算放大器的同向输入端接收刺激信号，运算放大器的输出端连接至电压比较器的同向输入端，电压比较器的输出端与或门连接，或门输出端与电压比较器的同相输入端连接，电压比较器的输出端连接二级反相器的输入端，二级反相器的输出端经RC电路分别连接至两个电压跟随器的同向输入端。
一种基于实物忆阻器的联想记忆方法，利用一种基于实物忆阻器的联想记忆电路，建立基于实物忆阻器的联想记忆训练模型，用来模拟人类的联想记忆功能。在基于实物忆阻器的联想记忆电路中，忆阻突触M1和忆阻突触M2模拟突触结构，由突触前神经元A、突触后神经元C以及忆阻突触M1组成的电路用来模拟神经元的条件反射，由突触前神经元B、突触后神经元C以及忆阻突触M2组成的电路用来模拟神经元的非条件反射，忆阻突触M1的初始突触权重设置为低权重状态，忆阻突触M2的初始突触权重设置为高权重状态，突触前神经元A接收条件刺激信号、突触前神经元B接收非条件刺激信号、突触后神经元C负责输出反应信号；当条件刺激和非条件刺激的联想记忆还未建立时，给突触前神经元A输入条件刺激信号，突触后神经元C无信号输出；当条件刺激与非条件刺激分别输入至突触前神经元A和突触前神经元B，且条件刺激先于非条件刺激输入至基于实物忆阻器的联想记忆电路，经过一段学习过程后，给突触前神经元A输入条件刺激信号，突触后神经元C有信号输出，此时条件刺激与非条件刺激的联想记忆建立；当条件刺激和非条件刺激的联想记忆建立时，将条件刺激与非条件刺激分别输入至突触前神经元A和突触前神经元B，且条件刺激慢于非条件刺激输入至该基于实物忆阻器的联想记忆电路，经过一段遗忘过程后，给突触前神经元A输入条件刺激信号，突触后神经元C无信号输出，此时条件刺激与非条件刺激的联想记忆消失；当该基于实物忆阻器的联想记忆电路经过一段学习过程后，单独给突触前神经元A输入条件刺激信号，经过一段遗忘过程后，单独给突触前神经元A输入条件刺激信号，突触后神经元C无信号输出，此时条件刺激与非条件刺激的联想记忆消失。
优选的，忆阻突触M1与忆阻突触M2中忆阻器的模型是基于实物忆阻器，当忆阻突触两端的电压大于正阈值或小于负阈值时，突触权重会发生变化，当脉冲幅值大于忆阻突触的负阈值电压且小于忆阻突触的正阈值电压时，突触权重不变化，当脉冲幅值大于忆阻突触的正阈值电压时突触权重增加，且脉冲幅值越大，突触权重的变化越大；当脉冲幅值小于忆阻突触的负阈值电压时突触权重减小，且脉冲幅值越小，突触权重的变化越大；当脉冲宽度增加时，突触权重增加，且脉冲宽度越大，突触权重的变化越大；当脉冲次数增加时，突触权重增加，且脉冲次数越多，突触权重的变化越大。
优选的，脉冲神经元单元产生的脉冲信号与生物神经元的膜电位相似，突触前神经元A、突触前神经元B以及突触后神经元C产生的脉冲电压具有三种电位，包括阈值电位、动作电位和静息电位。
优选的，基于实物忆阻器的联想记忆电路具有三个阶段：学习阶段、快速遗忘阶段、慢速遗忘阶段；向基于实物忆阻器的联想记忆电路施加条件刺激信号和非条件刺激信号，当电路先接收条件刺激信号再接收非条件刺激信号时，该电路进入学习阶段；向基于实物忆阻器的联想记忆电路施加条件刺激信号和非条件刺激信号，当该电路先接收非条件刺激信号再接收条件刺激信号时，该电路进入快速遗忘阶段，突触权重快速减少；当基于实物忆阻器的联想记忆电路单独接收条件刺激信号时，该电路进入慢速遗忘阶段，突触权重逐渐减少且速度缓慢。
优选的，常开开关的闭合受基于实物忆阻器的联想记忆电路的阶段决定，若条件刺激先于非条件刺激输入到所述联想记忆电路，联想记忆电路处于学习阶段，常开开关闭合；若非条件刺激先于条件刺激输入到所述联想记忆电路，联想记忆电路处于快速遗忘状态，常开开关闭合；若条件刺激单独输入到所述联想记忆电路，联想记忆电路处于慢速遗忘状态，常开开关开启。
优选的，脉冲神经元单元与突触单元组成一个基本联想记忆单元，若干个基本联想记忆单元可以组成生物神经网络，通过进一步设计基本联想记忆单元的连接结构，有望实现大规模生物神经网络。
与现有技术相比，本发明的技术方案的有益效果为：
将实物忆阻器与生物神经网络相结合，设计了具有多状态生物联想记忆功能的电路，其中实物忆阻器与生物突触的特性极为相似，通过设计与生物神经元膜电位相似的神经元电路，增加了基于实物忆阻器联想记忆电路与生物神经网络的相似性，使基于实物忆阻器联想记忆电路的硬件实现成为可能；
突触电路是基于实物忆阻器设计，改进了传统突触电路体积大、能耗高的缺点，所设计的电路得出的仿真结果更加准确，提高了人工神经网络的集成度，为人工神经网络硬件电路模拟大规模生物神经网络提供了可能；
脉冲神经元电路的结构简单，产生的脉冲信号的波形与生物神经元的膜电位相似，基于该神经元电路的人工神经网络可以模拟生物神经网络的突触变化，增加了人工神经网络的仿生能力。
附图说明
图1是本发明实施例中一种基于实物忆阻器的联想记忆电路实验流程图；
图2是本发明实施列中的一种基于实物忆阻器的联想记忆电路的示意图；
图3是本发明实施例中的神经元电路图；
图4是本发明实施例中的忆阻突触电路图；
图5是本发明实施例中联想记忆实验中part1、part2以及part3的仿真结果；
图6是本发明实施例中联想记忆实验中part4.1的仿真结果；
图7是本发明实施例中联想记忆实验中part4.2的仿真结果。
具体实施方式
为了对本发明的技术特征、目的和效果有更加清楚的理解，现对照附图详细说明本发明的具体实施方式。
巴普洛夫联想记忆实验是联想记忆实验中最具代表性的实验之一，本发明以巴普洛夫联想记忆实验为例说明本发明的实验过程，在巴甫洛夫联想记忆实验中，食物作为非条件刺激可以使狗分泌唾液，铃声作为条件刺激在未经训练的情况下不能使狗分泌唾液；首先，铃声响起后给狗食物，经过几次训练后，狗听到铃声开始流口水，这个过程代表了食物和铃声的联想记忆的建立；然后铃声单独响起，或者在铃声响起之前给狗食物，经过几次训练后，摇铃不会导致任何唾液分泌，这一过程表示食物和铃声的联想记忆消失了。
图1是本发明实施例中一种基于实物忆阻器的联想记忆电路实验流程图，实验中用铃声表示条件刺激信号，用食物表示非条件刺激信号，突触前神经元A和突触前神经元B分别接收条件刺激信号和非条件刺激信号；忆阻突触M1为突触前神经元A与突触后神经元C之间的忆阻突触，忆阻突触M2为突触前神经元B与突触后神经元C之间的忆阻突触；基于实物忆阻器的联想记忆实验包括part1、part2、part3以及part4四个部分，其中part4分为part4.1和part4.2两个部分；在part1中，基于实物忆阻器的联想记忆电路在未经训练的情况下单独接收条件刺激信号时，突触后神经元C不产生脉冲信号；在part2中，当联想记忆电路接收非条件刺激信号时，突触后神经元C可直接产生脉冲信号；在part3中，联想记忆电路先接收条件刺激信号再接收非条件刺激信号，此时基于实物忆阻器的联想记忆电路进入学习阶段，经过一段时间的学习后，当基于实物忆阻器的联想记忆电路单独接收条件刺激信号时，突触后神经元C产生脉冲信号，此时条件刺激与非条件刺激的联想记忆已经建立；在part4中，若基于实物忆阻器的联想记忆电路先接收非条件刺激信号再接收条件刺激信号或者单独接收条件刺激信号，基于实物忆阻器的联想记忆电路进入遗忘阶段，经过一段时间的遗忘后，当基于实物忆阻器的联想记忆电路单独接收条件刺激信号时，突触后神经元C不产生脉冲信号，此时条件刺激与非条件刺激的联想记忆已经消失。
如图2是本发明实施列中的一种基于实物忆阻器的联想记忆电路的示意图,该电路包括脉冲神经元单元和突触单元，突触单元与脉冲神经元单元组成一个基本联想记忆单元；所述脉冲神经元单元包括突触前神经元A和突触前神经元B以及一个突触后神经元C，用来模拟联想记忆网络的输入神经元和输出神经元，突触前神经元A与突触前神经元B分别接收条件刺激信号和非条件刺激信号，突触前神经元接收到刺激信号时会产生脉冲信号，脉冲信号经过突触单元传递到突触后神经元C，突触后神经元C根据突触权重来判断是否产生脉冲信号，若突触前神经元与突触后神经元C之间的突触权重为高权重时，突触前神经元产生的脉冲信号能令突触后神经元C产生脉冲信号，若突触前神经元与突触后神经元之间的突触权重为低权重时，突触前神经元产生的脉冲信号不能令突触后神经元C产生脉冲信号；
所述突触单元包括忆阻突触M1和忆阻突触M2，用来模拟神经元电路之间的突触，其中忆阻突触M1与忆阻突触M2采用实物忆阻器模型，若突触单元两端电压大于阈值电压值时，忆阻突触M1和忆阻突触M2的突触权重发生变化，其突触权重在突触单元两端电压消失后保留，若突触单元两端电压小于阈值电压时，突触权重不发生变化；在联想记忆电路中，由突触前神经元A、突触后神经元C以及忆阻突触M1组成的电路用来模拟神经元的条件反射，由突触前神经元B、突触后神经元C以及忆阻突触M2组成的电路用来模拟神经元的非条件反射；由于突触前神经元B产生的脉冲信号可直接引起突触后神经元C产生脉冲信号，因此忆阻突触M2的初始突触权重设置为高权重状态；同理，由于突触前神经元A在未经训练的情况不能直接引起突触后神经元C产生脉冲信号，因此忆阻突触M1的初始突触权重设置为低权重状态。
基于实物忆阻器的联想记忆电路具有三个阶段：学习阶段、快速遗忘阶段、慢速遗忘阶段；向基于实物忆阻器的联想记忆电路施加条件刺激信号和非条件刺激信号，该电路先接收条件刺激信号再接收非条件刺激信号，该电路进入学习阶段；向基于实物忆阻器的联想记忆电路施加条件刺激信号和非条件刺激信号，且该电路先接收非条件刺激信号再接收条件刺激信号，该电路进入快速遗忘阶段，突触权重快速减少；当基于实物忆阻器的联想记忆电路单独接收条件刺激信号时，该电路进入慢速遗忘阶段，突触权重逐渐减少且速度缓慢。
常开开关SW的闭合受所述基于实物忆阻器的联想记忆电路的阶段决定，若条件刺激先于非条件刺激输入到所述联想记忆电路，联想记忆电路处于学习阶段，常开开关SW闭合；若非条件刺激先于条件刺激输入到所述联想记忆电路，联想记忆电路处于快速遗忘状态，常开开关SW闭合；若条件刺激单独输入到所述联想记忆电路，联想记忆电路处于慢速遗忘状态，常开开关SW开启。
如图3是本发明实施例中的神经元电路图，其中运算放大器和电压比较器用于放大和比较输入信号；当输入信号幅值大于预设的阈值电压时，电压比较器输出高电位。随后，输入信号经二级反相器整形并传输到RC电路并产生脉冲信号，脉冲信号传输至两个电压跟随器的同向输入端。电压跟随器用于输出脉冲信号到突触模块。脉冲信号的幅值和宽度可通过电阻值和电容值进行调节。
如图4是本发明实施例中的忆阻突触电路图，突触前神经元与突触后神经元通过突触连接，忆阻突触在回路中呈反向连接。前脉冲信号由突触前神经元产生，后脉冲信号由突触后神经元产生。减法器输出正负电位来调节忆阻突触的权重。当前脉冲信号比后脉冲信号更早到达减法器时，减法器产生一个负电位。由于忆阻突触在电路中是反向连接的，因此负电位会增加忆阻突触的权重；同理，当后脉冲信号比前脉冲信号更早到达减法器时，减法器产生一个正电位，突触权重会逐渐减小。钳位电路用于防止电位幅值过低或过高时突触权重变化过快。SW是一个常开开关，当联想记忆电路进入学习阶段或快速遗忘阶段时，常开开关SW闭合。
如图5是本发明实施例中学习阶段的仿真结果，该图包括了Part1、Part2以及Part3三个实验部分，在part1中，当联想记忆电路单独接收条件刺激信号时，突触前神经元A产生脉冲信号，由于此时条件刺激和非条件刺激的联想记忆还没有建立，即神经元A与神经元C的突触权重为低权重状态，因此神经元A的脉冲信号并没有让神经元C产生脉冲信号；在part2中，联想记忆电路单独接收非条件刺激信号，突触前神经元B产生脉冲信号，因为突触前神经元B接收的刺激为非条件刺激，所以突触前神经元B产生的脉冲信号可以令神经元C产生脉冲信号；在part3中，联想记忆电路先接收条件刺激信号再接收非条件刺激信号，此时突触前神经元A先于突触前神经元B产生脉冲信号，电路进入学习阶段，突触前神经元A与突触后神经元C的突触权重逐渐增加，经过一段时间的训练后，突触前神经元A产生的脉冲信号可以令突触后神经元C产生脉冲信号，此时条件刺激与非条件刺激的联想记忆已经建立。
如图6是本发明实施例中联想记忆实验中part4.1的仿真结果，在联想记忆实验part4.1中，由于条件刺激与非条件刺激的联想记忆已经建立，因此突触前神经元A与突触后神经元C之间的初始突触权重为高权重状态，当联想记忆电路单独接收条件刺激时，突触前神经元A产生脉冲信号，联想记忆电路进入慢速遗忘状态，突触前神经元A与突触后神经元C之间突触权重随着脉冲信号的次数的增加而逐渐减少，当脉冲信号的次数足够多时，突触前神经元A产生的脉冲信号不能令突触后神经元C产生脉冲信号。
如图7是本发明实施例中联想记忆实验中part4.2的仿真结果，在联想记忆实验part4.2中，由于条件刺激和非条件刺激的联想记忆已经建立，因此突触前神经元A与突触后神经元C之间的初始突触权重为高权重状态，当联想记忆电路先接收非条件刺激信号再接收条件刺激信号时，突触前神经元B先于突触前神经元A产生脉冲信号，此时联想记忆电路进入快速遗忘阶段，经过短暂时间的遗忘后，当联想记忆电路单独接收条件刺激信号时，突触后神经元C不产生脉冲信号。
上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
对于本领域的技术人员来说，附图中的某些公知结构及其说明可能省略；一些方位或位置关系的描述是基于附图所示的方位或位置关系，以及一些符号仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、名称，因此，不能理解为对本发明的限制。
Claims (7)
1.一种基于实物忆阻器的联想记忆电路，其特征在于，包括突触单元和脉冲神经元单元；所述突触单元包括忆阻突触M1和忆阻突触M2；所述脉冲神经元单元包括突触前神经元A、突触前神经元B和突触后神经元C，突触前神经元A与突触前神经元B分别接收条件刺激信号和非条件刺激信号；当突触前神经元接收到刺激信号时产生脉冲信号，脉冲信号通过突触单元传递到突触后神经元C，当突触单元两端电压大于阈值电压时，忆阻突触M1和忆阻突触M2的突触权重发生变化，突触权重在电压消失后保留，当突触单元两端电压小于阈值电压时，突触权重不发生变化，突触后神经元C根据突触权重的大小判断是否产生脉冲信号；
突触单元的电路组成为：忆阻突触M1的输入端分别连接突触前神经元A的输出2端和常开开关的输出端，忆阻突触M1的输出端连接突触后神经元C的输入2端，减法器的同向输入端和反向输入端分别连接至突触前神经元A的输出1端和突触后神经元C的输出1端，减法器的输出端连接钳位电路的输入端，忆阻突触M2的输入端和输出端分别连接至突触前神经元B的输出1端和突触后神经元C的输入1端；
脉冲神经元单元的突触前神经元A、突触前神经元B和突触后神经元C的电路组成相同，其中，各脉冲神经元的电路组成为：运算放大器的同向输入端接收刺激信号，运算放大器的输出端连接至电压比较器的同向输入端，电压比较器的输出端与或门连接，或门输出端与电压比较器的同相输入端连接，电压比较器的输出端连接二级反相器的输入端，二级反相器的输出端经RC电路分别连接至两个电压跟随器的同向输入端。
2.一种基于实物忆阻器的联想记忆方法，利用权利要求1所述的一种基于实物忆阻器的联想记忆电路，建立基于实物忆阻器的联想记忆训练模型，用来模拟人类的联想记忆功能，其特征在于，在基于实物忆阻器的联想记忆电路中，忆阻突触M1和忆阻突触M2模拟突触结构，由突触前神经元A、突触后神经元C以及忆阻突触M1组成的电路用来模拟神经元的条件反射，由突触前神经元B、突触后神经元C以及忆阻突触M2组成的电路用来模拟神经元的非条件反射，忆阻突触M1的初始突触权重设置为低权重状态，忆阻突触M2的初始突触权重设置为高权重状态，突触前神经元A接收条件刺激信号、突触前神经元B接收非条件刺激信号、突触后神经元C负责输出反应信号；当条件刺激和非条件刺激的联想记忆还未建立时，给突触前神经元A输入条件刺激信号，突触后神经元C无信号输出；当条件刺激与非条件刺激分别输入至突触前神经元A和突触前神经元B，且条件刺激先于非条件刺激输入至基于实物忆阻器的联想记忆电路，经过一段学习过程后，给突触前神经元A输入条件刺激信号，突触后神经元C有信号输出，此时条件刺激与非条件刺激的联想记忆建立；当条件刺激和非条件刺激的联想记忆建立时，将条件刺激与非条件刺激分别输入至突触前神经元A和突触前神经元B，且条件刺激慢于非条件刺激输入至该基于实物忆阻器的联想记忆电路，经过一段遗忘过程后，给突触前神经元A输入条件刺激信号，突触后神经元C无信号输出，此时条件刺激与非条件刺激的联想记忆消失；当该基于实物忆阻器的联想记忆电路经过一段学习过程后，单独给突触前神经元A输入条件刺激信号，经过一段遗忘过程后，给突触前神经元A输入条件刺激信号，突触后神经元C无信号输出，此时条件刺激与非条件刺激的联想记忆消失。
3.根据权利要求2所述的一种基于实物忆阻器的联想记忆方法，其特征在于，忆阻突触M1与忆阻突触M2中忆阻器的模型是基于实物忆阻器，当忆阻突触两端的电压大于正阈值或小于负阈值时，突触权重会发生变化，当脉冲幅值大于忆阻突触的负阈值电压且小于忆阻突触的正阈值电压时，突触权重不变化，当脉冲幅值大于忆阻突触的正阈值电压时突触权重增加，且脉冲幅值越大，突触权重的变化越大；当脉冲幅值小于忆阻突触的负阈值电压时突触权重减小，且脉冲幅值越小，突触权重的变化越大；当脉冲宽度增加时，突触权重增加，且脉冲宽度越大，突触权重的变化越大；当脉冲次数增加时，突触权重增加，且脉冲次数越多，突触权重的变化越大。
4.根据权利要求2所述的一种基于实物忆阻器的联想记忆方法，其特征在于，脉冲神经元单元产生的脉冲电压具有三种电位，包括阈值电位、动作电位和静息电位。
5.按照权利要求2所述的一种基于实物忆阻器的联想记忆方法，其特征在于，基于实物忆阻器的联想记忆电路具有三个阶段：学习阶段、快速遗忘阶段、慢速遗忘阶段；向基于实物忆阻器的联想记忆电路施加条件刺激信号和非条件刺激信号，当该电路先接收条件刺激信号再接收非条件刺激信号时，该电路进入学习阶段；向基于实物忆阻器的联想记忆电路施加条件刺激信号和非条件刺激信号，当该电路先接收非条件刺激信号再接收条件刺激信号时，该电路进入快速遗忘阶段，突触权重快速减少；当基于实物忆阻器的联想记忆电路单独接收条件刺激信号时，该电路进入慢速遗忘阶段，突触权重逐渐减少且速度缓慢。
6.根据权利要求2所述的一种基于实物忆阻器的联想记忆方法，其特征在于，常开开关的闭合受基于实物忆阻器的联想记忆电路的阶段决定，若条件刺激先于非条件刺激输入到所述联想记忆电路，联想记忆电路处于学习阶段，常开开关闭合；若非条件刺激先于条件刺激输入到所述联想记忆电路，联想记忆电路处于快速遗忘状态，常开开关闭合；若条件刺激单独输入到所述联想记忆电路，联想记忆电路处于慢速遗忘状态，常开开关开启。
7.根据权利要求1所述的一种基于实物忆阻器的联想记忆电路，其特征在于，脉冲神经元单元与突触单元组成一个基本联想记忆单元，由若干个基本联想记忆单元可以组成生物神经网络。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111329947.3A CN114169511B (zh) | 2021-11-11 | 2021-11-11 | 一种基于实物忆阻器的联想记忆电路及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111329947.3A CN114169511B (zh) | 2021-11-11 | 2021-11-11 | 一种基于实物忆阻器的联想记忆电路及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114169511A true CN114169511A (zh) | 2022-03-11 |
| CN114169511B CN114169511B (zh) | 2024-03-19 |
Family
ID=80478692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111329947.3A Active CN114169511B (zh) | 2021-11-11 | 2021-11-11 | 一种基于实物忆阻器的联想记忆电路及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114169511B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115456157A (zh) * | 2022-11-11 | 2022-12-09 | 华中科技大学 | 一种基于忆阻器的多感觉互联想记忆网络电路 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103580668A (zh) * | 2013-10-28 | 2014-02-12 | 华中科技大学 | 一种基于忆阻器的联想记忆电路 |
| WO2014187059A1 (zh) * | 2013-05-24 | 2014-11-27 | 北京大学 | 基于阻变忆阻器的时间关联学习神经元电路及其实现方法 |
| US20150294217A1 (en) * | 2014-04-15 | 2015-10-15 | Saffron Technology, Inc. | Methods, systems and computer program products for neuromorphic graph compression using associative memories |
| CN110110840A (zh) * | 2019-04-22 | 2019-08-09 | 中国地质大学（武汉） | 一种基于忆阻神经网络的联想记忆情感识别电路 |
| CN113469334A (zh) * | 2021-06-29 | 2021-10-01 | 中国地质大学（武汉） | 一种忆阻递归神经网络电路 |
-
2021
- 2021-11-11 CN CN202111329947.3A patent/CN114169511B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014187059A1 (zh) * | 2013-05-24 | 2014-11-27 | 北京大学 | 基于阻变忆阻器的时间关联学习神经元电路及其实现方法 |
| CN103580668A (zh) * | 2013-10-28 | 2014-02-12 | 华中科技大学 | 一种基于忆阻器的联想记忆电路 |
| US20150294217A1 (en) * | 2014-04-15 | 2015-10-15 | Saffron Technology, Inc. | Methods, systems and computer program products for neuromorphic graph compression using associative memories |
| CN110110840A (zh) * | 2019-04-22 | 2019-08-09 | 中国地质大学（武汉） | 一种基于忆阻神经网络的联想记忆情感识别电路 |
| CN113469334A (zh) * | 2021-06-29 | 2021-10-01 | 中国地质大学（武汉） | 一种忆阻递归神经网络电路 |
Non-Patent Citations (1)
| Title |
|---|
| 张晨曦;陈艳;仪明东;朱颖;李腾飞;刘露涛;王来源;解令海;黄维;: "基于忆阻器模拟的突触可塑性的研究进展", 中国科学:信息科学, no. 02, 20 February 2018 (2018-02-20) * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115456157A (zh) * | 2022-11-11 | 2022-12-09 | 华中科技大学 | 一种基于忆阻器的多感觉互联想记忆网络电路 |
| CN115456157B (zh) * | 2022-11-11 | 2023-02-07 | 华中科技大学 | 一种基于忆阻器的多感觉互联想记忆网络电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114169511B (zh) | 2024-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Azghadi et al. | A hybrid CMOS-memristor neuromorphic synapse | |
| CN103246904B (zh) | 基于阻变忆阻器的时间关联学习神经元电路及其实现方法 | |
| KR102230784B1 (ko) | Stdp 동작을 위한 시냅스 회로 및 시냅스 회로를 포함하는 뉴로모픽 시스템 | |
| Jiang et al. | Design and hardware implementation of neuromorphic systems with RRAM synapses and threshold-controlled neurons for pattern recognition | |
| CN108804786B (zh) | 一种联想神经网络突触权值可塑的忆阻模型电路设计方法 | |
| JP2021507349A (ja) | 抵抗処理ユニット・アレイのクロスポイント・デバイスに重みを記憶するための方法、そのクロスポイント・デバイス、ニューラル・ネットワークを実施するためのクロスポイント・アレイ、そのシステム、およびニューラル・ネットワークを実施するための方法 | |
| WO2015020802A2 (en) | Computed synapses for neuromorphic systems | |
| CN109816096B (zh) | 一种基于忆阻器的感知器神经网络电路及其调节方法 | |
| Milo et al. | Attractor networks and associative memories with STDP learning in RRAM synapses | |
| Zayer et al. | Low power, ultrafast synaptic plasticity in 1R-ferroelectric tunnel memristive structure for spiking neural networks | |
| Zhang et al. | Improved learning experience memristor model and application as neural network synapse | |
| Feali | Using volatile/non-volatile memristor for emulating the short-and long-term adaptation behavior of the biological neurons | |
| Zheng et al. | Memristor-based synapses and neurons for neuromorphic computing | |
| Weiss et al. | Stdp based online learning for a current-controlled memristive synapse | |
| CN114169511A (zh) | 一种基于实物忆阻器的联想记忆电路及方法 | |
| Zhang et al. | The framework and memristive circuit design for multisensory mutual associative memory networks | |
| Milo et al. | Brain-inspired recurrent neural network with plastic RRAM synapses | |
| Donahue et al. | Design and analysis of neuromemristive echo state networks with limited-precision synapses | |
| Dai et al. | An improved memristor model based on the electrochemical metallization effect as a synapse for biomimetic applications | |
| CN109102072B (zh) | 一种基于单电子晶体管的忆阻突触脉冲神经网络电路设计方法 | |
| Huayaney et al. | A VLSI implementation of a calcium-based plasticity learning model | |
| Yang et al. | A supervised spiking time dependant plasticity network based on memristors | |
| Elhamdaoui et al. | The EGM Model and the Winner-Takes-All (WTA) Mechanism for a Memristor-Based Neural Network | |
| Wang et al. | A memristor-based neural network design for associative learning | |
| Gao | Study on the Modeling of a Neuromorphic Transistor Circuit System |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |