CN109816096B - 一种基于忆阻器的感知器神经网络电路及其调节方法 - Google Patents
一种基于忆阻器的感知器神经网络电路及其调节方法 Download PDFInfo
- Publication number
- CN109816096B CN109816096B CN201910062532.0A CN201910062532A CN109816096B CN 109816096 B CN109816096 B CN 109816096B CN 201910062532 A CN201910062532 A CN 201910062532A CN 109816096 B CN109816096 B CN 109816096B
- Authority
- CN
- China
- Prior art keywords
- memristor
- resistor
- operational amplifier
- module
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Micromachines (AREA)
- Networks Using Active Elements (AREA)
Abstract
本发明公开了一种基于忆阻器的感知器神经网络电路及其调节方法,该电路包括忆阻器模块、权值转换模块、净输入模块和映射函数模块;所述的忆阻器模块与权值转换模块连接,所述的权值转换模块与净输入模块连接,所述的净输入模块与映射函数模块连接。本发明的方法首先调节忆阻器的阻值与时间关系的图像近似为一条直线,再调节权值与时间关系的图像近似为一条直线。线性变化的忆阻器阻值能够更加精确的代替神经网络的突触权值,利用忆阻器的阻值来储存训练好的神经网络的突触权值,从而实现了忆阻器阻值与神经元突触权值的转换,解决传统神经元电路不能精确调整神经突触权值的问题。
Description
技术领域
本发明属于感知器神经网络电路实现领域,具体涉及一种基于忆阻器的感知器神经网络电路及其调节方法。
背景技术
人工神经网络就是在人类在对大脑神经网络认识理解的基础上,对其进行模仿,从而能够人工构造出可以具有某些功能的智能网络系统。感知器就是人工神经网络的基础,因此感知器神经网络电路有着重要意义。
神经网络可以由软件和硬件来实现。当利用人工神经网络所处理的任务不需要非常快的运行速度时,大多数神经网络的设计师是采用电脑或者工作站上的软件应用来实现神经网络,而不是寻求特殊附加硬件去实现,但即使是使用最快的串行处理器也无法提供实时响应和对大量神经元、突触的网络学习。当采用硬件来实现时,神经网络可以采用多个简单的并行处理单元,这样就可以充分利用其固有的并行性,且其运行量级远远大于软件模拟。
传统的硬件人工神经网络电路包括晶体管、电容、固定电阻等多个电子元器件,然而这些结构不能精确的调整神经突触的权值。随着集成电路的发展,密集光刻的成本增加,提高芯片的集成度越来越困难,摩尔定律受到挑战,以晶体管为基础的电子技术很难搭建成大规模的神经网络电路。忆阻器的成功研制为人工神经网络的硬件实现带来了新的曙光。
发明内容
针对现有技术存在的不足,本发明的目的在于,提供一种基于忆阻器的感知器神经网络电路,解决传统神经元电路不能精确的调整神经突触权值的问题。
为了解决上述技术问题,本申请采用如下技术方案予以实现:
一种基于忆阻器的感知器神经网络电路,包括忆阻器模块、权值转换模块、净输入模块和映射函数模块;所述的忆阻器模块与权值转换模块连接,所述的权值转换模块与净输入模块连接,所述的净输入模块与映射函数模块连接。
进一步的,所述忆阻器模块包括电源V1、电源V2、单刀双掷开关S1,忆阻器M1和忆阻器M2,忆阻器M1的掺杂端与电源V1的正电极及电源V2的负电极连接,忆阻器M1的非掺杂端与忆阻器M2的非掺杂端连接后接入权值转换模块。
进一步的,所述权值转换模块包括运算放大器A1、运算放大器A2、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6和电源V3;
所述运算放大器A1的同相端与M1的非掺杂端、M2的非掺杂端连接,运算放大器A1的反相端与电阻R1和电阻R2连接,电阻R1的另一端与运算放大器A1的输出端连接,电阻R2的另一端接地。
所述运算放大器A2的同相端与电阻R3和电阻R4连接,电阻R3另一端与运算放大器A2的输出端连接,电阻R4另一端与电源V3的正电极连接;
所述运算放大器A2的反相端与电阻R5和电阻R6连接,电阻R5另一端与运算放大器A2的输出端连接,电阻R6另一端接地。
进一步的,所述净输入模块包括乘法器电路和偏置电路;
所述乘法器电路包括乘法器MPY和电源Vx;乘法器MPY的IN1端与运算放大器A2的输出端连接,乘法器MPY的IN2端与电源Vx的正电极连接;
所述偏置电路包括运算放大器A3、电阻R7、电阻R8、电阻R9、电阻R10和电源Vb;
运算放大器A3的同相端与电阻R7和电阻R8连接,电阻R7另一端与乘法器MPY的输出端OUT连接,电阻R8另一端与电源Vb正电极连接;
运算放大器A3的反相端与电阻R9和电阻R10连接,电阻R9另一端与运算放大器A3的输出端连接,电阻R10另一端接地。
进一步的,所述映射函数模块包括运算放大器A4,所述运算放大器A4的同相端与净输入模块输出端连接,运算放大器A4的反相端接地。
进一步的,所述运算放大器A1、A2、A3和A4的型号均为uA741。
进一步的,所述忆阻器M1和M2均为惠普忆阻器。
本发明还提供了一种基于忆阻器的感知器神经网络电路的调节方法,包括如下步骤:
步骤1:给忆阻器模块中电源V1施加1V的恒定电压,设置忆阻器M1的初始阻值范围为100Ω~300Ω,忆阻器M2的初始阻值为15800~16000Ω,忆阻器M1忆阻器M2的初始阻值的总和恒为16100Ω;开始通电时间范围为1s~3s,观察忆阻器M1和忆阻器M2的阻值是否线性变化;若忆阻器阻值线性变化,执行步骤2;否则,增大忆阻器M1的初始阻值,减小忆阻器M2的初始阻值,且保证忆阻器M1忆阻器M2的初始阻值的总和恒为16100Ω,直到观察到忆阻器M2的阻值与时间关系的图像近似为一条直线;
步骤2:设置权值转换模块中的电阻R1为100Ω,电阻R2为300Ω,电阻R3、电阻R4、电阻R5、电阻R6都为100Ω,电源V3设置为-2.025V;然后,给忆阻器模块中电源V1施加1V的恒定电压,设置忆阻器M1的初始阻值范围为100Ω~300Ω,忆阻器M2的初始阻值为15800~16000Ω,忆阻器M1忆阻器M2的初始阻值的总和恒为16100Ω,再次通电时间范围为1s~3s,观察权值与时间关系的图像是否近似为一条直线;若图像为一条直线,执行步骤3;否则同时增大或减小电阻R1和电阻R2的阻值,且使电阻R1和电阻R2的阻值大小满足:R1:R2=1:3,直到观察到权值与时间关系的图像近似为一条直线。
进一步的,所述步骤1中,忆阻器M1的初始阻值为116Ω,忆阻器M2的初始阻值为15984Ω。
本发明与现有技术相比,有益的技术效果是:
(1)本发明通过使用忆阻器的记忆效应来储存神经网络中突触的权值。忆阻器模块施加固定大小电压时,单个忆阻器阻值线性变化,而忆阻器模块总阻值保持不变。线性变化的忆阻器阻值能够更加精确的代替神经网络的突触权值,此外,只需要控制忆阻器模块的通电时间便可以调节忆阻器的阻值。
(2)本发明中的权值转换模块,当忆阻器的实际阻值与目标阻值的偏差为1Ω时,所得权值与目标权值的偏差只有几千分之一甚至几万分之一,利用忆阻器调节权值能够达到很高的精度。
(3)本发明中的忆阻器具有纳米级尺寸和极高的集成密度,有利于建成大规模的神经网络电路,解决了体积庞大的问题。
附图说明
图1为基于忆阻器的感知器神经网络电路系统框图;
图2为忆阻器模块示意图;
图3为权值转换模块示意图;
图4为净输入模块示意图;
图5为映射函数模块示意图;
图6为基于忆阻器的感知器神经网络电路示意图;
图7为忆阻器M2的阻值变化示意图;
图8为忆阻器模块总阻值变化示意图;
图9为权值随时间变化示意图;
以下结合附图和实施例对本发明的具体内容作进一步详细解释说明。
具体实施方式
如图1所示,本发明提供的一种基于忆阻器的感知器神经网络电路,包括忆阻器模块、权值转换模块、净输入模块和映射函数模块;所述的忆阻器模块与权值转换模块连接,所述的权值转换模块与净输入模块连接,所述的净输入模块与映射函数模块连接。
上述技术方案中,忆阻器模块使接入权值转化模块的忆阻器阻值是线性变化的,权值转换模块用于将忆阻器阻值信号转换成神经网络的权值,净输入模块用于处理权值信号(Vw)、神经网络的输入信号(电源Vx)和偏置信号(电源Vb),映射模块用于处理净输入模块的输出信号。
优选的,忆阻器模块的结构如图2所示,包括电源V1、电源V2、单刀双掷开关S1,忆阻器M1和忆阻器M2,忆阻器M1的掺杂端与电源V1的正电极及电源V2的负电极连接,忆阻器M1的非掺杂端与忆阻器M2的非掺杂端连接后接入权值转换模块。
忆阻器模块采用上述电路结构,其优点在于,在忆阻器模块施加固定电压的情况下,忆阻器模块的总阻值保持恒定不变,电路中的电流也恒定不变,使单个忆阻器的阻值变化率稳定,进而使忆阻器阻值可以更加精确的代替神经网络的权值。
优选的,权值转换模块的结构如图3所示,包括运算放大器A1、运算放大器A2、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6和电源V3。
运算放大器A1的同相端与M1的非掺杂端、M2的非掺杂端连接,运算放大器A1的反相端与电阻R1和电阻R2连接,电阻R1的另一端与运算放大器A1的输出端连接,电阻R2的另一端接地。
运算放大器A2的同相端与电阻R3和电阻R4连接,电阻R3另一端与运算放大器A2的输出端连接,电阻R4另一端与电源V3的正电极连接。
运算放大器A2的反相端与电阻R5和电阻R6连接,电阻R5另一端与运算放大器A2的输出端连接,电阻R6另一端接地。
忆阻器的阻值变化范围很大,而神经网络的权值的变化范围较小,而且既可以是正值也可以是负值。因此需要设计权值转换模块将忆阻器的阻值和神经网络的权值进行转换。上述权值转换模块的具体结构的优点在于,通过给忆阻器模块施加固定电压,控制其通电时间来调节忆阻器的阻值。时间容易控制,且电压很难做到根据不同的需要实时调整,因此通过固定电压大小控制通电时间来调节更为合理,这样只需改变通电时间,用一个电压源就可以调节不同的阻值。
具体的,净输入模块的结构如图1和图4所示,包括乘法器电路和偏置电路。
具体的,乘法器电路包括乘法器MPY和电源Vx;乘法器MPY的IN1端与运算放大器A2的输出端连接,乘法器MPY的IN2端与电源Vx的正电极连接。
具体的,偏置电路包括运算放大器A3、电阻R7、电阻R8、电阻R9、电阻R10和电源Vb。
运算放大器A3的同相端与电阻R7和电阻R8连接,电阻R7另一端与乘法器MPY的输出端OUT连接,电阻R8另一端与电源Vb正电极连接。
运算放大器A3的反相端与电阻R9和电阻R10连接,电阻R9另一端与运算放大器A3的输出端连接,电阻R10另一端接地。
本发明设计的净输入模块,利用一个乘法器芯片和一个加法器电路来处理神经网络的权值信号、输入信号和偏置信号,所需电路元器件数量少,电路结构简单,利用两个电压源便可代替神经网络的输入信号和偏置信号。
具体的,映射函数模块的结构如图5所示,包括运算放大器A4。运算放大器A4的同相端与净输入模块输出端连接,运算放大器A4的反相端接地。
本发明还提供了一种基于忆阻器的感知器神经网络电路的调节方法,具体包括如下步骤:
步骤1:给忆阻器模块中电源V1施加1V的恒定电压,设置忆阻器M1的初始阻值范围为100Ω~300Ω,忆阻器M2的初始阻值为15800~16000Ω,忆阻器M1忆阻器M2的初始阻值的总和恒为16100Ω;开始通电时间范围为1s~3s,观察忆阻器M1和忆阻器M2的阻值是否线性变化;若忆阻器阻值线性变化,执行步骤2;否则,增大忆阻器M1的初始阻值,减小忆阻器M2的初始阻值,且保证忆阻器M1忆阻器M2的初始阻值的总和恒为16100Ω,直到观察到忆阻器M2的阻值与时间关系的图像近似为一条直线。
步骤2:设置权值转换模块中的电阻R1为100Ω,电阻R2为300Ω,电阻R3、电阻R4、电阻R5、电阻R6都为100Ω,电源V3设置为-2.025V。然后,给忆阻器模块中电源V1施加1V的恒定电压,设置忆阻器M1的初始阻值范围为100Ω~300Ω,忆阻器M2的初始阻值为15800~16000Ω,忆阻器M1忆阻器M2的初始阻值的总和恒为16100Ω,再次通电时间范围为1s~3s,观察权值与时间关系的图像是否近似为一条直线。若图像为一条直线,执行步骤3;否则同时增大或减小电阻R1和电阻R2的阻值,且使电阻R1和电阻R2的阻值大小满足:R1:R2=1:3,直到观察到权值与时间关系的图像近似为一条直线。
以下给出本发明的具体实施例,需要说明的是本发明并不局限于以下具体实施例,凡在本申请技术方案基础上做的等同变换均落入本发明的保护范围。
实施例1:
本实施例提供了一种基于忆阻器的感知器神经网络电路,如图1所示,包括忆阻器模块、权值转换模块、净输入模块和映射函数模块;
如图6所示,忆阻器模块与权值转换模块连接,权值转换模块与净输入模块连接,净输入模块与映射函数模块连接。
如图2所示,忆阻器模块包含电源V1,电源V2,单刀双掷开关S1,忆阻器M1和M2,M1的掺杂端与电源V1的正电极、电源V2的负电极连接,M1的非掺杂端和M2的非掺杂端连接。M1的非掺杂端和M2的非掺杂端连接后接入A1的同相端。当单刀双掷开关S1与电源V2的正电极连接的时候,对忆阻器M1和M2进行复位操作,其进行复位操作时间与忆阻器模块与电源V1通电时间一致。
如图3所示,权值转换模块包括运算放大器A1、运算放大器A2、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6和电源V3。
运算放大器A1的同相端与M1的非掺杂端、M2的非掺杂端连接,A1的反相端与电阻R1和电阻R2连接,电阻R1的另一端与运算放大器A1的输出端连接,电阻R2的另一端接地。
运算放大器A2的同相端与电阻R3和电阻R4连接,电阻R3另一端与运算放大器A1的输出端连接,电阻R4另一端与电源V3的正电极连接。
运算放大器A2的反相端与电阻R5和电阻R6连接,电阻R5另一端与运算放大器A2的输出端连接,电阻R6另一端接地。
如图4所示,净输入模块包括乘法器电路和偏置电路。乘法器电路包括乘法器MPY和电源Vx。所述的乘法器MPY的IN1端与运算放大器A2的输出端连接,乘法器MPY的IN2端与电源Vx的正电极连接。
偏置电路包括运算放大器A3、电阻R7、电阻R8、电阻R9、电阻R10和电源Vb。
运算放大器A3的同相端与电阻R7和电阻R8连接,电阻R7另一端与乘法器MPY的输出端OUT连接,电阻R8另一端与电源Vb正电极连接。
本实施例中的乘法器芯片为MC1496。
所述的运算放大器A3的反相端与电阻R9和电阻R10连接,电阻R9另一端与运算放大器A3的输出端连接,电阻R10另一端接地。
如图5所示,映射函数模块包括运算放大器A4。映射函数模块中的运算放大器A4的同相端与净输入模块输出端连接,运算放大器A4的反相端接地。
本实施例中的运算放大器A1、A2、A3和A4均为型号是uA741的运算放大器。电阻R1、R3、R4、R5、R6、R7、R8、R9和R10的阻值均为100Ω,电阻R2的阻值为300Ω。电源V1和电源V2为1v,电源V3为-2.025v。
本实施例中的忆阻器M1和M2采用的是惠普忆阻器,其参数分别为:开态阻值Ron=100Ω,关态阻值Roff=16000Ω,关态电阻是开态电阻的160倍,宽度D=10-8m,离子迁移率μ=10-14m2s-1V-1,窗函数参数p=10。
本实施例的基于忆阻器的感知器神经网络电路的调节方法,将该电路输入电路分析软件(本实施例中的电路分析软件采用通用电路分析软件PSpice16.6)中进行电路调节,具体包括如下步骤:
步骤1:给忆阻器模块中电源V1施加1V的恒定电压,设置忆阻器M1的初始阻值为116Ω,忆阻器M2的初始阻值为15984Ω;开始通电2s,在PSpice A/D Lite的波形窗口添加忆阻器M2的电压(Vm)信号,观察忆阻器M1和忆阻器M2的阻值是否线性变化;若忆阻器阻值线性变化,则进行步骤2;否则,否则,增大忆阻器M1的初始阻值,减小忆阻器M2的初始阻值,且满足忆阻器M1忆阻器M2的初始阻值的总和恒为16100Ω,直到观察到忆阻器M2的阻值与时间关系的图像近似为一条直线。
步骤2:设置权值转换模块中的电阻R1为100Ω,电阻R2为300Ω,电阻R3、电阻R4、电阻R5、电阻R6都为100Ω,电源V3设置为-2.025V。然后,给忆阻器模块中电源V1施加1V的恒定电压,设置忆阻器M1的初始阻值为116Ω,忆阻器M2的初始阻值为15984Ω;再次通电2s,在PSpice A/D Lite的波形窗口中添加权值信号Vw,观察权值与时间关系的图像是否近似为一条直线。若图像为一条直线,则进行步骤3;否则同时增大或减小电阻R1和电阻R2的阻值,且使电阻R1和电阻R2的阻值大小满足:R1:R2=1:3,直到观察到权值与时间关系的图像近似为一条直线。
上述过程中,当忆阻器M1和M2两端施加恒定电压为1V时,忆阻器M2的阻值随时间变化如图7所示,其阻值变换范围是[Ron,Roff]。忆阻器模块的总阻值保持不变,恒为16100Ω,如图8所示。图7和图8说明本发明的忆阻器模块能够达到每个忆阻器的阻值改变但总阻值不变的效果。
设置忆阻器M1初始阻值为5.1kΩ,忆阻器M2初始阻值为11kΩ,忆阻器模块的电源V1施加恒定电压为1V,然后设置权值转换模块中的电阻R1为100Ω,电阻R2为300Ω,电阻R3、电阻R4、电阻R5、电阻R6都为100Ω,电源V3设置为-2.025V;开始通电,从图9中可以出,在通电瞬间权值转换模块中的输出Vw的值为0.74214,即初始权值大小为0.74214;通电0.2246s,通电结束后,权值转换模块中的输出Vw的值为1.29988,实际权值大小为1.29988。实际权值大小与设定的目标权值1.30000大小的偏差为0.00012。由此可见,利用忆阻器的阻值来调节神经网络的权值具有很高的调节精度。
Claims (9)
1.一种基于忆阻器的感知器神经网络电路的调节方法,其特征在于,包括如下步骤:
步骤1:给忆阻器模块中电源V1施加1V的恒定电压,设置忆阻器M1的初始阻值范围为100Ω~300Ω,忆阻器M2的初始阻值为15800~16000Ω,忆阻器M1忆阻器M2的初始阻值的总和恒为16100Ω;开始通电时间范围为1s~3s,观察忆阻器M1和忆阻器M2的阻值是否线性变化;若忆阻器阻值线性变化,执行步骤2;否则,增大忆阻器M1的初始阻值,减小忆阻器M2的初始阻值,且保证忆阻器M1忆阻器M2的初始阻值的总和恒为16100Ω,直到观察到忆阻器M2的阻值与时间关系的图像近似为一条直线;
步骤2:设置权值转换模块中的电阻R1为100Ω,电阻R2为300Ω,电阻R3、电阻R4、电阻R5、电阻R6都为100Ω,电源V3设置为-2.025V;然后,给忆阻器模块中电源V1施加1V的恒定电压,设置忆阻器M1的初始阻值范围为100Ω~300Ω,忆阻器M2的初始阻值为15800~16000Ω,忆阻器M1忆阻器M2的初始阻值的总和恒为16100Ω,再次通电时间范围为1s~3s,观察权值与时间关系的图像是否近似为一条直线;若图像为一条直线,执行步骤3;否则同时增大或减小电阻R1和电阻R2的阻值,且使电阻R1和电阻R2的阻值大小满足:R1:R2=1:3,直到观察到权值与时间关系的图像近似为一条直线。
2.如权利要求1所述的基于忆阻器的感知器神经网络电路的调节方法,其特征在于,所述步骤1中,忆阻器M1的初始阻值为116Ω,忆阻器M2的初始阻值为15984Ω。
3.一种用于实现权利要求1所述的基于忆阻器的感知器神经网络电路的调节方法所采用的基于忆阻器的感知器神经网络电路,其特征在于,包括忆阻器模块、权值转换模块、净输入模块和映射函数模块;所述的忆阻器模块与权值转换模块连接,所述的权值转换模块与净输入模块连接,所述的净输入模块与映射函数模块连接。
4.如权利要求3所述的基于忆阻器的感知器神经网络电路,其特征在于,所述忆阻器模块包括电源V1、电源V2、单刀双掷开关S1,忆阻器M1和忆阻器M2,忆阻器M1的掺杂端与电源V1的正电极及电源V2的负电极连接,忆阻器M1的非掺杂端与忆阻器M2的非掺杂端连接后接入权值转换模块。
5.如权利要求3所述的基于忆阻器的感知器神经网络电路,其特征在于,所述权值转换模块包括运算放大器A1、运算放大器A2、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6和电源V3;
所述运算放大器A1的同相端与M1的非掺杂端、M2的非掺杂端连接,运算放大器A1的反相端与电阻R1和电阻R2连接,电阻R1的另一端与运算放大器A1的输出端连接,电阻R2的另一端接地;
所述运算放大器A2的同相端与电阻R3和电阻R4连接,电阻R3另一端与运算放大器A2的输出端连接,电阻R4另一端与电源V3的正电极连接;
所述运算放大器A2的反相端与电阻R5和电阻R6连接,电阻R5另一端与运算放大器A2的输出端连接,电阻R6另一端接地。
6.如权利要求3所述的基于忆阻器的感知器神经网络电路,其特征在于,所述净输入模块包括乘法器电路和偏置电路;
所述乘法器电路包括乘法器MPY和电源Vx;乘法器MPY的IN1端与运算放大器A2的输出端连接,乘法器MPY的IN2端与电源Vx的正电极连接;
所述偏置电路包括运算放大器A3、电阻R7、电阻R8、电阻R9、电阻R10和电源Vb;
运算放大器A3的同相端与电阻R7和电阻R8连接,电阻R7另一端与乘法器MPY的输出端OUT连接,电阻R8另一端与电源Vb正电极连接;
运算放大器A3的反相端与电阻R9和电阻R10连接,电阻R9另一端与运算放大器A3的输出端连接,电阻R10另一端接地。
7.如权利要求3所述的基于忆阻器的感知器神经网络电路,其特征在于,所述映射函数模块包括运算放大器A4,所述运算放大器A4的同相端与净输入模块输出端连接,运算放大器A4的反相端接地。
8.如权利要求3~7中任一所述的基于忆阻器的感知器神经网络电路,其特征在于,所述运算放大器A1、A2、A3和A4的型号均为uA741。
9.如权利要求3~7中任一所述的基于忆阻器的感知器神经网络电路,其特征在于,所述忆阻器M1和M2均为惠普忆阻器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910062532.0A CN109816096B (zh) | 2019-01-23 | 2019-01-23 | 一种基于忆阻器的感知器神经网络电路及其调节方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910062532.0A CN109816096B (zh) | 2019-01-23 | 2019-01-23 | 一种基于忆阻器的感知器神经网络电路及其调节方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109816096A CN109816096A (zh) | 2019-05-28 |
CN109816096B true CN109816096B (zh) | 2022-10-18 |
Family
ID=66604684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910062532.0A Active CN109816096B (zh) | 2019-01-23 | 2019-01-23 | 一种基于忆阻器的感知器神经网络电路及其调节方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109816096B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110298435B (zh) * | 2019-05-30 | 2022-10-18 | 长安大学 | 一种忆阻器型全域值bp神经网络电路 |
CN110991629B (zh) * | 2019-11-02 | 2023-05-02 | 复旦大学 | 一种基于忆阻器的神经元电路 |
CN111460365B (zh) * | 2020-03-10 | 2021-12-03 | 华中科技大学 | 一种基于忆阻线性神经网络的方程组求解器及其操作方法 |
CN113178219B (zh) * | 2021-04-08 | 2023-10-20 | 电子科技大学 | 一种应用于图像识别领域的忆阻器感存算一体电路结构 |
CN113642723B (zh) * | 2021-07-29 | 2024-05-31 | 安徽大学 | 一种实现原-异位训练的gru神经网络电路 |
CN115857871B (zh) * | 2023-02-27 | 2023-06-06 | 广东技术师范大学 | 一种模糊逻辑全硬件计算电路及其设计方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107085628A (zh) * | 2017-03-21 | 2017-08-22 | 东南大学 | 一种细胞神经网络可调权值模块仿真方法 |
CN108205705A (zh) * | 2016-12-16 | 2018-06-26 | 爱思开海力士有限公司 | 用于归一化神经网络设备的装置和方法 |
WO2018235448A1 (ja) * | 2017-06-19 | 2018-12-27 | 株式会社デンソー | 多層ニューラルネットワークのニューロンの出力レベル調整方法 |
-
2019
- 2019-01-23 CN CN201910062532.0A patent/CN109816096B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108205705A (zh) * | 2016-12-16 | 2018-06-26 | 爱思开海力士有限公司 | 用于归一化神经网络设备的装置和方法 |
CN107085628A (zh) * | 2017-03-21 | 2017-08-22 | 东南大学 | 一种细胞神经网络可调权值模块仿真方法 |
WO2018235448A1 (ja) * | 2017-06-19 | 2018-12-27 | 株式会社デンソー | 多層ニューラルネットワークのニューロンの出力レベル調整方法 |
Non-Patent Citations (2)
Title |
---|
基于忆阻器交叉阵列的卷积神经网络电路设计;胡飞等;《计算机研究与发展》;20180515(第05期);全文 * |
基于神经元晶体管和忆阻器的Hopfield神经网络及其在联想记忆中的应用;朱航涛等;《西南大学学报(自然科学版)》;20180122(第02期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN109816096A (zh) | 2019-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109816096B (zh) | 一种基于忆阻器的感知器神经网络电路及其调节方法 | |
Nandakumar et al. | Experimental demonstration of supervised learning in spiking neural networks with phase-change memory synapses | |
Guo et al. | An associative memory circuit based on physical memristors | |
Wang et al. | A memristor neural network using synaptic plasticity and its associative memory | |
Deng et al. | Complex learning in bio-plausible memristive networks | |
Chen et al. | Associate learning and correcting in a memristive neural network | |
An et al. | Realizing behavior level associative memory learning through three-dimensional memristor-based neuromorphic circuits | |
CN110991629B (zh) | 一种基于忆阻器的神经元电路 | |
CN103324979B (zh) | 一种可编程阈值电路 | |
Yan et al. | Multilayer memristive neural network circuit based on online learning for license plate detection | |
Mahalanabis et al. | Demonstration of spike timing dependent plasticity in CBRAM devices with silicon neurons | |
Ravichandran et al. | Artificial neural networks based on memristive devices | |
Li et al. | Reduction 93.7% time and power consumption using a memristor-based imprecise gradient update algorithm | |
CN206147706U (zh) | 神经元电路 | |
Yu et al. | Log-domain time-multiplexed realization of dynamical conductance-based synapses | |
Khanday et al. | Single SiGe transistor based energy-efficient leaky integrate-and-fire neuron for neuromorphic computing | |
Wang et al. | Synaptic transistor with multiple biological functions based on metal-organic frameworks combined with the LIF model of a spiking neural network to recognize temporal information | |
Zhang et al. | The framework and memristive circuit design for multisensory mutual associative memory networks | |
Wu et al. | Energy-efficient STDP-based learning circuits with memristor synapses | |
Xue et al. | Hybrid neuromorphic hardware with sparing 2D synapse and CMOS neuron for character recognition | |
CN109102072B (zh) | 一种基于单电子晶体管的忆阻突触脉冲神经网络电路设计方法 | |
CN106250983B (zh) | 神经元电路 | |
CN114169511A (zh) | 一种基于实物忆阻器的联想记忆电路及方法 | |
JPH03236275A (ja) | メモリ素子およびメモリ装置 | |
Bobylev et al. | Manufacture and testing of a pulsed hardware neural network with memristor synapses for a biomorphic neuroprocessor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |