CN108804786B - 一种联想神经网络突触权值可塑的忆阻模型电路设计方法 - Google Patents

一种联想神经网络突触权值可塑的忆阻模型电路设计方法 Download PDF

Info

Publication number
CN108804786B
CN108804786B CN201810527479.2A CN201810527479A CN108804786B CN 108804786 B CN108804786 B CN 108804786B CN 201810527479 A CN201810527479 A CN 201810527479A CN 108804786 B CN108804786 B CN 108804786B
Authority
CN
China
Prior art keywords
model
learning
memristor
memristive
neural network
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810527479.2A
Other languages
English (en)
Other versions
CN108804786A (zh
Inventor
张小红
龙克柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi University of Science and Technology
Original Assignee
Jiangxi University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi University of Science and Technology filed Critical Jiangxi University of Science and Technology
Priority to CN201810527479.2A priority Critical patent/CN108804786B/zh
Publication of CN108804786A publication Critical patent/CN108804786A/zh
Application granted granted Critical
Publication of CN108804786B publication Critical patent/CN108804786B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Biophysics (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Computing Systems (AREA)
  • Molecular Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Computational Linguistics (AREA)
  • Artificial Intelligence (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Neurology (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种联想神经网络突触权值可塑的忆阻模型电路设计方法，基于改进压控(MVC)忆阻模型及类似神经突触功能的忆阻模型，设计出权值可塑的经验学习忆阻模型，使该忆阻模型具有经验学习和长期记忆的能力。忆阻器是纳米级尺寸、非易失性的两端无源性器件，因此将设计的经验学习忆阻模型作为突触运用在联想记忆神经网络中，并修改联想记忆神经网络的反馈规则，使该网络同时具有经验学习、长期记忆及自我增强学习等能力。本发明设计简单，丰富了忆阻及神经网络的功能，具有广阔的仿生应用前景。

Description

一种联想神经网络突触权值可塑的忆阻模型电路设计方法
技术领域
本发明属于神经网络和电子信息科学领域，涉及联想神经网络、忆阻器模型及电路设计与仿真实现，特别是忆阻器模拟神经网络突触行为。
背景技术
生物大脑有极高的容量，含有数以亿计的神经元细胞，同时，大脑在极短的时间里对于外界刺激的反应是准确而又迅速的。尽管大脑高速处理各种外界信息，但是其消耗的能量是极低的，所以学习和模拟大脑对于人工网络的发展具有十分重要的意义。虽然神经元细胞的数量众多，但是其中突触的数量更是神经元细胞的上万倍，因此人工突触的尺寸对于构建人工网络是非常重要的。生物突触具有可塑性，即突触的连接强度会随着自身的活动而发生变化，因此模拟神经系统突触可塑性对于构建高效低功耗的网络是十分必要的。
美国加州大学伯克利分校蔡少棠于1971年从理论上证明了忆阻器的存在，美国惠普实验室在2008年物理上实现了忆阻器。忆阻器具有纳米级尺寸和低功耗的性质，所以近年来忆阻引起了广泛的关注，被大量运用于混沌电路、保密通信及神经网络等领域。忆阻一个重要的特性是忆阻值会随着其通过的电流而发生改变，这一特性与生物突触极为相似，因此忆阻作为突触被用于实现人工神经网络。
不同材料的忆阻具备不同的性质，许多忆阻的特性都与生物突触相似或相近，如铟镓锌氧化物(IGZO)忆阻、聚乙烯醇(PVA)忆阻及改进压控(Modified Voltage-Controlled，MVC)忆阻等。这些忆阻具有部分记忆，遗忘及经验学习的功能。经验学习是指突触在重复的脉冲刺激下，其权值变化速率将会变快。记忆分为长期记忆和短期记忆，一部分记忆在去掉激励后会被较快地忘记，称这部分记忆为短周期记忆(Short-Term Memory,STM)；另一部分记忆能够被保留较长的时间，称这部分记忆为长周期记忆(Long-TermMemory,LTM)。目前尽管大量的忆阻模型被提出来，但是有很少的忆阻模型涉及到了经验学习和长周期记忆且用于神经网络中。
发明内容
本发明的目的是提出一种改进的忆阻模型，并作为突触用于联想神经网络电路设计及仿真。
本发明为了实现具有经验学习和长周期记忆的忆阻联想网络，在改进忆阻器模型的基础上，设计出具有联想记忆及长周期记忆的忆阻模型作为人工突触。同时通过修改人工神经元的反馈规则，使得该联想记忆神经网络具有自我学习功能。
本发明所述的一种联想神经网络突触权值可塑的忆阻模型电路设计方法，包括以下步骤：
(S1)根据MVC忆阻模型及类似神经突触功能的忆阻模型，设计权值可塑的经验学习忆阻模型，使该模型具有经验学习、长周期记忆及遗忘的功能，MVC忆阻模型描述如下：
i＝M-1v(1)
Figure BDA0001676333590000021
(1)式和(2)式中，i和v分别表示MVC忆阻的电流与电压，M表示MVC忆阻的忆阻值。α表示|v|≤vth时M的变化速率，β表示|v|＞vth时M的变化速率，δ表示 v＝0时M的变化速率，且符号α，β和δ均为常数。vth是电压阈值，RH为M最大值， RL为M最小值。
(2)式中s是阶跃函数，可以表示为：
Figure BDA0001676333590000022
(S2)调整(S1)中构建的经验学习忆阻模型的各关系式参数，使模型达到电路实现的标准。
(S3)根据(S2)中确定参数的经验学习忆阻模型，设计出该模型的电路结构，并创建外围电路验证其性能。
(S4)设计出带有全反馈的三个神经元组成的联想记忆神经网络，并将网络中的突触替换为(S1)中经验学习忆阻模型。
(S5)设计(S4)中基于经验学习忆阻模型的联想神经网络的电路，并设计不同的输入脉冲序列，以验证该网络的经验学习、自主学习、长周期记忆和遗忘的功能。
进一步地，本发明的具体步骤如下：
步骤1：设计经验学习忆阻模型。
经验学习忆阻模型可以用其伏安特性来描述：
i＝w·v (4)
式中i和v分别表示经验学习忆阻模型的电流与电压，w表示经验学习忆阻模型的忆导。
Figure BDA0001676333590000023
ε是控制经验学习忆阻模型长期记忆的变量：
Figure BDA0001676333590000031
τ是控制经验学习忆阻模型学习和遗忘速率的变量：
Figure BDA0001676333590000032
β为|v|＞vth时w的变化速率，
Figure BDA0001676333590000033
为当|v|≤vth时忆导w的变化速率，变量ε为 v＝0时忆导w的收敛值即长期记忆，变量τ用于控制忆导w收敛速率。s是阶跃函数， wL为w的最小值，wH为w的最大值，vth是电压阈值。
αu和αd分别代表长期记忆变量ε在|v|>vth或|v|<vth时的改变速率,εH和εL分别表示ε的最大值与最小值。γ为v≠0时τ的变化速率，τH和τL分别表示τ的最大值与最小值。当输入电压v低于阈值电压vth时，忆导w将会在一定时间里收敛到变量ε且当τ越大时忆阻的遗忘速率(收敛速率)越慢。忆阻存在物理界限，所以阶跃函数被用于保证忆导值在wL和wH之间变化。
步骤2：在步骤1基础上利用MATLAB调整经验学习忆阻模型的参数，并MATLAB 数值计算验证其性能。
确定经验学习忆阻模型的所有参数，并在经验学习忆阻模型的两端加上周期电压检测经验学习忆阻模型是否具有“8”型的伏安紧磁滞回线，即是否具备忆阻器的基本性质。为了验证经验学习忆阻模型是否具有经验学习的能力，在经验学习忆阻模型两端加上间隔一段时间的两个周期脉冲，若在后一个脉冲下经验学习忆阻模型的忆导增量明显高于前一个脉冲下的忆导增量，则说明该模型具有经验学习能力。
步骤3：在步骤2的基础上设计经验学习忆阻模型，并用PSpice(SimulationProgram with Integrated Circuit Emphasis)电路仿真软件验证其性能。
根据步骤2得出的参数建立经验学习忆阻模型的PSpice电路封装。利用PSpice 重复步骤2中在经验学习忆阻模型的两端加上周期电压及间隔一段时间的脉冲，验证经验学习忆阻模型的基本性质和功能。
步骤4：设计出带有全反馈的三个神经元组成的联想神经网络并将其中突触替换为经验学习忆阻模型。单个神经元结构如图1所示，单个神经元将所有的输入信号求和，并将求和后的值输入到传递函数中以判定神经元是否能够输出和反馈，这里传递函数和反馈函数设置为(8)式，则神经元两端电压为(10)式。将三个神经元按照如图2所示连接构成联想记忆神经网络，将联想记忆神经网络中的突触按照图3所示替换为经验学习忆阻模型，并将该网络的反馈规则修改为(9)式，则单个神经元两端电压变为(11)式，这样即构成了带有全反馈的忆阻突触联想记忆神经网络。
其中普通神经元反馈表达式为：
Figure BDA0001676333590000041
其中ψ为正常数系数，设定ψ＝10。s(t)为神经元的阶跃激活函数，g(t)表示为单个神经元反馈信号，vout(t)表示为单个神经元输出信号。
基于经验学习忆阻模型突触的全反馈神经元反馈表达式为：
Figure BDA0001676333590000042
其中k为前向神经元的个数，ωij为第i个后向神经元和第j个前向神经元之间的连接权值。v∑(t)为所有连接到第i个后向神经元的k个输入信号加权和，且将v∑(t)作为神经元的反馈信号。普通神经元两端电压vij为：
vij＝vj+vout＝vj+ψs(t) (10)
基于经验学习忆阻模型突触的全反馈神经元两端电压vij为：
Figure BDA0001676333590000043
步骤5：基于经验学习忆阻模型的联想记忆神经网络的PSpice电路构建及仿真。
利用线性电阻、运算放大器TL082及经验学习忆阻模型按照步骤4实现联想记忆神经网络的电路构建。利用TL082、经验学习忆阻模型和线性电阻构成加权求和电路，将加权求和电路与TL082构成的比较器进行串联，同时将加权求和电路输出连接反馈到输入端，即构成了带有全反馈的神经元。将该神经元按照图3所示利用经验学习忆阻进行连接，即构成了带有全反馈的忆阻突触联想记忆神经网络的电路。对该网络输入一系列设定的脉冲验证该网络是否具备经验学习、长期记忆及遗忘的功能。
本发明的特点在于：通过忆阻模型的改进，忆阻具备了经验学习和长期记忆的功能，同时修改了神经元的反馈规则，实现了一种基于改进忆阻的联想记忆神经网络。通过对该网络输入一系列既定的测试脉冲序列，我们发现该网络具备了经验学习和长期记忆的能力，同时网络也能够不依赖联而进行自我学习。
附图说明
图1为本发明中单个神经元。其中，(a)为普通神经元，(b)为具有全反馈的神经元，(c)为经验学习忆阻模型代替突触的全反馈神经元。
图2为本发明中简单联想记忆神经网络原理图。
图3为本发明利用经验学习忆阻模型作为突触且具有全反馈的联想记忆神经网络。
图4为本发明中加在经验学习忆阻模型两端的周期电压。
图5为本发明中本发明中经验学习忆阻模型MATLAB仿真系统产生的“8”字型伏安特性图。
图6为本发明中加在经验学习忆阻模型两端的两个间隔脉冲。
图7为本发明中经验学习忆阻模型在两个间隔脉冲下MATLAB仿真产生的忆导与时间关系图。
图8为本发明中经验学习忆阻模型的PSpice模块。
图9为本发明验证经验学习忆阻模型性质的PSpice仿真电路图。
图10为本发明中经验学习忆阻模型PSpice仿真系统产生的“8”字型伏安特性图。
图11为本发明中经验学习忆阻模型在两个间隔脉冲下PSpice仿真系统产生的忆导与时间关系图。
图12为本发明中基于经验学习忆阻模型的联想记忆神经网络的PSpice电路图。
图13为本发明中联想记忆神经网络的两个信号源。
图14为本发明基于经验学习忆阻模型的联想记忆神经网络的PSpice仿真结果。
具体实施方式
以下将结合附图对本发明作进一步详细描述。
实施例1：数值仿真经验学习忆阻模型。
取经经验学习忆阻模型的参数为：αu＝600,αd＝3000,β＝3000,γ＝30,vth＝1.2V, wH＝1000uS,wL＝50uS,εH＝1000uS,εL＝50uS,τH＝10,τL＝0.1，则经验学习忆阻模型的 PSpice仿真描述文件如表1所示：
表1经验学习忆阻模型的PSpice模型参数
Figure BDA0001676333590000051
经验学习忆阻模型在PSpice中的封装如图4所示，在经验学习忆阻模型的两端加上周期电压(如图5)，其MATLAB仿真结果如图6所示，可以看出经验学习忆阻模型具有“8”型的紧磁滞回线的伏安特性曲线，具备了忆阻器的基本性质。
于0-1s和10-11s在经验学习忆阻模型两端加上相同的周期脉冲(如图7)，其0-20s的MATLAB仿真如图8所示，可以看出经验学习忆阻模型的忆导在10-11s增长量明显大于0-1s增长量，说明该经验学习忆阻模型具有经验学习的能力。利用PSpice重复上述实验，其仿真电路如图9所示。如图10和图11所示，PSpice仿真结果与MATLAB 仿真结果相吻合。
实施例2：基于经验学习忆阻模型的联想记忆神经网络的数值仿真。
在图中12中，利用线性电阻、运算放大器TL082及经验学习忆阻模型来实现联想记忆神经网络的电路，其中U3和U6实现输入和反馈的权值连接，U4和U7用于反转输入电压，所以电路中的各运放输出如下：
Figure BDA0001676333590000061
其中
Figure BDA0001676333590000062
其中，电阻R1＝R2＝R3＝R4＝R5＝R6＝1kΩ，R9和R10分别设为5.4kΩ和80kΩ，除了R9和R10及R1-R6，图12中的所有电阻值设为10kΩ。U5A实现比较输出，用于激活下一个神经元，比较器的阈值为VBB＝2V。当输入信号超过比较器的阈值时，比较器就会输出VTT(10V)，否则将会输出一个接近零的电压。
图13中的电路是信号产生源，包括了电压源V1～V4，乘法器MULT1和MULT2。 V1和V3是方波发生器，其参数为：vlow＝0V，vhigh＝0.7V，tTR＝tTF＝1us，tPW＝0.06s 和tPER＝0.2s；V2和V4是可以根据输入要求限制方波范围的电压源。
表2显示了输入神经元N1及N2在整个实验过程中可能状态，其中“Y”，“N”和“/”分别代表神经元(或U5A)激活(有输出)、抑制(无输出)、以及不确定状态，仿真时间范围为0-30s。其中，神经元(N1,N2)激活表示向该神经元输入一段大于阈值的周期电压，每个阶段的持续时间如表2所示。
表2网络功能实验
Figure BDA0001676333590000063
Figure BDA0001676333590000071
如图14所示，实验结果除第6阶段都符合表2 所列的过程，在第6整个阶段(测试阶段)，U5A仅在第12s时有输出，表明该网络具有短期的记忆，记忆不能够持续太久，记忆会随着时间消失。在经历阶段5的遗忘过程及阶段六的测试阶段后，网络在第7阶段再次学习，并且相较于第3阶段的4s来说仅仅消耗2s，并且第八阶段的遗忘过程持续了4s相较于第五阶段的2s。虽然第二次学习时间更短，遗忘时间更长，但是在第9阶段(测试阶段)整个阶段网络都有输出，表明了该网络具有经验学习的能力，经历多次学习后网络记忆持续时间更长，学习速度更快。
值得注意的是，阶段9(20s-22s)当仅仅N2被激活时，经验学习忆阻模型的忆导在有较小幅度的增加。它表明该网络现在经历一系列前期学习后，网络有能力进行自主学习，即不依靠大权值连接神经元进行联想学习，该基于经验学习忆阻模型的联想记忆神经网络的这一特性能够极大的简化联想神经网络的训练过程。

Claims (4)

1.一种联想神经网络突触权值可塑的忆阻模型电路设计方法，其特征是包括以下步骤：
(S1)根据MVC忆阻模型及类似神经突触功能的忆阻模型，设计权值可塑的经验学习忆阻模型；其中，MVC忆阻模型描述如下：
i＝M-1v (1)
Figure FDA0003438618010000011
(1)式和(2)式中，i和v分别表示MVC忆阻的电流与电压，M表示MVC忆阻的忆阻值；α表示|v|≤vth时M的变化速率，β表示|v|>vth时M的变化速率，δ表示v＝0时M的变化速率，且符号α，β和δ均为常数；vth是电压阈值，RH为M最大值，RL为M最小值；
(2)式中s是阶跃函数，表示为：
Figure FDA0003438618010000012
经验学习忆阻模型用其伏安特性来描述：
i＝w·v (4)
式中i和v分别表示经验学习忆阻模型的电流与电压，w表示经验学习忆阻模型的忆导；
Figure FDA0003438618010000013
ε是控制经验学习忆阻模型长期记忆的变量：
Figure FDA0003438618010000014
τ是控制经验学习忆阻模型学习和遗忘速率的变量：
Figure FDA0003438618010000015
β为|v|>vth时w的变化速率，
Figure FDA0003438618010000021
为当|v|≤vth时忆导w的变化速率，变量ε为v＝0时忆导w的收敛值即长期记忆，变量τ用于控制忆导w收敛速率；s是阶跃函数，wL为w的最小值，wH为w的最大值，vth是电压阈值；
αu和αd分别代表长期记忆变量ε在|v|>vth或|v|<vth时的改变速率，εH和εL分别表示ε的最大值与最小值；γ为v≠0时τ的变化速率，τH和τL分别表示τ的最大值与最小值；当输入电压v低于阈值电压vth时，忆导w将会在一定时间里收敛到变量ε且当τ越大时忆阻的遗忘速率越慢；阶跃函数用于保证忆导值在wL和wH之间变化；
(S2)调整(S1)中构建的经验学习忆阻模型的各关系式参数，使模型达到电路实现的标准；
(S3)根据(S2)中确定参数的经验学习忆阻模型，设计出该模型的电路结构，并创建外围电路验证其性能；
(S4)设计出带有全反馈的三个神经元组成的联想记忆神经网络，并将网络中的突触替换为(S1)中经验学习忆阻模型；
单个神经元将所有的输入信号求和，并将求和后的值输入到传递函数中以判定神经元是否能够输出和反馈，其传递函数和反馈函数设置如式(8)所示，而神经元两端电压为式(10)所示；将三个神经元连接构成联想记忆神经网络，将联想记忆神经网络中的突触再替换为经验学习忆阻模型，并将该网络的反馈规则修改为式(9)，则单个神经元两端电压变为式(11)，即构成了带有全反馈的忆阻突触联想记忆神经网络；
普通神经元反馈表达式为：
Figure FDA0003438618010000022
其中ψ为正常数系数，设定ψ＝10；s(t)为神经元的阶跃激活函数，g(t)表示为单个神经元反馈信号，vout(t)表示为单个神经元输出信号；
基于经验学习忆阻模型突触的全反馈神经元反馈表达式为：
Figure FDA0003438618010000023
其中k为前向神经元的个数，ωij为第i个后向神经元和第j个前向神经元之间的连接权值；v∑(t)为所有连接到第i个后向神经元的k个输入信号加权和，且将v∑(t)作为神经元的反馈信号；普通神经元两端电压vij为：
vij＝vj+vout＝vj+ψs(t) (10)
基于经验学习忆阻模型突触的全反馈神经元两端电压vij为：
Figure FDA0003438618010000031
(S5)设计(S4)中基于经验学习忆阻模型的联想神经网络的电路，并设计不同的输入脉冲序列，以验证该网络的经验学习、自主学习、长周期记忆和遗忘的功能。
2.根据权利要求1所述的一种联想神经网络突触权值可塑的忆阻模型电路设计方法，其特征是步骤(S2)是：利用MATLAB调整经验学习忆阻模型的参数，并用MATLAB数值计算验证其性能。
3.根据权利要求1所述的一种联想神经网络突触权值可塑的忆阻模型电路设计方法，其特征是步骤(S3)是设计经验学习忆阻模型PSpice电路模型，并用PSpice软件仿真验证其性能。
4.根据权利要求1所述的一种联想神经网络突触权值可塑的忆阻模型电路设计方法，其特征是步骤(S5)是：利用线性电阻、运算放大器TL082及经验学习忆阻模型按照所述步骤(S4)实现联想记忆神经网络的电路构建；利用TL082、经验学习忆阻模型和线性电阻构成加权求和电路，将加权求和电路与TL082构成的比较器进行串联，同时将加权求和电路输出连接反馈到输入端，构成了带有全反馈的神经元；将该神经元按照利用经验学习忆阻进行连接，构成了带有全反馈的忆阻突触联想记忆神经网络的电路。
CN201810527479.2A 2018-05-26 2018-05-26 一种联想神经网络突触权值可塑的忆阻模型电路设计方法 Active CN108804786B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810527479.2A CN108804786B (zh) 2018-05-26 2018-05-26 一种联想神经网络突触权值可塑的忆阻模型电路设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810527479.2A CN108804786B (zh) 2018-05-26 2018-05-26 一种联想神经网络突触权值可塑的忆阻模型电路设计方法

Publications (2)

Publication Number Publication Date
CN108804786A CN108804786A (zh) 2018-11-13
CN108804786B true CN108804786B (zh) 2022-04-15

Family

ID=64090746

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810527479.2A Active CN108804786B (zh) 2018-05-26 2018-05-26 一种联想神经网络突触权值可塑的忆阻模型电路设计方法

Country Status (1)

Country Link
CN (1) CN108804786B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109978019B (zh) * 2019-03-07 2023-05-23 东北师范大学 图像模式识别模拟与数字混合忆阻设备及制备，实现stdp学习规则和图像模式识别方法
CN110135571B (zh) * 2019-04-11 2023-09-29 上海集成电路研发中心有限公司 一种基于细胞突触结构的单层线性神经网络
CN110110840B (zh) * 2019-04-22 2020-11-27 中国地质大学（武汉） 一种基于忆阻神经网络的联想记忆情感识别电路
CN110348570B (zh) * 2019-05-30 2021-01-05 中国地质大学（武汉） 一种基于忆阻的神经网络联想记忆方法
CN110175427B (zh) * 2019-06-03 2023-06-09 江西理工大学 一种在耦合振子系统中实现非对称振荡死亡的方法
CN111291879B (zh) * 2020-03-29 2023-08-22 湖南大学 一种具备习惯化与敏感化的信号发生装置
CN112819142B (zh) * 2021-02-04 2024-01-19 成都市深思创芯科技有限公司 一种短时突触可塑性工作记忆计算系统及方法
CN113469334B (zh) * 2021-06-29 2022-09-13 中国地质大学（武汉） 一种忆阻递归神经网络电路
CN113658493B (zh) * 2021-08-20 2023-05-02 安徽大学 一种用于模拟联想记忆的强化学习仿生电路架构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013000939A1 (fr) * 2011-06-30 2013-01-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Méthode d'apprentissage non supervisée dans un réseau de neurones artificiel a base de nano-dispositifs memristifs et réseau de neurones artificiel mettant en oeuvre la méthode
CN104573238A (zh) * 2015-01-09 2015-04-29 江西理工大学 一种忆阻细胞神经网络的电路设计方法
CN106815636A (zh) * 2016-12-30 2017-06-09 华中科技大学 一种基于忆阻器的神经元电路
CN107016200A (zh) * 2017-04-14 2017-08-04 江西理工大学 一种基于磁控忆阻器的光滑细胞神经网络的电路设计方法
CN107085628A (zh) * 2017-03-21 2017-08-22 东南大学 一种细胞神经网络可调权值模块仿真方法
CN107092746A (zh) * 2017-04-19 2017-08-25 江西理工大学 一种基于Chua电路的异构磁控忆阻器模型的电路设计方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9104975B2 (en) * 2002-03-12 2015-08-11 Knowmtech, Llc Memristor apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013000939A1 (fr) * 2011-06-30 2013-01-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Méthode d'apprentissage non supervisée dans un réseau de neurones artificiel a base de nano-dispositifs memristifs et réseau de neurones artificiel mettant en oeuvre la méthode
CN104573238A (zh) * 2015-01-09 2015-04-29 江西理工大学 一种忆阻细胞神经网络的电路设计方法
CN106815636A (zh) * 2016-12-30 2017-06-09 华中科技大学 一种基于忆阻器的神经元电路
CN107085628A (zh) * 2017-03-21 2017-08-22 东南大学 一种细胞神经网络可调权值模块仿真方法
CN107016200A (zh) * 2017-04-14 2017-08-04 江西理工大学 一种基于磁控忆阻器的光滑细胞神经网络的电路设计方法
CN107092746A (zh) * 2017-04-19 2017-08-25 江西理工大学 一种基于Chua电路的异构磁控忆阻器模型的电路设计方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Suppressing chaos in a simplest autonomous memristor-based circuit of fractional order by periodic impulses;M. F. Danca ET AL.;《Chaos, Solitons Fractals》;20160331;第31-40页 *

Also Published As

Publication number Publication date
CN108804786A (zh) 2018-11-13

Similar Documents

Publication Publication Date Title
CN108804786B (zh) 一种联想神经网络突触权值可塑的忆阻模型电路设计方法
Sun et al. Memristor-based neural network circuit of full-function pavlov associative memory with time delay and variable learning rate
Wang et al. A novel memristor-based circuit implementation of full-function Pavlov associative memory accorded with biological feature
CN105224986B (zh) 基于忆阻器件的深度神经网络系统
Lin et al. A multi-stable memristor and its application in a neural network
Zheng et al. Learning in memristor crossbar-based spiking neural networks through modulation of weight-dependent spike-timing-dependent plasticity
Xiao et al. GST-memristor-based online learning neural networks
Guo et al. An associative memory circuit based on physical memristors
CN107016200B (zh) 一种基于磁控忆阻器的光滑细胞神经网络的电路设计方法
KR20130036318A (ko) Ｓｔｄｐ 및 도파민 시그널을 갖는 3―멤리스터 시냅스에 대한 방법들 및 시스템들
Dou et al. Memristor-based LSTM network for text classification
Ma et al. A memristive neural network model with associative memory for modeling affections
Wen et al. Associative learning of integrate-and-fire neurons with memristor-based synapses
CN115857349B (zh) 一种忆阻神经网络的指数同步控制方法
Feali Using volatile/non-volatile memristor for emulating the short-and long-term adaptation behavior of the biological neurons
US20140310216A1 (en) Method for generating compact representations of spike timing-dependent plasticity curves
Donnarumma et al. Programming in the brain: a neural network theoretical framework
Saxena et al. Energy-efficient CMOS memristive synapses for mixed-signal neuromorphic system-on-a-chip
Dong et al. A novel memristive multilayer feedforward small-world neural network with its applications in PID control
Zhang et al. The framework and memristive circuit design for multisensory mutual associative memory networks
Dai et al. An improved memristor model based on the electrochemical metallization effect as a synapse for biomimetic applications
Tao et al. Modeling and analysis of spike signal sequence for memristor crossbar array in neuromorphic chips
CN114169511A (zh) 一种基于实物忆阻器的联想记忆电路及方法
Chen et al. STDP learning rule based on memristor with STDP property
Elhamdaoui et al. Synapse design based on memristor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant