CN103580668B - 一种基于忆阻器的联想记忆电路 - Google Patents
一种基于忆阻器的联想记忆电路 Download PDFInfo
- Publication number
- CN103580668B CN103580668B CN201310516829.2A CN201310516829A CN103580668B CN 103580668 B CN103580668 B CN 103580668B CN 201310516829 A CN201310516829 A CN 201310516829A CN 103580668 B CN103580668 B CN 103580668B
- Authority
- CN
- China
- Prior art keywords
- associative memory
- memory circuit
- resistance
- memristor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
- G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
- G11C15/046—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using non-volatile storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Neurology (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种基于忆阻器的联想记忆电路,包括忆阻器、第一电阻、第二电阻和运算比较器;第一电阻和忆阻器依次串联在运算比较器的第一输入端,忆阻器的非串联连接端作为联想记忆电路的第一输入端;第一电阻和忆阻器的串联连接端作为联想记忆电路的第二输入端;第二电阻的一端连接至运算比较器的第一输入端,第二电阻的另一端接地;运算比较器的第二输入端用于连接参考电压,运算比较器的输出端作为联想记忆电路的输出端;联想记忆电路的第一输入端和第二输入端分别用于接收条件刺激信号和非条件刺激信号,联想记忆电路的输出端用于输出反应信号。本发明可以根据施加条件刺激和非条件刺激信号的时间关系,模拟生物联想记忆的形成过程和遗忘过程。
Description
技术领域
本发明属于人工神经网络领域,更具体地,涉及一种基于忆阻器的联想记忆电路。
背景技术
联想记忆是一种生物神经网络认知行为,其神经生物学基础是神经突触的可塑性变化。联想记忆也是人工神经网络理论中一个重要功能,广泛应用在智能控制、模式识别和人工智能等领域。然而在传统的人工神经网络电路中,搭建一个神经元、一个突触就需要数十个晶体管、电容、加法器等元器件,实现联想记忆功能需要构建一个复杂庞大的电路系统。
目前,部分研究机构通过CMOS电路实现了联想记忆功能,当时鉴于CMOS电路实现联想记忆功能,需要众多电子元件,电路规模大,功耗高。同时这种方法没有表现联想记忆基于刺激信号的时间关系的基本生物模型。
针对上述情况,一种原理可行、结构简单的基于神经突触行为的联想记忆电路和功能实现方法亟待开发。
发明内容
针对现有技术的以上缺陷或改进需求,本发明提供了一种可以用于模拟生物联想记忆的形成过程和遗忘过程的基于忆阻器的联想记忆电路。
为实现上述目的,按照本发明的一个方面,提供了一种基于忆阻器的联想记忆电路,用于模拟生物的联想记忆行为;联想记忆电路包括第一忆阻器M1、第二忆阻器M2、定值电阻R和运算比较器;第一忆阻器M1的一端作为所述联想记忆电路的第一输入端,第一忆阻器M1的另一端连接至所述运算比较器的第一输入端;第二忆阻器M2的一端作为联想记忆电路的第二输入端,第二忆阻器M2的另一端连接至运算比较器的第一输入端;定值电阻R的一端连接至运算比较器的第一输入端,定值电阻R的另一端接地;所述运算比较器的第二输入端用于连接参考电压,运算比较器的输出端作为联想记忆电路的输出端;联想记忆电路的第一输入端和第二输入端分别用于接收条件刺激信号和非条件刺激信号,联想记忆电路的输出端用于输出反应信号。
本发明还提供了一种基于忆阻器的联想记忆电路,用于模拟生物的联想记忆行为;所述联想记忆电路包括忆阻器M、第一电阻R1、第二电阻R2和运算比较器;所述忆阻器M的一端作为所述联想记忆电路的第一输入端,所述忆阻器M的另一端连接至所述运算比较器的第一输入端;所述第一电阻R1的一端作为所述联想记忆电路的第二输入端,所述第一电阻R1的另一端连接至所述运算比较器的第一输入端;所述第二电阻R2的一端连接至所述运算比较器的第一输入端,所述第二电阻R2的另一端接地;所述运算比较器的第二输入端用于连接参考电压,所述运算比较器的输出端作为所述联想记忆电路的输出端;所述联想记忆电路的第一输入端和第二输入端分别用于接收条件刺激信号和非条件刺激信号,所述联想记忆电路的输出端用于输出反应信号。
本发明还提供了一种基于忆阻器的联想记忆电路,用于模拟生物的联想记忆行为;联想记忆电路包括忆阻器M、第一电阻R1、第二电阻R2和运算比较器;第一电阻R1和忆阻器M依次串联在运算比较器的第一输入端,忆阻器M的非串联连接端作为联想记忆电路的第一输入端;第一电阻R1和忆阻器M的串联连接端作为联想记忆电路的第二输入端;第二电阻R2的一端连接至运算比较器的第一输入端,第二电阻R2的另一端接地;运算比较器的第二输入端用于连接参考电压,运算比较器的输出端作为联想记忆电路的输出端;联想记忆电路的第一输入端和第二输入端分别用于接收条件刺激信号和非条件刺激信号,联想记忆电路的输出端用于输出反应信号。
优选地,当条件刺激信号先于非条件刺激信号很短或者两个信号同时输入时,所述联想记忆电路形成联想记忆;当条件刺激信号落后于非条件刺激信号输入时,所述联想记忆电路无法形成联想记忆;当联想记忆已经形成后,若同时输入条件刺激信号和非条件刺激信号,当条件刺激信号先于非条件刺激信号很长时间,联想记忆将被遗忘;若持续单独输入条件刺激信号,联想记忆也将被遗忘。
优选地,定值电阻R的阻值近似等于忆阻器低阻阻值。
优选地,所述参考电压的值根据所施加信号在比较其输入端分压后的电压值来确定。
优选地,忆阻器包括依次电连接的第一电极层、功能材料层和第二电极层。
优选地,功能材料层为氧化物功能材料层TiOx、TaOx、WOx、CuOx、AlOx、NiOx、HfOx、ZrOx、SiOx、NbOx、VOx或GeOx。
优选地,功能材料层为硫系化合物功能材料层GeSe、Ag2Se、Ag2S、Cu2S、GeSx、Ge2Sb2Te5、GeTe或AgInSbTe。
优选地,功能材料层为钙钛矿结构功能材料层SrTiO3、BaTiO3、BiFeO3、CaMnO3、PrMnO3或La0.7Sr0.3MnO3。优选地,
本发明忆阻器能根据单端或二端的输入信号改变其权重状态,实现类生物神经元突触可塑性功能。联想记忆电路可以根据施加条件刺激和非条件刺激信号的时间关系,模拟生物联想记忆的形成过程和遗忘过程。
附图说明
图1是本发明第一实施例提供的基于忆阻器的联想记忆电路的电路图;
图2是本发明第二实施例提供的基于忆阻器的联想记忆电路的电路图;
图3是本发明第三实施例提供的基于忆阻器的联想记忆电路的电路图;
图4本发明实施例提供联想记忆电路中忆阻器的结构图;
图5本发明第一实施例提供的输入信号与忆阻器的示意图;图5A为器件电阻随脉冲信号的渐变特性;图5B为器件电阻随脉冲信号的开关特性;
图6本发明第二实施例提供的输入信号与忆阻器的示意图;图6A为施加于器件两端使器件产生STDP的输入信号,图6B为器件STDP示意图;
图7本发明第三实施例提供的输入信号与忆阻器的示意图;
图8本发明第四实施例提供的输入信号与忆阻器的示意图;
图9本发明第五实施例提供的输入信号与忆阻器的示意图;
图10本发明第六实施例提供的输入信号与忆阻器的示意图;图10A为条件刺激信号先于非条件刺激信号很长时间,联想记忆被遗忘示意图;图10B为持续单独输入条件刺激信号,联想记忆被遗忘示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。此外,下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本发明的目的在于提供一种基于忆阻器的联想记忆电路,电路能够实现类似人脑的联想记忆功能。该电路由基于忆阻器的人工神经突触器件和传统电子元器件(电阻、运算放大器)组成。忆阻器作为一种新型电子器件,其特殊的非线性阻变特性能够用于神经网络。忆阻器的电阻能够随流经的电荷而变化,通过施加电脉冲可以调控忆阻器的电阻值,类似于生物神经突触在生物电信号作用下的权重改变。因此,忆阻器可以被用作人工神经突触器件,并且在速度、功耗和集成度方面相对传统神经网络电路具有优势。
本发明中忆阻器人工神经突触器件能够模拟生物神经突触的功能,包括(1)能调节突触的权重;(2)突触权重可根据突触前后脉冲的时间差改变,实现脉冲时间依赖的可塑性(STDP)功能。该神经突触为一个两端电阻器件,一端为突触前,另一端为突触后。其电阻值根据通过它的电流的方向而改变,正向电流使其电阻上升,反向电流使其电阻下降。但当电流小于一定阈值时,其电阻不发生变化。可以通过设计突触前后脉冲信号,实现脉冲时间依赖的可塑性(STDP),具体实现通过实施例说明。
本发明的联想记忆电路可以模拟生物的联想记忆行为,其包含两个信号输入端和一个信号输出端。两个信号输入端由人工神经器件或电阻构成,分别模拟生物的两个感觉神经元,用来接收条件刺激信号(CS)和非条件刺激信号(US);信号输出端由比较器构成,模拟生物的运动神经元,输出反应信号。
本发明的基于忆阻器的人工神经网络电路能实现类似大脑的基于刺激信号时间关系的联想记忆功能,能为开发具有更复杂认知功能的神经网络电路奠定基础。
图1是本发明实现联想记忆电路1。其中包括第一信号输入端101,第二信号输入端102和信号输出端106。电路由两个人工神经突触器件M1、M2,一个定值电阻R和一个运算比较器105构成;其中运算比较器105可以采用型号为LM339的比较器。
在本发明实施例中,定值电阻R阻值的选取需要参考所使用忆阻器的高阻低阻的阻值。一般情况为,定值电阻阻值近似等于忆阻器低阻阻值。比较器105参考电压的选择需要根据所施加信号在比较其输入端分压后的电压值给出,使不能产生输出的信号低于该电压,能产生输出的信号高于该电压。
图2是本发明实现联想记忆电路2。其中包括第一信号输入端201,第二信号输入端202和信号输出端206。电路由一个人工神经突触器件M,两个定值电阻R1、R2和一个运算比较器206构成;其中运算比较器206可以采用型号为LM339的比较器。
在本发明实施例中,定值电阻R1、R2阻值的选取需要参考所使用忆阻器的高阻低阻的阻值。一般情况为,定值电阻阻值近似等于忆阻器低阻阻值(原则上R1和R2可以都等于忆阻器的低阻阻值,但是R1的阻值范围要广的多,但是不能影响到非条件刺激信号分压后对于整个电路功能的影响,所以在这里就认为等于低阻即可,如果考虑到权利保护,再做调整)。比较器参考电压的选择需要根据所施加信号在比较其输入端分压后的电压值给出,使不能产生输出的信号低于该电压,能产生输出的信号高于该电压。
图3是本发明实现联想记忆电路3。其中包括第一信号输入端301,第二信号输入端305和信号输出端306。电路由一个人工神经突触器件M,两个定值电阻R1、R2和一个运算比较器(LM339)307构成。其中,定值电阻阻值的选取需要参考所使用忆阻器的高阻低阻的阻值。一般情况为,定值电阻阻值近似等于忆阻器低阻阻值。比较器参考电压的选择需要根据所施加信号在比较其输入端分压后的电压值给出,使不能产生输出的信号低于该电压,能产生输出的信号高于该电压。
在本发明实施例中,基于忆阻器的联想记忆电路能模拟实现生物大脑联想记忆行为,包括条件刺激和非条件刺激联想记忆的形成和遗忘。电路由两个信号输入端和一个信号输出端构成,分别用来模拟生物联想记忆模型中的两个感觉神经元和一个运动神经元。信号输入端由忆阻器构成或直接接入,信号输出端由电阻及运算比较器构成;其中忆阻器用作人工神经突触器件。构成其输入端的人工神经突触,对于不同极性(正或负)的电输入信号,其电阻能向不同的方向变化(增大或减小)。其中脉冲时间依赖的可塑性(STDP)功能为:当Δt>0时,ΔW>0,且随Δt指数衰减;当Δt<0时,ΔW<0,且随Δt指数衰减。实现联想记忆行为符合生物学上条件刺激信号和非条件刺激信号之间的时间关系。实现联想记忆功能的基础是人工神经突触器件的脉冲时间依赖突触可塑性(STDP)。
当条件刺激信号先于非条件刺激信号很短或者两个信号同时输入,联想记忆形成;当条件刺激信号落后于非条件刺激信号输入,电路无法形成联想记忆。联想记忆已经形成后,若同时输入条件刺激信号和非条件刺激信号,当条件刺激信号先于非条件刺激信号很长时间,联想记忆将被遗忘。若持续单独输入条件刺激信号,联想记忆也将被遗忘。
参考图4,本发明的基于忆阻器的人工神经突触器件包括第一电极层401、第二电极层403和第一电极层401和第二电极层403之间功能材料层402。第一电极层401和功能材料层402、功能材料层402和第二电极层403形成电接触。其中,功能材料层402可以为氧化物功能材料层,包括TiOx、TaOx、WOx、CuOx、AlOx、NiOx、HfOx、ZrOx、SiOx、NbOx、VOx和GeOx等;功能材料层402还可以为硫系化合物功能材料层,包括GeSe、Ag2Se、Ag2S、Cu2S、GeSx、Ge2Sb2Te5、GeTe和AgInSbTe等;功能材料层402还可以为钙钛矿结构功能材料层,包括SrTiO3、BaTiO3、BiFeO3、(Pr,Ca)MnO3和La0.7Sr0.3MnO3等。
图5是示出根据本发明的一种实施例,实现神经突触的突触权重调节功能。其中脉冲信号施加在第二电极403,第一电极401接地,电阻402为第一电极401与第二电极403之间的人工神经元100的电阻。
参考图5A,表示基于忆阻器的神经突触器件的电阻具有渐变特性,能随脉冲信号的个数而逐渐改变。当脉冲信号为正,电阻增大;当脉冲信号为负,电阻减小。正脉冲信号幅值越大,电阻越大;负脉冲信号越小,电阻越小。
图5B,表示基于忆阻器的神经突触器件的电阻具有二值开关突变特性。只须输入的正负脉冲信号,神经突触器件的阻态就能在高阻与低阻之间切换。
图6A和6B是示出根据本发明的另一实施例,实现神经突触器件的一种脉冲时间依赖突触可塑性(STDP)功能。其中信号601施加在第一电极401,信号602施加在第二电极403,信号603为第一电极401与第二电极403之间的信号差。
人工神经突触100的第一电极401是突触前,第二电极403是突触后。信号601施加在第一电极401,为突触前刺激;信号602施加在第二电极403上,是突触后刺激。Δt为突触前后刺激的时间差,当突触前刺激先于突触后刺激,Δt>0;当突触前刺激后于突触后刺激,Δt<0。突触权重W=1/R,R为人工神经突触器件电阻,ΔW为刺激作用前后,突触权重的改变量。
当Δt>0,突触前刺激与突触后刺激之差603的峰值604为负,在此组突触前后刺激作用下,人工神经突触的电阻下降,突触权重增加。当Δt<0,突触前刺激与突触后刺激之差603的峰值605为正,在此组突触前后刺激作用下,人工神经突触的电阻上升,突触权重减小。
参考图6B,在前突触后刺激601和602的共同作用下,人工神经突触能实现生物上的一种脉冲时间依赖突触可塑性(STDP)功能:当Δt>0时,电阻下降,突触权重上升,ΔW>0,并且ΔW随Δt指数衰减;当Δt<0时,电阻上升,突触权重下降,ΔW<0,并且ΔW随Δt指数衰减。
图7是示出根据本发明的另一实施例。在301端施加条件刺激信号(CS)704,在305端施加非条件刺激信号(US)701。人工神经突触器件初始状态为高阻态。单独输入非条件刺激信号(US)701,通过电阻分压后,比较器输入端分得信号702,比较器有信号输出703;单独输人条件刺激信号(CS),通过高阻态人工神经突触器件和电阻分压,由于定值电阻阻值远远小于高阻态人工神经突触器件阻值,比较器输入端分的电压可以忽略。比较器没有信号输出。方波只是电刺激的示意图,具体要根据器件忆阻特性来设计。
图8是示出根据本发明的另一实施例。在301端施加条件刺激信号(CS)801,在305端施加非条件刺激信号(US)802。人工神经突触器件初始状态为高阻态。施加非条件刺激信号(US)801和条件刺激信号(CS)802,经电阻分压后,在比较器输入端信号803主要是非条件刺激信号(US)802分压所得,比较器有输出804。如果施加的两个信号,条件刺激信号(CS)先于非条件刺激信号(US)(Δt>0),人工神经突触权重增加(ΔW>0),电阻降低,通过定值电阻分压增加。再次输入条件刺激信号(CS)805时,经过电阻分压,比较器输入端有信号806,比较器有信号输出807,这就是当条件刺激信号(CS)先于非条件刺激信号(US)很短或者同时作用,联想记忆形成。方波只是电刺激的示意图,具体要根据器件忆阻特性来设计。
图9是示出根据本发明的另一实施例。在301端施加条件刺激信号(CS)901,在305端施加非条件刺激信号(US)902。人工神经突触器件初始状态为高阻态。施加非条件刺激信号(US)901和条件刺激信号(CS)902,经电阻分压后,在比较器输入端信号903主要是非条件刺激信号(US)902分压所得,比较器有输出904。如果施加的两个信号,CS落后于US(Δt<0),人工神经突触权重减少(ΔW<0),电阻增加,由于电阻已经处于高阻态,此时对于定值电阻分压影响不大,再次输入条件刺激信号(CS)时,比较器没有信号输出,这就是当CS落后于US,不能形成联想记忆。方波只是电刺激的示意图,具体要根据器件忆阻特性来设计。
图10A是示出根据本发明的另一实施例。在301端施加条件刺激信号(CS)1004,在305端施加非条件刺激信号(US)1005。经过实施例8操作,使器件具有联想记忆功能后(认知神经突触器件处于低阻状态)。输入条件刺激信号(CS)1001,经过电阻分压得到比较器输入端信号1002,比较器有信号输出1003,施加非条件刺激信号(US)1005和条件刺激信号(CS)1004,经电阻分压后,在比较器输入端信号1006主要是非条件刺激信号(US)1005分压所得,比较器有输出1007。如果施加的两个信号,非条件刺激信号1005(US)远远落后于条件刺激信号(CS)(US要超前于下一周期的CS),这时非条件刺激信号(US)1005受到下一个条件刺激信号(CS)1004的作用更大,可以认为非条件刺激信号(US)1005超前于下一周期条件刺激信号(CS)1004(Δt<0),人工神经突触权重减少(ΔW<0),电阻增加,定值电阻分压减少,再次输入条件刺激信号(CS)1008时,比较器没有信号输出,这就是联想记忆的遗忘。
图10B是另一种联想记忆遗忘方式。当在1009端输入条件刺激,开始由于电路已形成联想记忆,所以1010端有信号输出。之后持续的施加条件刺激后,突触权重持续减小,比较器输入端信号也持续减小,当非条件刺激信号达到一定数目时,1010端将没有信号输出,联想记忆被遗忘。其中方波只是电刺激的示意图,具体要根据器件忆阻特性来设计。
本领域的技术人员容易理解,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (9)
1.一种基于忆阻器的联想记忆电路,其特征在于,用于模拟生物的联想记忆行为;所述联想记忆电路包括第一忆阻器M1、第二忆阻器M2、定值电阻R和运算比较器(105);
所述第一忆阻器M1的一端作为所述联想记忆电路的第一输入端(101),所述第一忆阻器M1的另一端连接至所述运算比较器(105)的第一输入端;
所述第二忆阻器M2的一端作为所述联想记忆电路的第二输入端(102),所述第二忆阻器M2的另一端连接至所述运算比较器(105)的第一输入端;
所述定值电阻R的一端连接至所述运算比较器(105)的第一输入端,所述定值电阻R的另一端接地;
所述运算比较器(105)的第二输入端用于连接参考电压,所述运算比较器(105)的输出端作为所述联想记忆电路的输出端(106);
所述联想记忆电路的第一输入端(101)和第二输入端(102)分别用于接收条件刺激信号和非条件刺激信号,所述联想记忆电路的输出端(106)用于输出反应信号。
2.一种基于忆阻器的联想记忆电路,其特征在于,用于模拟生物的联想记忆行为;所述联想记忆电路包括忆阻器M、第一电阻R1、第二电阻R2和运算比较器(205);
所述忆阻器M的一端作为所述联想记忆电路的第一输入端(201),所述忆阻器M的另一端连接至所述运算比较器(205)的第一输入端;
所述第一电阻R1的一端作为所述联想记忆电路的第二输入端(202),所述第一电阻R1的另一端连接至所述运算比较器(205)的第一输入端;
所述第二电阻R2的一端连接至所述运算比较器(205)的第一输入端,所述第二电阻R2的另一端接地;
所述运算比较器(205)的第二输入端用于连接参考电压,所述运算比较器(205)的输出端作为所述联想记忆电路的输出端(206);
所述联想记忆电路的第一输入端(201)和第二输入端(202)分别用于接收条件刺激信号和非条件刺激信号,所述联想记忆电路的输出端(206)用于输出反应信号。
3.一种基于忆阻器的联想记忆电路,其特征在于,用于模拟生物的联想记忆行为;所述联想记忆电路包括忆阻器M、第一电阻R1、第二电阻R2和运算比较器(307);
所述第一电阻R1和所述忆阻器M依次串联在所述运算比较器(307)的第一输入端,所述忆阻器M的非串联连接端作为所述联想记忆电路的第一输入端(301);
所述第一电阻R1和所述忆阻器M的串联连接端作为所述联想记忆电路的第二输入端(305);
所述第二电阻R2的一端连接至所述运算比较器(307)的第一输入端,所述第二电阻R2的另一端接地;
所述运算比较器(307)的第二输入端用于连接参考电压,所述运算比较器(307)的输出端作为所述联想记忆电路的输出端(306);
所述联想记忆电路的第一输入端(301)和第二输入端(305)分别用于接收条件刺激信号和非条件刺激信号,所述联想记忆电路的输出端(306)用于输出反应信号。
4.如权利要求1所述的联想记忆电路,其特征在于,所述定值电阻R的阻值近似等于忆阻器低阻阻值。
5.如权利要求1-3任一项所述的联想记忆电路,其特征在于,所述参考电压的值根据施加信号在运算比较器第一输入端的电压值来确定。
6.如权利要求1-3任一项所述的联想记忆电路,其特征在于,所述忆阻器包括依次电连接的第一电极层(401)、功能材料层(402)和第二电极层(403)。
7.如权利要求6所述的联想记忆电路,其特征在于,所述功能材料层为氧化物功能材料层TiOx、TaOx、WOx、CuOx、AlOx、NiOx、HfOx、ZrOx、SiOx、NbOx、VOx或GeOx。
8.如权利要求6所述的联想记忆电路,其特征在于,所述功能材料层为硫系化合物功能材料层GeSe、Ag2Se、Ag2S、Cu2S、GeSx、Ge2Sb2Te5、GeTe或AgInSbTe。
9.如权利要求6所述的联想记忆电路,其特征在于,所述功能材料层为钙钛矿结构功能材料层SrTiO3、BaTiO3、BiFeO3、CaMnO3、PrMnO3或La0.7Sr0.3MnO3。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310516829.2A CN103580668B (zh) | 2013-10-28 | 2013-10-28 | 一种基于忆阻器的联想记忆电路 |
PCT/CN2013/086555 WO2015062112A1 (zh) | 2013-10-28 | 2013-11-05 | 一种基于忆阻器的联想记忆电路 |
US14/601,216 US9564218B2 (en) | 2013-10-28 | 2015-01-20 | Associative memory circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310516829.2A CN103580668B (zh) | 2013-10-28 | 2013-10-28 | 一种基于忆阻器的联想记忆电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103580668A CN103580668A (zh) | 2014-02-12 |
CN103580668B true CN103580668B (zh) | 2016-04-20 |
Family
ID=50051730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310516829.2A Active CN103580668B (zh) | 2013-10-28 | 2013-10-28 | 一种基于忆阻器的联想记忆电路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9564218B2 (zh) |
CN (1) | CN103580668B (zh) |
WO (1) | WO2015062112A1 (zh) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104539280B (zh) * | 2014-11-23 | 2017-10-27 | 华中科技大学 | 一种基于忆阻器实现多层识别的电路及其控制方法 |
CN104571949B (zh) * | 2014-12-22 | 2017-07-07 | 华中科技大学 | 基于忆阻器实现计算与存储融合的处理器及其操作方法 |
US10811065B2 (en) | 2015-06-05 | 2020-10-20 | Hewlett Packard Enterprise Development Lp | Read circuitry for electrostatic discharge switching memristive element |
CN107346449B (zh) * | 2016-05-04 | 2020-05-22 | 清华大学 | 可同时计算和编程的神经形态电路 |
CN105976861B (zh) * | 2016-05-17 | 2018-10-09 | 华南理工大学 | 一种利用spwm控制实现的大功率忆阻器电路 |
US10147035B2 (en) * | 2016-06-30 | 2018-12-04 | Hrl Laboratories, Llc | Neural integrated circuit with biological behaviors |
WO2018100790A1 (ja) * | 2016-11-30 | 2018-06-07 | 国立研究開発法人科学技術振興機構 | ニューロン回路、システムおよびスイッチ回路 |
CN108256402B (zh) * | 2016-12-29 | 2022-02-25 | 华为技术有限公司 | 模式识别电路 |
CN106779059B (zh) * | 2016-12-30 | 2019-03-05 | 华中科技大学 | 一种基于忆阻的巴普洛夫联想记忆的人工神经网络电路 |
CN109948792B (zh) * | 2018-08-30 | 2022-08-02 | 东北师范大学 | 一种基于晶体管和忆阻器的模拟联想学习电路及控制方法 |
CN110110840B (zh) * | 2019-04-22 | 2020-11-27 | 中国地质大学(武汉) | 一种基于忆阻神经网络的联想记忆情感识别电路 |
CN110348570B (zh) * | 2019-05-30 | 2021-01-05 | 中国地质大学(武汉) | 一种基于忆阻的神经网络联想记忆方法 |
CN110837253A (zh) * | 2019-10-31 | 2020-02-25 | 华中科技大学 | 一种基于忆阻突触的智能寻址系统 |
CN110788865B (zh) * | 2019-12-09 | 2021-01-29 | 中国科学院自动化研究所 | 基于多脑区协同条件反射模型的机器人控制方法及系统 |
CN110910723B (zh) * | 2019-12-23 | 2020-09-29 | 郑州轻工业大学 | 一种基于忆阻器的巴甫洛夫双模式切换的学习记忆电路 |
CN113408719B (zh) * | 2021-06-30 | 2023-02-10 | 华中科技大学 | 一种基于非熔融态相变器件的多级联想记忆电路 |
CN114169511B (zh) * | 2021-11-11 | 2024-03-19 | 山东科技大学 | 一种基于实物忆阻器的联想记忆电路及方法 |
CN115456157B (zh) * | 2022-11-11 | 2023-02-07 | 华中科技大学 | 一种基于忆阻器的多感觉互联想记忆网络电路 |
CN115600665B (zh) * | 2022-11-16 | 2024-04-09 | 湖南师范大学 | 一种基于vta-da神经元的忆阻自修复神经网络电路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2230633A1 (en) * | 2009-03-17 | 2010-09-22 | Commissariat à l'Énergie Atomique et aux Énergies Alternatives | Neural network circuit comprising nanoscale synapses and CMOS neurons |
CN101971166A (zh) * | 2008-03-14 | 2011-02-09 | 惠普开发有限公司 | 神经形态电路 |
CN102354128A (zh) * | 2011-06-02 | 2012-02-15 | 北京大学 | 一种用于机器人情感模拟的电路及其控制方法 |
CN102543172A (zh) * | 2012-02-27 | 2012-07-04 | 北京大学 | 一种适用于神经元电路的阻变忆阻器的控制方法 |
CN103050622A (zh) * | 2012-12-20 | 2013-04-17 | 华中科技大学 | 一种基于AgInSbTe硫系化合物的忆阻器及其制备方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2919410B1 (fr) * | 2007-07-27 | 2009-11-13 | Univ Paris Sud | Synapse nano-electrique et procede d'apprentissage d'une telle synapse |
US9196354B2 (en) * | 2010-02-09 | 2015-11-24 | Hewlett-Packard Development Company, L.P. | Memory resistor adjustment using feedback control |
US8611134B2 (en) * | 2010-03-25 | 2013-12-17 | Hewlett-Packard Development Company, L.P. | Systems and methods for row-wire voltage-loss compensation in crossbar arrays |
US8848337B2 (en) * | 2011-02-01 | 2014-09-30 | John R. Koza | Signal processing devices having one or more memristors |
FR2977077B1 (fr) * | 2011-06-27 | 2013-08-02 | Commissariat Energie Atomique | Generateur de retards utilisant une resistance programmable a base de materiau a changement de phase |
DE102011086519A1 (de) * | 2011-11-17 | 2013-05-23 | Robert Bosch Gmbh | Vorrichtung zum Speichern einer Frequenz und Verfahren zum Speichern sowie Auslesen einer Frequenz |
CN102638030B (zh) * | 2012-04-20 | 2014-07-02 | 北京大学 | 一种基于阻变忆阻器的电压保护电路及其应用 |
CN103246904B (zh) * | 2013-05-24 | 2016-04-06 | 北京大学 | 基于阻变忆阻器的时间关联学习神经元电路及其实现方法 |
-
2013
- 2013-10-28 CN CN201310516829.2A patent/CN103580668B/zh active Active
- 2013-11-05 WO PCT/CN2013/086555 patent/WO2015062112A1/zh active Application Filing
-
2015
- 2015-01-20 US US14/601,216 patent/US9564218B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101971166A (zh) * | 2008-03-14 | 2011-02-09 | 惠普开发有限公司 | 神经形态电路 |
EP2230633A1 (en) * | 2009-03-17 | 2010-09-22 | Commissariat à l'Énergie Atomique et aux Énergies Alternatives | Neural network circuit comprising nanoscale synapses and CMOS neurons |
CN102354128A (zh) * | 2011-06-02 | 2012-02-15 | 北京大学 | 一种用于机器人情感模拟的电路及其控制方法 |
CN102543172A (zh) * | 2012-02-27 | 2012-07-04 | 北京大学 | 一种适用于神经元电路的阻变忆阻器的控制方法 |
CN103050622A (zh) * | 2012-12-20 | 2013-04-17 | 华中科技大学 | 一种基于AgInSbTe硫系化合物的忆阻器及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
US20150131355A1 (en) | 2015-05-14 |
CN103580668A (zh) | 2014-02-12 |
US9564218B2 (en) | 2017-02-07 |
WO2015062112A1 (zh) | 2015-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103580668B (zh) | 一种基于忆阻器的联想记忆电路 | |
Covi et al. | HfO2-based memristors for neuromorphic applications | |
US10650308B2 (en) | Electronic neuromorphic system, synaptic circuit with resistive switching memory and method of performing spike-timing dependent plasticity | |
Jiang et al. | Emerging synaptic devices: from two-terminal memristors to multiterminal neuromorphic transistors | |
Wang et al. | A 2-transistor/1-resistor artificial synapse capable of communication and stochastic learning in neuromorphic systems | |
CN103078054A (zh) | 一种模拟生物神经元和神经突触的单元、装置及方法 | |
CN103078055B (zh) | 一种模拟生物神经突触的单元、装置及方法 | |
CN112598124B (zh) | 神经元模拟电路及神经网络装置 | |
US8832011B2 (en) | Electronic synapses from stochastic binary memory devices | |
CN107909146B (zh) | 基于易失性阈值转变器件的神经元电路 | |
CN107122828B (zh) | 电路结构及其驱动方法、神经网络 | |
CN110428050B (zh) | 一种基于忆阻器实现多样化stdp学习规则的突触仿生电路 | |
CN111967589B (zh) | 神经元模拟电路及其驱动方法、神经网络装置 | |
Mahalanabis et al. | Demonstration of spike timing dependent plasticity in CBRAM devices with silicon neurons | |
CN109787592B (zh) | 一种随机神经脉冲发生器 | |
KR102365324B1 (ko) | 뉴런 하나당 다수의 시냅스들을 갖는 3차원 뉴로모픽 소자 | |
Zarudnyi et al. | Spike-timing dependent plasticity in unipolar silicon oxide RRAM devices | |
Li et al. | Emerging memristive neurons for neuromorphic computing and sensing | |
Panwar et al. | Memristive synaptic plasticity in Pr 0.7 Ca 0.3 MnO 3 RRAM by bio-mimetic programming | |
Yu et al. | Design considerations of synaptic device for neuromorphic computing | |
Gerasimova et al. | Design of memristive interface between electronic neurons | |
Milo et al. | Resistive switching synapses for unsupervised learning in feed-forward and recurrent neural networks | |
CN112906880B (zh) | 一种基于忆阻器的自适应神经元电路 | |
Di Ventra et al. | Biologically-inspired electronics with memory circuit elements | |
Singha et al. | Analog memristive time dependent learning using discrete nanoscale RRAM devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |