CN108256402B - 模式识别电路 - Google Patents

模式识别电路 Download PDF

Info

Publication number
CN108256402B
CN108256402B CN201611245186.2A CN201611245186A CN108256402B CN 108256402 B CN108256402 B CN 108256402B CN 201611245186 A CN201611245186 A CN 201611245186A CN 108256402 B CN108256402 B CN 108256402B
Authority
CN
China
Prior art keywords
module
synapse
output
memristor
modules
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611245186.2A
Other languages
English (en)
Other versions
CN108256402A (zh
Inventor
朱一东
曾志刚
王明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Huazhong University of Science and Technology
Original Assignee
Huawei Technologies Co Ltd
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd, Huazhong University of Science and Technology filed Critical Huawei Technologies Co Ltd
Priority to CN201611245186.2A priority Critical patent/CN108256402B/zh
Publication of CN108256402A publication Critical patent/CN108256402A/zh
Application granted granted Critical
Publication of CN108256402B publication Critical patent/CN108256402B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2218/00—Aspects of pattern recognition specially adapted for signal processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

本申请实施例提供一种模式识别电路，该模式识别电路包括：N个比较模块、突触矩阵，和选择模块；该N个比较模块中的第n个比较模块，用于在向该突触矩阵的第n行的M个突触模块中的每个突触模块输出低电平或高电平；该突触矩阵中的突触模块nm，用于根据该第n个比较模块的输出结果、该突触模块nm的预设电压值，和第二预设电压阈值，通过该突触模块nm的第一输出端或第二输出端输出电流至该选择模块；该选择模块，用于根据该突触矩阵的M列突触模块中每列突触模块的输出电流，输出M位模式识别结果。上述技术方案提供的模式识别电路结构简单可靠。

Description

模式识别电路
技术领域
本申请实施例涉及电路领域，并且更具体地，涉及模式识别电路。
背景技术
模式识别是指对表征事物或现象的各种形式的(数值的、文字的和逻辑关系的)信息进行处理和分析，以对事物或现象进行描述、辨认、分类和解释的过程，是信息科学和人工智能的重要组成部分。模式识别可用于文字和语音识别、遥感和医学诊断等方面，在社会生产生活中扮演这越来越重要的作用。
目前的模式识别电路采用忆阻器和互补金属氧化物半导体(英文：ComplementaryMetal Oxide Semiconductor，简称：CMOS)电路混合设计实现。具体地，该模式识别电路包括编程电路、由忆阻器组成的纳米交叉杆、运算放大器电路和胜者通吃电路。该运算放大器电路包括多个独立的负反馈运算放大器电路。该模式识别电路结构复杂，并且仅能够通过人为编程更新忆阻器的阻值。
发明内容
本申请实施例提供一种模式识别电路，该模式识别电路结构简单可靠。
第一方面，本申请实施例提供一种模式识别电路，该模式识别电路包括：N个比较模块、突触矩阵，和选择模块，其中，该突触矩阵由N*M个突触模块组成，其中N和M为大于或等于1的正整数；该N个比较模块中的第n个比较模块的输出端与该突触矩阵中第n行的M个突触模块的输入端相连，突触模块nm的第一输出端和第二输出端与该选择模块相连，其中该突触模块nm为该突触矩阵中的第n行第m列的突触模块，n小于或等于N的正整数，m为小于或等于M的正整数；该第n个比较模块，用于接收待识别输入信号的第n维输入电压值，在该第n维输入电压值小于第一预设电压阈值的情况下，向该突触矩阵的第n行的M个突触模块中的每个突触模块输出低电平，在该第n维输入电压值大于或等于该第一预设电压阈值的情况下，向该突触矩阵的第n行的M个突触模块中的每个突触模块输出高电平，其中该待识别输入信号由N维输入电压值组成；该突触模块nm，用于根据该第n个比较模块的输出结果、该突触模块nm的预设电压值，和第二预设电压阈值，通过该突触模块nm的第一输出端或第二输出端输出电流至该选择模块；该选择模块，用于根据该突触矩阵的M列突触模块中每列突触模块的输出电流，输出M位模式识别结果，其中该M位模式识别结果用于指示M个模式中与该待识别输入信号对应的模式。上述技术方案提供的模式识别电路结构简单可靠。此外，该模式识别电路的计算架构具备并行运算的特性，运行速度非常快，并且对于实现某些普通计算机难以实现的智能计算任务具备优势。
结合第一方面，在第一方面的第一种功能可能的实现方式中，该突触矩阵中的突触模块nm，具体用于：在确定该突触模块nm的预设电压值高于或等于该第二预设电压阈值且该第n个比较模块输出低电平的情况下，通过该突触模块nm的第一输出端输出电流至该选择模块；在确定该突触模块nm的预设电压值低于该第二预设电压阈值且该第n个比较模块输出高电平的情况下，通过该突触模块nm的第一输出端输出电流至该选择模块；在确定该突触模块nm的预设电压值高于或等于该第二预设电压阈值且该第n个比较模块输出高电平的情况下，通过该突触模块nm的第二输出端输出电流至该选择模块；在确定该突触模块nm的预设电压值低于该第二预设电压阈值且该第n个比较模块输出低电平的情况下，通过该突触模块nm的第二输出端输出电流至该选择模块。上述实施例中，突触模块的输入和输出逻辑简单，无需复杂的计算。
结合第一方面的第一种可能的实现方式，在第一方面的第二种可能的实现方式中，该突触模块nm包括：忆阻器、电压检测模块、电压比较模块，和输出模块，该电压检测模块与该忆阻器的正端相连，该电压比较模块的第一输入端与该忆阻器的正端相连，该电压比较模块的第二输入端与该第n个比较模块的输出端相连，该电压比较模块的输出端与该输出模块的输入端相连，该输出模块的第一输出端和第二输出端与该选择模块相连；该电压检测模块，用于使该忆阻器产生与该忆阻器的电阻值对应的电压值，其中该忆阻器产生的与该忆阻器的电阻值对应的电压值与该突触模块nm的预设电压值相等；该电压比较模块，用于在确定该突触模块nm的预设电压值高于或等于该第二预设电压阈值且该第n个比较模块输出低电平的情况下，输出高电平；在确定该突触模块nm的预设电压值低于该第二预设电压阈值且该第n个比较模块输出高电平的情况下，输出高电平；在确定该突触模块nm的预设电压值高于或等于该第二预设电压阈值且该第n个比较模块输出高电平的情况下，输出低电平；在确定该突触模块nm的预设电压值低于该第二预设电压阈值且该第n个比较模块输出低电平的情况下，输出低电平；该输出模块，用于在该电压比较模块输出高电平的情况下，通过第一输出端输出电流，在该电压比较模块输出低电平的情况下，通过第二输出端输出电流。上述实施例中，除忆阻器外，其余模块都可以有由常见的电路元件构成。忆阻器还具有读写速度快，能量消耗少等特点，从而能够加快该模式识别电路的运算速度并且减少能耗。
结合第一方面的第二种可能的实现方式，在第一方面的第三种可能的实现方式中，该电压检测模块，包括：第一开关，其中，在该第一开关闭合的情况下，该忆阻器与第一电源之间的通路导通，使得该忆阻器产生与该忆阻器的电阻值对应的电压值。上述技术方案中，可以通过控制开关来使忆阻器产生电压，控制方法简单，所需的电路元件也为常见的电路元件。
结合第一方面的第二种可能的实现方式或第三种可能的实现方式，在第一方面的第四种可能的实现方式中，该电压比较模块，包括：非门以及同或门，该非门的阈值电压为该第二预设电压阈值；该非门的输入端与忆阻器的正端相连，该非门的输出端与该同或门的第一输入端相连，该同或门的第二输入端与该第n个比较模块的输出端相连，该同或门的输出端与该输出模块相连。上述技术方案中，电压比较模块可以使用常见的电路元件实现。
结合第一方面的第二种可能的实现方式至第四种可能的实现方式中的任一种可能的实现方式，在第一方面的第五种可能的实现方式中，该输出模块包括N沟道金属氧化物半导体NMOS场效应晶体管和P沟道金属氧化物半导体PMOS场效应晶体管，该NMOS场效应晶体管的源极与该同或门的输出端相连，该NMOS场效应管的栅极与该选择模块相连；该PMOS场效应晶体管的源极与该同或门的输出端相连，该PMOS场效应晶体管的栅极与该选择模块相连。上述技术方案中，输出模块可以使用常见的电路元件实现。
结合第一方面的第二种可能的实现方式值第一方面的第五种可能的实现方式中的任一种可能的实现方式，在第一方面的第六种可能的实现方式中，该突触模块nm还包括：忆阻器阻值更新模块，用于更改该忆阻器的电阻值。基于上述技术方案，可以在需要的时候修改忆阻器的电阻值，以便根据需要调整该模式识别电路的可识别模式。
结合第一方面的第六种可能的实现方式，在第一方面的第七种可能的实现方式中，该忆阻器阻值更新模块，包括：第二开关和电流控制电路，在该第二开关闭合的情况下，该忆阻器与第二电源之间的通路导通，该电流控制电路用于控制该忆阻器与第二电源形成的闭合回路中的电流方向，使得该忆阻器的阻值根据该忆阻器与第二电源形成的闭合回路中的电流方向发生改变。上述技术方案可以仅通过控制开关和电流方向的方式改变忆阻器的阻值，可以方便地改变忆阻器的阻值而无需复杂的控制电路和反馈信号。
结合第一方面或第一方面的上述任一种可能的实现方式，在第一方面的第八种可能的实现方式中，该选择模块包括：M个处理模块，和竞争模块，该M个处理模块中的第m个处理模块包括第一输入端、第二输入端、比较模块，和输出端，该第m个处理模块的第一输入端与该突触矩阵中第m列突触模块的N个突触模块中的每个突触模块的第一输出端相连，该第m个处理模块的第二输入端与该突触矩阵中第m列突触模块的N个突触模块中的每个突触模块的第二输入端相连，该第m个处理模块用于比较该第m个比较模块的第一输入端接收到的总电流与该第m个比较模块的第二输入端接收到的总电流的大小，并将比较结果通过该第m个处理模块的输出端输出到该竞争模块；该竞争模块，用于根据该M个处理模块输出的M个比较结果，输出M位模式识别结果。基于上述技术方案，即使该待识别输入信号被噪声干扰，该模式识别电路仍然能够识别出正确的模式。
附图说明
图1是一个模式识别电路的示意图；
图2是根据本申请实施例提供的突触模块112的示意性结构图；
图3是根据本申请实施例提供的突触模块112的示意性电路图；
图4是根据本申请实施例的选择模块160的示意性结构图；
图5为维数为15的一个模式的示意图；
图6为维数为15的另一个模式的示意图；
图7所示的是图5和图6的模式的维数示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。
图1是一个模式识别电路的示意图。如图1所示的模式识别电路100包括五个比较模块、十个突触模块，以及选择模块。该十个突触模块组成了五行两列的矩阵，该矩阵可以称为突触矩阵。
如图1所示，比较模块110与突触模块111和突触模块112相连；比较模块120与突触模块121和突触模块122相连；比较模块130与突触模块131和突触模块132相连；比较模块140与突触模块141和突触模块142相连；比较模块150与突触模块151和突触模块152相连；该十个突触模块均与选择模块160相连。
图1中的五个比较模块中的每个比较模块的功能是相同的。以下将以比较模块110为例对图1所示的比较模块的功能进行描述。
比较模块110，用于接收待识别输入信号的第一维输入电压值，在第一维输入电压值小于第一预设电压阈值的情况下，向该突触矩阵的第一行的三个突触模块中的每个突触模块输出低电平，在第一维输入电压值大于或等于该第一预设电压阈值的情况下，向该突触矩阵的第一行的三个突触模块中的每个突触模块输出高电平。该待识别输入信号由五维输入电压值组成。该待识别输入信号的输入电压值的维数与比较模块的数目是相同的。
比较模块110可以由比较器实现。比较模块110包括一个第一输入端，该第一输入端用于接收该待识别输入信号的第一维输入电压值。该比较器还可以包括一个第二输入端，该第二输入端用于接收该第一预设电压阈值。该比较器包括一个输出端。若该第一输入端接收的该待识别输入信号的第一维输入电压值小于该第二输入端接收的该第一预设电压阈值，则该输出端输出低电平，突触模块111、突触模块112和突触模块113分别接收该低电平。若该第一输入端接收的该待识别输入信号的第一维输入电压值大于或等于该第二输入端接收的该第一预设电压阈值，则该输出端输出高电平，突触模块111、突触模块112和突触模块113分别接收该高电平。
与比较模块类似，图1中的十个突触模块中的每个突触模块的结构和功能均是相同的。以下将以突触模块112为例对图1所示的突触模块的功能进行描述。
图2是根据本申请实施例提供的突触模块112的示意性结构图。如图2所示的突触模块112包括两个输出端，分别为第一输出端和第二输出端。突触模块112，用于根据比较模块110的输出结果、突触模块112的预设电压值，和第二预设电压阈值，通过突触模块112的第一输出端或第二输出端输出电流至选择模块160。
具体地，突触模块112，具体用于在确定突触模块112的预设电压值高于或等于该第二预设电压阈值且比较模块110输出低电平的情况下，通过突触模块112的第一输出端输出电流至选择模块160；在确定突触模块112的预设电压值低于该第二预设电压阈值且比较模块110输出高电平的情况下，通过突触模块112的第一输出端输出电流至选择模块160；在确定突触模块112的预设电压值高于或等于该第二预设电压阈值且比较模块110输出高电平的情况下，通过突触模块112的第二输出端输出电流至选择模块160；在确定突触模块112的预设电压值低于该第二预设电压阈值且比较模块110输出低电平的情况下，通过突触模块112的第二输出端输出电流至选择模块160。
图2是突触模块112的示意性结构框图。可以理解的是，由于图1中的十个突触模块中的每个突触模块的结构和功能均是相同的，因此图2所示的突触模块的结构框图可以适用于任一个突触模块。如图2所示，突触模块112包括忆阻器210、电压检测模块220、电压比较模块230和输出模块240。
电压检测模块220与忆阻器210的正端相连，电压比较模块230的第一输入端与忆阻器210的正端相连，电压比较模块230的第二输入端与比较模块110的输出端相连，电压比较模块230的输出端与输出模块240的输入端相连，输出模块240的第一输出端和第二输出端与选择模块160相连。输出模块240的第一输出端和第二输出端即为突出模块112的第一输出端和第二输出端。为了避免冗余，图2中仅示出了各个模块和各个模块的连接关系，并未示出用于连接各个模块的端口。
电压检测模块220，用于使忆阻器210产生与忆阻器210的电阻值对应的电压值，忆阻器210产生的与忆阻器210的电阻值对应的电压值与突触模块112的预设电压值相等。
电压比较模块230，用于在确定突触模块112的预设电压值高于或等于该第二预设电压阈值且比较模块110输出低电平的情况下，输出高电平；在确定突触模块112的预设电压值低于该第二预设电压阈值且比较模块110输出高电平的情况下，输出高电平；在确定突触模块112的预设电压值高于或等于该第二预设电压阈值且比较模块110输出高电平的情况下，输出低电平；在确定突触模块112的预设电压值低于该第二预设电压阈值且比较模块110输出低电平的情况下，输出低电平。
输出模块240，用于在电压比较模块230输出高电平的情况下，通过第一输出端输出电流，在电压比较模块230输出低电平的情况下，通过第二输出端输出电流。可以理解的是，输出模块240用于输出电流的第一输出端即为突触模块112的第一输出端，输出模块240用于输出电流的第二输出端即为突触模块112的第二输出端。
可选的，在一些实施例中，突触模块112还可以包括忆阻器阻值更新模块250，用于更改忆阻器210的电阻值。
图3是根据本申请实施例提供的突触模块112的示意性电路图。
电压检测模块220包括一个第一开关S1。在第一开关S1处于闭合状态的情况下，端口P1与忆阻器210之间的通路导通。端口P1与第一电源(图3未示出)相连。在此情况下，第一电源与忆阻器210形成的回路中会有电流流过(为方便描述，以下称该电流为读电流)，忆阻器210会产生与忆阻器210的电阻值对应的电压值。
忆阻器阻值更新模块250包括一个第二开关S2和电流控制电路(图3未示出)。在第二开关S2处于闭合状态的情况下，端口P2与忆阻器210之间的通路导通。端口P2与第二电源(图3未示出)相连。也就所说，该第二电源与忆阻器210之间的通路导通。电流控制电路可以控制忆阻器210与该第二电源形成的闭合回路中的电流方向，使得忆阻器210的阻值根据忆阻器210与该第二电源形成的闭合回路中的电流(为方便描述，以下称该电流为写电流)方向发生改变，忆阻器210的阻值可以根据该写电流的方向发生变化。
更具体地，根据忆阻器的特性可知，忆阻器只有在流过该忆阻器的电流超过一定电流阈值的情况下，该忆阻器的电阻值才会发成改变。因此，可知该读电流的大小小于该电流阈值，该写电流的大小大于该电流阈值。在训练阶段，可以根据需要控制流经该忆阻器的电流的方向，使得该忆阻器的电阻值等于期望的值。根据欧姆定律可知，若希望电压比较模块230中的非门输出低电平，则该忆阻器的电阻值与读电流的乘积需要高于该非门的预设电压阈值；若希望电压比较模块230中的非门输出高电平，则该忆阻器的电阻值与该读电流的乘积需要低于该非门的预设电压阈值。在实际实现过程中，可以根据需要选择合适的忆阻器、读电流以及非门。
此外，第一电源中的“第一”和第二电源中的“第二”仅是为了方便描述与忆阻器230的连接关系。在实际实现过程中，该第一电源和该第二电源可以是一个电源，也可以是两个电源。例如，若该第一电源和该第二电源为一个电源，则该电源可以输出该读电流。该读电流可以直接经过忆阻器230使忆阻器230产生与电阻值对应的电压值。该读电流还可以经过一个电流放大器。该读电流可以被该电流放大器放大为写电流。再如，该第一电源和该第二电源是两个电源。该第一电源产生读电流，该第二电源产生写电流。
电压比较模块230包括一个非门和一个同或门。该非门的输入端与忆阻器210的正端相连。若忆阻器210的正端产生的电压值高于该非门的预设电压阈值(即第二预设电压阈值)，则该非门的输出端输出低电平。若忆阻器210的正端产生的电压值低于该非门的预设电压阈值，则该非门的输出端输出高电平。
该同或门第一端口与该非门的输出端相连。该同或门的第二端口P3与比较模块110(图3未示出)相连。若该同或门的第一端口和第二端口均获取到高电平，则该同或门的输出端输出高电平。若该同或门的第一端口获取到高电平且该同或门的第二端口获取到低电平，则该同或门的输出端输出低电平。若该同或门的第一端口获取到低电平且该同或门的第二端口获取到高电平，则该同或门的输出端输出低电平。
输出模块240包括一个N沟道金属氧化物半导体(英文：N-Metal-Oxide-Semiconductor，简称：NMOS)场效应晶体管和一个P沟道金属氧化物半导体(英文：P-Metal-Oxide-Semiconductor，简称：PMOS)场效应晶体管。
该NMOS场效应晶体管和PMOS场效应晶体管的源极与该同或门的输出端相连。该NMOS场效应晶体管和PMOS场效应晶体管的栅极与选择模块160相连。该NMOS场效应晶体管的栅极P4为突触模块112的第一输出端，该PMOS场效应晶体管的栅极P5为突触模块112的第二输出端。该NMOS场效应晶体管和PMOS场效应晶体管的漏极可以与为晶体管供电的电压源相连。
在该同或门输出高电平的情况下，该NMOS场效应晶体管导通，该NMOS场效应晶体管的栅极P4输出电流。在该同或门输出低电平的情况下，该PMOS场效应晶体管导通，该PMOS场效应晶体管的栅极P5输出电流。
选择模块160可以用于根据突触矩阵的两列突触模块中每列突触模块的输出电流，确定模式识别结果。
图4是根据本申请实施例的选择模块160的示意性结构图。如图4所示，选择模块160共包括两个处理模块(分别为处理模块161和处理模块162)和一个竞争模块163。
该两个处理模块的结构和功能相同。以下以两个处理模块中的第二个处理模块，处理模块162，为例进行描述。
处理模块162包括两个输入端和一个输出端。处理模块162的第一输入端与该突触矩阵中的第二列突触模块中的五个突触模块中的每个突触模块的第一输出端相连。处理模块162的第二输入端与该突触矩阵中的第二列突触模块中的五个突触模块中的每个突触模块的第二输出端相连。
具体地，如果突触模块112、突触模块122、突触模块132、突触模块142和突触模块152中的一个或多个突触模块从该突触模块的第一输出端输出电流，则处理模块162的第一输出端可以接收到该电流。类似的，如果突触模块112、突触模块122、突触模块132、突触模块142和突触模块152中的一个或多个突触模块从该突触模块的第二输出端输出电流，则处理模块162的第二输出端可以接收到该电流。可选的，在一些实施例中，处理模块162可以直接比较从该第一输入端接收到的总电流与从该第二输入端接收到的总电流的大小。处理模块162也可以将从第一输入端和第二输入端接收到的电流转换为电压进行比较。比较方式可以通过相减或相除的方式进行比较。例如，若比较的是从该第一输入端接收到的电压和该第二输入到的电压，则可以将该第一输入端的电压减去该第二输入端的电压，得到值即为处理模块162的比较结果。处理模块162将比较结果通过处理模块162的输出端发送至竞争模块163。
竞争模块163在获取到处理模块161和处理模块162发送的比较结果后，可以根据这两个处理模块输出的两个比较结果，输出两位模式识别结果，其中该两位模式识别结果用于指示两个模式中与待识别输入信号对应的模式。
根据图1所示的模式识别电路，能够识别维数为5的两种模式。本申请实施例提供的模式识别电路不需要复杂的反馈控制信号，结构简单可靠。此外，本申请实施例提供的的计算架构具备并行运算的特性，运行速度快，并且对于实现某些普通计算机难以实现的智能计算任务具备优势。更进一步，本申请实施例提供的模式识别电路中，除忆阻器外，其余元件均由常见的电路元件。忆阻器还具有读写速度快，能量消耗少等特点，从而能够加快该模式识别电路的运算速度并且减少能耗。
可以理解的是，图1仅是一个模式识别电路的示意图。根据需要，模式识别电路中的比较模块、突触模块以及选择模块中的处理模块的数目可以相应的修改。例如，如果希望用于识别维数为N的M个模式，则可以设置N个比较模块和M个处理模块，且用于组成突触矩阵的突触模块数目为N*M(其中“*”表示乘号)。图1所示的模式识别电路可以用于识别维数为5的两个模式。再如，图5和图6是存储的两个维数为15的模式。如图5所示的模式为阿拉伯数字“0”。如图6所示的模式为阿拉伯数字“1”。如果需要构建能够分辨如图5和图6的两种模式的模式识别电路，则该模式识别电路需要15*2个突触模块，15个比较模块和2个处理模块。
下面将结合图5和图6所示的两个维数为15的模式的示意图进行进一步描述。
如前所述，如果需要能够分辨如图5和图6的两种模式，则模式识别电路需要15*2个突触模块。假设该模式识别电路的突触模块如图3所示。假设每个突触模块中，若忆阻器的电阻为R1，则该忆阻器产生的电压小于非门的预设电压阈值。若忆阻器的电阻为R2，则该忆阻器产生的电压大于或等于该非门的预设电压阈值。如图5和图6所示的模式的维数为15。图7所示的是图5和图6的模式的维数示意图。具体地，图7中的方框中的阿拉伯数字表示该方框为第几维。例如，位于第一行第一列的方框为第一维，位于第一行第二列的方框为第二维，依次类推。待识别输入信号由15维电压值组成。如图5和图6所示的模式中，阴影方框对应的维数的输入电压值大于或等于第一预设电压阈值，空白方框对应的维数的输入电压阈值小于第一预设电压阈值。
为了方便描述，若电压值大于或等于一个预设电压阈值(包括该第一预设电压阈值、该第二预设电压阈值、该非门的电压阈值等)，则可以称为高电平，并且可以用“1”表示。若电压值小于一个预设电压阈值(包括该第一预设电压阈值、该第二预设电压阈值、该非门的电压阈值等)，则可以称为低电平，并且可以用于“0”表示。
为方便描述，如果突触模块的输出端输出电流，则该输出端可以被标记为1，如果突触模块的输出端未输出电流，则该输出端被标记为0。对应该列突触模块的处理模块的第一输入端获取的电流为该列突触模块的15个突触模块的第一输出端被标记的值的和，对应该列突触模块的处理模块的第二输入端获取的电流为该列突触模块的15个突触模块的第二输出端被标记的值的和。
综上所述，为了识别如图5和图6所示的两种模式，模式识别电路中的突触矩阵中的第一列的15个突触模块中的第1、2、3、4、6、7、9、10、12、13、14和15个突触模块的忆阻器的电阻值被设置为R1，第5、8和11个突触模块的电阻值被设置为R2；该模式识别电路中的突触矩阵中的第二列的15个突触模块中的第2、5、8、11和14个突触模块的忆阻器的电阻值被设置为R1，第1、3、4、6、7、9、10、12、13和15个突触模块的忆阻器的电阻值被设置为R2。
在一个实施例中，如果待识别输入信号的15维的输入电压值为111101101101111，则该模式识别电路中的第一列的突触模块均在突触模块的第一输出端输出电流，该模式识别电路中第二列的突触模块中第2和第14个突触模块的第一输出端输出电流，该模式识别电路中第二列的突触模块中除第2和第14个突触模块以外的突触模块的第二输出端输出电流。这样，对应第一列的处理模块(以下简称第一处理模块)的第一输入端获取的电流的值为15，该第一处理模块的第二输入端获取的电流的值为0；对应第二列突触模块的处理模块(以下简称第二处理模块)的第一输入端获取的电流的值为2，该第二处理模块的第二输入端获取的电流的值为13。假设该第一处理模块和该第二处理模块比较两个输入端获取的电流大小的方式是用第一输入端获取的电流值减去第二输入端获取的电流值。则该第一处理模块得到的比较结果为15，该第二处理模块得到的比较结果为-11。竞争模块选择根据比较结果确定模式识别结果。具体地，竞争模块可以确定比较结果中最大值输出高电平，其余值输出低电平。这样，该竞争模块输出结果为10(1表示高电平，0表示低电平)。
更具体地，以该待识别输入信号的15维输入电压值的第一维输入电压值为为例，该第一维输入电压值为1，即为高电平。由于第一列第一个突触模块的电阻值被设置为R1，则该突触模块的忆阻器产生的低电平，即0。在此情况下，该突触模块的非门的输出为1。由于该突触模块的同或门的两个输入均为1，则该突触模块的同或门输出高电平。在此情况下，该第一列第一个突触模块的第一输出端输出电流。由于第二列第一个突触模块的电阻值被设置为R2，则该突触模块的忆阻器产生高电平，即1。在此情况下，该突触模块的非门的输出为0。由于该突触模块的同或门的两个输入不同，则该突触模块的同或门输出低电平。在此情况下，该二列第一个突触模块的第二输出端输出电流。
再如，以该待识别输入信号的15维输入电压值的第五维输入电压值为为例，该第五维输入电压值为0，即为低电平。由于第一列第五个突触模块的电阻值被设置为R2，则该突触模块的忆阻器产生的高电平，即1。在此情况下，该突触模块的非门的输出为0。由于该突触模块的同或门的两个输入均为0，则该突触模块的同或门输出高电平。在此情况下，该第一列第五个突触模块的第一输出端输出电流。由于第二列第五个突触模块的电阻值被设置为R1，则该突触模块的忆阻器产生低电平，即0。在此情况下，该突触模块的非门的输出为1。由于该突触模块的同或门的两个输入不同，则该突触模块的同或门输出低电平。在此情况下，该二列第一个突触模块的第二输出端输出电流。
在另一个实施例中，如果待识别输入信号的15维的输入电压值为010010010010010010，则该模式识别电路中的第二列的突触模块均在突触模块的第一输出端输出电流，该模式识别电路中第一列的突触模块中第2和第14个突触模块的第一输出端输出电流，该模式识别电路中第一列的突触模块中除第2和第14个突触模块以外的突触模块的第二输出端输出电流。这样，该第二处理模块的第一输入端获取的电流的值为15，该第二处理模块的第二输入端获取的电流的值为0；该第一处理模块的第一输入端获取的电流的值为2，该第一处理模块的第二输入端获取的电流的值为13。假设该第一处理模块和该第二处理模块比较两个输入端获取的电流大小的方式是用第一输入端获取的电流值减去第二输入端获取的电流值。则该第二处理模块得到的比较结果为15，该第一处理模块得到的比较结果为-11。竞争模块选择根据比较结果确定模式识别结果。具体地，竞争模块可以确定比较结果中最大值输出高电平，其余值输出低电平。这样，该竞争模块输出结果为01(1表示高电平，0表示低电平)。
更进一步，根据本申请实施例提供的模式识别电路还具有一定的抗干扰能力。还以图5和图6的模式为例。假设原始的待识别输入信号为010010010010010010，该原始的待识别输入信号被噪声干扰后产生的带噪声的待识别输入信号为110010010010010011。在此情况下，则该模式识别电路中的第二列的突触模块除第1个突触模块和第15个突触模块以外的突触模块的第一输出端输出电流，该模式识别电路的第二列的突触模块的第一个突触模块的第1个突触模块和第15个突触模块的第二输出端输出电流。该模式识别电路中第一列的突触模块中第1、2、14和15个突触模块的第一输出端输出电流，该模式识别电路中第一列的突触模块中除第1、2、14和15个突触模块以外的突触模块的第二输出端输出电流。这样，该第二处理模块的第一输入端获取的电流的值为13，该第二处理模块的第二输入端获取的电流的值为2；该第一处理模块的第一输入端获取的电流的值为4，该第一处理模块的第二输入端获取的电流的值为11。假设该第一处理模块和该第二处理模块比较两个输入端获取的电流大小的方式是用第一输入端获取的电流值减去第二输入端获取的电流值。则该第二处理模块得到的比较结果为11，该第一处理模块得到的比较结果为-7。竞争模块选择根据比较结果确定模式识别结果。具体地，竞争模块可以确定比较结果中最大值输出高电平，其余值输出低电平。这样，该竞争模块输出结果仍为01。由此可见，即使该待识别输入信号被噪声干扰，该模式识别电路仍然能够识别出正确的模式。
在本申请所提供的几个实施例中，应该理解到，所揭露的电路和模块，可以通过其它的方式实现。例如，以上所描述的电路和模块实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如一个模块中的多个组件可以集成到另一个模块中。
更进一步，可以理解的是，上述实施例中的高电平和低电平的逻辑是可以互换的，互换后也可以得到同样的结果。例如，比较模块获取的待识别输入信号的输入电压值小于第一预设电压阈值时，该比较模块可以输出高电平；该比较模块获取的待识别输入信号的输入电压值大于第一预设电压阈值时，该比较模块可以输出低电平。同时，该模式识别电路中的其他模块的高、低电平逻辑也需要进行相应修改，在此就不必赘述。
进一步，本申请实施例中的模式识别电路的各个元器件可以根据需要进行调整，只要使用的元器件具有相应的功能即可。例如，图3中所示的忆阻器210也可以被替换为其他电阻可变的元器件，例如可变电阻。该可变电阻可以根据需要设定阻值，使得该可变电阻同样可以产生相应的电压值。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内，因此本申请的保护范围应以权利要求的保护范围为准。

Claims (9)

1.一种模式识别电路，其特征在于，所述模式识别电路包括：N个比较模块、突触矩阵，和选择模块，其中，所述突触矩阵由N*M个突触模块组成，其中N和M为大于或等于1的正整数；
所述N个比较模块中的第n个比较模块的输出端与所述突触矩阵中第n行的M个突触模块的输入端相连，突触模块nm的第一输出端和第二输出端与所述选择模块相连，其中所述突触模块nm为所述突触矩阵中的第n行第m列的突触模块，n为小于或等于N的正整数，m为小于或等于M的正整数；
所述第n个比较模块，用于接收待识别输入信号的第n维输入电压值，在所述第n维输入电压值小于第一预设电压阈值的情况下，向所述突触矩阵的第n行的M个突触模块中的每个突触模块输出低电平，在所述第n维输入电压值大于或等于所述第一预设电压阈值的情况下，向所述突触矩阵的第n行的M个突触模块中的每个突触模块输出高电平，其中所述待识别输入信号由N维输入电压值组成；
所述突触模块nm，用于根据所述第n个比较模块的输出结果、所述突触模块nm的预设电压值，和第二预设电压阈值，通过所述突触模块nm的第一输出端或第二输出端输出电流至所述选择模块；
所述选择模块，用于根据所述突触矩阵的M列突触模块中每列突触模块的输出电流，输出M位模式识别结果，其中所述M位模式识别结果用于指示M个模式中与所述待识别输入信号对应的模式。
2.如权利要求1所述的模式识别电路，其特征在于，所述突触矩阵中的突触模块nm，具体用于：
在确定所述突触模块nm的预设电压值高于或等于所述第二预设电压阈值且所述第n个比较模块输出低电平的情况下，通过所述突触模块nm的第一输出端输出电流至所述选择模块；
在确定所述突触模块nm的预设电压值低于所述第二预设电压阈值且所述第n个比较模块输出高电平的情况下，通过所述突触模块nm的第一输出端输出电流至所述选择模块；
在确定所述突触模块nm的预设电压值高于或等于所述第二预设电压阈值且所述第n个比较模块输出高电平的情况下，通过所述突触模块nm的第二输出端输出电流至所述选择模块；
在确定所述突触模块nm的预设电压值低于所述第二预设电压阈值且所述第n个比较模块输出低电平的情况下，通过所述突触模块nm的第二输出端输出电流至所述选择模块。
3.如权利要求2所述的模式识别电路，其特征在于，所述突触模块nm包括：忆阻器、电压检测模块、电压比较模块，和输出模块，所述电压检测模块与所述忆阻器的正端相连，所述电压比较模块的第一输入端与所述忆阻器的正端相连，所述电压比较模块的第二输入端与所述第n个比较模块的输出端相连，所述电压比较模块的输出端与所述输出模块的输入端相连，所述输出模块的第一输出端和第二输出端与所述选择模块相连；
所述电压检测模块，用于使所述忆阻器产生与所述忆阻器的电阻值对应的电压值，其中所述忆阻器产生的与所述忆阻器的电阻值对应的电压值与所述突触模块nm的预设电压值相等；
所述电压比较模块，用于在确定所述突触模块nm的预设电压值高于或等于所述第二预设电压阈值且所述第n个比较模块输出低电平的情况下，输出高电平；在确定所述突触模块nm的预设电压值低于所述第二预设电压阈值且所述第n个比较模块输出高电平的情况下，输出高电平；在确定所述突触模块nm的预设电压值高于或等于所述第二预设电压阈值且所述第n个比较模块输出高电平的情况下，输出低电平；在确定所述突触模块nm的预设电压值低于所述第二预设电压阈值且所述第n个比较模块输出低电平的情况下，输出低电平；
所述输出模块，用于在所述电压比较模块输出高电平的情况下，通过第一输出端输出电流，在所述电压比较模块输出低电平的情况下，通过第二输出端输出电流。
4.如权利要求3所述的模式识别电路，其特征在于，所述电压检测模块，包括：第一开关，其中，在所述第一开关闭合的情况下，所述忆阻器与第一电源之间的通路导通，使得所述忆阻器产生与所述忆阻器的电阻值对应的电压值。
5.如权利要求3或4所述的模式识别电路，其特征在于，所述电压比较模块，包括：非门以及同或门，所述非门的阈值电压为所述第二预设电压阈值；
所述非门的输入端与忆阻器的正端相连，所述非门的输出端与所述同或门的第一输入端相连，所述同或门的第二输入端与所述第n个比较模块的输出端相连，所述同或门的输出端与所述输出模块相连。
6.如权利要求5所述的模式识别电路，其特征在于，所述输出模块包括N沟道金属氧化物半导体NMOS场效应晶体管和P沟道金属氧化物半导体PMOS场效应晶体管，
所述NMOS场效应晶体管的源极与所述同或门的输出端相连，所述NMOS场效应管的栅极与所述选择模块相连；
所述PMOS场效应晶体管的源极与所述同或门的输出端相连，所述PMOS场效应晶体管的栅极与所述选择模块相连。
7.如权利要求3或4所述的模式识别电路，其特征在于，所述突触模块nm还包括：忆阻器阻值更新模块，用于更改所述忆阻器的电阻值。
8.如权利要求7所述的模式识别电路，其特征在于，所述忆阻器阻值更新模块，包括：第二开关和电流控制电路，在所述第二开关闭合的情况下，所述忆阻器与第二电源之间的通路导通，所述电流控制电路用于控制所述忆阻器与第二电源形成的闭合回路中的电流方向，使得所述忆阻器的阻值根据所述忆阻器与第二电源形成的闭合回路中的电流方向发生改变。
9.如权利要求1至4中任一项所述的模式识别电路，其特征在于，所述选择模块包括：M个处理模块，和竞争模块，
所述M个处理模块中的第m个处理模块包括第一输入端、第二输入端、比较模块，和输出端，所述第m个处理模块的第一输入端与所述突触矩阵中第m列突触模块的N个突触模块中的每个突触模块的第一输出端相连，所述第m个处理模块的第二输入端与所述突触矩阵中第m列突触模块的N个突触模块中的每个突触模块的第二输入端相连，所述第m个处理模块用于比较第m个比较模块的第一输入端接收到的总电流与所述第m个比较模块的第二输入端接收到的总电流的大小，并将比较结果通过所述第m个处理模块的输出端输出到所述竞争模块；
所述竞争模块，用于根据所述M个处理模块输出的M个比较结果，输出所述M位模式识别结果。
CN201611245186.2A 2016-12-29 2016-12-29 模式识别电路 Active CN108256402B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611245186.2A CN108256402B (zh) 2016-12-29 2016-12-29 模式识别电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611245186.2A CN108256402B (zh) 2016-12-29 2016-12-29 模式识别电路

Publications (2)

Publication Number Publication Date
CN108256402A CN108256402A (zh) 2018-07-06
CN108256402B true CN108256402B (zh) 2022-02-25

Family

ID=62719865

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611245186.2A Active CN108256402B (zh) 2016-12-29 2016-12-29 模式识别电路

Country Status (1)

Country Link
CN (1) CN108256402B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610274A (zh) * 2012-04-06 2012-07-25 电子科技大学 一种阻变突触权值调整电路
CN103580668A (zh) * 2013-10-28 2014-02-12 华中科技大学 一种基于忆阻器的联想记忆电路
CN103810497A (zh) * 2014-01-26 2014-05-21 华中科技大学 一种基于忆阻器的图像识别系统及方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160364643A1 (en) * 2012-03-08 2016-12-15 Hrl Laboratories Llc Scalable integrated circuit with synaptic electronics and cmos integrated memristors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610274A (zh) * 2012-04-06 2012-07-25 电子科技大学 一种阻变突触权值调整电路
CN103580668A (zh) * 2013-10-28 2014-02-12 华中科技大学 一种基于忆阻器的联想记忆电路
CN103810497A (zh) * 2014-01-26 2014-05-21 华中科技大学 一种基于忆阻器的图像识别系统及方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
《Memristor-Based Neuromorphic System with Content Addressable Memory Structure》;Yidong Zhu，et al;《International Symposium on Neural Networks》;20160702;第681-690页 *
《忆阻器基本特性与基于忆阻器的生物突触研究》;张铎;《中国优秀硕士学位论文全文数据库 工程科技Ⅱ辑》;20160315(第3期);第C042-606页 *

Also Published As

Publication number Publication date
CN108256402A (zh) 2018-07-06

Similar Documents

Publication Publication Date Title
CN108734271B (zh) 神经形态权重单元及其形成的方法以及人工神经网络
US7428565B2 (en) Logical operation circuit and logical operation device
JP2018521400A (ja) メモリスタ神経形態学的回路及びメモリスタ神経形態学的回路をトレーニングするための方法
US20230113231A1 (en) Methods and systems of operating a neural circuit in a non-volatile memory based neural-array
US20110106742A1 (en) Neuromorphic computer
CN106941350B (zh) 一种基于忆阻器的异或门电路及设计制作方法
CN111581141B (zh) 存储器装置及其操作方法
KR102283624B1 (ko) 뉴로모픽 컴퓨팅을 위한 저전압 아날로그 또는 멀티레벨 메모리
Farkhani et al. A low-power high-speed spintronics-based neuromorphic computing system using real-time tracking method
US11640524B1 (en) General purpose neural processor
CN101779137A (zh) 磁性传感器电路
Wang et al. Error-adaptive classifier boosting (EACB): Exploiting data-driven training for highly fault-tolerant hardware
Bhaduri et al. Spiking neural classifier with lumped dendritic nonlinearity and binary synapses: a current mode VLSI implementation and analysis
Ozer et al. Binary neural network as a flexible integrated circuit for odour classification
Ahmed et al. Spindrop: Dropout-based bayesian binary neural networks with spintronic implementation
CN108256402B (zh) 模式识别电路
Yu et al. Self-amplifying current-mode multiplier design using a multi-memristor crossbar cell structure
US7026841B2 (en) Logical operation circuit and logical operation method
US11189339B1 (en) Performing in-memory computing based on multiply-accumulate operations using non-volatile memory arrays
Kushwaha et al. An energy-efficient high CSNR XNOR and accumulation scheme for BNN
KR20210106524A (ko) 불휘발성 논리 회로
US10242736B2 (en) Reference currents for input current comparisons
US5999643A (en) Switched-current type of hamming neural network system for pattern recognition
TWI732572B (zh) 記憶體裝置及其操作方法
Canales Verdial vi ENERGY-EFFICIENT MEMRISTOR-BASED NEUROMORPHIC COMPUTING CIRCUITS AND SYSTEMS FOR RADIATION DETECTION APPLICATIONS

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant