CN102610274A - 一种阻变突触权值调整电路 - Google Patents

一种阻变突触权值调整电路 Download PDF

Info

Publication number
CN102610274A
CN102610274A CN2012100987705A CN201210098770A CN102610274A CN 102610274 A CN102610274 A CN 102610274A CN 2012100987705 A CN2012100987705 A CN 2012100987705A CN 201210098770 A CN201210098770 A CN 201210098770A CN 102610274 A CN102610274 A CN 102610274A
Authority
CN
China
Prior art keywords
adjustment
circuit
electronic circuit
weights
ltp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100987705A
Other languages
English (en)
Other versions
CN102610274B (zh
Inventor
刘洋
吴洪天
于奇
胡绍刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201210098770.5A priority Critical patent/CN102610274B/zh
Publication of CN102610274A publication Critical patent/CN102610274A/zh
Application granted granted Critical
Publication of CN102610274B publication Critical patent/CN102610274B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

一种阻变突触权值调整电路，涉及集成电路和神经网络领域，用于对阻变突触进行权值调整。该电路由权值增强调整子电路A(LTP调整)和权值抑制调整子电路B(LTD调整)构成，两子电路都包含充电级、放电级、电荷存储级和输出级。本电路的核心采用模拟电路的方式实现，大大减少了电路所需的晶体管数目，同时，通过放电级中放电管上偏置电压的设置，可以方便地对权值调整时间窗口的大小进行调整。本发明提出的电路遵循STDP学习规则，根据阻变突触两端神经元的活动性产生LTP、LTD脉冲输出，对阻变突触进行相应的权值调整。本电路结构简单，参数调节方便，适用于大规模神经网络电子突触权值调整等应用。

Description

一种阻变突触权值调整电路
技术领域
本发明涉及集成电路和神经网络领域，提出了一种阻变突触权值调整电路，用于对阻变电子突触进行STDP权值调整操作。
技术背景
随着数字计算机在模糊模式识别、联想记忆和自我学习等方面遇到了难以解决的困难，神经网络计算重新得到了人们的重视。
神经网络电路是用电路的方式模拟人体神经网络，用以实现类似于人脑模糊模式识别、联想记忆和自我学习等功能。如图1所示，是人体神经网络中相邻两个神经元间的连接示意图。人体神经元主要由细胞体、树突和轴突构成，树突可以接收前一个神经元的刺激，细胞体对接收到的刺激进行处理，并从轴突输出兴奋信号，前后神经元之间通过突触连接，信号由前一神经元的轴突通过突触传向后一神经元的树突或细胞体。突触，是神经网络中最基本、且最重要的部分之一，它是神经网络记忆和学习的基础。突触作为两神经元之间信息传递的通道，具有一定的传递效率，突触传递效率高时信号容易通过，突触传递效率低时信号不容易通过，神经网络就是利用突触不同的传递效率来存储信息，实现网络的记忆功能；突触的传递效率可以根据前后神经元的活动性进行调整，突触的这种性质称为突触可塑性，当突触前神经元的刺激能引起突触后神经元的兴奋，突触发生长时程增强效应(LTP，Long Term Potentiation)，突触传递效率提高，若突触前神经元的刺激不能引起突触后神经元的兴奋，突触则发生长时程抑制效应(LTD，Long Term Depression)，突触传递效率降低。由于有了突触可塑性才使人体神经网络具备自我学习功能。
用电路方式实现突触可以有不同的方法，传统的突触结构是基于MOS电路实现的，通过电流或电压来模拟突触传递效率，电路结构较为复杂。最近，有人提出了一种基于阻变存储器的突触结构，阻变存储器是一种具有如下特性的非线性器件：其电阻值可以根据加在其上的电压而变化，当在其上施加正向电压时电阻值持续减小，当在其上施加反向电压时电阻值持续增大，减小/增大的速率与施加的电压大小成正比。利用阻变存储器的不同电阻状态来模拟突触不同的传递效率(这些电阻状态也称为联系权值，简称“权值”)，这种突触只由一个具有类似于电容的MIM结构组成，集成密度很高，然而，目前基于阻变存储器的突触权值调整电路还较少，本发明特提出的一种阻变突触权值调整电路，是为了解决阻变突触权值调整问题。
本电路对突触的权值调整操作遵循STDP(STDP，Spike TimingDependent Plasticity)学习规则，在此，先对STDP学习规则做一说明。STDP学习规则是目前最能真实体现人体突触学习规律的一种学习规则之一。根据STDP学习规则，神经网络中神经元间的联系强度(即突触传递效率)由突触的状态来表现，突触状态会根据其两端神经元之间的活动性进行调整，具有可塑性，根据前后神经元活动性的不同，突触状态会发生两种不同的变化：长时程增强(LTP，LongTerm Potentiation)和长时程抑制(LTD，Long Term Depression)。当突触前神经元比突触后神经元更早输出脉冲信号时，突触发生长时程增强变化，突触联系强度增强；当突触后神经元比突触前神经元更早输出脉冲信号时，突触发生长时程抑制变化，突触联系强度减弱。突触联系强度的变化量由两神经元输出脉冲的时间差决定，两神经元输出脉冲的时间差越小，突触联系强度变化量越大，相反，两神经元输出脉冲的时间差越大，突触联系强度变化量越小。当两神经元发放的时间差大于一定值时，认为这两个发放之间没有因果关系，突触联系强度几乎不受影响，这个时间差定义为STDP时间窗口，LTP过程和LTD过程可以有相同的时间窗口，也可以有不同的时间窗口，不同的时间窗口大小影响了在相同的脉冲时间差的情况下突触联系强度的变换量。图2示出了STDP学习规则曲线。
由于阻变突触是新近提出的一种新型突触结构，因此用于阻变突触的权值调整电路还较少，目前大部分的突触权值调整电路都是针对复杂的MOS结构突触的。
发明内容
本发明的目的是为了提供一种结构简单、适合于大规模集成的突触权值调整电路，即可以用于对阻变突触进行STDP权值调整操作。
本发明提出了一种结构简单的可以对阻变突触进行权值调整的电路，该电路应用在神经网络中。
本发明的目的是通过下列技术方案实现的：
本发明中突触权值调整电路遵循STDP学习规则，根据STDP学习规则，电路接收突触前神经元的输出信号(PRE)和突触后神经元的输出信号(POST)，并根据两信号的活动性关系输出长时程增加控制信号(LTP)和长时程抑制控制信号(LTD)。
本电路由权值增强调整子电路A(LTP调整)和权值抑制调整子电路B(LTD调整)构成，子电路A和子电路B分别由充电级、放电级、电荷存储级和输出级构成，子电路A和子电路B共用一个电源线VDD和地线GND，子电路A中的权值增强状态节点SP与子电路B中的反相器(17)联接，子电路B中的权值抑制状态节点SD与子电路A中的反相器(15)联接，联接见图3。
由图3可见，由于权值增强调整子电路A和权值抑制调整子电路B的电路结构相同，只是所连接的信号不同，现以权值增强调整子电路A为例说明电路的具体结构组成和工作原理，(权值抑制调整子电路B的相应结构元件、序号和名称在以下的叙述中写在对应的圆括号中)。
充电级由反相器I5(I7)、与非门I6(I8)和PMOS晶体管MP1(MP2)组成，用于接收突触前神经元的输出信号PRE(突触后神经元的输出信号POST)，对电路进行预充电以开始一个LTP(LTD)时间窗口。
放电级由NMOS晶体管MN1(MN4)、MN2(MN5)组成，用于对预充电后的电路进行放电，和电荷存储级一起确定LTP(LTD)时间窗口的大小。放电管MN1(MN4)由直流电压Vpb(Vdb)进行偏置，通过调整偏置电压的大小，可以控制放电管的导通电阻，从而对放电时间进行控制。
电荷存储级由NMOS晶体管MN3(MN6)和电容C1、C2(C3、C4)组成，用于存储预充电电荷，和放电级一起确定LTP(LTD)时间窗口的大小。将电荷存储级中电容C1上的节点称为权值增强状态节点SP(对应权值抑制子电路中电容C3上的节点称为权值抑制状态节点SD)。
输出级由两个反相器I1、I2(I3、I4)组成，根据电荷存储级中的节点电压确定输出逻辑电平，当电荷存储级中存有足够的电荷时输出高电平，当电荷存储级中存储的电荷较低时输出低电平。
两个子电路充电级中的与非门I6(I8)分别由另外一个子电路的状态节点电压控制，即权值增强子电路充电级的与非门I6由权值抑制子电路的状态节点SD控制，权值抑制子电路充电级的与非门I8由权值增强子电路的状态节点SP控制，当一个子电路的状态节点为高电平时，另一个子电路的与非门被禁止，输出恒为高电平，将充电管MP1/MP2关断，这意味着当电路处于LTP时间窗口中时，LTD子电路应处于静止状态，反之，当电路处于LTD时间窗口中时，LTP子电路应处于静止状态。初始状态时，状态节点SP、SD都处于低电平，两个子电路都处于可被激发的状态，哪个电路被激发取决于PRE和POST信号的到达顺序。当PRE先到时，权值增强子电路先被激发，PRE信号通过与非门使充电管MP1导通，MP1对电荷存储级中的C1进行充电，权值增强状态节点SP上升为高电平，阻止了权值抑制子电路被激发。由于PRE是一个脉冲信号，当脉冲结束后C1开始通过放电级放电，放电电流大小由放电管MN1上的偏置电压控制，在C1电荷释放完之前的时间为LTP时间窗口，若在此时间窗内接收到POST信号，则C1上的电荷转存到C2中，使C2电压升高，通过反相器I1、I2在LTP输出端输出高电平，C2继续放电，直到其上的电压低于反相器I1的翻转阈值电压时输出恢复为低电平，因此，PRE和POST到达的时间差越大，输出保持为高电平的时间越短，若时间差超过LTP时间窗口的大小，则不会输出高电平。当POST先到时，在权值抑制子电路中将发生类似的过程。
本发明的突触权值调整电路采用了模拟电路的实现方式，以简单的结构实现了阻变突触的STDP权值调整功能。适用于神经网络中的突触权值调整。
附图说明
图1为人体神经网络中两神经元间的连接示意图。
图2为STDP学习规则曲线。
图3为阻变突触权值调整电路结构图，其中包括权值增强调整(LTP调整)子电路A和权值抑制调整(LTD调整)子电路B。
图4为突触权值调整电路和阻变突触以及突触前神经元和突触后神经元的连接示意图。
图5为突触权值调整电路的仿真结果波形图。
实施例
下面结合附图3和附图4，通过具体实施例对本发明做进一步的详细描述。
如图3所示，突触权值调整电路由权值增强调整(LTP调整)子电路A和权值抑制调整(LTD调整)子电路B构成，两个子电路结构相同，只是所连接的信号相反。
两个子电路都由充电级、放电级、电荷存储器和输出级构成，充电级与电荷存储级相连，电荷存储级与充电级、放电级、输出级相连。
充电级由PMOS充电管MP1(MP2)和反相器I5(I7)、与非门I6(I8)构成，用于对电荷存储级充电。LTP子电路中的反相器I5输入端与LTD子电路的状态节点SD相连，LTD子电路中的反相器I7输入端与LTP子电路的状态节点SP相连，反相器I5(I7)输出端与PRE信号(POST信号)一起接到与非门I6(I8)的两个输入端，与非门I6(I8)的输出端接到充电管MP1(MP2)的栅端。状态节点SP和SD分别在LTP子电路A和LTD子电路B处于静止状态时为低电平，子电路激活时相应状态节点电压上升。当一个子电路的状态节点电压较高，子电路处于激活状态时，由该节点电压控制的另一子电路充电级中的与非门I6或I8被禁止，输入信号无法开启充电管MP1或MP2进行充电。
放电级由NMOS晶体管MN1(MN4)、MN2(MN5)组成，用于对预充电后的电路进行放电，和电荷存储级一起确定LTP(LTD)时间窗口的大小。放电管MN1(MN4)由直流电压Vpb(Vdb)进行偏置，相当于可调电阻，通过调整偏置电压的大小，可以独立地对两个子电路的放电时间进行控制。
电荷存储级由NMOS晶体管MN3(MN6)和电容C1、C2(C3、C4)组成，用于存储预充电电荷，和放电级一起确定LTP(LTD)时间窗口的大小。
输出级由两个反相器I1、I2(I3、I4)组成，根据电荷存储级中的节点电压确定输出逻辑电平，当电荷存储级中存有足够的电荷时输出高电平，当电荷存储级中存储的电荷较低时输出低电平。
根据STDP学习规则，如图2所示，当突触前神经元发放的脉冲早于突触后神经元时，此时对应Δt＝t前-t后＞0，突触应发生LTP效应，要求LTP子电路激活，输出LTP信号；当突触后神经元发放的脉冲早于突触前神经元时，此时对应Δt＝t前-t后＜0，突触应发生LTD效应，要求LTD子电路激活，输出LTD信号。同时，|Δt|越小时，突触权值调整越大，即输出LTP/LTD信号的脉冲宽度越大，而当|Δt|超过LTP/LTD时间窗口大小时，则无LTP/LTD信号输出。
初始状态时，LTP子电路和LTD子电路都处于静止状态，等待PRE信号或POST信号的激活。当LTP子电路输入端PRE先接收到脉冲信号时，充电管MP1导通，对电荷存储级中的电容C1进行充电，权值增强状态节点SP上升为高电平，阻止了权值抑制子电路被激发，PRE脉冲结束后，C1电容开始通过放电级MN1、MN2放电，在C1电荷释放完之前的时间为LTP时间窗口，若在此时间窗口内接收到POST信号，则MN3管开启，C1上的电荷转存到C2中，使C2电压升高，通过反相器I1、I2在LTP输出端输出高电平，此时由于SP仍为高电平，LTD子电路被阻止，POST信号不会对LTD子电路进行充电，LTD子电路不会被激发。电荷转存到C2之后，C2继续放电，直到其上的电压低于反相器I1的翻转阈值电压时输出恢复为低电平。在PRE信号结束后，若POST信号到得越迟，则C1上的剩余的电荷越少，POST信号到达后转存到C2上的电荷也越少，这样，输出LTP脉冲的宽度越窄，当Δt超过LTP时间窗口，即POST信号到达时C2上的电荷已完全释放完时，LTP子电路不会输出低电平。因此，电路满足了Δt越小，权值调整越大的要求。当权值抑制子电路输入端POST先接收到信号时，在权值抑制子电路中将发生类似的过程。
图4所示为突触权值调整电路和突触以及突触前神经元、突触后神经元的连接示意图。如图所示，突触权值调整电路的输出LTP、LTP_N、LTD、LTD_N通过8个NMOS管构成的开关M1～M8控制阻变突触的连接状态，其中LTP_N和LTD_N分别为LTP和LTD的反相信号，图中VW为阻变突触的写操作电压。由图可见，MOS开关M1～M4将阻变突触连接到写操作电压VW上，其中，M1、M2由LTP信号控制，将写操作电压VW正向加到阻变突触上，M3、M4由LTD信号控制，将写操作电压VW反向加到阻变突触上；MOS开关M5～M8将阻变突触和突触前神经元、突触后神经元相连，其中M5、M7由LTP_N信号控制、M6、M8由LTD_N信号控制。
当突触权值调整电路输入端未接收到信号时，电路处于静止状态，LTP、LTD都输出低电平，而LTP_N、LTD_N则输出高电平，M5～M8导通，此时信号可以由突触前神经元通过阻变突触传给突触后神经元。当突触前神经元兴奋时，输出端OUT1输出脉冲信号，突触权值调整电路PRE端将接收到脉冲输入，OUT1端输出的信号通过阻变突触传递到突触后神经元(IN2)，如果突触后神经元接收到该信号后产生兴奋，将从其输出端OUT2输出脉冲信号，突触权值调整电路POST端将接收到脉冲输入，这种情况下将发生LTP效应，突触权值调整电路中的LTP子电路工作，输出LTP脉冲，LTP脉冲期间LTP_N输出低电平，M5、M7关断，阻变突触与突触前后神经元的连接被断开，LTP信号连接的开关M1、M2导通，此时阻变突触正向连接到写操作电压VW上，突触电导增大。另一种情况，如果突触后神经元产生的兴奋不是由突触前神经元刺激产生，此时，突触权值调整电路的POST输入端接收到的信号将早于PRE输入端接收到的信号，这种情况下LTD子电路工作，输出LTD脉冲，LTD脉冲期间LTD_N输出低电平，M6、M8关断，阻变突触与突触前后神经元的连接被断开，LTD信号连接的开关M3、M4导通，此时阻变突触反向连接到写操作电压VW上，突触电导减小。
图5所示为突触权值调整电路的仿真结果。仿真结果反映出突触权值调整电路在不同的PRE、POST输入脉冲组合下状态节点SP、SD和输出LTP、LTD的电压波形。
根据STDP学习规则，只有在一个时间窗口内同时接收到的一对PRE、POST信号时才会发生突触权值调整过程，如果在一个时间窗口内接收到一对PRE-POST信号之后还有脉冲输入，则后面的脉冲输入将被忽略。
由图5所示，在5ms开始和15ms开始的两个时间段内，分别接收到一对PRE-POST脉冲对，其中PRE信号在前、POST信号在后，前一对脉冲时间差Δt＝1ms，后一对脉冲时间差Δt＝5ms。由于PRE脉冲早于POST脉冲，所以LTP子电路被激活，输出LTP脉冲，SP状态节点电压上升，LTD子电路保持静止，LTD无脉冲输出。由图可见，当Δt＝1ms时，输出LTP脉冲宽度为7.3ms，当Δt＝5ms时，输出LTP脉冲宽度为3.03ms。在25ms开始和35ms开始的两个时间段内，又分别接收到一对POST-PRE脉冲对，其中POST信号在前、PRE信号在后，前一对脉冲时间差Δt＝-1ms，后一对脉冲时间差Δt＝-5ms。由于POST脉冲早于PRE脉冲，所以LTD子电路被激活，输出LTD脉冲，SD状态节点电压上升，LTP子电路保持静止，LTP无脉冲输出。由图可见，当Δt＝-1ms时，输出LTD脉冲宽度为7.3ms，当Δt＝-5ms时，输出LTD脉冲宽度为3.03ms。最后，在45ms开始的一个时间段，输入PRE-POST-PRE三个脉冲信号，从仿真结果可以看出，只有LTP子电路工作，输出LTP脉冲，而LTD子电路保持静止，LTD无脉冲输出。
从上面的仿真结果可以看出，一个时间窗口内的接收到的PRE、POST信号的顺序可以决定突触权值调整电路输出LTP信号还是LTD信号，同时，接收到PRE、POST信号的时间差决定了输出LTP、LTD脉冲的宽度。在仿真中，前两个脉冲对为PRE-POST脉冲对，突触权值调整电路先接收到PRE信号，后接收到POST信号，此时发生LTP效应，电路输出LTP信号，且第一对脉冲时间差小于第二对脉冲时间差，因此，第一对脉冲产生的LTP脉冲宽度大于第二对脉冲产生的LTP脉冲宽度；类似的，后两个脉冲对为POST-PRE脉冲对，突触权值调整电路先接收到POST信号，后接收到PRE信号，此时发生LTD效应，电路输出LTD信号，且第一对脉冲时间差小于第二对脉冲时间差，因此，第一对脉冲产生的LTD脉冲宽度大于第二对脉冲产生的LTD脉冲宽度；最后，电路连续接收到PRE-POST-PRE三个脉冲信号，根据规则，第三个脉冲(PRE)将被忽略，因此，输出结果与只接收到PRE-POST脉冲对时相同，由于状态节点SP、SD对充电级的控制，使LTP子电路工作时LTD子电路被强制静止，因此当电路接收到PRE-POST-PRE中的POST信号时LTD子电路不会被充电，从而第三个信号(PRE)到来时就不会使LTD子电路也输出脉冲，这就保证了电路功能的正确性。
最后应说明的是本发明不仅适用于电子突触权值调整电路，也可以用于其他具有类似STDP功能的应用中。本发明提出了具体方案和仿真验证，因此只要不脱离本发明中的实施思想，都属于本发明的权利要求范围以内。

Claims (4)

1.一种阻变突触权值调整电路，其特征在于：该电路由权值增强调整子电路A(LTP调整)和权值抑制调整子电路B(LTD调整)构成，子电路A和子电路B分别由充电级、放电级、电荷存储级和输出级构成，子电路A和子电路B共用一个电源线VDD和地线GND，子电路A中的权值增强状态节点SP与子电路B中的反相器(I7)联接，子电路B中的权值抑制状态节点SD与子电路A中的反相器(I5)联接。
2.根据权利要求1所述的阻变突触权值调整电路，其特征在于，权值增强调整子电路A中：
所述的充电级由反相器(I5)、与非门(I6)和PMOS晶体管MP1组成，用于接收突触前神经元的输出信号PRE，对电路进行预充电以开始一个LTP时间窗口；
所述的放电级由NMOS晶体管MN1、MN2组成，用于对预充电后的电路进行放电，和电荷存储级一起确定LTP时间窗口的大小，放电管MN1由直流电压Vpb进行偏置，通过调整偏置电压的大小，可以控制放电管的导通电阻，从而对放电时间进行控制，调整LTP时间窗口的大小；
所述的电荷存储级由NMOS晶体管MN3和电容C1、C2组成，用于存储预充电电荷，和放电级一起确定LTP时间窗口的大小；
所述的输出级由两个反相器(I1)、(I2)组成，根据电荷存储级中的节点电压确定输出逻辑电平，当电荷存储级中存有足够的电荷时输出高电平，当电荷存储级中存储的电荷较低时输出低电平。
3.根据权利要求1所述的阻变突触权值调整电路，其特征在于，权值抑制调整子电路B中：
所述的充电级由反相器(I7)、与非门(I8)和PMOS晶体管MP2组成，用于接收突触后神经元的输出信号POST，对电路进行预充电以开始一个LTD时间窗口；
所述的放电级由NMOS晶体管MN4、MN5组成，用于对预充电后的电路进行放电，和电荷存储级一起确定LTD时间窗口的大小，放电管MN4由直流电压Vdb进行偏置，通过调整偏置电压的大小，可以控制放电管的导通电阻，从而对放电时间进行控制，调整LTD时间窗口的大小；
所述的电荷存储级由NMOS晶体管MN6和电容C3、C4组成，用于存储预充电电荷，和放电级一起确定LTD时间窗口的大小；
所述的输出级由两个反相器(I3)、(I4)组成，根据电荷存储级中的节点电压确定输出逻辑电平，当电荷存储级中存有足够的电荷时输出高电平，当电荷存储级中存储的电荷较低时输出低电平。
4.根据权利要求2和权利要求3所述的阻变突触权值调整电路，其特征在于：子电路A中，将电荷存储级中电容C1上的节点称为权值增强状态节点SP，子电路B中，将电荷存储级中电容C3上的节点称为权值抑制状态节点SD，，两个子电路充电级中的与非门分别受另一子电路状态节点的控制，仅当其中的一个子电路状态节点为低电平时，才允许另一个子电路的充电级进行充电操作。
CN201210098770.5A 2012-04-06 2012-04-06 一种阻变突触权值调整电路 Expired - Fee Related CN102610274B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210098770.5A CN102610274B (zh) 2012-04-06 2012-04-06 一种阻变突触权值调整电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210098770.5A CN102610274B (zh) 2012-04-06 2012-04-06 一种阻变突触权值调整电路

Publications (2)

Publication Number Publication Date
CN102610274A true CN102610274A (zh) 2012-07-25
CN102610274B CN102610274B (zh) 2014-10-15

Family

ID=46527587

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210098770.5A Expired - Fee Related CN102610274B (zh) 2012-04-06 2012-04-06 一种阻变突触权值调整电路

Country Status (1)

Country Link
CN (1) CN102610274B (zh)

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104240753A (zh) * 2013-06-10 2014-12-24 三星电子株式会社 突触阵列、脉冲整形电路和神经形态系统
CN104579253A (zh) * 2015-01-30 2015-04-29 中国人民解放军军械工程学院 一种具有抗扰特性的仿生时钟电路及其实现方法
CN106447033A (zh) * 2016-10-13 2017-02-22 中国科学院深圳先进技术研究院 神经元突触电路及神经元电路
CN107346449A (zh) * 2016-05-04 2017-11-14 清华大学 可同时计算和编程的神经形态电路
CN107545305A (zh) * 2017-09-15 2018-01-05 中国科学技术大学 一种基于cmos工艺的、数模混合的、电荷域的神经元电路
CN108256402A (zh) * 2016-12-29 2018-07-06 华为技术有限公司 模式识别电路
CN108475348A (zh) * 2015-12-15 2018-08-31 美国亚德诺半导体公司 卷积神经网络
CN108629404A (zh) * 2017-03-23 2018-10-09 意法半导体有限公司 用于集成人工神经元器件的不应电路
CN109727678A (zh) * 2017-10-28 2019-05-07 徐志强 可变神经元、突触模拟装置及模拟基底神经环路
CN110222836A (zh) * 2019-07-08 2019-09-10 中国人民解放军陆军工程大学 数模混合神经突触电路
TWI682331B (zh) * 2018-01-11 2020-01-11 華邦電子股份有限公司 突觸系統與突觸方法
CN110766130A (zh) * 2018-07-28 2020-02-07 华中科技大学 一种bp神经网络学习电路
CN110991635A (zh) * 2019-12-23 2020-04-10 北京大学 多模态突触时间依赖可塑性算法的电路及实现方法
CN111028875A (zh) * 2019-11-29 2020-04-17 中国科学院微电子研究所 存内计算电路
CN111129297A (zh) * 2019-12-30 2020-05-08 北京大学 一种实现忆阻突触器件多样化stdp的方法及系统
CN111291873A (zh) * 2014-07-21 2020-06-16 徐志强 预制性突触的模拟方法及装置
CN111433790A (zh) * 2017-11-15 2020-07-17 汉阳大学校产学协力团 将突触器件的权重的不对称性最小化的脉冲驱动装置及其方法
CN112270409A (zh) * 2020-10-19 2021-01-26 杭州电子科技大学 一种基于霍尔条的无监督学习突触单元电路
WO2021092897A1 (zh) * 2019-11-15 2021-05-20 江苏时代全芯存储科技股份有限公司 类神经电路以及运作方法
CN113110040A (zh) * 2021-03-04 2021-07-13 重庆邮电大学 一种基于stdp学习规则的突触电路
CN114089630A (zh) * 2021-11-12 2022-02-25 重庆邮电大学 一种基于stdp学习规则的低功耗非对称性可调突触电路
US11443177B2 (en) 2019-11-15 2022-09-13 Jiangsu Advanced Memory Technology Co., Ltd. Artificial neuromorphic circuit and operation method
US11468307B2 (en) 2019-11-15 2022-10-11 Jiangsu Advanced Memory Technology Co., Ltd. Artificial neuromorphic circuit and operation method
US11580370B2 (en) 2019-11-15 2023-02-14 Jiangsu Advanced Memory Technology Co., Ltd. Artificial neuromorphic circuit and operation method
WO2023091345A1 (en) * 2021-11-17 2023-05-25 Micron Technology, Inc. Parallel processing in a spiking neural network
US11763139B2 (en) 2018-01-19 2023-09-19 International Business Machines Corporation Neuromorphic chip for updating precise synaptic weight values
CN114089630B (zh) * 2021-11-12 2024-05-17 南京模数智芯微电子科技有限公司 一种基于stdp学习规则的低功耗非对称性可调突触电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1464477A (zh) * 2002-06-18 2003-12-31 中国科学院半导体研究所 多权值突触的神经元构造方法
CN101364594A (zh) * 2007-08-09 2009-02-11 中国科学院半导体研究所 硅基单电子神经元量子电路
CN101971166A (zh) * 2008-03-14 2011-02-09 惠普开发有限公司 神经形态电路
US7904398B1 (en) * 2005-10-26 2011-03-08 Dominic John Repici Artificial synapse component using multiple distinct learning means with distinct predetermined learning acquisition times
WO2012006469A1 (en) * 2010-07-07 2012-01-12 Qualcomm Incorporated Methods and systems for three-memristor synapse with stdp and dopamine signaling

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1464477A (zh) * 2002-06-18 2003-12-31 中国科学院半导体研究所 多权值突触的神经元构造方法
US7904398B1 (en) * 2005-10-26 2011-03-08 Dominic John Repici Artificial synapse component using multiple distinct learning means with distinct predetermined learning acquisition times
CN101364594A (zh) * 2007-08-09 2009-02-11 中国科学院半导体研究所 硅基单电子神经元量子电路
CN101971166A (zh) * 2008-03-14 2011-02-09 惠普开发有限公司 神经形态电路
WO2012006469A1 (en) * 2010-07-07 2012-01-12 Qualcomm Incorporated Methods and systems for three-memristor synapse with stdp and dopamine signaling

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
GIACOMO INDIVERI ET AL.: "《A VLSI Array of Low-Power Spiking Neurons and Bistable Synapses With Spike-Timing Dependent Plasticity》", 《IEEE TRANSACTIONS ON NEURAL NETWORKS》 *
吕琛等: "《脉频调制神经网络VLSI的设计及应用》", 《控制理论与应用》 *
高丽娜等: "《一种连续可调权值CMOS神经网络》", 《电子学报》 *

Cited By (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104240753B (zh) * 2013-06-10 2018-08-28 三星电子株式会社 突触阵列、脉冲整形电路和神经形态系统
CN104240753A (zh) * 2013-06-10 2014-12-24 三星电子株式会社 突触阵列、脉冲整形电路和神经形态系统
CN111291873A (zh) * 2014-07-21 2020-06-16 徐志强 预制性突触的模拟方法及装置
CN111353590A (zh) * 2014-07-21 2020-06-30 徐志强 具有stdp突触可塑性的突触模拟方法及装置
CN104579253A (zh) * 2015-01-30 2015-04-29 中国人民解放军军械工程学院 一种具有抗扰特性的仿生时钟电路及其实现方法
CN104579253B (zh) * 2015-01-30 2017-09-29 中国人民解放军军械工程学院 一种具有抗扰特性的仿生时钟电路及其实现方法
CN108475348A (zh) * 2015-12-15 2018-08-31 美国亚德诺半导体公司 卷积神经网络
CN107346449A (zh) * 2016-05-04 2017-11-14 清华大学 可同时计算和编程的神经形态电路
CN107346449B (zh) * 2016-05-04 2020-05-22 清华大学 可同时计算和编程的神经形态电路
CN106447033B (zh) * 2016-10-13 2023-07-25 中国科学院深圳先进技术研究院 神经元突触电路及神经元电路
CN106447033A (zh) * 2016-10-13 2017-02-22 中国科学院深圳先进技术研究院 神经元突触电路及神经元电路
CN108256402A (zh) * 2016-12-29 2018-07-06 华为技术有限公司 模式识别电路
CN108256402B (zh) * 2016-12-29 2022-02-25 华为技术有限公司 模式识别电路
CN108629404A (zh) * 2017-03-23 2018-10-09 意法半导体有限公司 用于集成人工神经元器件的不应电路
CN108629404B (zh) * 2017-03-23 2022-07-15 意法半导体有限公司 用于集成人工神经元器件的不应电路
CN107545305A (zh) * 2017-09-15 2018-01-05 中国科学技术大学 一种基于cmos工艺的、数模混合的、电荷域的神经元电路
CN107545305B (zh) * 2017-09-15 2020-01-03 中国科学技术大学 一种基于cmos工艺的、数模混合的、电荷域的神经元电路
CN109727678A (zh) * 2017-10-28 2019-05-07 徐志强 可变神经元、突触模拟装置及模拟基底神经环路
CN111433790B (zh) * 2017-11-15 2023-09-19 三星电子株式会社 将突触器件的权重的不对称性最小化的脉冲驱动装置及其方法
CN111433790A (zh) * 2017-11-15 2020-07-17 汉阳大学校产学协力团 将突触器件的权重的不对称性最小化的脉冲驱动装置及其方法
US11620500B2 (en) 2018-01-11 2023-04-04 Winbond Electronics Corp. Synapse system and synapse method to realize STDP operation
TWI682331B (zh) * 2018-01-11 2020-01-11 華邦電子股份有限公司 突觸系統與突觸方法
US11763139B2 (en) 2018-01-19 2023-09-19 International Business Machines Corporation Neuromorphic chip for updating precise synaptic weight values
CN110766130B (zh) * 2018-07-28 2022-06-14 华中科技大学 一种bp神经网络学习电路
CN110766130A (zh) * 2018-07-28 2020-02-07 华中科技大学 一种bp神经网络学习电路
CN110222836A (zh) * 2019-07-08 2019-09-10 中国人民解放军陆军工程大学 数模混合神经突触电路
CN110222836B (zh) * 2019-07-08 2024-03-12 中国人民解放军陆军工程大学 数模混合神经突触电路
WO2021092897A1 (zh) * 2019-11-15 2021-05-20 江苏时代全芯存储科技股份有限公司 类神经电路以及运作方法
US11443177B2 (en) 2019-11-15 2022-09-13 Jiangsu Advanced Memory Technology Co., Ltd. Artificial neuromorphic circuit and operation method
US11468307B2 (en) 2019-11-15 2022-10-11 Jiangsu Advanced Memory Technology Co., Ltd. Artificial neuromorphic circuit and operation method
US11551070B2 (en) 2019-11-15 2023-01-10 Jiangsu Advanced Memory Technology Co., Ltd. Artificial neuromorphic circuit and operation method
US11580370B2 (en) 2019-11-15 2023-02-14 Jiangsu Advanced Memory Technology Co., Ltd. Artificial neuromorphic circuit and operation method
CN111028875A (zh) * 2019-11-29 2020-04-17 中国科学院微电子研究所 存内计算电路
CN110991635B (zh) * 2019-12-23 2023-05-05 北京大学 多模态突触时间依赖可塑性算法的电路及实现方法
CN110991635A (zh) * 2019-12-23 2020-04-10 北京大学 多模态突触时间依赖可塑性算法的电路及实现方法
CN111129297B (zh) * 2019-12-30 2022-04-19 北京大学 一种实现忆阻突触器件多样化stdp的方法及系统
CN111129297A (zh) * 2019-12-30 2020-05-08 北京大学 一种实现忆阻突触器件多样化stdp的方法及系统
CN112270409A (zh) * 2020-10-19 2021-01-26 杭州电子科技大学 一种基于霍尔条的无监督学习突触单元电路
CN112270409B (zh) * 2020-10-19 2024-03-01 杭州电子科技大学 一种基于霍尔条的无监督学习突触单元电路
CN113110040A (zh) * 2021-03-04 2021-07-13 重庆邮电大学 一种基于stdp学习规则的突触电路
CN114089630A (zh) * 2021-11-12 2022-02-25 重庆邮电大学 一种基于stdp学习规则的低功耗非对称性可调突触电路
CN114089630B (zh) * 2021-11-12 2024-05-17 南京模数智芯微电子科技有限公司 一种基于stdp学习规则的低功耗非对称性可调突触电路
WO2023091345A1 (en) * 2021-11-17 2023-05-25 Micron Technology, Inc. Parallel processing in a spiking neural network

Also Published As

Publication number Publication date
CN102610274B (zh) 2014-10-15

Similar Documents

Publication Publication Date Title
CN102610274B (zh) 一种阻变突触权值调整电路
CN102496385B (zh) 一种脉冲时序活动性转换电路
Wang et al. Experimental demonstration of ferroelectric spiking neurons for unsupervised clustering
KR102230784B1 (ko) Stdp 동작을 위한 시냅스 회로 및 시냅스 회로를 포함하는 뉴로모픽 시스템
US10078800B2 (en) Artificial neuron comprising a resistive memory having a stochastic behavior
US11334787B2 (en) Neuron circuit
JP2016538632A (ja) 教師あり学習を使用してクラスにタグ付けするための方法および装置
KR20150034900A (ko) 뉴런 회로들을 연결하는 시냅스 회로, 뉴로모픽 회로를 구성하는 단위 셀 및 뉴로모픽 회로
CN103460220A (zh) 神经网络电路的学习方法
Huayaney et al. Learning in silicon beyond STDP: a neuromorphic implementation of multi-factor synaptic plasticity with calcium-based dynamics
CN110210613A (zh) 一种基于强化学习的脉冲神经网络模拟电路
Mostafa et al. Beyond spike-timing dependent plasticity in memristor crossbar arrays
Wan et al. Efficient neuron architecture for FPGA-based spiking neural networks
KR20190016312A (ko) 뉴런 모방 회로
CN108446762A (zh) 一种基于mos场效应晶体管的模拟脉冲神经元的硬件电路及其应用
Srivastava et al. Silicon neuron-analog CMOS VLSI implementation and analysis at 180nm
CN110443356A (zh) 一种基于多阻态忆阻器的电流型神经网络
CN112270409A (zh) 一种基于霍尔条的无监督学习突触单元电路
Wang et al. A novel RRAM-based adaptive-threshold LIF neuron circuit for high recognition accuracy
Huayaney et al. A VLSI implementation of a calcium-based plasticity learning model
Xu et al. Analog memristor based neuromorphic crossbar circuit for image recognition
Wang et al. An analogue VLSI implementation of polychromous spiking neural networks
Chan et al. Spike timing dependent plasticity with memristive synapse in neuromorphic systems
WO2014197175A2 (en) Efficient implementation of neural population diversity in neural system
Sofatzis et al. The synaptic kernel adaptation network

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141015

Termination date: 20180406

CF01 Termination of patent right due to non-payment of annual fee