CN108446762A - 一种基于mos场效应晶体管的模拟脉冲神经元的硬件电路及其应用 - Google Patents

一种基于mos场效应晶体管的模拟脉冲神经元的硬件电路及其应用 Download PDF

Info

Publication number
CN108446762A
CN108446762A CN201810275885.4A CN201810275885A CN108446762A CN 108446762 A CN108446762 A CN 108446762A CN 201810275885 A CN201810275885 A CN 201810275885A CN 108446762 A CN108446762 A CN 108446762A
Authority
CN
China
Prior art keywords
oxide
metal
semiconductor
poles
phase inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810275885.4A
Other languages
English (en)
Inventor
刘俊秀
黄永创
付强
罗玉玲
岑明灿
莫家玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangxi Normal University
Original Assignee
Guangxi Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangxi Normal University filed Critical Guangxi Normal University
Priority to CN201810275885.4A priority Critical patent/CN108446762A/zh
Publication of CN108446762A publication Critical patent/CN108446762A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/061—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using biological neurons, e.g. biological neurons connected to an integrated circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Theoretical Computer Science (AREA)
  • Molecular Biology (AREA)
  • Neurology (AREA)
  • Computational Linguistics (AREA)
  • Artificial Intelligence (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种基于MOS场效应晶体管的模拟脉冲神经元的硬件电路，包括由8个MOS管和2个模拟膜电容构成的硬件电路，其中，第五MOS管的g极、d极与第六MOS管的g极、d极对应连接；第七MOS管的g极、d极与第八MOS管的g极、d极对应连接；第一MOS管的d极与第二MOS管的s极连接，第一MOS管、第二MOS管、第四MOS管的g极和第二模拟膜电容的第二端b端连接，第二MOS管、第三MOS管的d极以及第一模拟膜电容、第二模拟膜电容的第一端a端连接；第一模拟膜电容的第二端b端以及第四MOS管、第六MOS管、第八MOS管的s极接地。这种硬件电路能模拟神经元的功能、具有结构简单、集成度高、功耗小、便于维护的特点。该模拟脉冲神经元的硬件电路可应用在模拟神经网络中。

Description

一种基于MOS场效应晶体管的模拟脉冲神经元的硬件电路及 其应用
技术领域
本发明涉及人工智能技术，具体是一种基于MOS场效应晶体管的模拟脉冲神经元的硬件电路及其应用。
背景技术
人工智能已经成为了当今世界最受关注以及发展最快的技术领域之一，它的一个最主要特征就是实现电子设备或系统的智能化以提高信息处理和存储的效率。
神经科学的快速发展为人工智能领域提供了新的发展方向，研究者提出通过模拟生物神经元以脉冲信号来进行信息传输和计算的信息处理方式，来提高计算和存储的效率，并因此提出了模拟大脑神经网络的脉冲神经网络模型。目前脉冲神经网络的运算方法在许多领域已经得到应用，例如模式识别、图像处理和预测估计等等。要将神经网络运算方法运用到现代的电子设备或集成电路系统中，最关键的是构建出结构简单、功耗低、集成度高且运算速度快的神经元电路模型。
目前已有许多研究者提出了不同的神经元电路模型，但是仍然存在电路结构复杂、集成度低、功耗较大、不便于维护等问题。因此，当前这一领域的研究重点就是，寻找到一种合适的器件来构造出结构简单、集成度高、功耗较低、制造成本低的神经元电路，并以此为基础来构建更加高级的神经网络结构，从而实现神经网络的运算。
发明内容
本发明的目的是针对现有技术的不足，而提供一种基于MOS场效应晶体管的模拟脉冲神经元的硬件电路及其应用。这种硬件电路能模拟神经元的功能，该神经元电路不仅能模拟神经元对输入刺激信号的积累和响应、能模拟神经元兴奋时突触后神经元对突触前神经元的逆向反馈抑制作用，而且具有结构简单、集成度高、功耗小、便于维护的特点，基于该神经元电路而构建的脉冲神经网络结构，可以实现神经元之间的脉冲传递。
实现本发明目的的技术方案是：
一种基于MOS场效应晶体管的模拟脉冲神经元的硬件电路,与现有技术不同的是，包括反馈控制器第一MOS管、输入信号控制器第二MOS管、构成漏电电路的第三MOS管与第四MOS管、构成第一反相器的第五MOS管与第六MOS管、构成第二反相器的第七MOS管与第八MOS管、第一模拟膜电容和第二模拟膜电容，上述MOS管均有三个电极，分别为源极即s极、栅极即g极和漏极即d极，所述漏电电路中第三MOS管的s极与第四MOS管的d极连接，第三MOS管的d极、g极以及第四MOS管的g极、s极均作为与其他功能电路或外部输入源的连接端口；第一反相器中第五MOS管的g极、d极分别与第六MOS管的g极、d极对应连接，第五MOS管、第六MOS管的g极连接端作为第一反相器的输入端；而第五MOS管、第六MOS管的d极连接端作为第一反相器的输出端，剩余的第五MOS管的s极、第六MOS管的s极作为与外部输入源的连接端；第二反相器中第七MOS管的g极、d极分别与第八MOS管的g极、d极对应连接，第七MOS管、第八MOS管的g极连接端作为第二反相器的输入端；而第七MOS管、第八MOS管的d极连接端作为第二反相器的输出端，剩余的第七MOS管的s极、第八MOS管的s极作为与外部输入源的连接端，第二反相器的输出端为整个电路的输出端即Vout端，所述反馈控制器第一MOS管的d极与输入信号控制器第二MOS管的s极连接到输入节点端即输入信号源Vin端，反馈控制器第一MOS管、输入信号控制器第二MOS管、第四MOS管的g极和第二模拟膜电容的第二端b端均与第二反相器的输出端相连接，输入信号控制器第二MOS管、第三MOS管的d极以及第一模拟膜电容、第二模拟膜电容的第一端a端与第一反相器的输入端相连接；第一反相器的输出端与第二反相器的输入端相连接；第一模拟膜电容的第二端b端以及第四MOS管、第六MOS管、第八MOS管的s极都接地；
上述硬件电路与模拟脉冲神经元功能外部输入源信号的对应关系为：输入信号源即Vin接入输入信号源Vin端；模拟反馈抑制电压即Vdep接入反馈控制器第一MOS管的s极；模拟放电速率控制电压即Vreset接入第三MOS管的g极；反相器源电压即Vdd分别接入第一反相器M1中第五MOS管的s极以及第二反相器中第七MOS管的s极，在上述神经元硬件电路的基础上结合相应的输入信号即可实现脉冲神经元功能的模拟。
所述的MOS管为BSIM3V3.22晶体管，该MOS管具有较高的集成工艺且稳定性强。
所述第一模拟膜电容和第二模拟膜电容的取值为12pf-20pf，第一模拟膜电容和第二模拟膜电容在电路中起着积累突触前神经元产生的刺激信号的作用，其中，第二模拟膜电容同时起着隔离电容的作用，可以防止输入的信号直接流入到输出端。
所述第一反相器和第二反相器的阈值电压为2V。
所述模拟脉冲神经元的硬件电路在模拟神经元网络中的应用。
上述模拟神经元硬件电路与脉冲神经元具有如下的对应关系：所述电路的输入Vin对应模拟实际脉冲神经元的输入，输入的信号可以是直流、交流信号，也可以是具有一定幅值和宽度的脉冲信号；当突触后神经元受突触前神经元产生的刺激信号触发而产生兴奋时，突触后神经元会产生一个较微弱的反馈抑制电压通过突触输入到突触前神经元，从而削弱刺激信号以使自己逐渐恢复到平息状态，这种反馈抑制过程由所述电路模型中的反馈控制器第一MOS管以及反馈抑制电压Vdep来模拟--当神经元产生兴奋时反馈控制器第一MOS管导通，Vdep通过反馈控制器第一MOS管输入到输入节点对输入信号Vin产生抑制作用；当神经元产生兴奋时，会产生相应的动作脉冲信号，在所述电路模型中表现为输出端Vout产生脉冲信号，此时输入信号控制器第二MOS管截止，神经元不受输入信号的影响，这一过程模拟了神经元的“不应期”；神经元因兴奋而产生脉冲信号的动作在所述电路模型中，是通过第一反相器、第二反相器实现的：即当第一模拟膜电容、第二模拟膜电容所积累的电压超过第一反相器的阈值电压时，第一反相器发生翻转而在输出端产生一个幅值为Vdd的高电平信号输入到第二反相器输入端，使得第二反相器发生翻转而在输出端Vout产生一个幅值为Vdd的高电平脉冲信号，这一过程即模拟了实际生物神经元脉冲发放的过程，当神经元产生兴奋后会逐渐恢复到平息状态，这一过程在上述电路模型中表现为电容放电的过程；当神经元产生兴奋而在输出端Vout输出脉冲信号时，第四MOS管导通；将放电速率控制电压Vreset设置为大于第三MOS管的导通电压，因此第三MOS管总是处于导通状态，此时，电容第一模拟膜电容、第二模拟膜电容通过第三MOS管、第四MOS管组成的放电通路放电，神经元逐渐恢复到平息状态，以上的过程即实现了对生物脉冲神经元功能的整体模拟。
所述神经元电路的数学含义可以根据如下公式进行表达：
其中v表示神经元膜电位，Rmem表示膜电阻，Isyn i表示第i个与神经元输入端相连接的突触所输入的电流，τmem表示膜时间常数。
基于上述神经元硬件电路的基础，结合现有技术对神经突触单元的技术应用即可模拟脉冲神经网络，所模拟的脉冲神经网络具有n个输入脉冲神经元(N1-Nn)以及n个输入脉冲神经元所对应的n个输入信号(输入1-输入n)，n个突触单元(S1-Sn)以及一个输出神经元Nout，该脉冲神经网络中每个输入神经元分别对应一个输入信号即输入1-输入n，输入的信号可以是直流、交流信号，也可以是具有一定幅值和宽度的脉冲信号；每个输入神经元的输出端对应顺序连接到相应突触单元的输入端即S1-Sn，而n个突触单元的输出端都接入到输出神经元的输入端，即应用上述神经元硬件电路模拟构成脉冲神经元网络。
基于对上述神经元电路工作原理，当n个输入神经元中的一个或多个受到输入信号的触发而产生兴奋时，对应的输入神经元的输出端会产生相应的动作脉冲信号，并通过突触单元传递到输出神经元的输入端对输出神经元产生刺激；当刺激达到一定程度时，输出神经元就会进入兴奋状态而在输出端产生相应的动作脉冲信号，这个过程即实现了神经元的兴奋从上级到下级的传递。
上述模拟神经元电路仅采用了少量的MOS晶体管和电容器件就能实现神经元比较完整的功能，制造成本低且结构简单、易于维护。
这种硬件电路能模拟神经元的功能，该神经元电路不仅能模拟神经元对输入刺激信号的积累和响应、能模拟神经元兴奋时突触后神经元对突触前神经元的逆向反馈抑制作用，而且具有结构简单、集成度高、功耗小、便于维护的特点，基于该神经元电路而构建的脉冲神经网络结构，可以实现神经元之间的脉冲传递。
附图说明
图1为实施例中模拟脉冲神经元的硬件电路原理示意图；
图2为实施例中脉冲神经网络的结构示意图。
具体实施方式
下面结合附图和实施例对本发明内容作进一步的阐述，但不是对本发明的限定。
实施例：
参照图1，一种基于MOS场效应晶体管的模拟脉冲神经元的硬件电路,包括反馈控制器第一MOS管T1、输入信号控制器第二MOS管T2、构成漏电电路的第三MOS管T3与第四MOS管T4、构成第一反相器M1的第五MOS管T5与第六MOS管T6、构成第二反相器M2的第七MOS管T7与第八MOS管T8、第一模拟膜电容C1和第二模拟膜电容C2，上述MOS管均有三个电极，分别为源极即s极、栅极即g极和漏极即d极，所述漏电电路中第三MOS管T3的s极与第四MOS管T4的d极连接，第三MOS管T3的d极、g极以及第四MOS管T4的g极、s极均作为与其他功能电路或外部输入源的连接端口；第一反相器M1中第五MOS管T5的g极、d极分别与第六MOS管T6的g极、d极对应连接，第五MOS管T5、第六MOS管T6的g极连接端作为第一反相器M1的输入端、而第五MOS管T5、第六MOS管T6的d极连接端作为第一反相器M1的输出端，剩余的第五MOS管T5的s极、第六MOS管T6的s极作为与外部输入源的连接端；第二反相器M2中第七MOS管T7的g极、d极分别与第八MOS管T8的g极、d极对应连接，第七MOS管T7、第八MOS管T8的g极连接端作为第二反相器M2的输入端，而第七MOS管T7、第八MOS管T8的d极连接端作为第二反相器M2的输出端，剩余的第七MOS管T7的s极、第八MOS管T8的s极作为与外部输入源的连接端，第二反相器M2的输出端为整个电路的输出端即Vout端，所述反馈控制器第一MOS管T1的d极与输入信号控制器第二MOS管T2的s极连接到输入节点端即输入信号源Vin端，反馈控制器第一MOS管T1、输入信号控制器第二MOS管T2、第四MOS管T4的g极和第二模拟膜电容C2的第二端b端均与第二反相器M2的输出端相连接，输入信号控制器第二MOS管T2、第三MOS管T3的d极以及第一模拟膜电容C1、第二模拟膜电容C2的第一端a端与第一反相器M1的输入端相连接；第一反相器M1的输出端与第二反相器M2的输入端相连接；第一模拟膜电容C1的第二端b端以及第四MOS管T4、第六MOS管T6、第八MOS管T8的s极都接地；上述硬件电路与模拟脉冲神经元功能外部输入源信号的对应关系为：输入信号源即Vin接入输入信号源Vin端；模拟反馈抑制电压即Vdep接入反馈控制器第一MOS管T1的s极；模拟放电速率控制电压即Vreset接入第三MOS管T3的g极；反相器源电压即Vdd分别接入第一反相器M1中第五MOS管T5的s极以及第二反相器M2中第七MOS管T7的s极，在上述神经元硬件电路的基础上结合相应的输入信号即可实现脉冲神经元功能的模拟。
本例的MOS管为BSIM3V3.22晶体管，该MOS管具有较高的集成工艺且稳定性强。
本例第一模拟膜电容C1和第二模拟膜电容C2的取值为12pf-20pf，第一模拟膜电容C1和第二模拟膜电容C2在电路中起着积累突触前神经元产生的刺激信号的作用，其中，第二模拟膜电容C2同时起着隔离电容的作用，可以防止输入的信号直接流入到输出端。
本例第一反相器M1和第二反相器M2的阈值电压为2V。
本例模拟脉冲神经元的硬件电路在模拟神经元网络中的应用。
本例模拟神经元硬件电路与脉冲神经元具有如下的对应关系：本例电路的输入Vin对应模拟实际脉冲神经元的输入，输入的信号可以是直流、交流信号，也可以是具有一定幅值和宽度的脉冲信号；当突触后神经元受突触前神经元产生的刺激信号触发而产生兴奋时，突触后神经元会产生一个较微弱的反馈抑制电压通过突触输入到突触前神经元，从而削弱刺激信号以使自己逐渐恢复到平息状态，这种反馈抑制过程由本例模拟脉冲神经元的硬件电路中的反馈控制器第一MOS管T1以及反馈抑制电压Vdep来模拟--当神经元产生兴奋时反馈控制器第一MOS管T1导通，Vdep通过反馈控制器第一MOS管T1输入到输入节点对输入信号Vin产生抑制作用；当神经元产生兴奋时，会产生相应的动作脉冲信号，在本例模拟脉冲神经元的硬件电路中表现为输出端Vout产生脉冲信号，此时输入信号控制器第二MOS管T2截止，神经元不受输入信号的影响，这一过程模拟了神经元的“不应期”；神经元因兴奋而产生脉冲信号的动作在本例模拟脉冲神经元的硬件电路中，是通过第一反相器M1、第二反相器M2实现的：即当第一模拟膜电容C1、第二模拟膜电容C2所积累的电压超过第一反相器M1的阈值电压2V时，第一反相器M1发生翻转而在输出端产生一个幅值为Vdd的高电平信号输入到第二反相器M2输入端，使得第二反相器M2发生翻转而在输出端Vout产生一个幅值为Vdd的高电平脉冲信号，这一过程即模拟了实际生物神经元脉冲发放的过程，当神经元产生兴奋后会逐渐恢复到平息状态，这一过程在本例模拟脉冲神经元的硬件电路中表现为电容放电的过程；当神经元产生兴奋而在输出端Vout输出脉冲信号时，第四MOS管T4导通；将放电速率控制电压Vreset设置为大于第三MOS管T3的导通电压，因此第三MOS管T3总是处于导通状态，此时，电容第一模拟膜电容C1、第二模拟膜电容C2通过第三MOS管T3、第四MOS管T4组成的放电通路放电，神经元逐渐恢复到平息状态，以上的过程即实现了对生物脉冲神经元功能的整体模拟。
本例模拟脉冲神经元的硬件电路的数学含义可以根据如下公式进行表达：
其中v表示神经元膜电位，Rmem表示膜电阻，Isyn i表示第i个与神经元输入端相连接的突触所输入的电流，τmem表示膜时间常数。
基于本例模拟脉冲神经元的硬件电路的基础，结合现有技术对神经突触单元的技术应用即可模拟脉冲神经网络，如图2所示，所模拟的脉冲神经网络具有n个输入脉冲神经元(N1-Nn)以及n个输入脉冲神经元所对应的n个输入信号(输入1-输入n)，n个突触单元(S1-Sn)以及一个输出神经元Nout，该脉冲神经网络中每个输入神经元分别对应一个输入信号即输入1-输入n，输入的信号可以是直流、交流信号，也可以是具有一定幅值和宽度的脉冲信号；每个输入神经元的输出端对应顺序连接到相应突触单元的输入端即S1-Sn，而n个突触单元的输出端都接入到输出神经元的输入端，即应用上述神经元硬件电路模拟构成脉冲神经元网络。
具体地：
当神经元未被触发时，即初始时刻处于静息状态；当神经元受到输入信号的触发时就会转变为兴奋状态。结合图1对本例模拟脉冲神经元的硬件电路的工作原理做进一步的阐述：初始时刻神经元输出端Vout为低电平，此时反馈控制器第一MOS管T1、第四MOS管T4都截止，输入信号控制器第二MOS管T2导通，从输入节点输入的电信号Vin可以通过输入信号控制器第二MOS管T2对第一模拟膜电容C1、第二模拟膜电容C2进行充电，当电容积累的电压超过第一反相器M1的阈值电压Vth0时(Vth0即为神经元电路的阈值)，第一反相器M1发生翻转并输出一个高电平电压到第二反相器M2的输入端，致使第二反相器M2发生翻转输出一个高电平脉冲信号到输出端Vout，即神经元因受到触发而从静息状态转变为兴奋状态，在输出端产生了动作电位(电位强度由反相器源电压Vdd来决定)，反馈控制器第一MOS管T1、第四MOS管T4导通，输入信号控制器第二MOS管T2截止使得点电压Vcap即电容电压不受输入信号的影响，神经元进入不应期；因为反馈控制器第一MOS管T1导通，所以模拟反馈抑制电压Vdep可以通过反馈控制器第一MOS管T1流入神经元输入端，对输入信号起到削弱作用，用以模拟神经元产生兴奋时突触后神经元对突触前神经元的逆向反馈抑制从而使得神经元逐渐恢复静息状态的功能；因为第四MOS管T4导通，所以第一模拟膜电容C1、第二模拟膜电容C2可以通过第三MOS管T3、第四MOS管T4组成的漏电电路进行放电，放电速率由Vreset来控制，当点Vcap的电位下降到第一反相器M1的阈值电压Vth1(Vth1不同于Vth0)以下时，神经元输出端的脉冲信号立即消失，即神经元回到了最初的静息状态。容易理解，神经元处于兴奋状态时，输出端产生脉冲信号的频率与输入信号的强度以及放电速率控制电压Vreset的强度有关，输出端产生的脉冲信号是神经元对输入电位进行积累，达到一定程度之后所产生的结果；因此，本例模拟脉冲神经元的硬件电路也可称为“整合-放电”神经元电路，除此之外，本例模拟脉冲神经元的硬件电路可以响应电压或电流输入信号，也可以响应脉冲输入信号。
电容的充电过程可以用如下公式表示：
其中，V(t)表示充电过程中任意时刻电容两端的电压，V0表示电容的初始电压，Vu表示电容充电完成后的两端电压，R表示充电时电路的等效电阻，C表示电容值。
同理，电容的放电过程可以用如下公式表示：
这里V(t)表示放电过程中任意时刻电容两端的电压，此时R表示放电回路的等效电阻。
如图2所示，为了方便理解，神经元用一个带有输入输出端口的矩形框来表示，其中箭头的方向代表了信号的传递方向以及网络中各单元之间的连接关系；因此可以清楚的知道，本例神经网络包括了n个输入神经元，n个突触单元以及一个输出神经元。
基于本例模拟脉冲神经元的硬件电路工作原理：当n个输入神经元中的一个或多个受到输入信号的触发而产生兴奋时，对应的神经元输出端会产生相应的动作信号，并通过突触单元传递到输出神经元的输入端对输出神经元产生刺激，当刺激达到一定程度时，输出神经元就会进入兴奋状态而在输出端产生对应的动作信号，这个过程实现了神经元的兴奋从上级到下级的传递。
应该注意到，本例中当突触单元权重的变化对输入脉冲数量敏感时，结合相应的神经元学习机制，上述神经网络还可以实现对应的学习记忆功能。

Claims (5)

1.一种基于MOS场效应晶体管的模拟脉冲神经元的硬件电路,其特征是，包括
反馈控制器第一MOS管、输入信号控制器第二MOS管、构成漏电电路的第三MOS管与第四MOS管、构成第一反相器的第五MOS管与第六MOS管、构成第二反相器的第七MOS管与第八MOS管、第一模拟膜电容和第二模拟膜电容，上述MOS管均有三个电极，分别为源极即s极、栅极即g极和漏极即d极，所述漏电电路中第三MOS管的s极与第四MOS管的d极连接；第一反相器中第五MOS管的g极、d极分别与第六MOS管的g极、d极对应连接，第五MOS管、第六MOS管的g极连接端作为第一反相器的输入端；而第五MOS管、第六MOS管的d极连接端作为第一反相器的输出端；第二反相器中第七MOS管的g极、d极分别与第八MOS管的g极、d极对应连接，第七MOS管、第八MOS管的g极连接端作为第二反相器的输入端；而第七MOS管、第八MOS管的d极连接端作为第二反相器的输出端即Vout端；所述反馈控制器第一MOS管的d极与输入信号控制器第二MOS管的s极连接到输入节点端即输入信号源Vin端，反馈控制器第一MOS管、输入信号控制器第二MOS管、第四MOS管的g极和第二模拟膜电容的第二端b端均与第二反相器的输出端相连接，输入信号控制器第二MOS管、第三MOS管的d极以及第一模拟膜电容、第二模拟膜电容的第一端a端与第一反相器的输入端相连接；第一反相器的输出端与第二反相器的输入端相连接；第一模拟膜电容的第二端b端以及第四MOS管、第六MOS管、第八MOS管的s极都接地；
上述硬件电路与模拟脉冲神经元功能外部输入源信号的对应关系为：输入信号源即Vin接入输入信号源Vin端；模拟反馈抑制电压即Vdep接入反馈控制器第一MOS管的s极；模拟放电速率控制电压即Vreset接入第三MOS管的g极；反相器源电压即Vdd分别接入第一反相器中第五MOS管的s极以及第二反相器中第七MOS管的s极。
2.根据权利要求1所述的基于MOS场效应晶体管的模拟脉冲神经元的硬件电路,其特征是，所述的MOS管为BSIM3V3.22晶体管。
3.根据权利要求1所述的基于MOS场效应晶体管的模拟脉冲神经元的硬件电路,其特征是，所述第一模拟膜电容和第二模拟膜电容的取值为12pf-20pf。
4.根据权利要求1所述的基于MOS场效应晶体管的模拟脉冲神经元的硬件电路,其特征是，所述第一反相器和第二反相器的阈值电压为2V。
5.根据权利要求1-4任意一项所述的基于MOS场效应晶体管的模拟脉冲神经元的硬件电路，其特征是，所述模拟脉冲神经元的硬件电路在模拟神经元网络中的应用。
CN201810275885.4A 2018-03-30 2018-03-30 一种基于mos场效应晶体管的模拟脉冲神经元的硬件电路及其应用 Pending CN108446762A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810275885.4A CN108446762A (zh) 2018-03-30 2018-03-30 一种基于mos场效应晶体管的模拟脉冲神经元的硬件电路及其应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810275885.4A CN108446762A (zh) 2018-03-30 2018-03-30 一种基于mos场效应晶体管的模拟脉冲神经元的硬件电路及其应用

Publications (1)

Publication Number Publication Date
CN108446762A true CN108446762A (zh) 2018-08-24

Family

ID=63198401

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810275885.4A Pending CN108446762A (zh) 2018-03-30 2018-03-30 一种基于mos场效应晶体管的模拟脉冲神经元的硬件电路及其应用

Country Status (1)

Country Link
CN (1) CN108446762A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109635943A (zh) * 2018-12-13 2019-04-16 中山大学 数模混合神经元电路
CN110968975A (zh) * 2019-11-29 2020-04-07 电子科技大学 一种单粒子辐照效应仿真方法
CN113673674A (zh) * 2021-08-09 2021-11-19 江南大学 一种基于cmos的模拟脉冲神经元电路
CN113177637B (zh) * 2021-04-08 2024-01-30 西安电子科技大学 一种神经元模拟装置及其控制方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101916393A (zh) * 2010-07-14 2010-12-15 中国科学院半导体研究所 具有图像分割功能的脉冲耦合神经网络的实现电路
CN101997538A (zh) * 2009-08-19 2011-03-30 中国科学院半导体研究所 基于脉冲耦合的硅纳米线cmos神经元电路
CN105719000A (zh) * 2016-01-21 2016-06-29 广西师范大学 一种神经元硬件结构及用这种结构模拟脉冲神经网络的方法
CN106447033A (zh) * 2016-10-13 2017-02-22 中国科学院深圳先进技术研究院 神经元突触电路及神经元电路
CN106470023A (zh) * 2015-08-18 2017-03-01 华为技术有限公司 神经模拟电路
CN107194463A (zh) * 2017-04-20 2017-09-22 北京大学 神经元电路和神经形态电路
WO2017178352A1 (fr) * 2016-04-11 2017-10-19 Universite De Lille 1 Neurone artificiel

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101997538A (zh) * 2009-08-19 2011-03-30 中国科学院半导体研究所 基于脉冲耦合的硅纳米线cmos神经元电路
CN101916393A (zh) * 2010-07-14 2010-12-15 中国科学院半导体研究所 具有图像分割功能的脉冲耦合神经网络的实现电路
CN106470023A (zh) * 2015-08-18 2017-03-01 华为技术有限公司 神经模拟电路
CN105719000A (zh) * 2016-01-21 2016-06-29 广西师范大学 一种神经元硬件结构及用这种结构模拟脉冲神经网络的方法
WO2017178352A1 (fr) * 2016-04-11 2017-10-19 Universite De Lille 1 Neurone artificiel
CN106447033A (zh) * 2016-10-13 2017-02-22 中国科学院深圳先进技术研究院 神经元突触电路及神经元电路
CN107194463A (zh) * 2017-04-20 2017-09-22 北京大学 神经元电路和神经形态电路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109635943A (zh) * 2018-12-13 2019-04-16 中山大学 数模混合神经元电路
CN109635943B (zh) * 2018-12-13 2022-03-18 佛山眼图科技有限公司 数模混合神经元电路
CN110968975A (zh) * 2019-11-29 2020-04-07 电子科技大学 一种单粒子辐照效应仿真方法
CN110968975B (zh) * 2019-11-29 2022-03-04 电子科技大学 一种单粒子辐照效应仿真方法
CN113177637B (zh) * 2021-04-08 2024-01-30 西安电子科技大学 一种神经元模拟装置及其控制方法
CN113673674A (zh) * 2021-08-09 2021-11-19 江南大学 一种基于cmos的模拟脉冲神经元电路

Similar Documents

Publication Publication Date Title
CN108446762A (zh) 一种基于mos场效应晶体管的模拟脉冲神经元的硬件电路及其应用
Babacan et al. A spiking and bursting neuron circuit based on memristor
CN106447033B (zh) 神经元突触电路及神经元电路
Cruz-Albrecht et al. Energy-efficient neuron, synapse and STDP integrated circuits
KR20140141778A (ko) Stdp 동작을 위한 시냅스 회로 및 시냅스 회로를 포함하는 뉴로모픽 시스템
CN102610274B (zh) 一种阻变突触权值调整电路
JP2019517085A (ja) 人工ニューロン
CN206147705U (zh) 神经元突触电路及神经元电路
TW201535277A (zh) 以陰影網路監視神經網路
TW201543382A (zh) 神經網路對當前計算資源的自我調整
TW201602924A (zh) 在尖峰神經網路中藉由全域標量值來調制可塑性
KR20160125967A (ko) 일반적인 뉴런 모델들의 효율적인 구현을 위한 방법 및 장치
Maranhão et al. Low‐power hybrid memristor‐CMOS spiking neuromorphic STDP learning system
Indiveri et al. A VLSI neuromorphic device for implementing spike-based neural networks
Rasche et al. Forward-and backpropagation in a silicon dendrite
Mostafa et al. Beyond spike-timing dependent plasticity in memristor crossbar arrays
CN114528984A (zh) 一种用于脉冲神经网络的多输入神经元电路
CN206147706U (zh) 神经元电路
Takaloo et al. Design and analysis of the Morris–Lecar spiking neuron in efficient analog implementation
Donahue et al. Design and analysis of neuromemristive echo state networks with limited-precision synapses
Srivastava et al. Silicon neuron-analog CMOS VLSI implementation and analysis at 180nm
US20150058269A1 (en) Artificial neural circuit forming re-activatible functional link between the postsynaptic terminals of two synapses
Huayaney et al. A VLSI implementation of a calcium-based plasticity learning model
JPH0628504A (ja) ニューラル・ネットワーク
CN106250983B (zh) 神经元电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180824

RJ01 Rejection of invention patent application after publication