CN112270409A - 一种基于霍尔条的无监督学习突触单元电路 - Google Patents

一种基于霍尔条的无监督学习突触单元电路 Download PDF

Info

Publication number
CN112270409A
CN112270409A CN202011118148.7A CN202011118148A CN112270409A CN 112270409 A CN112270409 A CN 112270409A CN 202011118148 A CN202011118148 A CN 202011118148A CN 112270409 A CN112270409 A CN 112270409A
Authority
CN
China
Prior art keywords
field effect
effect transistor
resistor
hall
type field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011118148.7A
Other languages
English (en)
Other versions
CN112270409B (zh
Inventor
支涛云
李海
周铁军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Dianzi University
Original Assignee
Hangzhou Dianzi University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Dianzi University filed Critical Hangzhou Dianzi University
Priority to CN202011118148.7A priority Critical patent/CN112270409B/zh
Publication of CN112270409A publication Critical patent/CN112270409A/zh
Application granted granted Critical
Publication of CN112270409B publication Critical patent/CN112270409B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/06Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065Analogue means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/08Learning methods
    • G06N3/088Non-supervised learning, e.g. competitive learning
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Computational Linguistics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种基于霍尔条的无监督学习突触单元电路,包括输入电路、权重调整电路、霍尔元件、学习算法模块、差分放大电路组成。其中霍尔元件用于霍尔电阻值的非易失存储,学习算法模块用于接收整个突触单元的输入和输出信号来控制权重调整电路,权重调整电路用于对霍尔元件的电阻值的调节,差分放大电路用于对霍尔元件两端霍尔电压的差分放大输出;输入电路与霍尔器件的两端相连构成一个激励信号的输入回路,同时与权重调整电路相连,形成一个权值与输入信号相互反馈调节的结构;本发明可用于构造处理速度更快、低延迟的神经网络硬件电路,本发明采用霍尔元件的突触单元具有非易失、权值状态多、易集成、重复性好、高可靠、低功耗等优点。

Description

一种基于霍尔条的无监督学习突触单元电路
技术领域
本发明涉及类脑神经计算和神经网络技术领域,尤其是一种基于霍尔条的无监督学习突触单元电路。
背景技术
目前冯·诺依曼体系结构的数字和模拟集成电路在当今时代发展迅速,成为推动当今互联网发展的重大助力,是当今社会信息处理不可或缺的基石。但是随着技术的深入发展,数据并发处理的深度和广度的提高,对复杂任务的信息处理和存储的需求不断上升,传统的冯·诺依曼体系结构已经慢慢达到极限,使得人们不得不寻求一种全新的体系架构。使用受大脑神经网络启发的人工神经网络硬件来处理复杂的问题作为一种相辅相成的方法。如果硬件本身具有存储和计算的能力则可以减少对控制器管脚和内存等资源的占用,同时由于硬件的计算和存储不受控制器的影响,所以自选电子器件的神经形态器件的研究显得尤为重要。基于自旋电子器件的神经形态器件研究在国际上刚刚起步,如何利用自旋电子器件模拟神经元和突触特性,以及如何构建人工神经网络进而实现高性能、低功耗的神经形态计算是该领域的核心研究内容。
人脑神经网络中的基本信息处理单元是神经元,神经元与神经元之间通过突触连接,实现信息的传播。因此突触是调节神经元之间相互作用的基本结构和功能单元,突触连接的强弱决定了信息传播的效率。其中,突触最重要的特性是可塑性,突触连接强度可以被调节,从而优化神经系统以适应周边环境。突触的可塑性,即连接强度的变化,则抽象为权重大小的变化。输入信号经过突触加权后,进行求和,最后通过激活函数决定输出结果。引申至神经网络硬件系统中,则突触的作用将用电阻或电导表示,通过调节电阻或电导的变化来模拟突触的可塑性从而优化神经网络系统。自旋突触器件的目标是替代人工神经网络中的突触。因此,自旋突触器件所要具备的特性是其电阻状态可被调控,并且具有非易失性,在断电后能够保持。
2009年,美国希捷公司的Wang等提出基于磁畴壁运动的磁性忆阻器模型拉开了碁于磁畴壁运动的自旋突触器件的研究序幕。2011年,法国科学院Crollier的等报道了具有三个电阻状态的可电流驱动的半圆环形磁性隧道结器件,实验证明了基于磁畴壁运动的自旋突触器件的可行性。2012年,德国比勒费尔德大学的研究人员利用自旋阀制备了基于畴壁运动的具有两电阻态的自旋忆阻器件。2016年,法国科学院的研究人员报道了基于自由层、钉扎层磁化取向均为垂直磁化的双垂直磁性隧道结的自旋突触器件,在其中观察到了随机出现的多电阻状态。由于这种多电阻状态的产生是完全随机的,无法人为控制和预测。因此,如何实现可电流调控的具有多电阻状态变化的自旋突触器件仍然有待研究。
中国专利CN110222836A,公开日2019年9月10日,此发明公开了一种数模混合神经突触电路,包括微处理器装置、模拟电路模块以及可重构电阻阵列,所述模拟电路模块的输入端为所述突触电路的信号输入端,所述模拟电路模块的输出端与所述可重构电阻阵列的R+端连接,所述模拟电路模块用于向可重构电阻阵列输出正向电流或向可重构电阻阵列输出负向电流;所述可重构电阻阵列的R-端与所述突触电路的输出端连接,所述可重构电阻阵列的控制端与所述微控制器装置的控制输出端连接,所述可重构电阻阵列用于起到限流的作用,表征了生物神经元之间的连接强度。由于突触权值的调整主要依靠微控制器,本身权值的存储和调用不具有非易失性,不利于集成一体化和大规模神经网络的构建。
因此有必要设计一种权值能够自动调节,非易失的人工神经突触,达到存储数据确定,读写速度快,响应延迟低的多权值状态的突触单元。
发明内容
本发明针对上述现有技术中的不足和缺点,提供一种基于霍尔条的无监督学习突触单元电路,它克服了现有技术的不足,是一种可扩展的多比特存算一体单元,可以满足人工神经网络的计算需求。
一种基于霍尔条的无监督学习突触单元电路,其特征在于:该突触单元电路由输入电路、权重调整电路、霍尔元件、学习算法模块、差分放大电路;
其中霍尔元件用于霍尔电阻值的非易失存储,学习算法模块用于接收整个突触单元的输入和输出信号来控制权重调整电路,权重调整电路用于对霍尔元件的电阻值的调节,差分放大电路用于对霍尔元件两端霍尔电压的差分放大输出;输入电路与霍尔器件的两端相连构成一个激励信号的输入回路,同时与权重调整电路相连,形成一个权值与输入信号相互反馈调节的结构;学习算法模块与整个突触单元的输入输出信号相连,同时与权重调整电路相连,从而根据输入输出信号来调节权重调整电路;权重调整电路与霍尔元件相连,实现对霍尔元件的霍尔电阻值的改写,以达到改变突触权值的目的;霍尔元件的两个输出端与差分放大电路相连,对霍尔元件的输出霍尔电压进行差分放大。
所述突触单元电路中的霍尔元件从上到下由四个顶端电极,重金属层,氧化物隔离层,铁磁层,重金属层构成;
所述突触单元电路中的霍尔元件的顶端电极是指铂Pt,铝Al,金Au,铜Cu中的一种;
所述突触单元电路中的霍尔元件的重金属层是指钽Ta,金Au,银Ag中的一种;
所述突触单元电路中的霍尔元件的铁磁层,是指混合金属材料中钴铁CoFe,钴铁硼CoFeB或钴铂CoPt中的一种;
所述突触单元电路中的霍尔条的氧化物隔离层是指氧化镁MgO,或三氧化二铝Al2O3中的一种,用于产生隧穿效应。
作为优选,突触单元电路能够以模拟硬件电路的方式实现赫布学习算法,即即突触前神经元向突触后神经元的持续重复的刺激可以导致突触传递效能的增加。
作为优选,所述的学习算法模块由模拟硬件电路的方式实现;该学习算法为STDP学习算法;其中模拟硬件电路;用来处理两个神经元的激励信号,如果突触前膜受到的刺激早于突触后膜时,会引起突触的长时程增强,反之则会诱导出突触的长时程抑制。
作为优选,所述的模拟硬件电路包括第一与门G1、第一与非门G2、第五P型场效应管P5、第一电阻R1、第一电容C1、第二N型场效应管N2、第二电阻R2、第二电容C2、第一P型场效应管P1、第二P型场效应管P2、第三N型场效应管N3、第四N型场效应管N4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第五N型场效应管N5、第六N型场效应管N6、第二与门G3、第二与非门G4、第六P型场效应管P6、第三电阻R3、第三电容C3、第八N型场效应管N8、第四电阻R4、第四电容C4、第三P型场效应管P3、第四P型场效应管P4、第九N型场效应管N9、第十N型场效应管N10、第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12、第十一N型场效应管N11、第十二N型场效应管N12;
其中第一与门G1输入端接零电势点b,第一与门G1的输出端与第一与非门G2的一个输入端连接,第一与非门G2另一个输出端接前神经元刺激pre,第一与非门G2的输出端接第五P型场效应管P5的栅极,第五P型场效应管P5的源极接VCC,第五P型场效应管P5的漏极接第一电阻R1的一端、第一电容C1的一端、第二N型场效应管N2的漏极并接零电势点a,第一电阻R1的另一端、第一电容C1的另一端接地,第二N型场效应管N2的源极与第二电阻R2的一端、第二电容C2的一端、第一P型场效应管P1的栅极连接,第二N型场效应管N2的栅极接后神经元刺激post,第二电阻R2的另一端、第二电容C2的另一端接地,第一P型场效应管P1的源极与第二P型场效应管P2的源极连接并接VCC,第一P型场效应管P1漏极与第三N型场效应管N3的漏极、第三N型场效应管N3的栅极、第四N型场效应管N4的栅极连接,第三N型场效应管N3的源极与第四N型场效应管N4的源极连接并接地,第二P型场效应管P2的栅极接调控电压Vth,第二P型场效应管P2的漏极与第四N型场效应管N4的漏极连接并接第五电阻R5的一端、第十一电阻R11的一端,第五电阻R5的另一端与第六电阻R6的一端、第五N型场效应管N5的栅极连接,第五N型场效应管N5的漏极接VCC,第六电阻R6的另一端与第五N型场效应管N5的源极、第六N型场效应管N6的源极连接并作为第一输出端COUT1,第六N型场效应管N6的栅极与第七电阻R7的一端、第八电阻R8的另一端连接,第六N型场效应管N6的源极与第八电阻R8的一端连接并接地,
第二与门G3输入端接零电势点a,第二与门G3的输出端与第二与非门G4的一个输入端连接,第二与非门G4另一个输出端接后神经元刺激post,第二与非门G4的输出端接第六P型场效应管P6的栅极,第六P型场效应管P6的源极接VCC,第六P型场效应管P6的漏极接第三电阻R3的一端、第三电容C3的一端、第八N型场效应管N8的漏极并接零电势点b,第三电阻R3的另一端、第三电容C3的另一端接地,第八N型场效应管N8的源极与第四电阻R4的一端、第四电容C4的一端、第三P型场效应管P3的栅极连接,第八N型场效应管N8的栅极接前神经元刺激pre,第四电阻R4的另一端、第四电容C4的另一端接地,第三P型场效应管P3的源极与第四P型场效应管P4的源极连接并接VCC,第三P型场效应管P3漏极与第九N型场效应管N9的漏极、第九N型场效应管N9的栅极、第十N型场效应管N10的栅极连接,第九N型场效应管N9的源极与第十N型场效应管N10的源极连接并接地,第四P型场效应管P4的栅极接调控电压Vth,第四P型场效应管P4的漏极与第十N型场效应管N10的漏极连接并接第九电阻R9的一端、第七电阻R7的另一端,第九电阻R9的另一端与第十电阻R10的一端、第十一N型场效应管N11的栅极连接,第十一N型场效应管N11的漏极接VCC,第十电阻R10的另一端与第十一N型场效应管N11的源极、第十二N型场效应管N12的源极连接并作为第二输出端COUT2,第十二N型场效应管N12的栅极与第十一电阻R11的另一端、第十二电阻R12的一端连接,第十二N型场效应管N12的源极与第十二电阻R12的另一端连接并接地。
作为优选,突触单元电路是表征两个神经元之间的连接强度,可以通过霍尔条的霍尔电阻的大小来实时表示前后两个神经元之间的连接强度。
作为优选,突触单元电路中的霍尔条的磁矩翻转通过施加脉冲电流的方式实现,通以不同电流密度的电流去驱动翻转霍尔条,霍尔条的翻转程度也不相同。
作为优选,突触单元中的霍尔条的磁矩翻转通过施加磁场的方式实现,通过施加不同大小的面内和面外磁场,也可以让霍尔条的磁矩翻转到不同的程度。
作为优选,突触单元中的霍尔条的磁矩翻转程度不同时,霍尔条呈现的霍尔电阻值也不相同;
作为优选,突触单元中的霍尔条的的端数是可以进行调整的,可以根据需求适当的增加,不仅限于四端。
本发明相当于现有技术所具有的效果:
本发明使用了非易失存算一体的霍尔元件作为突触主体,本发明的基于四端霍尔器件的突触单元,可用于构造处理速度更快、低延迟的神经网络硬件电路,并且相对于其它的突触电路,采用霍尔元件的突触单元具有非易失、权值状态多、易集成、重复性好、高可靠、低功耗等优点。应用范围广,性能更接近于真实的生物突触。
附图说明
图1为实施例一基于霍尔条的无监督学习突触单元电路结构框图
图2为实施例一霍尔元件的结构示意图
图3为实施例二STDP学习算法的突触前后神经元响应时间差与突触权重的关系图
图4为实施例二STDP学习算法的模拟电路结构示意图
其中:1、输入电路,2、权重调整电路,3、霍尔元件,4、差分放大电路,5、电极片6、霍尔条,7、学习算法模块,8、顶端电极,9、重金属层,10、氧化物隔离层,11、铁磁层,12、重金属层。
具体实施方式
概括的讲,为了使本发明实施例的目的、技术方案、优点更加清晰,下面将结合本发明实施例中的附图,对本发明实例中的技术方案进行清楚、完整地描述,当然,所描述的实施例是本发明一部分的实施例,而不是全部的实施例。通常在此处附图中描述和显示出的本发明实施例的组件可以以多种不同的配置来布置和设计。因此,以下对附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的围,而是仅仅表示本发明的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明的保护范围。
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本发明,而不能理解为对本发明的限制。
下面,将结合附图对本发明各实施例作详细说明。
实施例一:
一种基于霍尔条的无监督学习突触单元电路,如图1所示,为实施例一是基于霍尔条的无监督学习突触单元电路结构框图,该突触单元由输入电路1、权重调整电路2、霍尔元件3、学习算法模块7、差分放大电路4和一些必要的输入、输出端连接而成。其中霍尔元件3用于霍尔电阻值的非易失存储,学习算法7模块用于接收整个突触单元的输入和输出信号来控制权重调整电路2,权重调整电路2用于对霍尔元件3的电阻值的调节,差分放大电路4用于对霍尔元件3两端霍尔电压的差分放大输出;输入电路与霍尔器件3的两端相连构成一个激励信号的输入回路,同时与权重调整电路2相连,形成一个权值与输入信号相互反馈调节的结构;学习算法7模块与整个突触单元的输入输出信号相连,同时与权重调整电路2相连,从而根据书输入输出信号来调节权重调整电路2;权重调整电路2与霍尔元件3相连,实现对霍尔元件3的霍尔电阻值的改写,以达到改变突触权值的目的;霍尔元件的两个输出端与差分放大电路4相连,对霍尔元件3的输出霍尔电压进行差分放大。
输入信号经过霍尔元件3后,形成霍尔电压输出给差分放大电路4,如图3所示,为三级仪表放大电路,对霍尔电压进行差分放大作为整个突触单元的输出信号,输入信号与输出信号同时也与学习算法模块7相连接,通过学习算法比较输入和输出之间的关系,输出相应的权重调整信号,调节权重调整电路2的工作模式,改写霍尔元件3的霍尔电阻值,达到对自身的突触权值的动态调整的目的。
基于霍尔条的无监督学习突触单元电路,如图2所示,为实施例一霍尔元件3结构示意图,本实施例中霍尔元件3包括顶端电极8、重金属层9、氧化物隔离层10、铁磁层11、重金属层12,铁磁层11生长在重金属层12上,铁磁层11为磁性材料层,器件制备完成后该层的磁矩方向可以通过外加磁场和电流进行改变,氧化物隔离层生长于铁磁层11上,重金属层9生长于在氧化物隔离层10上,顶端电极8生长于重金属层9上,并且制备的所有薄膜的厚度都在纳米量级。其中顶端电极8的材料为Pt,重金属层9和重金属层12的材料为Ta,氧化物隔离层10的材料为MgO,铁磁层11的材料为CoFeB。
实施例二:
霍尔元件3与权重调整电路相连,当权重调整电路2接受到学习算法模块的权重调整控制信号,会根据输入信号和输出信号之间的关系来调节霍尔元件的磁矩的翻转程度,得到不同的霍尔电阻值,在读电流进入时,转化成相应的霍尔电压输出。
所述的学习算法模块7可以是赫布学习电路,即突触前神经元向突触后神经元的持续重复的刺激可以导致突触传递效能的增加;也可以是STDP学习算法电路,两个神经元的活动,如果突触前膜受到的刺激早于突触后膜时,会引起突触的长时程增强(long termpotentiation,LTP),反之则会诱导出突触的长时程抑制(long term depression,LTD)。如图3所示,为实施例二STDP学习算法的突触前后神经元响应时间差与突触权重的关系图,前神经元放电和后神经元放电之间的时间差(Tpre-Tpost)决定了每次突触权重(△Wij/Wij)的加强或者削弱的水平,两者之间放电的时间差越小,那么突触增强或者减弱的程度就越大;而两者之间放电的时间差越大,那么突触的增强或者减弱的程度就越小。
基于霍尔条的无监督学习突触单元电路,如图4所示,为实施例二STDP学习算法的模拟电路结构示意图,电路在初始状态时,图4中的a、b两点均为零电势点.当前神经元刺激pre于后神经元刺激post之前发生时,增强模块中与非门的两输入端均达到高电平,输出端由高电平转变为低电平。P型场效应管P5的栅源电压达到开启电压,MOS管P5导通且电容C1进入充电状态,a点电势逐渐上升至高电位。此时,抑制模块中的与非门G3输出高电平将MOS管P6锁死,抑制模块停止工作。当pre信号结束时,电容C1逐渐通过电阻R1进行放电。图中N2为N型场效应管,后神经元信号post接至MOS管N2开关控制端,当post信号到达时MOS开关导通,C1上的部分电荷通过MOS开关的D端流入S端流出至电容C2。由于电容C1容值远大于C2,所以电容C2会被充满且电压会上升至post达到时刻C1两端的电压值。可以发现,pre与post之间时间差越小,C2所能上升达到的电压最大值越大。图中P1、P2是P型场效应管,N3、N4是N型场效应管,P1、P2、N3、N4共同构成电压比较器,调控电压Vth用于改变比较阈值。post信号结束时,C2开始通过R2进行放电。当C2放电时两端电压高于Vth,则比较器输出高电压,改变比较值Vth可改变输出直流电平宽度。同理,当输入信号post先于pre到达时,增强模块停止工作。抑制模块可根据post与pre信号的时间差输出不同宽度的直流电平,时间差越小输出电平宽度越宽,同样地,改变调控电压Vth也可改变输出电平宽度。其中,N5、N6、N11、N12构成全桥驱动电路,来形成对霍尔元件3的写电流,对霍尔元件3的权重调整电路2进行控制。
以上所述,仅为本发明其中一部分的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求书的保护范围为准。

Claims (8)

1.一种基于霍尔条的无监督学习突触单元电路,其特征在于:该突触单元电路由输入电路、权重调整电路、霍尔元件、学习算法模块、差分放大电路;
其中霍尔元件用于霍尔电阻值的非易失存储,学习算法模块用于接收整个突触单元的输入和输出信号来控制权重调整电路,权重调整电路用于对霍尔元件的电阻值的调节,差分放大电路用于对霍尔元件两端霍尔电压的差分放大输出;输入电路与霍尔器件的两端相连构成一个激励信号的输入回路,同时与权重调整电路相连,形成一个权值与输入信号相互反馈调节的结构;学习算法模块与整个突触单元的输入输出信号相连,同时与权重调整电路相连,从而根据输入输出信号来调节权重调整电路;权重调整电路与霍尔元件相连,实现对霍尔元件的霍尔电阻值的改写,以达到改变突触权值的目的;霍尔元件的两个输出端与差分放大电路相连,对霍尔元件的输出霍尔电压进行差分放大;
所述突触单元电路中的霍尔元件从上到下由四个顶端电极,重金属层,氧化物隔离层,铁磁层,重金属层构成;
所述突触单元电路中的霍尔元件的顶端电极是指铂Pt,铝Al,金Au,铜Cu中的一种;
所述突触单元电路中的霍尔元件的重金属层是指钽Ta,金Au,银Ag中的一种;
所述突触单元电路中的霍尔元件的铁磁层,是指混合金属材料中钴铁CoFe,钴铁硼CoFeB或钴铂CoPt中的一种;
所述突触单元电路中的霍尔条的氧化物隔离层是指氧化镁MgO,或三氧化二铝Al2O3中的一种,用于产生隧穿效应。
2.根据权利要求1所述的一种基于霍尔条的无监督学习突触单元电路,其特征在于:突触单元电路能够以模拟硬件电路的方式实现赫布学习算法,即即突触前神经元向突触后神经元的持续重复的刺激可以导致突触传递效能的增加。
3.根据权利要求1所述的一种基于霍尔条的无监督学习突触单元电路,其特征在于:所述的学习算法模块由模拟硬件电路的方式实现;该学习算法为STDP学习算法;其中模拟硬件电路;用来处理两个神经元的激励信号,如果突触前膜受到的刺激早于突触后膜时,会引起突触的长时程增强,反之则会诱导出突触的长时程抑制。
4.根据权利要求3所述的一种基于霍尔条的无监督学习突触单元电路,其特征在于:所述的模拟硬件电路包括第一与门G1、第一与非门G2、第五P型场效应管P5、第一电阻R1、第一电容C1、第二N型场效应管N2、第二电阻R2、第二电容C2、第一P型场效应管P1、第二P型场效应管P2、第三N型场效应管N3、第四N型场效应管N4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第五N型场效应管N5、第六N型场效应管N6、第二与门G3、第二与非门G4、第六P型场效应管P6、第三电阻R3、第三电容C3、第八N型场效应管N8、第四电阻R4、第四电容C4、第三P型场效应管P3、第四P型场效应管P4、第九N型场效应管N9、第十N型场效应管N10、第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12、第十一N型场效应管N11、第十二N型场效应管N12;
其中第一与门G1输入端接零电势点b,第一与门G1的输出端与第一与非门G2的一个输入端连接,第一与非门G2另一个输出端接前神经元刺激pre,第一与非门G2的输出端接第五P型场效应管P5的栅极,第五P型场效应管P5的源极接VCC,第五P型场效应管P5的漏极接第一电阻R1的一端、第一电容C1的一端、第二N型场效应管N2的漏极并接零电势点a,第一电阻R1的另一端、第一电容C1的另一端接地,第二N型场效应管N2的源极与第二电阻R2的一端、第二电容C2的一端、第一P型场效应管P1的栅极连接,第二N型场效应管N2的栅极接后神经元刺激post,第二电阻R2的另一端、第二电容C2的另一端接地,第一P型场效应管P1的源极与第二P型场效应管P2的源极连接并接VCC,第一P型场效应管P1漏极与第三N型场效应管N3的漏极、第三N型场效应管N3的栅极、第四N型场效应管N4的栅极连接,第三N型场效应管N3的源极与第四N型场效应管N4的源极连接并接地,第二P型场效应管P2的栅极接调控电压Vth,第二P型场效应管P2的漏极与第四N型场效应管N4的漏极连接并接第五电阻R5的一端、第十一电阻R11的一端,第五电阻R5的另一端与第六电阻R6的一端、第五N型场效应管N5的栅极连接,第五N型场效应管N5的漏极接VCC,第六电阻R6的另一端与第五N型场效应管N5的源极、第六N型场效应管N6的源极连接并作为第一输出端COUT1,第六N型场效应管N6的栅极与第七电阻R7的一端、第八电阻R8的另一端连接,第六N型场效应管N6的源极与第八电阻R8的一端连接并接地,
第二与门G3输入端接零电势点a,第二与门G3的输出端与第二与非门G4的一个输入端连接,第二与非门G4另一个输出端接后神经元刺激post,第二与非门G4的输出端接第六P型场效应管P6的栅极,第六P型场效应管P6的源极接VCC,第六P型场效应管P6的漏极接第三电阻R3的一端、第三电容C3的一端、第八N型场效应管N8的漏极并接零电势点b,第三电阻R3的另一端、第三电容C3的另一端接地,第八N型场效应管N8的源极与第四电阻R4的一端、第四电容C4的一端、第三P型场效应管P3的栅极连接,第八N型场效应管N8的栅极接前神经元刺激pre,第四电阻R4的另一端、第四电容C4的另一端接地,第三P型场效应管P3的源极与第四P型场效应管P4的源极连接并接VCC,第三P型场效应管P3漏极与第九N型场效应管N9的漏极、第九N型场效应管N9的栅极、第十N型场效应管N10的栅极连接,第九N型场效应管N9的源极与第十N型场效应管N10的源极连接并接地,第四P型场效应管P4的栅极接调控电压Vth,第四P型场效应管P4的漏极与第十N型场效应管N10的漏极连接并接第九电阻R9的一端、第七电阻R7的另一端,第九电阻R9的另一端与第十电阻R10的一端、第十一N型场效应管N11的栅极连接,第十一N型场效应管N11的漏极接VCC,第十电阻R10的另一端与第十一N型场效应管N11的源极、第十二N型场效应管N12的源极连接并作为第二输出端COUT2,第十二N型场效应管N12的栅极与第十一电阻R11的另一端、第十二电阻R12的一端连接,第十二N型场效应管N12的源极与第十二电阻R12的另一端连接并接地。
5.根据权利要求1所述的一种基于霍尔条的无监督学习突触单元电路,其特征在于:突触单元电路是表征两个神经元之间的连接强度,可以通过霍尔条的霍尔电阻的大小来实时表示前后两个神经元之间的连接强度。
6.根据权利要求1所述的一种基于霍尔条的无监督学习突触单元电路,其特征在于:突触单元电路中的霍尔条的磁矩翻转通过施加脉冲电流的方式实现,通以不同电流密度的电流去驱动翻转霍尔条,霍尔条的翻转程度也不相同。
7.根据权利要求1所述的一种基于霍尔条的无监督学习突触单元电路,其特征在于:突触单元中的霍尔条的磁矩翻转通过施加磁场的方式实现,通过施加不同大小的面内和面外磁场,也可以让霍尔条的磁矩翻转到不同的程度。
8.根据权利要求1所述的一种基于霍尔条的无监督学习突触单元电路,其特征在于:突触单元中的霍尔条的的端数是可以进行调整的,可以根据需求适当的增加,不仅限于四端。
CN202011118148.7A 2020-10-19 2020-10-19 一种基于霍尔条的无监督学习突触单元电路 Active CN112270409B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011118148.7A CN112270409B (zh) 2020-10-19 2020-10-19 一种基于霍尔条的无监督学习突触单元电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011118148.7A CN112270409B (zh) 2020-10-19 2020-10-19 一种基于霍尔条的无监督学习突触单元电路

Publications (2)

Publication Number Publication Date
CN112270409A true CN112270409A (zh) 2021-01-26
CN112270409B CN112270409B (zh) 2024-03-01

Family

ID=74338210

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011118148.7A Active CN112270409B (zh) 2020-10-19 2020-10-19 一种基于霍尔条的无监督学习突触单元电路

Country Status (1)

Country Link
CN (1) CN112270409B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113554155A (zh) * 2021-07-29 2021-10-26 杭州电子科技大学 基于sdsp和wta算法的神经网络电路及霍尔条突触
CN114689090A (zh) * 2022-03-28 2022-07-01 杭州电子科技大学 一种霍尔条阵列输出偏置的自适应补偿方法及电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4926064A (en) * 1988-07-22 1990-05-15 Syntonic Systems Inc. Sleep refreshed memory for neural network
CN102610274A (zh) * 2012-04-06 2012-07-25 电子科技大学 一种阻变突触权值调整电路
CN108985447A (zh) * 2018-06-15 2018-12-11 华中科技大学 一种硬件脉冲神经网络系统
CN110428050A (zh) * 2019-08-25 2019-11-08 湖北大学 一种基于忆阻器实现多样化stdp学习规则的突触仿生电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4926064A (en) * 1988-07-22 1990-05-15 Syntonic Systems Inc. Sleep refreshed memory for neural network
CN102610274A (zh) * 2012-04-06 2012-07-25 电子科技大学 一种阻变突触权值调整电路
CN108985447A (zh) * 2018-06-15 2018-12-11 华中科技大学 一种硬件脉冲神经网络系统
CN110428050A (zh) * 2019-08-25 2019-11-08 湖北大学 一种基于忆阻器实现多样化stdp学习规则的突触仿生电路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113554155A (zh) * 2021-07-29 2021-10-26 杭州电子科技大学 基于sdsp和wta算法的神经网络电路及霍尔条突触
CN113554155B (zh) * 2021-07-29 2024-02-23 杭州电子科技大学 基于sdsp和wta算法的神经网络电路及霍尔条突触
CN114689090A (zh) * 2022-03-28 2022-07-01 杭州电子科技大学 一种霍尔条阵列输出偏置的自适应补偿方法及电路
CN114689090B (zh) * 2022-03-28 2024-04-09 杭州电子科技大学 一种霍尔条阵列输出偏置的自适应补偿方法及电路

Also Published As

Publication number Publication date
CN112270409B (zh) 2024-03-01

Similar Documents

Publication Publication Date Title
US11663457B2 (en) Neural network circuits having non-volatile synapse arrays
Sengupta et al. Hybrid spintronic-CMOS spiking neural network with on-chip learning: Devices, circuits, and systems
Jaiswal et al. Proposal for a leaky-integrate-fire spiking neuron based on magnetoelectric switching of ferromagnets
CN111433792B (zh) 可编程可重置人工神经网络的基于计数器的电阻处理单元
Bhowmik et al. On-chip learning for domain wall synapse based fully connected neural network
US4956564A (en) Adaptive synapse cell providing both excitatory and inhibitory connections in an associative network
US11829863B2 (en) Neural network circuit device
US20090292661A1 (en) Compact Circuits and Adaptation Techniques for Implementing Adaptive Neurons and Synapses with Spike Timing Dependent Plasticity (STDP).
US11157810B2 (en) Resistive processing unit architecture with separate weight update and inference circuitry
Srinivasan et al. Magnetic tunnel junction enabled all-spin stochastic spiking neural network
TWI751403B (zh) 具有非揮發性突觸陣列的神經網路電路及神經晶片
Wang et al. Memristor-based synapse design and training scheme for neuromorphic computing architecture
TW200307220A (en) Integrated circuit apparatus and neuro element
CN116601708A (zh) 实施铁电选择晶体管的非易失性模拟电阻式存储器基元
CN112270409B (zh) 一种基于霍尔条的无监督学习突触单元电路
TW202032545A (zh) 記憶體裝置及其操作方法
Heittmann et al. Limits of writing multivalued resistances in passive nanoelectronic crossbars used in neuromorphic circuits
US5237210A (en) Neural network accomodating parallel synaptic weight adjustments for correlation learning algorithms
CN108154227B (zh) 一种使用模拟计算的神经网络芯片
US5247206A (en) Neural network accommodating parallel synaptic weight adjustments in a single cycle
Gupta et al. On-chip unsupervised learning using STDP in a spiking neural network
CN108154226B (zh) 一种使用模拟计算的神经网络芯片
Kwon et al. Integrate-and-fire neuron circuit and synaptic device using floating body MOSFET with spike timing-dependent plasticity
Sahu et al. Training of a Spiking Neural Network on spintronics based analog hardware for handwritten digit recognition
JPH03174679A (ja) シナプスセル

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant