CN115062772B - 一种简单的rc型神经元簇放电电路 - Google Patents
一种简单的rc型神经元簇放电电路 Download PDFInfo
- Publication number
- CN115062772B CN115062772B CN202210652012.7A CN202210652012A CN115062772B CN 115062772 B CN115062772 B CN 115062772B CN 202210652012 A CN202210652012 A CN 202210652012A CN 115062772 B CN115062772 B CN 115062772B
- Authority
- CN
- China
- Prior art keywords
- right end
- left end
- circuit
- neuron
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Amplifiers (AREA)
Abstract
本发明涉及神经元电路技术领域,尤其涉及一种简单的RC型神经元簇放电电路,包括偏置可控的分段线性函数电路和神经元簇放电电路,偏置可控的分段线性函数电路与神经元簇放电电路电性连接。本发明解决现有技术中通过结构复杂的模拟和数字电路实现RC神经元簇放电问题。
Description
技术领域
本发明涉及神经元电路技术领域,尤其涉及一种简单的RC型神经元簇放电电路。
背景技术
近年来,生物神经网络的学习与探索是发展人工神经网络的基础,而其内部的生物神经元则是研究的重要对象。神经元簇放电作为一种生物神经元放电现象,常常见于大部分神经元模型,例如3-D Hindmarsh-Rose神经元,Morris-lecar神经元,Hodgkin-Huxley神经元。研究者们搭建了许多模拟和数字电路来实现这类神经元模型,然而电路元器件种类多,电路结构复杂,实现难度较大。
发明内容
本发明所要解决的技术问题:本发明解决现有技术中通过结构复杂的模拟和数字电路实现RC神经元簇放电问题。
本发明所采用的技术方案:一种简单的RC型神经元簇放电电路,包括偏置可控的分段线性函数电路和神经元簇放电电路,可偏置可控的分段线性函数电路与神经元簇放电电路电性连接。
进一步的,偏置可控的分段线性函数电路包括:直流电压源–E,运算放大器U1、U2和U3,电阻R1、R2、R3、R4、R5、R6、R7、R8和R9,R1的左端和R5的左端连接直流电压源–E,R1的右端分别与R3的左端、R2的右端、U1的反相端连接,R3的右端分别与U1的输出端、R4的左端连接,R4的右端分别与R5的右端、R6的右端、R7的左端和U2的反相端连接,R2的左端分别与R6的左端和输入信号vx连接,R7的右端分别与R8的左端和U2的输出端连接,U2的输出端为偏置可控的分段线性函数电路的正极性输出端,R8的右端分别与R9的左端和U3的反相端连接,R9的右端与U3的输出端连接,U3的输出端为偏置可控的分段线性函数电路的负极性输出端。
进一步的,神经元簇放电电路包括:运算放大器Ua,Ub和Uc,电容Cx和Cy,电阻Ra、Rb、Rc、Rd、Re、Rf和Rg,电阻Ra的右端分别与Rb的右端、Rc的右端、Cx的左端和运算放大器Ua的反相端连接,电阻Ra的左端与U3的输出端连接,电阻Rb的左端与Uc的输出端连接,电阻Rc的左端与外加激励–vI连接,Cx的右端分别与运算放大器Ua的输出端和Rd的左端连接,Rd的右端分别与Re的左端和运算放大器Ub的反相端连接,Re的右端分别与运算放大器Ub的输出端和Rf的左端连接,Rf的右端分别与Rg的左端、Cy的左端和运算放大器Uc的反相端连接,Rg的右端和Cy的右端都与运算放大器Uc的输出端连接。
本发明的有益效果是:
1、仅使用电阻、电容和运算放大器,实现偏置可控的分段线性函数以及簇放电行为,电路结构简单,实现难度小。
附图说明
图1为本发明的偏置可控的分段线性函数电路图;
图2为本发明的偏置可控的分段线性函数电路在Multisim中的仿真结果。
图3为本发明的神经元簇放电电路;
图4为本发明的神经元簇放电电路在Multisim中的仿真结果。
具体实施方式
下面结合附图和实施例对本发明作进一步说明,此图为简化的示意图,仅以示意方式说明本发明的基本结构,因此其仅显示与本发明有关的构成。
如图1、3所示,一种简单的RC型神经元簇放电电路,包括:偏置可控的分段线性函数电路和神经元簇放电电路,可偏置可控的分段线性函数电路与神经元簇放电电路电性连接。
偏置可控的分段线性函数电路,包括:
直流电压源–E,运算放大器U1、U2和U3,电阻R1、R2、R3、R4、R5、R6、R7、R8和R9;电阻R1的右端与运算放大器U1的反相端连接,记为a端,同时,R2的右端、R3的左端与a端连接,U1的同相端接地,电阻R1和R5的左端与直流电压源–E连接,电阻R2和R6的左端与输入信号vx连接,电阻R3的右端与运算放大器U1的输出端连接,记为b端,同时电阻R4的左端与b端连接,R4的右端与运算放大器U2的反相端连接,记为c端,同时电阻R5的右端、R6的右端和R7的左端与c端连接,U2的同相端接地,R7的右端与运算放大器U2的输出端连接,记为d端,同时定义d端为f(vx)信号端,电阻R8的左端连接d端,R8的右端与运算放大器U3的反相端连接,记为e端,同时,电阻R9的左端连接e端,R9的右端与运算放大器U3的输出端连接,记为f端,并定义f端为–f(vx)信号端,U3的同相端接地。
给定输入信号vx,电路存在如下关系:
Esat为饱和电压,当电源为15V时,运算放大器的Esat为13.5V,因此,若要实现如下的分段函数f(x):
令R1=1kΩ,R2=0.025kΩ,R3=1.35kΩ,R4=270.27kΩ,R5=400kΩ,R6=R7=R8=R9=10kΩ。
图2为偏置可控的分段线性函数电路的仿真结果,电压输入信号vx=3sin(100πt),可以看出电路能很好的输出分段函数f(x)图像,说明本发明分段函数电路的合理性,需要注意的是分段函数电路的偏移范围要不能超过运算放大器的饱和电压,否则,电路达到饱和,满足不了所需要求。
本发明用偏置可控的分段线性函数电路搭建了神经元簇放电电路,电路状态方程为:
其中,vx和vy为状态方程电压变量,vI为外加刺激,R为状态方程电阻,电阻Ra=Rb=Rc=1kΩ,Rd=Re=Rf=10kΩ,Rg=18.182kΩ。
如图3所示,神经元簇放电电路,包括:运算放大器Ua、Ub和Uc,电阻Ra、Rb、Rc、Rd、Re、Rf和Rg,电容Cx和Cy;电阻Ra的右端与运算放大器Ua的反相端连接,记为a端,同时,Rb的右端、Rc的右端和Cx的左端与a端连接,Ua的同相端接地,电阻Ra的左端连接–f(vx)信号端,电阻Rb的左端连接vy信号端,电阻Rc的左端连接外加刺激–vI,电容Cx的右端和电阻Rd的左端与Ua的反相端连接,记为b端,定义b端为vx信号端,电阻Rd的右端和电阻Re的左端与Ub的反相端连接,记为c端,电阻Re的右端和电阻Rf的左端与Ub的输出端连接,记为d端,Ub的同相端接地,电阻Rf的右端与运算放大器Uc的反相端连接,记为e端,同时,Rg的左端和Cy的左端与e端连接,Uc的同相端接地,Rg的右端和Cy的右端与Uc的输出端连接,记为f端,同时记f端为vy信号端。
图4为神经元簇放电电路的Multisim仿真结果,当外加刺激vI=0.5cos(0.05t)时,vx的电路时序如图4(a)所示,当外加刺激vI=0.3cos(0.05t)时,vx的电路时序如图4(b)所示,仿真结果说明本发明所述实例电路结构简单,能够产生神经元簇放电现象。
本发明实例电路中,所述运算放大器的型号均为TL082CD。
以上述依据本发明的理想实施例为启示,通过上述的说明内容,相关工作人员完全可以在不偏离本项发明技术思想的范围内,进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容,必须要根据权利要求范围来确定其技术性范围。
Claims (2)
1.一种简单的RC型神经元簇放电电路,其特征在于:包括偏置可控的分段线性函数电路和神经元簇放电电路,偏置可控的分段线性函数电路与神经元簇放电电路电性连接;
所述偏置可控的分段线性函数电路包括:直流电压源–E,运算放大器U1、U2和U3,电阻R1、R2、R3、R4、R5、R6、R7、R8和R9,R1的左端和R5的左端连接直流电压源–E,R1的右端分别与R3的左端、R2的右端、U1的反相端连接,R3的右端分别与U1的输出端、R4的左端连接,R4的右端分别与R5的右端、R6的右端、R7的左端和U2的反相端连接,R2的左端分别与R6的左端和输入信号vx连接,R7的右端分别与R8的左端和U2的输出端连接,R8的右端分别与R9的左端和U3的反相端连接,R9的右端与U3的输出端连接;
所述神经元簇放
电电路包括:运算放大器Ua,Ub和Uc,电容Cx和Cy,电阻Ra、Rb、Rc、Rd、Re、Rf和Rg,Ra的右端分别与Rb的右端、Rc的右端、Cx的左端和Ua的反相端连接,Ra的左端与U3的输出端连接,Rb的左端与Uc的输出端连接,电阻Rc的左端与外加激励–vI连接,Cx的右端分别与Ua的输出端和Rd的左端连接,Rd的右端分别与Re的左端和Ub的反相端连接,Re的右端分别与Ub的输出端和Rf的左端连接,Rf的右端分别与Rg的左端、Cy的左端和Uc的反相端连接,Rg的右端和Cy的右端都与Uc的输出端连接。
2.根据权利要求1所述的简单的RC型神经元簇放电电路,其特征在于:所述神经元簇放电电路的状态方程为:
其中,vx和vy为状态方程电压变量,vI为外加刺激,R、Ra、Rb、Rc、Rf和Rg为状态方程电阻。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210652012.7A CN115062772B (zh) | 2022-06-10 | 2022-06-10 | 一种简单的rc型神经元簇放电电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210652012.7A CN115062772B (zh) | 2022-06-10 | 2022-06-10 | 一种简单的rc型神经元簇放电电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115062772A CN115062772A (zh) | 2022-09-16 |
CN115062772B true CN115062772B (zh) | 2023-09-26 |
Family
ID=83200174
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210652012.7A Active CN115062772B (zh) | 2022-06-10 | 2022-06-10 | 一种简单的rc型神经元簇放电电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115062772B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012166821A2 (en) * | 2011-06-02 | 2012-12-06 | Hrl Laboratories, Llc | Spike domain circuit and modeling method |
CN105787291A (zh) * | 2016-01-29 | 2016-07-20 | 西安交通大学 | 一种模拟实现Morris-Lecar神经元模型的电路 |
CN109978159A (zh) * | 2019-03-19 | 2019-07-05 | 常州大学 | 一种简易的Fitzhugh-Nagumo神经元电路 |
CN112884141A (zh) * | 2021-04-16 | 2021-06-01 | 安徽大学 | 一种忆阻耦合Hindmarsh-Rose神经元电路 |
CN113033793A (zh) * | 2021-03-02 | 2021-06-25 | 常州大学 | 一种双极性脉冲电流激励二维Wilson神经元模型的电路 |
CN113971458A (zh) * | 2021-10-13 | 2022-01-25 | 常州大学 | 一种基于无乘法器实现的神经元电路 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103246904B (zh) * | 2013-05-24 | 2016-04-06 | 北京大学 | 基于阻变忆阻器的时间关联学习神经元电路及其实现方法 |
JP7118930B2 (ja) * | 2019-08-19 | 2022-08-16 | 株式会社東芝 | スパイキングニューラルネットワーク装置およびその学習方法 |
-
2022
- 2022-06-10 CN CN202210652012.7A patent/CN115062772B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012166821A2 (en) * | 2011-06-02 | 2012-12-06 | Hrl Laboratories, Llc | Spike domain circuit and modeling method |
CN105787291A (zh) * | 2016-01-29 | 2016-07-20 | 西安交通大学 | 一种模拟实现Morris-Lecar神经元模型的电路 |
CN109978159A (zh) * | 2019-03-19 | 2019-07-05 | 常州大学 | 一种简易的Fitzhugh-Nagumo神经元电路 |
CN113033793A (zh) * | 2021-03-02 | 2021-06-25 | 常州大学 | 一种双极性脉冲电流激励二维Wilson神经元模型的电路 |
CN112884141A (zh) * | 2021-04-16 | 2021-06-01 | 安徽大学 | 一种忆阻耦合Hindmarsh-Rose神经元电路 |
CN113971458A (zh) * | 2021-10-13 | 2022-01-25 | 常州大学 | 一种基于无乘法器实现的神经元电路 |
Non-Patent Citations (3)
Title |
---|
Analog/Digital Multiplierless Implementations for Nullcline-Characteristics-Based Piecewise Linear Hindmarsh-Rose Neuron Model;Jianming Cai et al.;《IEEE Transactions on Circuits and Systems I: Regular Papers》;第69卷(第7期);第2916-2927页 * |
Discrete memristive neuron model and its interspike interval-encoded application in image encryption;Han Bao et al.;《Science China Technological Sciences》;第64卷;第2281-2291页 * |
含时滞的忆阻耦合HR神经元的复杂放电行为;王松 等;《动力学与控制学报》;第18卷(第1期);第33-39页 * |
Also Published As
Publication number | Publication date |
---|---|
CN115062772A (zh) | 2022-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8965821B2 (en) | Learning method of neural network circuit | |
DE60111672T2 (de) | Delta-Sigma Analog-Digital-Wandler | |
CN109447250B (zh) | 一种基于忆阻器中电池效应的人工神经元 | |
Pérez-Carrasco et al. | On neuromorphic spiking architectures for asynchronous STDP memristive systems | |
CN113971458B (zh) | 一种基于无乘法器实现的神经元电路 | |
US20210174173A1 (en) | Circuit Structure and Driving Method Thereof, Neural Network | |
Yang et al. | VLSI implementation of cellular neural networks | |
WO2020226740A9 (en) | Transistorless all-memristor neuromorphic circuits for in-memory computing | |
KR20140141778A (ko) | Stdp 동작을 위한 시냅스 회로 및 시냅스 회로를 포함하는 뉴로모픽 시스템 | |
CN111753976B (zh) | 面向神经形态脉冲神经网络的电子传入神经元及实现方法 | |
CN109816096B (zh) | 一种基于忆阻器的感知器神经网络电路及其调节方法 | |
CN115062772B (zh) | 一种简单的rc型神经元簇放电电路 | |
CN111967589A (zh) | 神经元模拟电路及其驱动方法、神经网络装置 | |
CN113344191B (zh) | 具有超级多稳定性的连续型Rulkov电子神经元电路 | |
CN114997387A (zh) | 一种视觉诱发的情绪习惯化特性神经网络电路 | |
KR100994451B1 (ko) | 연산 기능을 갖는 가변부성저항으로 이루어진 생체 모방신경 세포 회로 | |
CN109165731A (zh) | 电子神经网络及其参数设置方法 | |
CN112906880A (zh) | 一种基于忆阻器的自适应神经元电路 | |
CN109948792B (zh) | 一种基于晶体管和忆阻器的模拟联想学习电路及控制方法 | |
CN113383341A (zh) | 算术设备以及乘积-累加算术系统 | |
JP4181837B2 (ja) | 演算回路およびこれを用いたニューラルネットワーク | |
CN112766480B (zh) | 一种神经元电路 | |
JPH076192A (ja) | 信号統合回路 | |
CN110991628A (zh) | 一种基于电荷泵的神经元电路 | |
US5151970A (en) | Method of generating, in the analog regime, weighted summations of digital signals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |