CN112071346B - 基于忆阻器簇的3d交叉阵列结构 - Google Patents

Abstract

本发明公开了一种基于忆阻器簇的3D交叉阵列结构，包括若干基本单元，所述基本单元包括开关单元和存储单元，存储单元由至少一个簇结构组成，每一个簇结构相接于节点M，输出端口为C_i，通过设置电压差V_MC控制簇的编程和读取，读取由C_i端的读取电流来完成。本发明的3D交叉阵列由基本单元相连组成，通过控制其行线、列线和纵线可以控制3D阵列中基本单元的编程和读取；开关单元由两个相同的忆阻器反接组成，有开启和闭合两种状态，可以使得这种纯忆阻器的3D交叉阵列结构减小漏电流的影响。该3D交叉阵列结构仅使用纳米级材料可以达到低功耗、高密度、强稳定性的存储，可以应用于计算机、手机等需要用到存储器的场合。

Description

基于忆阻器簇的3D交叉阵列结构

技术领域

本发明涉及忆阻器领域，具体涉及一种基于忆阻器簇的3D交叉阵列结构。

背景技术

如今，新型存储器是存储设备小型化、性能优化的一大方向。阻变存储器(RRAM，Resistive Random Access Memory)作为一种新型非易失性存储器，具有结构简单、读写存储速度快、面积小、功耗低的特点。

作为阻变存储器芯片中的一个重要的电子元件，忆阻器(memristor)器件已经可以达到纳米级别，其主要特性在于自身存在两种阻值，可以通过适当的电学条件，使得其在两种阻值之间进行转换。所以，基于忆阻器的随机存储器的集成度，功耗，读写速度都要比传统的随机存储器优越。

忆阻器是一个具有方向性的器件，相反方向的外加电场条件会得到相反的阻值变化结果，如图1所示，这是一个忆阻器元件，黑色边缘端为正端，另一端即为负端。如图2所示，将忆阻器串联一个MOS管，就可以形成一个典型的1T1R存储单元结构。同时还有多种由MOS管和忆阻器组成的结构，例如1T2M，2T1M等等，都可以实现忆阻器的多值存储，但是，由于MOS管的体积较大，严重的降低了存储单元的密度，使用MOS管和忆阻器的组合结构使得忆阻器在纳米级材料上的优越性不能得到很好的体现。所以，实现仅用忆阻器的多值存储是一种极具前景的存储结构。

在目前的研究中，忆阻器在存储上都表现出了很好的稳定性，同时忆阻器也具有阻值和阈值的可修改特性，使得我们在忆阻器特性的设置上有了更多的选择。通过合理的单元结构，可以使得这种纯忆阻器的3D交叉阵列结构最大化的减小漏电流的影响。

发明内容

本发明提供的是一种基于忆阻器簇的3D交叉阵列结构。3D阵列由基本单元相连组成。基本单元仅由忆阻器组成，包括两个单元，开关单元和存储单元。该3D交叉阵列结构仅使用纳米级材料可以达到低功耗、高密度、强稳定性的存储。

一种基于忆阻器簇的3D交叉阵列结构，包括若干基本单元，所述基本单元包括开关单元和存储单元；所述开关单元包括两个首尾相连且连接处形成节点M的相同的忆阻器；其中一个忆阻器的首端形成输入端口A，另一个忆阻器的首端形成输出端口B；所述存储单元包括若干簇，所述簇包括两个并联设置且阻值不同的忆阻器，两个并联设置且阻值不同的忆阻器首端和首端连接，尾端和尾端连接；簇的一端与节点M连接，另一端形成读写端口C。

进一步的改进，所述开关单元的忆阻器与存储单元的忆阻器要求如下：开关单元的忆阻器的阻值为R_K，阈值为V_thK；存储单元的总阻值为R_C，存储单元的忆阻器中绝对值最小的阈值为V_thC，V_thK|<|V_thC|/100。

进一步的改进，所述开关单元的输入端口A输出端口B分别赋予(V,V)、(-V,-V)、(V,0)、(0,V)、(-V,0)、(0,-V)、(V,-V)、(-V,V)八种电压状态；其中V表示忆阻器的正端电压且|V|>|V_thK|时，开关单元与节点M分别对应得到以下八种电压状态V，-V，

0,0其中，当节点M为-V或者V电压状态时，开关单元为开启状态，当节点M为

或者0电压状态时，开关单元为关闭状态。

进一步的改进，所述簇包括并联设置的第一忆阻器M1和第二忆阻器M2；第一忆阻器的阻值表示为RM1，第二忆阻器M2的阻值表示为RM2，则簇的阻值R_C表示为

当两个忆阻器分别处于R_on状态或者R_off状态时，簇阻值有以下四种情况：

簇的四种阻值具有明显区分度，通过簇的阻值大小判断存储值即逻辑值；对于一个簇，簇中第一忆阻器M1的低阻值状态和高阻值状态分别表示为R_on1和R_off1，簇中第二忆阻器M2的低阻值状态和高阻值状态分别表示为R_on2和R_off2；为了便于读取和写入，设定两个忆阻器的阻值和阈值处于以下条件下：①R_off1/100>R_on1且R_off1/100>R_on2且R_off2/100>R_on1且R_off2/100>R_on2；②|V_2th|>|V_1th|。

进一步的改进，所述簇的阻值处于条件(*)：R_off1＝R_off2＝R_off,R_on2＝R_on,R_on1＝2×R_on时，簇的四个阻值表示为：

进一步的改进，在编程或者读取时，节点M的电压状态V_M始终遵循开启状态的要求|V_M|>|V_thK|；对存储单元进行读取时，为了避免修改存储单元中的存储值，使节点M与读写端口C的电压状态的差值V_MC始终遵循|V_MC|<|V_thC|。

进一步的改进，当对一个簇进行编程时，给节点M和读写端口C赋予不同的电压状态；第一忆阻器M1的正、负阈值分别为V_1thp、V_1thm，第二忆阻器M2的正、负阈值分别为V_2thp、V_2thm；节点M与读写端口C的电压状态的差值V_MC处于五个区间：①(-∞,V_2thm)，②(V_2thm,V_1thm)，③(V_1thm,V_1thp)，④(V_1thp,V_2thp)，⑤(V_2thp,∞)；当V_MC处于所述五个区间时，对应分别修改簇的阻值(R_M2/R_M1)为：R_off2/R_off1、R_ini2/R_off1、R_ini2/R_ini1、R_ini2/R_on1、R_on2/R_on1”)；在条件(*)下，修改簇的阻值(R_M2/R_M1)分别为：R_off/R_off、R_ini2/R_off、R_ini2/R_ini1、R_ini2/(2×R_on)、R_on/(2×R_on)；R_ini表示阻值未变化，与初始值一致，通过设置V_MC对簇进行编程；R_M1表示为一个簇中忆阻器M1的阻值，R_M2表示为一个簇中忆阻器M2的阻值。

进一步的改进，当对一个簇进行编程时，根据以下步骤写入逻辑值：(1)逻辑“00”：设置V_MC位于区间①；(2)逻辑“01”：设置V_MC先位于区间①，再位于区间④；(3)逻辑“10”：设置V_MC先位于区间⑤，再位于区间②；(4)逻辑“11”：设置V_MC位于区间⑤；当一个基本单元中含有多个簇时，并进行同时编程时，设置节点M的电压V_M，每个簇的端口(C_i)的电压为V_Ci，通过修改端口C_i的电压，设置每个簇需要设置的V_MCi值。

进一步的改进，当对一个簇进行读取时，对节点M赋予一个电压状态V_r，读写端口C赋予一个电压状态V_C；根据欧姆定律，I＝U/R，当簇的阻值大小为：

四种阻值状态时，存储的逻辑值分别为“00”、“01”、“10”、“11”，读写端口C输出的电流值分别为

四个阻值具有明显区分度，相同的读取电压下，得到四个具有区分度的电流值，以此判断存储的逻辑值；在条件(*)下，当簇的阻值大小为：

时，输出的电流值分别为

由于R_off/100>R_on，所以电流的大小简化为0,

电流大小随着逻辑值的增大呈现倍数关系，这种特殊条件下的电流值利于进行读取，判断，计算；

当对多个簇进行读取时，对节点M赋予一个电压状态V_M，每个簇的读写端口C都赋予一个相同的电压状态V_Ci；每个簇的读取电流为I_i＝V_MCi/R_Ci；每个簇可从对应的读写端口C读取一个两位的二进制位，将n个簇进行排序，每个簇表示二进制的两位，因此二进制存储值的位数达到2×n个，即可以读取到4ⁿ个有序的二进制逻辑值。

进一步的改进，将基本单元安装在3D交叉阵列中，每个基本单元的输入端口A相连代表行线，输出端口B相连代表列线，每行每列相连形成一个交叉阵列，每一层基本单元的读写端口C相连代表纵线，构成3D交叉阵列，当对其中一个单元进行操作时，选择对应的行线、列线和纵线设置电压，电压控制开关单元的开合，开启后的节点M得到电压V_M，再设置纵列写端口(C_i)的电压V_C，即可对簇进行编程和读取操作。

本发明的有益效果为：

本发明是一种基于忆阻器簇的3D交叉阵列结构。3D交叉阵列由基本单元相连组成，通过控制其行线、列线和纵线可以控制3D阵列中基本单元的编程和读取。基本单元由两部分组成，开关单元和存储单元。开关单元由两个相同的忆阻器反接组成，有开启和闭合两种状态，可以使得这种纯忆阻器的3D交叉阵列结构减小漏电流的影响。存储单元由至少一个簇结构组成，每一个簇结构相接于节点M，输出端口为C_i。每个簇结构有四种阻值状态，以二进制编码的形式进行存储，代表了四种逻辑值。通过设置电压差V_MC控制簇的编程和读取，读取由C_i端的读取电流来完成。该3D交叉阵列结构仅使用纳米级材料可以达到低功耗、高密度、强稳定性的存储，可以应用于计算机、手机等需要用到存储器的场合。

附图说明

附图1为忆阻器示意图；

附图2为1T1R存储单元的示意图；

附图3为一个基本单元示意图；

附图4为存储单元中一个簇的示意图；

附图5为忆阻器M1、忆阻器M2的电流-电压曲线和电压区间示意图；

附图6为基本单元块示意图；

附图7为3D交叉阵列示意图。

具体实施方式

本发明采用如下技术方案：一种基于忆阻器簇的3D交叉阵列结构。3D交叉阵列的主要单元为基本单元，基本单元包括开关单元和存储单元。所述开关单元包括两个相同的首尾相接的忆阻器，开关单元为如图3所示的单元A。开关单元的两个端口A、B为输入输出口，是单元的选择和读写端口。如图3所示的单元B是存储单元。所述存储单元至少由一个簇组成，一个簇由两个不同的忆阻器并联构成，簇结构如图4所示。存储单元通过插入簇进行拓展。当一个基本单元中的簇个数大于1时，所有的簇的一端都接在开关单元的节点M，另一端为该簇的读写端口C_i。

忆阻器有两种不同阻值，低阻值称为R_on，高阻值称为R_off。相较于忆阻器的两种阻值状态，忆阻器有正负两个阈值。当忆阻器的正端电压减去负端电压的差值大于该忆阻器的阈值的正值时，即V>|V_th|，忆阻器的阻值变化为R_on，当忆阻器的正端电压减去负端电压的差值小于该忆阻器的阈值的负值时，即V<-|V_th|，忆阻器的阻值变化为R_off。

如图3所示，当开关单元的两个读写端口A,B分别赋予(V,V)、(-V,-V)、(V,0)、(0,V)、(-V,0)、(0,-V)、(V,-V)、(-V,V)八种电压状态且|V|>|V_thK|时，开关单元与存储单元的节点M会分别得到以下八种电压状态V，-V，

0,0其中，当节点M为-V或者V电压状态时，开关单元为开启状态(ON STATE)，当节点M为

或者0电压状态时，开关单元为关闭状态(OFF STATE)。

该簇的存储值基于二进制编码特性，二进制存储值中每高一位的数值为低一位的数值的2倍，如图4所示，这是存储单元中的一个簇，称高位值的忆阻器为M2，低位值的忆阻器为M1。当忆阻器的阻值为R_on时，认为其存储值为逻辑“1”，当忆阻器的阻值为R_off时，认为其存储值为逻辑“0”。对于存储单元来说有n个簇时，对簇进行排序，就有2×n个有序的忆阻器，每个忆阻器代表一个二进制位，从C₁...C_i...C_n输出口分别可以输出第i个簇的逻辑值，每个输出口C_i可以输出两位二进制位。每增加一个簇，存储单元的二进制存储值增加两位，即存储单元可存储数据的个数增加4倍。

基于忆阻器的阻值和阈值的可修改特性，要求开关单元的忆阻器与存储单元的忆阻器达到以下要求(以下称开关单元的忆阻器的阻值为R_K，阈值为V_thK，称存储单元的总阻值为R_C，存储单元的忆阻器中绝对值最小的阈值为V_thC)：R_K<<R_C，|V_thK|<<|V_thC|。

当一个簇的忆阻器M1的阻值表示为RM1，忆阻器M2的阻值表示为RM2时，簇的阻值可以表示为

当两个忆阻器分别处于Ron或者Roff状态时，簇阻值有以下四种情况：

当簇的四种阻值具有明显区分度时，可以通过其阻值大小判断其存储值即逻辑值。为了便于读取和写入，两个忆阻器的阻值和阈值应处于以下条件下：①R_off1>>R_on1且R_off1>>R_on2且R_off2>>R_on1且R_off2>>R_on2②|V_2th|>|V_1th|。

为了便于分析、计算和适应存储电路之后计算电路的操作，我们设定簇的阻值处于情况(*)：R_off1＝R_off2＝R_off,R_on2＝R_on,R_on1＝2×R_on，这种情况下，簇的四个阻值表示为：

当对存储单元进行编程或者读取时，开关单元需处于开启状态，即在编程或者读取时，节点M的电压状态V_M应始终遵循开启状态的要求|V_M|>|V_thK|。

当对一个簇进行编程时，可以给节点M和读写端口C赋予不同的电压状态。忆阻器M1的正、负阈值为V_1thp、V_1thm，忆阻器M2的正、负阈值为V_2thp、V_2thm。忆阻器M1和M2的电流-电压图如图5所示。节点M与读写端口C的电压状态的差值V_MC可以处于这五个区间：①(-∞,V_2thm)，②(V_2thm,V_1thm)，③(V_1thm,V_1thp)，④(V_1thp,V_2thp)，⑤(V_2thp,∞)。当V_MC处于这个五个区间时，在条件(*)下，可以修改簇的阻值(R_M2/R_M1)分别为：R_off/R_off、R_ini2/R_off、R_ini2/R_ini1、R_ini2/(2×R_on)、R_on/(2×R_on)，R_ini表示阻值未变化，与初始值一致，通过设置V_MC可以对簇进行编程。

当对一个簇进行编程时，根据以下步骤可以写入逻辑值：①逻辑“00”：设置V_MC位于区间1②逻辑“01”：设置V_MC先位于区间1，再位于区间4。③逻辑“10”：设置V_MC先位于区间5，再位于区间2。④逻辑“11”：设置V_MC位于区间5。

当一个基本单元中不只一个簇时，可以进行同时编程，设置节点M的电压V_M，每个簇的端口C_i的电压为V_Ci，可以通过修改端口C_i的电压，可以设置每个簇需要设置的V_MC值，每个簇的写入方法与上一条一致，多个簇可以同时进行编程。

当对存储单元进行读取时，为了避免修改存储单元中的存储值，应使节点M与读写端口C的电压状态的差值V_MC始终遵循|V_MC|<|V_thC|。

当对一个簇进行读取时，节点M赋予一个电压状态V_r，读写端口C赋予一个电压状态V_C。根据欧姆定律，I＝U/R，当簇的阻值大小为：

四种阻值状态时，存储的逻辑值分别为“00”、“01”、“10”、“11”，读写端口(C)输出的电流值分别为

四个阻值具有明显区分度，相同的读取电压下，得到四个具有区分度的电流值，以此判断存储的逻辑值。在条件(*)下，当簇的阻值大小为：

这四种阻值状态时，其存储的逻辑值分别为“00”、“01”、“10”、“11”，端口C输出的电流值为

由于R_off＞＞R_on，所以电流的大小简化为0,

电流大小随着逻辑值的增大呈现倍数关系，这种关系更有利于比较和计算，但是在簇结构中，只要簇的阻值具有足够的区分度，即读取电流值具有足够的区分度，就可以实现一个簇的编程、存储和读取，不一定需要倍数关系。

当对多个簇进行读取时，节点M赋予一个电压状态V_M，每个簇的读写端口C_i都赋予一个相同的电压状态V_Ci。每个簇的读取电流为I_i＝V_MCi/R_Ci。每个簇可从其端口C_i读取一个两位的二进制位，将n个簇进行排序，每个簇可以表示二进制的两位，因此二进制存储值的位数可以达到2×n个，即可以读取到4ⁿ个有序的二进制逻辑值。

将上面所说的基本单元放置在3D交叉阵列里面，如图6所示。可以看到一个3D阵列里面有行线，列线，纵线，每个基本单元的A端口相连代表行线，B端口相连代表列线，每行每列相连形成一个交叉阵列，每一层基本单元的C端口相连代表纵线，构成3D交叉阵列，当对其中一个单元进行操作时，选择其行线、列线和纵线设置电压，电压控制开关单元的开合，开启后的节点M得到电压V_M，再设置纵列C的电压V_C，可以对簇进行编程和读取等操作。

当对3D阵列的一个基本单元进行编程时，与该基本单元不同层的基本单元可以进行同时编程。当对3D阵列的一个基本单元进行读取时，与该基本单元不同行且不同列的基本单元可以同时读取。

尽管本发明的实施方案已公开如上，但并不仅仅限于说明书和实施方案中所列运用，它完全可以被适用于各种适合本发明的领域，对于熟悉本领域的人员而言，可容易地实现另外的修改，因此在不背离权利要求及等同范围所限定的一般概念下，本发明并不限于特定的细节和这里所示出与描述的图例。

Claims (4)

1.一种基于忆阻器簇的3D交叉阵列结构，其特征在于，包括若干基本单元，

所述基本单元包括开关单元和存储单元；所述开关单元包括两个首尾相连且连接处形成节点(M)的相同的忆阻器；其中一个忆阻器的首端形成输入端口(A)，另一个忆阻器的首端形成输出端口(B)；所述存储单元包括若干簇，所述簇包括两个并联设置且阻值不同的忆阻器，两个并联设置且阻值不同的忆阻器首端和首端连接，尾端和尾端连接；簇的一端与节点(M)连接，另一端形成读写端口(C)；所述开关单元的忆阻器与存储单元的忆阻器要求如下：开关单元的忆阻器的阻值为R_K，阈值为V_thK；存储单元的总阻值为R_C，存储单元的忆阻器中绝对值最小的阈值为V_thC，V_thK|<|V_thC|/100；所述开关单元的输入端口(A)输出端口(B)分别赋予(V,V)、(-V,-V)、(V,0)、(0,V)、(-V,0)、(0,-V)、(V,-V)、(-V,V)八种电压状态；其中|V|>|V_thK|，开关单元与节点(M)分别对应得到以下八种电压状态V，

其中，当节点M为-V或者V电压状态时，开关单元为开启状态，当节点M为

或者0电压状态时，开关单元为关闭状态；所述簇包括并联设置的第一忆阻器(M1)和第二忆阻器(M2)；第一忆阻器的阻值表示为RM1，第二忆阻器M2的阻值表示为RM2，则簇的阻值R_C表示为

当两个忆阻器分别处于R_on状态或者R_off状态时，簇阻值有以下四种情况：

簇的四种阻值具有明显区分度，通过簇的阻值大小判断存储值即逻辑值；对于一个簇，簇中第一忆阻器(M1)的低阻值状态和高阻值状态分别表示为R_on1和R_off1，簇中第二忆阻器(M2)的低阻值状态和高阻值状态分别表示为R_on2和R_off2；为了便于读取和写入，设定两个忆阻器的阻值和阈值处于以下条件下：①R_off1/100>R_on1且R_off1/100>R_on2且R_off2/100>R_on1且R_off2/100>R_on2；②|V_2th|>|V_1th|；所述簇的阻值处于条件(*)：R_off1＝R_off2＝R_off,R_on2＝R_on,R_on1＝2×R_on时，簇的四个阻值表示为：

在编程或者读取时，节点(M)的电压状态V_M始终遵循开启状态的要求|V_M|>|V_thK|；对存储单元进行读取时，为了避免修改存储单元中的存储值，使节点(M)与读写端口(C)的电压状态的差值V_MC始终遵循|V_MC|<|V_thC|；

将基本单元安装在3D交叉阵列中，每个基本单元的输入端口(A)相连代表行线，输出端口(B)相连代表列线，每行每列相连形成一个交叉阵列，每一层基本单元的读写端口(C)相连代表纵线，构成3D交叉阵列，当对其中一个单元进行操作时，选择对应的行线、列线和纵线设置电压，电压控制开关单元的开合，开启后的节点(M)得到电压V_M，再设置纵列写端口(C_i)的电压V_C，即可对簇进行编程和读取操作。

2.如权利要求1所述的基于忆阻器簇的3D交叉阵列结构，其特征在于，当对一个簇进行编程时，给节点(M)和读写端口(C)赋予不同的电压状态；第一忆阻器(M1)的正、负阈值分别为V_1thp、V_1thm，第二忆阻器(M2)的正、负阈值分别为V_2thp、V_2thm；节点(M)与读写端口(C)的电压状态的差值V_MC处于五个区间：①(-∞,V_2thm)，②(V_2thm,V_1thm)，③(V_1thm,V_1thp)，④(V_1thp,V_2thp)，⑤(V_2thp,∞)；当V_MC处于所述五个区间时，对应分别修改簇的阻值(R_M2/R_M1)为：R_off2/R_off1、R_ini2/R_off1、R_ini2/R_ini1、R_ini2/R_on1、R_on2/R_on1”)；在条件(*)下，修改簇的阻值(R_M2/R_M1)分别为：R_off/R_off、R_ini2/R_off、R_ini2/R_ini1、R_ini2/(2×R_on)、R_on/(2×R_on)；R_ini表示阻值未变化，与初始值一致，通过设置V_MC对簇进行编程；R_M1表示为一个簇中忆阻器M1的阻值，R_M2表示为一个簇中忆阻器M2的阻值。

3.如权利要求1所述的基于忆阻器簇的3D交叉阵列结构，其特征在于，当对一个簇进行编程时，根据以下步骤写入逻辑值：(1)逻辑“00”：设置V_MC位于区间①；(2)逻辑“01”：设置V_MC先位于区间①，再位于区间④；(3)逻辑“10”：设置V_MC先位于区间⑤，再位于区间②；(4)逻辑“11”：设置V_MC位于区间⑤；当一个基本单元中含有多个簇时，并进行同时编程时，设置节点(M)的电压V_M，每个簇的端口(C_i)的电压为V_Ci，通过修改端口C_i的电压，设置每个簇需要设置的V_MCi值。

4.如权利要求1所述的基于忆阻器簇的3D交叉阵列结构，其特征在于，当对一个簇进行读取时，对节点(M)赋予一个电压状态V_r，读写端口(C)赋予一个电压状态V_C；根据欧姆定律，I＝U/R，当簇的阻值大小为：

四种阻值状态时，存储的逻辑值分别为“00”、“01”、“10”、“11”，读写端口(C)输出的电流值分别为

四个阻值具有明显区分度，相同的读取电压下，得到四个具有区分度的电流值，以此判断存储的逻辑值；在条件(*)下，当簇的阻值大小为：

时，输出的电流值分别为

由于R_off/100>R_on，所以电流的大小简化为

电流大小随着逻辑值的增大呈现倍数关系，这种特殊条件下的电流值利于进行读取，判断，计算；

当对多个簇进行读取时，对节点(M)赋予一个电压状态V_M，每个簇的读写端口(C)都赋予一个相同的电压状态V_Ci；每个簇的读取电流为I_i＝V_MCi/R_Ci；每个簇可从对应的读写端口(C)读取一个两位的二进制位，将n个簇进行排序，每个簇表示二进制的两位，因此二进制存储值的位数达到2×n个，即可以读取到4ⁿ个有序的二进制逻辑值。

Images