CN109905115B - 一种可逆逻辑电路及其操作方法 - Google Patents
一种可逆逻辑电路及其操作方法 Download PDFInfo
- Publication number
- CN109905115B CN109905115B CN201910145406.1A CN201910145406A CN109905115B CN 109905115 B CN109905115 B CN 109905115B CN 201910145406 A CN201910145406 A CN 201910145406A CN 109905115 B CN109905115 B CN 109905115B
- Authority
- CN
- China
- Prior art keywords
- voltage
- resistance change
- input
- logic
- change unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
本发明公开了一种可逆逻辑电路及其操作方法,逻辑电路包括阻变单元、字线和位线,字线和位线相互垂直,阻变单元的正极与字线相连,作为第一输入端用于施加逻辑操作电压或者接地,阻变单元的负极与位线相连,作为第二输入端用于施加逻辑操作电压或者接地。进行可逆逻辑操作时,阻变单元四级电阻态作为逻辑输出,可实现单输入NOT和二输入C‑NOT可逆逻辑功能。本发明仅利用一个阻变单元实现了单输入和二输入可逆逻辑功能,所需器件数少,操作简单,为可逆逻辑的实现提供了备选方案;同时逻辑运算结果直接非易失地存储在阻变单元的电阻状态中,实现了存储与计算的融合。
Description
技术领域
本发明属于数字电路领域,更具体的,涉及一种可逆逻辑电路及其操作方法。
背景技术
可逆逻辑在信息处理技术领域具有十分重要的应用前景。信息学的观点认为,传统布尔逻辑门电路的输出信息位数小于输入信息位数,失去的信息位将导致能量耗散,而可逆逻辑门的输出信息位数与输入信息位数相等,因此大大减少了能量耗散,有助于提升逻辑计算性能。目前基于CMOS器件的可逆逻辑门电路结构十分复杂,不利于大规模集成。其一是因为CMOS晶体管器件本身结构的复杂性,其二是因为可逆逻辑门由复杂的布尔逻辑门电路搭建而成。因此,需要一种简单高效的可逆逻辑功能实现方法。
非易失阻变器件具有比CMOS晶体管器件更为简单的结构,且电阻值能够随着流经电流的变化而改变。对于二级电阻态阻变器件,其高阻态和低阻态可以用来表示信息“0”和“1”,用于信息存储。此外,阻变器件还被提出可以实现逻辑运算。基于阻变器件的逻辑运算可以将电阻作为逻辑信号,运算结果直接存储在器件的电阻态中,即在同一器件或电路中完成数据的计算与存储,实现信息存储和计算的融合,提高信息处理效率。对于多级电阻态阻变器件,则可实现更多的逻辑功能,包括多值逻辑计算、非二进制逻辑计算、可逆逻辑等功能。对基于多级阻态阻变器件实现的可逆逻辑功能的探索,拓宽了阻变器件的应用范围,提升了信息处理的能力。
发明内容
针对现有技术的缺陷,本发明的目的在于提供一种基于多级电阻态阻变器件的可逆逻辑电路及其操作方法,旨在解决CMOS可逆逻辑电路结构复杂、不易于集成的问题。
本发明提供了一种可逆逻辑电路,包括阻变单元、字线和位线,字线和位线相互垂直,每条字线和位线之间由一个阻变单元连接。其中,阻变单元的正极与字线相连,阻变单元的负极与位线相连,阻变单元的正极可以作为第一输入端用于施加逻辑操作电压或者接地,阻变单元的负极可以作为第二输入端用于施加逻辑操作电压或者接地。当有电流从阻变单元所在的位线流向字线,即从阻变单元负极流向正极时,阻变单元的阻值会变大;阻变单元具有一个最高阻值,当达到最高阻值时,即使再有电流从单元负极流向正极,也无法使单元阻值进一步升高。最高阻值记为第一级电阻态,应用于单输入可逆逻辑时,记为逻辑0;应用于二输入可逆逻辑时,记为逻辑00。当有电流从阻变单元所在的字线流向位线,即从阻变单元正极流向负极时,阻变单元的阻值会变小;阻变单元具有一个最低阻值,当达到最低阻值时,即使再有电流从单元正极流向负极,也无法使单元阻值进一步降低。最低阻值记为第四级电阻态,应用于单输入可逆逻辑时,记为逻辑1;应用于二输入可逆逻辑时,记为逻辑11。
在第一级电阻态和第四级电阻态中间,可以通过施加不同大小的操作电压,使阻变单元达到第二级电阻态和第三级电阻态,分别记为01态和10态。其中,四个电阻态的阻值从高到低的排列依次为00态、01态、10态、11态。应用于二输入可逆逻辑时,四个电阻态代表的二位逻辑值分别为00、10、01、11。
当阻变单元阻态处在01态、10态和11态时,在单元所在位线上施加第一操作电压V1,单元所在字线接地,可使单元阻变至00态。当单元阻态处在00态时,在单元所在字线上施加第二操作电压V2,单元所在位线接地,可使单元阻变至01态;当单元阻态处在00态时,在单元所在字线上施加第三操作电压V3,单元所在位线接地,可使单元阻变至10态;当单元阻态处在00态时,在单元所在字线上施加第四操作电压V4,单元所在位线接地,可使单元阻变至11态。
优选地,四种逻辑操作电压,在数值上满足:V1=V4,V2+V3=V4。
按照本发明的另一方面,提供了一种可逆逻辑操作方法。使用具有四级电阻态的阻变单元实现可逆逻辑功能时,对于不同的逻辑输入,遵循同一种操作规则。在这种操作规则中,控制信号被引入。通过赋予控制信号以实际的逻辑输入值,实现不同操作电压的施加。
控制信号包括电压方向信号C、电压信号A和B和字线电压选择信号S。
对于电压信号A,A=0时,选择0电压,即接地;A=1时,选择非0电压V3或V4;
对于电压信号B,B=0时,选择0电压,即接地;B=1时,选择非0电压V3或V4;
对于电压方向信号C,C=0时,将电压信号A施加在单元所在位线,将电压信号B施加在单元所在字线;C=1时,将电压信号A施加在单元所在字线,将电压信号B施加在单元所在位线;
对于字线电压选择信号S,S=0时,若字线上需要施加非0电压,则选择第三操作电压V3;S=1时,若字线上需要施加非0电压,则选择第四操作电压V4;若字线上施加0电压,则字线电压选择信号S不会起作用。
位线上,若需要施加非0电压,则只选择第三操作电压V3;若需要施加0电压,则接地。
操作规则为,首先判断电压方向信号C,确定电压信号A和电压信号B的施加位置;其次判断电压信号A和电压信号B的大小;然后根据字线所要施加的电压判断字线电压选择信号S;最后施加操作电压,完成逻辑计算。
对于单输入NOT可逆逻辑功能,只有一个输入信号p。此时将控制信号中的电压信号A和B、电压方向信号C用于逻辑操作。令电压信号A=0,即电压信号A接地;令电压信号B=1,且选择第四操作电压,即电压信号B为V4;令电压方向信号C=p。
当输入信号p=1时,电压方向信号C=1,则电压信号A施加在单元所在字线,电压信号B施加在单元所在位线,阻变单元两端压降为-V4,使单元阻变至第一级电阻态00态,在单输入可逆逻辑功能中即为输出0;
当输入信号p=0时,电压方向信号C=0,则电压信号A施加在单元所在位线,电压信号B施加在单元所在字线,阻变单元两端压降为V4,使单元阻变至第四级电阻态11态,在单输入可逆逻辑功能中即为输出1;
根据逻辑真值表,实现了单输入NOT可逆逻辑功能。
对于二输入C-NOT可逆逻辑功能,有两个输入信号p和q。此时控制信号中的电压信号A和B、电压方向信号C以及字线电压选择信号S均用于逻辑操作。首先将单元所在字线接地,在单元所在位线上施加第四操作电压V4,将单元初始化为第一级电阻态00态;其次令电压信号A=p,电压信号B=q,电压方向信号C=p,字线电压选择信号S=p,进行逻辑操作。
当输入信号p=0且q=0时,电压方向信号C=0,则电压信号A施加在单元所在位线,电压信号B施加在单元所在字线;电压信号A=0,则位线接地;电压信号B=0,则字线接地;字线上要施加0电压信号,则字线电压选择信号S不起作用;单元两端压降为0,不会使单元发生阻变,电阻态仍为初始化的00态,即为输出00;
当输入信号p=0且q=1时,电压方向信号C=0,则电压信号A施加在单元所在位线,电压信号B施加在单元所在字线;电压信号A=0,则位线接地;电压信号B=1,则字线上施加非0电压信号;字线上要施加非0电压信号,且字线电压选择信号S=0,则字线上的电压确定为第三操作电压V3;单元两端压降为V3,使单元发生阻变,电阻态变为10态,即为输出01;
当输入信号p=1且q=0时,电压方向信号C=1,则电压信号A施加在单元所在字线,电压信号B施加在单元所在位线;电压信号A=1,则字线上施加非0电压信号;电压信号B=0,则位线接地;字线上要施加非0电压信号,且字线电压选择信号S=1,则字线上的电压确定为第四操作电压V4;单元两端压降为V4,使单元发生阻变,电阻态变为11态,即为输出11;
当输入信号p=1且q=1时,电压方向信号C=1,则电压信号A施加在单元所在字线,电压信号B施加在单元所在位线;电压信号A=1,则字线上施加非0电压信号;电压信号B=1,则位线上施加第三操作电压V3;字线上要施加非0电压信号,且字线电压选择信号S=1,则字线上的电压确定为第四操作电压V4;单元两端压降为V4-V3=V2,使单元发生阻变,电阻态变为01态,即为输出10;
根据逻辑真值表,实现了二输入C-NOT可逆逻辑功能。
如需读取逻辑输出结果,可在单元字线上施加Vread读取电压,将单元位线接地,可根据电流值大小判断单元所处的电阻态,即可获得输出结果。其中,Vread读取电压不足以使单元电阻态发生改变。
本发明根据阻变单元的叉杆阵列中的一个阻变单元多级电阻态特性,在一个单元中实现了单输入和二输入的可逆逻辑功能,相较于传统的基于CMOS晶体管的可逆逻辑门电路,极大地优化了电路结构;使用一个单元存储了二位输出信息,提高了信息存储能力;根据可逆逻辑中输入与输出一一对应的特性,只需要读取单元中存储的逻辑输出结果,即可推断出原始输入信息,无需额外的存储输入信息的过程与单元,节省了存储空间;逻辑计算过程中,计算结果直接以阻态的形式存储在阻变单元中,实现了存储与计算的融合,提高了计算效率并减少了计算功耗。
附图说明
图1为本发明提供的可逆逻辑电路的结构示意图;
图2为本发明提供的阻变单元四级阻态之间的转换关系示意图;
图3为本发明提供的阻变单元的I-V特性曲线图;
图4为本发明提供的单输入NOT可逆逻辑操作方法的逻辑真值表;
图5为本发明提供的二输入C-NOT可逆逻辑操作方法的逻辑真值表;
图6为本发明提供的单输入NOT可逆逻辑操作和二输入C-NOT可逆逻辑操作的流程示意图;
图7为本发明实施例一提供的单输入NOT可逆逻辑操作结果示意图;
图8为本发明实施例二提供的二输入C-NOT可逆逻辑操作结果示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图,对本发明进行进一步详细说明。
图1为本发明实施例提供的可逆逻辑电路的阻变单元交叉杆阵列结构示意图。阻变单元交叉杆阵列由相互垂直的字线和位线以及阻变单元构成,每条字线和位线之间由一个阻变单元连接。其中,阻变单元的正极与字线相连,阻变单元的负极与位线相连。当有电流从阻变单元所在的位线流向字线,即从阻变单元负极流向正极时,阻变单元的阻值会变大;阻变单元具有一个最高阻值,当达到最高阻值时,即使再有电流从单元负极流向正极,也无法使单元阻值进一步升高。当有电流从阻变单元所在的字线流向位线,即从阻变单元正极流向负极时,阻变单元的阻值会变小;阻变单元具有一个最低阻值,当达到最低阻值时,即使再有电流从单元正极流向负极,也无法使单元阻值进一步降低。
图2为本实施例提供的阻变单元的四级电阻态以及电阻态之间的转换关系。四级电阻态分别为第一级电阻态00态、第二级电阻态01态、第三级电阻态10态、第四级电阻态11态,其中00态和11态也可用于单输入可逆逻辑功能的实现,对应二值信息高阻态0和低阻态1。
当阻变单元阻态处在01态、10态和11态时,在单元所在位线上施加第一操作电压V1,单元所在字线接地,此时单元两端压降为-V1,可使单元阻变至00态。当单元阻态处在00态时,在单元所在字线上施加第二操作电压V2,单元所在位线接地,此时单元两端压降为V2,可使单元阻变至01态;当单元阻态处在00态时,在单元所在字线上施加第三操作电压V3,单元所在位线接地,此时单元两端压降为V3,可使单元阻变至10态;当单元阻态处在00态时,在单元所在字线上施加第四操作电压V4,单元所在位线接地,此时单元两端压降为V4,可使单元阻变至11态。
所述的四种操作电压,在数学关系上满足:V1=V4,V2+V3=V4。
图3为本实施例提供的阻变单元的I-V特性曲线及操作电压的位置关系示意图。阻变单元的阻值随流经的电流变化而改变,施加的V2、V3、V4操作电压可以使单元的阻值显著降低,对应的操作电流显著变大;施加的-V1操作电压可以使单元的阻值升高到最大值,对应的操作电流最小。读取电压Vread相较于V1、V2、V3、V4电压非常小,几乎不会对阻变单元的阻值造成明显影响。V1、V2、V3、V4操作电压达到的四级电阻态位置关系也已标出。
图4为本发明实施例提供的单输入NOT可逆逻辑操作方法的逻辑真值表。当逻辑输入为0时,逻辑输出为1;当逻辑输入为1时,逻辑输出为0。输入与输出一一对应,由逻辑输出结果可以反向推断出输入信息。
图5为本发明实施例提供的二输入C-NOT可逆逻辑操作方法的逻辑真值表。当逻辑输入为00时,逻辑输出为00;当逻辑输入为01时,逻辑输出为01;当逻辑输入为10时,逻辑输出为11;当逻辑输入为11时,逻辑输出为10。输入与输出一一对应,由逻辑输出结果可以反向推断出输入信息。
图6为本发明的操作流程示意图。使用所述的阻变单元实现可逆逻辑功能时,对于不同的逻辑输入,遵循同一种操作规则。在这种操作规则中,控制信号被引入。通过赋予控制信号以实际的逻辑输入值,实现不同操作电压的施加。
控制信号包括电压信号A和B、电压方向信号C和字线电压选择信号S。
对于电压信号A,A=0时,选择0电压,即接地;A=1时,选择非0电压V3或V4;
对于电压信号B,B=0时,选择0电压,即接地;B=1时,选择非0电压V3或V4;
对于电压方向信号C,C=0时,将电压信号A施加在单元所在位线,将电压信号B施加在单元所在字线;C=1时,将电压信号A施加在单元所在字线,将电压信号B施加在单元所在位线;
对于字线电压选择信号S,S=0时,若字线上需要施加非0电压,则选择第三操作电压V3;S=1时,若字线上需要施加非0电压,则选择第四操作电压V4;若字线上施加0电压,则字线电压选择信号S不会起作用。
位线上,若需要施加非0电压,则只选择第三操作电压V3;若需要施加0电压,则接地。
操作规则为,首先判断电压方向信号C,确定电压信号A和电压信号B的施加位置;其次判断电压信号A和电压信号B的大小;然后根据字线所要施加的电压判断字线电压选择信号S;最后施加操作电压,完成逻辑计算。
图7为本发明实施例一单输入NOT可逆逻辑操作示意图。对于单输入NOT可逆逻辑功能,只有一个输入信号p。此时将控制信号中的电压信号A和B、电压方向信号C用于逻辑操作。令电压信号A=0,即电压信号A接地;令电压信号B=1,且选择第四操作电压,即电压信号B为V4;令电压方向信号C=p。
当输入信号p=1时,电压方向信号C=1,则电压信号A施加在单元所在字线,电压信号B施加在单元所在位线,阻变单元两端压降为-V4,无论单元的初始阻态处在什么状态,都能使单元阻变至第一级电阻态00态,在单输入可逆逻辑功能中即为输出0;
当输入信号p=0时,电压方向信号C=0,则电压信号A施加在单元所在位线,电压信号B施加在单元所在字线,阻变单元两端压降为V4,无论单元的初始阻态处在什么状态,使单元阻变至第四级电阻态11态,在单输入可逆逻辑功能中即为输出1;
如需读取逻辑输出结果,可在单元字线上施加Vread读取电压,将单元位线接地,可根据电流值大小判断单元所处的电阻态,即可获得输出结果。根据逻辑真值表,实现了单输入NOT可逆逻辑功能。
图8为本发明实施例二二输入C-NOT可逆逻辑操作示意图。对于二输入C-NOT可逆逻辑功能,有两个输入信号p和q。此时控制信号中的电压信号A和B、电压方向信号C以及字线电压选择信号S均用于逻辑操作。首先将单元所在字线接地,在单元所在位线上施加第四操作电压V4,将单元初始化为第一级电阻态00态;其次令电压信号A=p,电压信号B=q,电压方向信号C=p,字线电压选择信号S=p,进行逻辑操作。
当输入信号p=0且q=0时,电压方向信号C=0,则电压信号A施加在单元所在位线,电压信号B施加在单元所在字线;电压信号A=0,则位线接地;电压信号B=0,则字线接地;字线上要施加0电压信号,则字线电压选择信号S不起作用;单元两端压降为0,不会使单元发生阻变,电阻态仍为初始化的00态,即为输出00;
当输入信号p=0且q=1时,电压方向信号C=0,则电压信号A施加在单元所在位线,电压信号B施加在单元所在字线;电压信号A=0,则位线接地;电压信号B=1,则字线上施加非0电压信号;字线上要施加非0电压信号,且字线电压选择信号S=0,则字线上的电压确定为第三操作电压V3;单元两端压降为V3,使单元发生阻变,电阻态从初始的00态变为10态,即为输出01;
当输入信号p=1且q=0时,电压方向信号C=1,则电压信号A施加在单元所在字线,电压信号B施加在单元所在位线;电压信号A=1,则字线上施加非0电压信号;电压信号B=0,则位线接地;字线上要施加非0电压信号,且字线电压选择信号S=1,则字线上的电压确定为第四操作电压V4;单元两端压降为V4,使单元发生阻变,电阻态从初始的00态变为11态,即为输出11;
当输入信号p=1且q=1时,电压方向信号C=1,则电压信号A施加在单元所在字线,电压信号B施加在单元所在位线;电压信号A=1,则字线上施加非0电压信号;电压信号B=1,则位线上施加第三操作电压V3;字线上要施加非0电压信号,且字线电压选择信号S=1,则字线上的电压确定为第四操作电压V4;单元两端压降为V4-V3=V2,使单元发生阻变,电阻态从初始的00态变为01态,即为输出10;
如需读取逻辑输出结果,可在单元字线上施加Vread读取电压,将单元位线接地,可根据电流值大小判断单元所处的电阻态,即可获得输出结果。根据逻辑真值表,实现了二输入C-NOT可逆逻辑功能。
本领域的技术人员容易理解,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (8)
1.一种可逆逻辑电路,其特征在于,包括:阻变单元、字线和位线;
所述字线与所述位线相互垂直;
所述阻变单元的正极与字线相连,所述阻变单元的负极与位线相连,每条字线和每条位线之间由一个所述阻变单元连接;
所述阻变单元的正极作为第一输入端用于施加逻辑操作电压或者接地,所述阻变单元的负极作为第二输入端用于施加逻辑操作电压或者接地;
所述阻变单元具有四级电阻态;
在所述第二输入端施加第一操作电压V1,所述第一输入端接地,所述阻变单元具有第一级电阻态,记为00态;
当所述阻变单元处在00态时,在所述第一输入端施加第二操作电压V2,所述第二输入端接地,所述阻变单元具有第二级电阻态,记为01态;
当所述阻变单元处在00态时,在所述第一输入端施加第三操作电压V3,所述第二输入端接地,所述阻变单元具有第三级电阻态,记为10态;
当所述阻变单元处在00态时,在所述第一输入端施加第四操作电压V4,所述第二输入端接地,所述阻变单元具有第四级电阻态,记为11态;
各逻辑操作电压数值上满足V1=V4,V2+V3=V4。
2.如权利要求1所述的可逆逻辑电路,其特征在于,工作时,施加不同逻辑操作电压所述阻变单元发生阻变行为:电流从所述阻变单元所在字线流向所述阻变单元所在位线时,所述阻变单元的电阻值降低;电流从所述阻变单元所在位线流向所述阻变单元所在字线时,所述阻变单元的电阻值升高。
3.一种基于权利要求1所述的可逆逻辑电路实现数据读取功能的操作方法,其特征在于,包括下述步骤:
通过电压方向信号C施加第四操作电压V4;若C=0,则在所述第一输入端施加第四操作电压V4,所述第二输入端接地;若C=1,则在所述第二输入端施加第四操作电压V4,所述第一输入端接地;
在所述第一输入端施加电压Vread,所述第二输入端接地,检测电路中的电流大小实现所述阻变单元中数据的读取;
其中,Vread的电压幅值不超过50mV。
4.如权利要求3所述的操作方法,其特征在于,当检测的电流值依次从小到大,所述阻变单元分别处在00态、11态,对应读取结果分别为0、1。
5.一种基于权利要求1所述的可逆逻辑电路实现数据读取功能的操作方法,其特征在于,包括下述步骤:
在所述第二输入端施加第一操作电压V1,所述第一输入端接地,所述阻变单元处于00态;
通过电压方向信号C施加操作电压信号;若C=0,则在所述第一输入端施加操作电压信号B,所述第二输入端施加操作电压信号A;若C=1,则在所述第一输入端施加操作电压信号A,所述第二输入端施加操作电压信号B;
若A=1,根据电压选择信号S选择非0电压;若A=0,接地;
若B=1,根据电压选择信号S选择非0电压;若B=0,接地;
若S=1,施加第四操作电压V4;若S=0,施加第三操作电压V3;
在所述第一输入端施加电压Vread,所述第二输入端接地,检测电路中的电流大小实现所述阻变单元中数据的读取;
其中,Vread的电压幅值不超过50mV。
6.如权利要求5所述的操作方法,其特征在于,当检测的电流值依次从小到大,所述阻变单元分别处在00态、01态、10态、11态,对应读取结果分别为00、01、10、11。
7.一种基于权利要求1所述的可逆逻辑电路实现单输入NOT可逆逻辑功能的操作方法,其特征在于,包括下述步骤:
赋予电压方向信号C以逻辑输入值p;
若逻辑输入p=0,则C=0,在所述第一输入端施加第四操作电压V4,所述阻变单元所在位线接地,所述阻变单元阻变至11态,输出记为逻辑“1”;
若逻辑输入p=1,则C=1,在所述第二输入端施加第四操作电压V4,所述阻变单元所在字线接地,所述阻变单元阻变至00态,输出记为逻辑“0”。
8.一种基于权利要求1所述的可逆逻辑电路实现二输入C-NOT可逆逻辑功能的操作方法,其特征在于,包括下述步骤:
赋予电压方向信号C、操作电压信号A、操作电压信号B和电压选择信号S以逻辑输入值,即C=p,A=p,B=q,S=p;
若逻辑输入为p=0且q=0,此时A=0,B=0,C=0,S=0,所述第一输入端和所述第二输入端均接地,所述阻变单元阻变至00态,输出记为逻辑“00”;
若逻辑输入为p=0且q=1,此时A=0,B=1,C=0,S=0,所述第一输入端施加第三操作电压V3,所述第二输入端接地,所述阻变单元阻变至10态,输出记为逻辑“01”;
若逻辑输入为p=1且q=0,此时A=1,B=0,C=1,S=1,所述第一输入端施加第四操作电压V4,所述第二输入端接地,所述阻变单元阻变至11态,输出记为逻辑“11”;
若逻辑输入为p=1且q=1,此时A=1,B=1,C=1,S=1,所述第一输入端施加第四操作电压V4,所述第二输入端施加第三操作电压V3,所述阻变单元阻变至为01态,输出记为逻辑“10”。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910145406.1A CN109905115B (zh) | 2019-02-27 | 2019-02-27 | 一种可逆逻辑电路及其操作方法 |
PCT/CN2019/096068 WO2020173040A1 (zh) | 2019-02-27 | 2019-07-16 | 一种可逆逻辑电路及其操作方法 |
US16/965,602 US11171650B2 (en) | 2019-02-27 | 2019-07-16 | Reversible logic circuit and operation method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910145406.1A CN109905115B (zh) | 2019-02-27 | 2019-02-27 | 一种可逆逻辑电路及其操作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109905115A CN109905115A (zh) | 2019-06-18 |
CN109905115B true CN109905115B (zh) | 2020-08-04 |
Family
ID=66945556
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910145406.1A Active CN109905115B (zh) | 2019-02-27 | 2019-02-27 | 一种可逆逻辑电路及其操作方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11171650B2 (zh) |
CN (1) | CN109905115B (zh) |
WO (1) | WO2020173040A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109905115B (zh) * | 2019-02-27 | 2020-08-04 | 华中科技大学 | 一种可逆逻辑电路及其操作方法 |
CN110572149B (zh) * | 2019-08-09 | 2021-06-11 | 华中科技大学 | 一种Toffoli门电路及其操作方法 |
CN110827898B (zh) * | 2019-10-21 | 2021-07-27 | 华中科技大学 | 一种基于忆阻器的电压-电阻式可逆逻辑电路及其操作方法 |
CN112466365B (zh) * | 2020-12-09 | 2022-04-15 | 中国人民解放军国防科技大学 | 一种三维忆阻器状态逻辑电路及或非或逻辑实现方法 |
CN113376928B (zh) * | 2021-06-15 | 2023-04-14 | 上海电子信息职业技术学院 | 一种集成光电子混合比特可逆逻辑门 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105264775A (zh) * | 2013-12-31 | 2016-01-20 | 北京大学 | 基于阻变器件的多位全加器及其操作方法 |
CN106158017A (zh) * | 2016-06-20 | 2016-11-23 | 北京大学 | 基于电阻运算实现逻辑和算术运算的方法和设备 |
CN107004435A (zh) * | 2008-08-14 | 2017-08-01 | 南泰若股份有限公司 | 用于对电阻变化元件阵列进行动态访问和编程的方法 |
CN107170480A (zh) * | 2016-03-07 | 2017-09-15 | 东芝存储器株式会社 | 电阻变化型存储装置及其驱动方法 |
CN108074610A (zh) * | 2016-11-18 | 2018-05-25 | 爱思开海力士有限公司 | 阻变存储装置及其读取电路和方法 |
CN109074834A (zh) * | 2016-03-04 | 2018-12-21 | 高通股份有限公司 | 用于减少存储器单元器件上的编程电压应力的系统和方法 |
CN208479595U (zh) * | 2018-05-09 | 2019-02-05 | 福州大学 | 一种应用于可逆逻辑电路的dpg门电路 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101097435B1 (ko) * | 2009-06-15 | 2011-12-23 | 주식회사 하이닉스반도체 | 멀티 레벨을 갖는 상변화 메모리 장치 및 그 구동방법 |
US9601692B1 (en) * | 2010-07-13 | 2017-03-21 | Crossbar, Inc. | Hetero-switching layer in a RRAM device and method |
US8976577B2 (en) * | 2011-04-07 | 2015-03-10 | Tom A. Agan | High density magnetic random access memory |
US9853053B2 (en) * | 2012-09-10 | 2017-12-26 | 3B Technologies, Inc. | Three dimension integrated circuits employing thin film transistors |
US9871077B2 (en) * | 2013-12-06 | 2018-01-16 | University Of Massachusetts | Resistive memory device with semiconductor ridges |
US9685954B2 (en) * | 2014-03-09 | 2017-06-20 | Technion Research & Development Foundation Ltd. | Pure memristive logic gate |
US9472758B2 (en) * | 2014-11-11 | 2016-10-18 | Sandisk Technologies Llc | High endurance non-volatile storage |
EP3230702B1 (en) * | 2014-12-10 | 2020-03-04 | Robert Bosch GmbH | Resistive switching for mems devices |
WO2016099580A2 (en) * | 2014-12-23 | 2016-06-23 | Lupino James John | Three dimensional integrated circuits employing thin film transistors |
CN104898990A (zh) * | 2015-06-05 | 2015-09-09 | 北京大学 | 运算存储阵列及其操作方法 |
CN106373611A (zh) * | 2016-09-29 | 2017-02-01 | 华中科技大学 | 一种存储与计算阵列结构及其操作方法 |
CN109905115B (zh) * | 2019-02-27 | 2020-08-04 | 华中科技大学 | 一种可逆逻辑电路及其操作方法 |
-
2019
- 2019-02-27 CN CN201910145406.1A patent/CN109905115B/zh active Active
- 2019-07-16 WO PCT/CN2019/096068 patent/WO2020173040A1/zh active Application Filing
- 2019-07-16 US US16/965,602 patent/US11171650B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107004435A (zh) * | 2008-08-14 | 2017-08-01 | 南泰若股份有限公司 | 用于对电阻变化元件阵列进行动态访问和编程的方法 |
CN105264775A (zh) * | 2013-12-31 | 2016-01-20 | 北京大学 | 基于阻变器件的多位全加器及其操作方法 |
CN109074834A (zh) * | 2016-03-04 | 2018-12-21 | 高通股份有限公司 | 用于减少存储器单元器件上的编程电压应力的系统和方法 |
CN107170480A (zh) * | 2016-03-07 | 2017-09-15 | 东芝存储器株式会社 | 电阻变化型存储装置及其驱动方法 |
CN106158017A (zh) * | 2016-06-20 | 2016-11-23 | 北京大学 | 基于电阻运算实现逻辑和算术运算的方法和设备 |
CN108074610A (zh) * | 2016-11-18 | 2018-05-25 | 爱思开海力士有限公司 | 阻变存储装置及其读取电路和方法 |
CN208479595U (zh) * | 2018-05-09 | 2019-02-05 | 福州大学 | 一种应用于可逆逻辑电路的dpg门电路 |
Non-Patent Citations (1)
Title |
---|
Reprogrammable logic in memristive crossbar for in-memory computing;Long Cheng 等;《Journal of Physics D: Applied Physics》;20171231;1-35 * |
Also Published As
Publication number | Publication date |
---|---|
WO2020173040A1 (zh) | 2020-09-03 |
US20210218402A1 (en) | 2021-07-15 |
CN109905115A (zh) | 2019-06-18 |
US11171650B2 (en) | 2021-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109905115B (zh) | 一种可逆逻辑电路及其操作方法 | |
CN109994139B (zh) | 一种基于单极性忆阻器的完备非易失逻辑实现方法及其应用 | |
Kvatinsky et al. | MRL—Memristor ratioed logic | |
US7646622B2 (en) | Memory based computation systems and methods of using the same | |
CN111628763B (zh) | 基于忆阻器的三值编码器电路 | |
CN110827898B (zh) | 一种基于忆阻器的电压-电阻式可逆逻辑电路及其操作方法 | |
CN109388853B (zh) | 一种单双极混合高效忆阻逻辑电路及其控制方法 | |
CN108182959B (zh) | 基于阻变器件交叉阵列结构实现逻辑计算的方法 | |
CN110569962B (zh) | 一种基于1t1r存储器阵列的卷积计算加速器及其操作方法 | |
CN109814837B (zh) | 基于阻变式存储器的lfsr电路及其伪随机数据序列产生方法 | |
CN110445489B (zh) | 一种数位比较电路及其操作方法 | |
CN114974337A (zh) | 一种基于自旋磁随机存储器的时间域存内计算电路 | |
CN110572149B (zh) | 一种Toffoli门电路及其操作方法 | |
US10192617B2 (en) | Circuit and array circuit for implementing shift operation | |
CN116107963A (zh) | 基于忆阻器的存内逻辑电路、存内逻辑计算系统及应用 | |
Amer et al. | A multi-driver write scheme for reliable and energy efficient 1S1R ReRAM crossbar arrays | |
CN112071346B (zh) | 基于忆阻器簇的3d交叉阵列结构 | |
CN113986195B (zh) | 一种延迟型单比特存内计算单元及装置 | |
CN113658627B (zh) | 一种能区分阻态交叉的10t4r单元电路 | |
CN115762600A (zh) | 基于忆阻器阵列的n位s字多态可编程存储电路及使用方法 | |
CN114254743A (zh) | 一种基于rram阵列构成的二进制神经网络中并行乘累加运算的电路 | |
CN112751570A (zh) | 一种基于忆阻器的三变量奇偶检测电路 | |
CN109543831B (zh) | 忆阻器交叉阵列分压等效扩展阻态数目的结构及相关方法 | |
Dao et al. | Memristor-based pass gate for fpga programmable routing switch | |
CN117978154B (zh) | 一种基于忆阻器的逻辑电路及全加器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |