CN109524039B - 一种忆阻器阻态数目扩展的结构及相关方法 - Google Patents

Abstract

本发明涉及一种忆阻器阻态数目扩展的结构及相关方法，能够在忆阻器交叉阵列中实现阻态数目扩展的结构，包含交叉阵列单元、阻态扩展功能线群、输入线群、输出线群、单元连接线群；其中，阻态扩展功能线群通过多条末端为第一选通器的阻态扩展功能线，连接起交叉阵列单元中每两条相邻的横线或纵线，各个第一选通器根据控制端信号使所在阻态扩展功能线的信号路连通或断开，使接受输入信号的横线或纵线上所接的忆阻器并联，实现阻态扩展。本发明还实现了在忆阻器交叉阵列中实现阻态数目扩展的方法，以及对交叉阵列中忆阻器阻值写入的方法。本发明具有掉电不易失、适应神经网络大量加权求和中对多阻态的需求的特点。

Description

一种忆阻器阻态数目扩展的结构及相关方法

技术领域

本发明涉及神经网络深度学习领域，特别是涉及一种在忆阻器交叉阵列中实现阻态数目扩展的结构及其扩展方法与写入方法。

背景技术

人工智能研究日益火热，其中神经网络的深度学习成为众多科研项目的研究重点。为了适应神经网络深度学习中大量出现的数据加权求和的应用需求，crossbar型乘加单元备受重视。但如果仍然采用传统的CMOS设计思路来设计逻辑电路，就难以做到利用crossbar结构的优势实现大量的权值乘加，一个主要原因就是CMOS电路对信息的存储是易失的，每次运行深度学习的相关程序都要从存储器中读取数据，存到内存中运行。神经网络的大量修正训练也因此显得十分繁琐，消耗和占用过多的时间和硬件资源。

这时一种新型的器件受到了广泛关注。忆阻器，原本由蔡少棠教授提出假设，认为与电压、电流、电场、磁场相关的传统电学元件电阻、电感和电容之外，应该还存在一种直接转换电场、磁场信息的元件，暂时命名为“忆阻器”。在之后人们的研究中，直接转换电场磁场信息的理想元件仍在寻找，但“相变器”这种阻态会因电压或别的电学信号超过某一阈值而发生跳变的新型器件引起了广泛受关注。由于这种阻值跳变的现象往往具有不易失性，也就是元件具有“忆阻”的特性，“忆阻器”一词逐渐变成了“相变器”的代名词。

由于忆阻器的阻态受到技术上的限制，目前只能实现两种相差悬殊的阻态的跳变。这直接导致在神经网络深度学习中的应用受限。传统神经网络加权求和的应用环境下，要求权值的精度越高越好，而权值精度一旦达不到要求，神经网络的效果会大打折扣，识别率迅速下降。许多人转而研究对精度要求更低的二值神经网络，取得了一定的成果，但其代价也非常让人头疼。权值精度的下降直接导致了神经网络层数和单层网络中神经元数目的急剧增加，占用了过多的硬件资源。

发明内容

本发明希望通过一种忆阻器阻态数目扩展的结构及相关方法，用现有的只能实现二值的忆阻器拼合形成多值的忆阻单元，或者形成等效的多值忆阻结构，从而抵消一部分低精度神经网络的硬件资源消耗。

为了达到上述目的，本发明的一个技术方案是提供一种在忆阻器交叉阵列中实现阻态数目扩展的结构，包含交叉阵列单元、阻态扩展功能线群；

所述交叉阵列单元设有横线、纵线、忆阻器；其中，横线之间平行，位于同一平面上；纵线之间平行，位于另一平面上；每条横线与每条纵线垂直交叉；在横线所在平面与纵线所在平面的法方向得到投影的交点，忆阻器处在这些交点上，每个忆阻器一端相应连接一条横线，另一端相应连接一条纵线；

所述阻态扩展功能线群通过多条末端为第一选通器的阻态扩展功能线，连接起交叉阵列单元中每两条相邻的横线或纵线，各个第一选通器根据控制端信号使所在阻态扩展功能线的信号路连通或断开，使接受输入信号的n条横线或n条纵线上所接的忆阻器并联，实现阻态扩展，n≥2；

其中，每个忆阻器的高导态电导为GH，低导态电导为GL，有GH>>GL，近似认为GL＝0，阻态集合为{GH，0}；阻态扩展后，并联的n个忆阻器的阻态集合相加，得到{nGH，n-1GH，…，GH，0}，阻态扩展到n+1种。

所述在忆阻器交叉阵列中实现阻态数目扩展的结构，进一步包含输入线群、输出线群；

所述输入线群设有横输入线、第一横选通器、纵输入线、第一纵选通器；各个横输入线经过第一横选通器相应地连接到交叉阵列单元的各个横线上，各个纵输入线通过第一纵选通器相应地连接到交叉阵列单元的各个纵线上；

所述输出线群设有横输出线、第二横选通器、纵输出线、第二纵选通器；各个横输出线经过第二横选通器相应地连接到交叉阵列单元的各个横线上，各个纵输出线通过第二纵选通器相应地连接到交叉阵列单元的各个纵线上；

通过第一、第二横选通器对所在信号路的通断控制，使横输入线和横输出线之中的一个启用；通过第一、第二纵选通器对所在信号路的通断控制，使纵输入线和纵输出线之中的一个启用。

其中，在横输入线和纵输出线同时启用，或纵输入线和横输出线同时启用时，交叉阵列单元进入正常工作状态，由阻态扩展功能线群的第一选通器来控制忆阻器并联工作或独立工作；

或者，在横输入线和纵输入线同时启用时，交叉阵列单元进入训练状态，用以写入阻值，调整输入的电平信号；

或者，在横输出线和纵输出线同时启用时，交叉阵列单元进入锁定状态，不给出有效信号。

可以进一步通过单元连接线群将多个交叉阵列单元连接；

所述单元连接线群通过多条末端为第二选通器的单元连接线，连接起每两个交叉阵列单元的对应横线或纵线；各个第二选通器根据控制端信号使所在单元连接线的信号路连通或断开，使得相应的交叉阵列单元的并联工作或独立工作。

可选地，使用增强型N沟道场效应管作为选通器，控制端栅极有足够电压时，源极与漏极之间的电压差产生有效电流，使信号路导通；控制端栅极电压不足时，源极与漏极之间无法产生有效电流，使信号路关断。

本发明的另一个技术方案是提供一种在忆阻器交叉阵列中实现阻态数目扩展的方法，使用上述任意一种在忆阻器交叉阵列中实现阻态数目扩展的结构；所述方法中，交叉阵列单元的若干个横线或纵线作为接受输入信号的线路，对各个第一选通器施加相应的控制端信号，使所在阻态扩展功能线的信号路连通或断开，使相应线路上进行阻态扩展的忆阻器并联；多个电压信号通过交叉阵列单元传递给一个输出端得到电流输出时，每个电压信号乘上这些并联线路上对应的多个电导的并联值，再求和，相当于每个电压信号乘上这些并联线路上对应的多个电导的和，再求和。

可选地，对各个第一选通器施加相应的控制端信号，使所在阻态扩展功能线的信号路连通或断开，使相应线路上不进行阻态功能扩展的忆阻器独立工作；多个电压信号通过交叉阵列单元传递给一个输出端得到电流输出时，每个电压信号分别除以对应线路上的电阻值，再求和，相当于每个电压信号乘上对应线路上的电导值，再求和。

本发明的又一个技术方案是提供一种对交叉阵列中忆阻器阻值写入的方法，使用上述在忆阻器交叉阵列中实现阻态数目扩展的结构：其中，对输入线群的第一横选通器、第一纵选通器施加相应的控制端信号，使其各自控制的横输入线、纵输入线工作，并且对输出线群的第二横选通器、第二纵选通器施加相应的控制端信号，使其各自控制的横输出线、纵输出线不工作，使交叉阵列单元进入训练状态；

在三分阈值电压法中，对任意一个待训练的忆阻器进行低阻态写入时，待训练的忆阻器所在的横线施加V₀的电平信号，所在的纵线施加0电平信号，其余忆阻器的横线施加V₀/3的电平信号，其余忆阻器的纵线施加2V₀/3的电平信号；

对待训练的忆阻器进行高阻态写入时，待训练的忆阻器所在的横线施加0电平信号，所在的纵线施加V₀的电平信号，其余忆阻器的横线通入2V₀/3的电平信号，其余忆阻器的纵线通入V₀/3的电平信号；V₀、-V₀分别是忆阻器的阻态变换的正向电压阈值和负向电压阈值。

或者，交叉阵列单元进入训练状态后，使用二分阈值电压法来替代三分阈值电压法；

在二分阈值电压法中，对任意一个待训练的忆阻器进行低阻态写入时，待训练的忆阻器所在的横线施加V₀的电平信号，所在的纵线施加0电平信号，其余忆阻器的横线和纵线都施加V₀/2的电平信号；

对待训练的忆阻器进行高阻态写入时，待训练的忆阻器所在的横线施加0电平信号，所在的纵线施加V₀的电平信号，其余忆阻器的横线和纵线都施加V₀/2的电平信号；V₀、-V₀分别是忆阻器的阻态变换的正向电压阈值和负向电压阈值。

本发明提供的一种忆阻器阻态数目扩展的结构及其相关方法，采用简单的二值相变忆阻器来构建乘加单元，一方面兼容现有关于二值神经网络的权值乘加运算需求，支持其现场写入与运算，另一方面还能够实现等效的阻态数目扩展，为多值神经网络的应用拓展提供了可能。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例忆阻器阻态数目扩展结构在扩展模式下的工作原理示意图。

图2为本发明实施例忆阻器阻态数目扩展结构的多层设计工作原理示意图。

图3为本发明实施例忆阻器阻态数目扩展结构写入模式下的工作原理示意图。

图4为与本发明有关的现有技术的工作示意图。

图5为本发明忆阻器阻态数目扩展结构的组成结构图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明提供的一种忆阻器交叉阵列中实现阻态数目扩展的结构，包括交叉阵列单元、输入线群、输出线群、单元连接线群、阻态扩展功能线群，所述单元连接线群将两个交叉阵列单元的横线相连，或将两个交叉阵列单元的纵线相连，通过选通器决定是联用模式还是分用模式(将在后文借助图1阐述相关方法)。每条阻态扩展功能线使两条输入线之间并联，通过将两条线或多条线上所接的忆阻器并联达到阻态扩展的效果。

所述交叉阵列单元，包括横线、纵线、忆阻器。其中横线之间平行，位于同一平面上；纵线之间平行，位于另一平面上；而每条横线与每条纵线垂直交叉。从这两个平行平面的法方向看去，得到一些投影的交点，忆阻器便处在这些交点上，每个忆阻器一端连接一条横线，另一端连接一条纵线。

所述输入线群，包括横输入线、横选通器、纵输入线、纵选通器。其中横输入线经过横选通器接到交叉阵列的横线上，纵输入线通过纵选通器接到交叉阵列的纵线上。注意横输入线之所以称为横，是因为它接在横线上，它本身的走向可以是倾斜或曲折的，纵输入线亦然。

所述输出线群，包括横输出线、横选通器、纵输出线、纵选通器。其中横输出线经过横选通器接到交叉阵列的横线上，纵输出线通过纵选通器接到交叉阵列的纵线上。注意横输出线之所以称为横，是因为它接在横线上，它本身的走向可以是倾斜或曲折的，纵输出线亦然。

所述单元连接线群通过每条末端为选通器的单元连接线，连接起每两个交叉阵列单元的对应横线或纵线。假设每个交叉阵列单元的规格为32×32，倘若需要一个32×64的交叉阵列，则只需让两个交叉阵列单元并排，在两个单元之间加入单元连接线群，使之选通，便可以做到规格的扩展，仍保持原有的完整功能。纵向亦然。

所述阻态扩展功能线群通过每条末端为选通器的阻态扩展功能线，连接起每一个交叉阵列单元中两条相邻的横线或纵线。之后根据所述扩展方法进行忆阻器阻态数目的等效扩展。

以上结构在图5中将得到明确体现。

以上提到的各选通器，并没有严格器件限制，在本文中使用的对应器件为增强型N沟道场效应管，控制端栅极给足够电压时，源极与漏极间的电压差便能够产生有效电流，相当于信号路导通；控制端栅极电压不足时，源极与漏极之间无法产生有效电流，相当于信号路关断。有其他形式的能够达到外界控制通断的方案也可以作为此处的选通器。前述各部件内的选通器只是放置的位置不同，控制的对象不同，其原理则相同，都是由控制端信号控制信号路的通断。

以上提到的输入、输出线群各自都包含了横竖线路，在此稍加说明：同一时间，建议横线只选择输入功能和输出功能的一种，纵线也只选择输入功能和输出功能的一种。当横线作为输入来使用，纵线作为输出来使用时，电路为正常工作状态；当纵线作为输入来使用，横线作为输出来使用时，电路也为正常工作状态；当横纵两线均作为输入，则进入训练状态(写入状态)，之后会加以说明；当横纵两线均作为输出，则电路进入锁定状态，不给出有效信号。

本发明还提供了一种对忆阻器阻态的扩展方法，即给阻态功能扩展线群的选通器施加信号，使交叉阵列单元的横线或纵线之间有规律地并联。例如，如果不进行阻态功能扩展，那么当多个电压信号通过交叉阵列单元传递给一个输出端得到电流输出时，就相当于每个电压信号分别除以对应的电阻值，再求和，也就相当于每个电压信号乘上对应的电导值，再求和。而进行了阻态扩展时，例如让每两条横线并联，例如让第1、2条横线并联，第3、4条横线并联，如果电压信号数不变，则横线数目增倍，相当于每个电压信号乘上对应的两个电导的并联值，再求和，相当于每个电压信号乘上对应的两个电导的和，再求和。

而每个忆阻器有低阻态与高阻态，可以理解为高导态与低导态，高导态与低导态的电导值相差悬殊。记高导态电导为GH，低导态电导为GL，有GH>>GL，可以近似认为GL＝0。那么原有阻态便是{GH，0}两态。

进行了阻值扩展后，例如两两相并的方式，则是将两个集合简单相加，得到{2GH，GH，0}的三态，实现了阻态数目的扩展。

本发明还提供了一种对交叉阵列中忆阻器阻值写入的方法，即给输出端的横、纵选通器施加信号，使它们控制的输出线全部不工作，给输入端的横、纵选通器施加信号，使它们控制的输入线全部工作。根据训练需求，调整输入线输入的电平信号。

由于忆阻器的阻态变换性质是当正向电压高过一个阈值V₀时，阻态变为高阻；当负向电压低于一个阈值-V₀时，阻态变为低阻。使接入信号呈现如下的特征：如果想要训练某一个忆阻器为高阻而不影响其他忆阻器存储的阻值，则找到这个忆阻器所在的横线与纵线，分别加上0和V₀的电平信号，其余横线施加2V₀/3(或V₀/2)的电平信号，其余纵线施加V₀/3(或V₀/2)的电平信号。其余节点处的压降只可能为±V₀/3(或±V₀/2)，不会超过上下阈值，这些节点处的忆阻器不会受到影响。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

图1为本发明实施例忆阻器阻态数目扩展结构在扩展模式下的工作原理示意图。本例的交叉阵列中，101～106所表示的横线将接收外界的电压信号，而107～112所表示的纵线将向外界输出电流信号。以六条横线101～106和纵线107为例，相应的忆阻器为113～118，电压信号转换为电流信号的方式将如下进行：将纵线107、108通过输出线群接到外部的信号读取设备上，电平接地，形成施加在忆阻器上的电压差。根据电路分析可知，I₁₀₇＝V₁₀₂/(R₁₁₃//R₁₁₄)+V₁₀₄/(R₁₁₅//R₁₁₆)+V₁₀₆/(R₁₁₇//R₁₁₈)，其中“//”表示电阻的并联，例如ra//rb＝ra·rb/(ra+rb)。也可以表示成为I₁₀₇＝V₁₀₂*(G₁₁₃+G₁₁₄)+V₁₀₄*(G₁₁₅+G₁₁₆)+V₁₀₆*(G₁₁₇+G₁₁₈),而G₁₁₃可取{GH，GL}中的一个值，其余类推，(G₁₁₃+G₁₁₄)可取{2GH，GH，2GL，GL}中的一个值，而GH>>2GL，因此可视作(G₁₁₃+G₁₁₄)可取{2GH，GH，0}中的一个值，等效于阻态数目发生了扩展，从原来的两个增加到现在的三个。电路加权求和的功能仍然保持。

图1中展示的是横线两两并联的情况，即横线101与102之间、横线103与104之间、横线105与106之间的开关接通，能够将阻态扩展到三种。如果进行每n条横线并联，只需控制图中所示开关的通断，则能够将阻态扩展到n+1种，前提是GH>>nGL。例如当n取4时，只要令横线101与102之间、横线102与103之间、横线103与104之间的开关接通，使得这四条输入线路并联，同时令横线104与横线105之间的开关断开，使两者之间隔离，那么从这四条并做一条的线路，到某特定输出端(例如纵线107)，信号所经历的加权即(G₁₁₃+G₁₁₄+G₁₁₅+G₁₁₆)，而(G₁₁₃+G₁₁₄+G₁₁₅+G₁₁₆)属于集合{4GH，3GH，2GH，GH，0}，于是就将阻态扩展到了n+1＝5种。注意到，如果两条横线101和102同时接受不同的电平信号输入，由于两者并联，在两者之间的开关电路上将产生很大的电流，可能烧坏外界的输入电路，因此使用的时候注意控制使两者其中一个失能，只保留一个选通作为输入端口使用。

图2为本发明实施例忆阻器阻态数目扩展结构的多层设计工作原理示意图。如图所示，三个交叉阵列单元以单元连接线群相连，201～206表示的横线将接收外界的电压信号，而207～212所表示的分别连接好的纵线将向外界输出电流信号。201所表示的三条横线之间通过图1描述中提到的并联方法，实现相互并联，207所示的三条纵线也通过选通器控制实现相连，其余类推，本质工作方式与图1中所描述的工作方式相同。如果单一程度的阻态扩展将被频繁使用，在电路设计的时候可以省去层间的选通结构(如本例省却单元连接线处的选通器)，使相应线路始终保持并联。(注：图2中所出现的图1结构平面在三维空间中水平，而非读者正对的平面。)

图3为本发明实施例忆阻器阻态数目扩展结构写入模式下的工作原理示意图。301～306表示横线，307～312表示纵线，313～324表示其中的一些忆阻器。在这种模式下，输出线群全部失能，输入线群选通，电平信号从左侧与上侧通入。例中需要写入的忆阻器为315号忆阻器，希望其余忆阻器不被影响。这时有两种方案可以使用，分别是三分阈值电压法和二分阈值电压法。

三分阈值电压法如图所示，如果希望对315号忆阻器进行低阻态写入，需要单独施加负向的V₀电压，那么就在315号忆阻器所在的横线303上通入V₀的电平信号，在315号忆阻器所在的纵线309上通入0电平信号，其余忆阻器的横线通入V₀/3的电平信号，其余忆阻器的纵线通入2V₀/3的电平信号。那么315号忆阻器上的电压差就为-V₀，313、314、316、317、318号忆阻器上的电压差就为-V₀/3，319、320、321、322、323号忆阻器上的电压差也为-V₀/3，324号忆阻器上的电压差为V₀/3。也即，仅有315号忆阻器上的压降达到了跳变的阈值。如果希望对315号忆阻器进行高阻态写入，需要单独施加正向的V₀电压，那么类似的，在315号忆阻器所在的横线303上通入0电平信号，在315号忆阻器所在的纵线309上通入V₀的电平信号，其余忆阻器的横线通入2V₀/3的电平信号，其余忆阻器的纵线通入V₀/3的电平信号。实际应用的时候可以将电压信号V₀改为稍高一点的V，以保证希望被写入的忆阻器成功写入。

二分阈值电压法如图所示，如果希望对315号忆阻器进行低阻态写入，需要单独施加负向的V₀电压，那么就在315号忆阻器所在的横线303上通入V₀的电平信号，在315号忆阻器所在的纵线309上通入0电平信号，其余忆阻器的横线和纵线都通入V₀/2的电平信号。那么315号忆阻器上的电压差就为-V₀，313、314、316、317、318号忆阻器上的电压差就为-V₀/2，319、320、321、322、323号忆阻器上的电压差也为-V₀/2，324号忆阻器上的电压差为0。也即，仅有315号忆阻器上的压降达到了跳变的阈值。如果希望对315号忆阻器进行高阻态写入，需要单独施加正向的V₀电压，那么类似的，在315号忆阻器所在的横线303上通入0电平信号，在315号忆阻器所在的纵线309上通入V₀电平信号，其余忆阻器的横线和纵线都通入V₀/2的电平信号。实际应用的时候可以将电压信号V₀改为稍高一点的V，以保证希望被写入的忆阻器成功写入。

图4为与本发明有关的现有技术的工作示意图。401～406所表示的横线将接收外界的电压信号，而407～412所表示的纵线将向外界输出电流信号，413～424是其中一些忆阻器。以六条横线和407纵线为例，电压信号转换为电流信号的方式将如下进行：将407、408通过输出线群接到外部的信号读取设备上，电平接地，形成施加在忆阻器上的电压差。根据电路分析可知，I₄₀₇＝V₄₀₁/R₄₁₃+V₄₀₂/R₄₁₄+V₄₀₃/R₄₁₅+V₄₀₄/R₄₁₆+V₄₀₅/R₄₁₇+V₄₀₆/R₄₁₈，其中V₄₀₁表示401号线输入的电压信号，R₄₁₃表示413号忆阻器当时的阻值，其余类推。该式也可表达为I₄₀₇＝V₄₀₁*G₄₁₃+V₄₀₂*G₄₁₄+V₄₀₃*G₄₁₅+V₄₀₄*G₄₁₆+V₄₀₅*G₄₁₇+V₄₀₆*G₄₁₈，其中G₄₁₃表示413号忆阻器当时的电导值。由此可见，从电压信号到电流信号，经过了加权求和的过程。G₄₁₃可取{GH,GL}中的一个值，而GH>>GL，可以将GL视为0，这样便实现了“0、1”加权求和。其局限性在于只能实现二值加权求和，这对应用时神经网络的识别率有非常大的负面影响。另外，图1所示的阻值扩展功能可以通过将开关全部断开来关闭，这时实现的就是图4所示的结构，也就是说本发明可以很好地兼容过去的技术以及在这种旧有技术下发展的其他技术。

图5为本发明第一实施例忆阻器阻态数目扩展结构的组成结构图。中央标号为528的3*3忆阻器阵列代表交叉阵列，其规格可以更大，此处为了简明选用了3*3规格的交叉阵列。输入线群包括501～503、510～515所示的九条数据线，以及516、519、520所示的三条选通线。输出线群包括504～509所示的六条数据线，以及517、518所示的两条选通线。单元连接线群为527，连接了两个单元的横线。该结构不拘泥于仅在横线之间相连，也可以在纵线之间相连。阻态扩展功能线群包括521～526六条带选通功能的线路。本实施例中的输入输出习惯为，电压信号从左侧或上侧输入，而电流从右侧或下侧输出。一般来说，进行普通的信号处理时，无论是否使用阻值扩展功能，习惯让电压信号从左侧输入，让电流信号从下侧输出，上侧和右侧失能；进行阻值写入时，电压信号从左侧和上侧输入，不输出电流，下侧和右侧失能。

尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (9)

1.一种在忆阻器交叉阵列中实现阻态数目扩展的结构，其特征在于，包含交叉阵列单元、阻态扩展功能线群；

所述交叉阵列单元设有横线、纵线、忆阻器；其中，横线之间平行，位于同一平面上；纵线之间平行，位于另一平面上；每条横线与每条纵线垂直交叉；在横线所在平面与纵线所在平面的法方向得到投影的交点，忆阻器处在这些交点上，每个忆阻器一端相应连接一条横线，另一端相应连接一条纵线；

所述阻态扩展功能线群通过多条末端为第一选通器的阻态扩展功能线，连接起交叉阵列单元中每两条相邻的横线或纵线，各个第一选通器根据控制端信号使所在阻态扩展功能线的信号路连通或断开，使接收输入信号的n条横线或n条纵线上所接的忆阻器并联，实现阻态扩展，n≥2；

其中，每个忆阻器的高导态电导为GH，低导态电导为GL，有GH>>GL，近似认为GL＝0，阻态集合为{GH，0}；阻态扩展后，并联的n个忆阻器的阻态集合相加，得到{nGH，n-1GH，…，GH，0}，阻态扩展到n+1种。

2.如权利要求1所述在忆阻器交叉阵列中实现阻态数目扩展的结构，其特征在于，进一步包含输入线群、输出线群；

所述输入线群设有横输入线、第一横选通器、纵输入线、第一纵选通器；各个横输入线经过第一横选通器相应地连接到交叉阵列单元的各个横线上，各个纵输入线通过第一纵选通器相应地连接到交叉阵列单元的各个纵线上；

所述输出线群设有横输出线、第二横选通器、纵输出线、第二纵选通器；各个横输出线经过第二横选通器相应地连接到交叉阵列单元的各个横线上，各个纵输出线通过第二纵选通器相应地连接到交叉阵列单元的各个纵线上；

通过第一、第二横选通器对所在信号路的通断控制，使横输入线和横输出线之中的一个启用；通过第一、第二纵选通器对所在信号路的通断控制，使纵输入线和纵输出线之中的一个启用。

3.如权利要求2所述在忆阻器交叉阵列中实现阻态数目扩展的结构，其特征在于，

在横输入线和纵输出线同时启用，或纵输入线和横输出线同时启用时，交叉阵列单元进入正常工作状态，由阻态扩展功能线群的第一选通器来控制忆阻器并联工作或独立工作；

或者，在横输入线和纵输入线同时启用时，交叉阵列单元进入训练状态，用以写入阻值，调整输入的电平信号；

或者，在横输出线和纵输出线同时启用时，交叉阵列单元进入锁定状态，不给出有效信号。

4.如权利要求1～3中任意一项所述在忆阻器交叉阵列中实现阻态数目扩展的结构，其特征在于，通过单元连接线群将多个交叉阵列单元连接；

所述单元连接线群通过多条末端为第二选通器的单元连接线，连接起每两个交叉阵列单元的对应横线或纵线；各个第二选通器根据控制端信号使所在单元连接线的信号路连通或断开，使得相应的交叉阵列单元的并联工作或独立工作。

5.如权利要求4所述在忆阻器交叉阵列中实现阻态数目扩展的结构，其特征在于，使用增强型N沟道场效应管作为第一选通器、第二选通器，控制端栅极有足够电压时，源极与漏极之间的电压差产生有效电流，使信号路导通；控制端栅极电压不足时，源极与漏极之间无法产生有效电流，使信号路关断。

6.一种在忆阻器交叉阵列中实现阻态数目扩展的方法，使用权利要求1-5中任意一项所述在忆阻器交叉阵列中实现阻态数目扩展的结构，其特征在于，所述方法中，交叉阵列单元的若干个横线或纵线作为接收输入信号的线路，对各个第一选通器施加相应的控制端信号，使所在阻态扩展功能线的信号路连通或断开，使相应线路上进行阻态扩展的忆阻器并联；多个电压信号通过交叉阵列单元传递给一个输出端得到电流输出时，每个电压信号乘上这些并联线路上对应的多个电导的并联值，再求和，相当于每个电压信号乘上这些并联线路上对应的多个电导的和，再求和。

7.如权利要求6所述在忆阻器交叉阵列中实现阻态数目扩展的方法，其特征在于，对各个第一选通器施加相应的控制端信号，使所在阻态扩展功能线的信号路连通或断开，使相应线路上不进行阻态功能扩展的忆阻器独立工作；多个电压信号通过交叉阵列单元传递给一个输出端得到电流输出时，每个电压信号分别除以对应线路上的电阻值，再求和，相当于每个电压信号乘上对应线路上的电导值，再求和。

8.一种对交叉阵列中忆阻器阻值写入的方法，使用权利要求2所述在忆阻器交叉阵列中实现阻态数目扩展的结构，其特征在于，

对输入线群的第一横选通器、第一纵选通器施加相应的控制端信号，使其各自控制的横输入线、纵输入线工作，并且对输出线群的第二横选通器、第二纵选通器施加相应的控制端信号，使其各自控制的横输出线、纵输出线不工作，使交叉阵列单元进入训练状态；

在三分阈值电压法中，对任意一个待训练的忆阻器进行低阻态写入时，待训练的忆阻器所在的横线施加V₀的电平信号，所在的纵线施加0电平信号，其余忆阻器的横线施加V₀/3的电平信号，其余忆阻器的纵线施加2V₀/3的电平信号；

对待训练的忆阻器进行高阻态写入时，待训练的忆阻器所在的横线施加0电平信号，所在的纵线施加V₀的电平信号，其余忆阻器的横线通入2V₀/3的电平信号，其余忆阻器的纵线通入V₀/3的电平信号；V₀、-V₀分别是忆阻器的阻态变换的正向电压阈值和负向电压阈值。

9.如权利要求8所述对交叉阵列中忆阻器阻值写入的方法，其特征在于，交叉阵列单元进入训练状态后，使用二分阈值电压法来替代三分阈值电压法；

在二分阈值电压法中，对任意一个待训练的忆阻器进行低阻态写入时，待训练的忆阻器所在的横线施加V₀的电平信号，所在的纵线施加0电平信号，其余忆阻器的横线和纵线都施加V₀/2的电平信号；

对待训练的忆阻器进行高阻态写入时，待训练的忆阻器所在的横线施加0电平信号，所在的纵线施加V₀的电平信号，其余忆阻器的横线和纵线都施加V₀/2的电平信号；V₀、-V₀分别是忆阻器的阻态变换的正向电压阈值和负向电压阈值。

Images