CN109543831B - 忆阻器交叉阵列分压等效扩展阻态数目的结构及相关方法 - Google Patents

忆阻器交叉阵列分压等效扩展阻态数目的结构及相关方法 Download PDF

Info

Publication number
CN109543831B
CN109543831B CN201811391904.6A CN201811391904A CN109543831B CN 109543831 B CN109543831 B CN 109543831B CN 201811391904 A CN201811391904 A CN 201811391904A CN 109543831 B CN109543831 B CN 109543831B
Authority
CN
China
Prior art keywords
voltage
memristor
voltage division
voltage signal
cross array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811391904.6A
Other languages
English (en)
Other versions
CN109543831A (zh
Inventor
刘文军
薛晓勇
张朕银
姜婧雯
周鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN201811391904.6A priority Critical patent/CN109543831B/zh
Publication of CN109543831A publication Critical patent/CN109543831A/zh
Application granted granted Critical
Publication of CN109543831B publication Critical patent/CN109543831B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Computational Linguistics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Logic Circuits (AREA)
  • Micromachines (AREA)

Abstract

本发明公开了一种忆阻器交叉阵列分压等效扩展阻态数目的结构及相关方法，其中交叉阵列包括横线、纵线、忆阻器，分压控制装置的每个分压控制单元包括正常电压信号输入端、分压电压信号输入端、选通器、正常电压信号输出端、分压电压信号输出端。每个分压控制单元的分压电压信号输入端与其上一级单元的分压电压信号输出端连接，正常电压信号输出端与交叉阵列的横线连接，选通器决定通向交叉阵列的信号是本征电压信号还是分压电压信号，通过被逐级分压的电压信号实现阻态的等效扩展。本发明具有掉电不易失、适应神经网络大量加权求和中对多阻态的需求、阻态扩展效率较高的特点。

Description

忆阻器交叉阵列分压等效扩展阻态数目的结构及相关方法
技术领域
本发明涉及神经网络深度学习领域，特别是涉及一种在忆阻器交叉阵列中通过分压手段实现阻态数目扩展的结构及其扩展方法与写入方法。
背景技术
人工智能研究日益火热，其中神经网络的深度学习成为众多科研项目的研究重点。为了适应神经网络深度学习中大量出现的数据加权求和的应用需求，crossbar型乘加单元备受重视。但如果仍然采用传统的CMOS设计思路来设计逻辑电路，就难以做到利用crossbar结构的优势实现大量的权值乘加，一个主要原因就是CMOS电路对信息的存储是易失的，每次运行深度学习的相关程序都要从存储器中读取数据，存到内存中运行。神经网络的大量修正训练也因此显得十分繁琐，消耗和占用过多的时间和硬件资源。
这时一种新型的器件受到了广泛关注。忆阻器，原本由蔡少棠教授提出假设，认为与电压、电流、电场、磁场相关的传统电学元件电阻、电感和电容之外，应该还存在一种直接转换电场、磁场信息的元件，暂时命名为“忆阻器”。在之后人们的研究中，直接转换电场磁场信息的理想元件仍在寻找，但“相变器”这种阻态会因电压或别的电学信号超过某一阈值而发生跳变的新型器件引起了广泛受关注。由于这种阻值跳变的现象往往具有不易失性，也就是元件具有“忆阻”的特性，“忆阻器”一词逐渐变成了“相变器”的代名词。
由于忆阻器的阻态受到技术上的限制，目前只能实现两种相差悬殊的阻态的跳变。这直接导致在神经网络深度学习中的应用受限。传统神经网络加权求和的应用环境下，要求权值的精度越高越好，而权值精度一旦达不到要求，神经网络的效果会大打折扣，识别率迅速下降。许多人转而研究对精度要求更低的二值神经网络，取得了一定的成果，但其代价也非常让人头疼。权值精度的下降直接导致了神经网络层数和单层网络中神经元数目的急剧增加，占用了过多的硬件资源。
发明内容
本发明希望提供一种忆阻器交叉阵列分压等效扩展阻态数目的结构及相关方法，用现有的只能实现二值的忆阻器通过分压的手段形成多值的忆阻单元，或者形成等效的多值忆阻结构，从而抵消一部分低精度神经网络的硬件资源消耗。
为了达到上述目的，本发明的一个技术方案是提供一种在忆阻器交叉阵列中通过分压手段实现阻态数目扩展的结构，包含交叉阵列、分压控制装置；
所述交叉阵列包括横线、纵线、忆阻器，其中，横线之间平行，位于同一平面上；纵线之间平行，位于另一平面上；每条横线与每条纵线垂直交叉；在横线所在平面与纵线所在平面的法方向得到投影的交点，忆阻器处在这些交点上，每个忆阻器一端相应连接一条横线，另一端相应连接一条纵线；
所述分压控制装置将逐级分压后的电压信号，对应地输送到交叉阵列中作为输入线的多个横线或多个纵线，通过交叉阵列中作为输出线的多个纵线或多个横线输出电流信号，实现阻态的等效扩展。
示例地，所述分压控制装置包含多个分压控制单元，每个分压控制单元包含正常电压信号输入端、分压电压信号输入端、选通器、正常电压信号输出端、分压电压信号输出端；
每个分压控制单元的分压电压信号输入端与其上一级分压控制单元的分压电压信号输出端连接，正常电压信号输入端与外界输入的本征电压信号连接，正常电压信号输出端与交叉阵列中作为输入线的横线连接，选通器决定通向交叉阵列的信号是本征电压信号还是分压电压信号。
每个忆阻器的高导态电导为GH，低导态电导为GL，GH>>2nGL时，所述分压控制装置通过n级分压将阻态扩展到2n种。
阻态扩展是使n级分压所对应的忆阻器的等效的电导值逐级相加；其中，输入线输入为本征电压信号时，等效于所连忆阻器的电导值从阻态集合{GH，0}中取值；每级的分压比例设为an；输入线输入为分压电压信号时，等效于所连忆阻器的电导值从阻态集合{GH/an，0}中取值。
可选地，所有分压控制单元的选通器，将外界输入的本征电压信号通向交叉阵列，实现二值加权求和。
本发明的另一个技术方案是提供一种忆阻器阻态的扩展方法，使用上述任意一项在忆阻器交叉阵列中通过分压手段实现阻态数目扩展的结构；所述扩展方法中，通过分压控制装置对外界输入的本征电压信号进行分压，交叉阵列对应线路输出的电流信号，为本征电压信号与一个忆阻器的电导值的乘积，逐级加上每一级分压的电压信号与相应一级忆阻器的电导值的乘积之后的和值，实现对忆阻器的阻态数目的扩展。
本发明的又一个技术方案是提供一种对交叉阵列中忆阻器阻值写入的方法，使用上述任意一项在忆阻器交叉阵列中通过分压手段实现阻态数目扩展的结构；
其中，给交叉阵列的横线与纵线均施加电压信号，使交叉阵列单元进入训练状态；通过三分阈值电压法，对任意一个待训练的忆阻器进行低阻态写入时，待训练的忆阻器所在的横线施加V0的电平信号，所在的纵线施加0电平信号，其余忆阻器的横线施加V0/3的电平信号，其余忆阻器的纵线施加2V0/3的电平信号；
对待训练的忆阻器进行高阻态写入时，待训练的忆阻器所在的横线施加0电平信号，所在的纵线施加V0的电平信号，其余忆阻器的横线通入2V0/3的电平信号，其余忆阻器的纵线通入V0/3的电平信号；V0、-V0分别是忆阻器的阻态变换的正向电压阈值和负向电压阈值。
或者，交叉阵列单元进入训练状态后，使用二分阈值电压法来替代三分阈值电压法；通过二分阈值电压法，对任意一个待训练的忆阻器进行低阻态写入时，待训练的忆阻器所在的横线施加V0的电平信号，所在的纵线施加0电平信号，其余忆阻器的横线和纵线都施加V0/2的电平信号；
对待训练的忆阻器进行高阻态写入时，待训练的忆阻器所在的横线施加0电平信号，所在的纵线施加V0的电平信号，其余忆阻器的横线和纵线都施加V0/2的电平信号；V0、-V0分别是忆阻器的阻态变换的正向电压阈值和负向电压阈值。
本发明提供的一种忆阻器交叉阵列分压等效扩展阻态的结构及其扩展方法与写入方法，采用简单的二值相变忆阻器来构建乘加单元，一方面兼容现有关于二值神经网络的权值乘加运算需求，支持其现场写入与运算，另一方面还能够实现等效的阻态数目扩展，为多值神经网络的应用拓展提供了可能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明第一实施例忆阻器交叉阵列分压等效扩展阻态结构的核心工作原理示意图。
图2为本发明第一实施例分压控制单元的工作原理示意图。
图3为本发明第一实施例忆阻器交叉阵列分压等效扩展阻态结构写入模式下的工作原理示意图。
图4为本发明第二实施例忆阻器交叉阵列分压等效扩展阻态结构的工作示意图。
图5为与本发明有关的现有技术的工作示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供的一种忆阻器交叉阵列分压等效扩展阻态的结构，包括交叉阵列、分压控制装置，通过被逐级分压的电压信号实现阻态的等效扩展。
所述交叉阵列包含横线、纵线、忆阻器；其中，横线之间平行，位于同一平面上；纵线之间平行，位于另一平面上；而每条横线与每条纵线垂直交叉。从这两个平行平面的法方向看去，得到一些投影的交点，忆阻器便处在这些交点上，每个忆阻器一端连接一条横线，另一端连接一条纵线。
所述分压控制装置由多个分压控制单元构成，每个分压控制单元包括正常电压信号输入端、分压电压信号输入端、选通器、正常电压信号输出端、分压电压信号输出端。每个分压控制单元的分压电压信号输入端与其上一级单元的分压电压信号输出端连接，正常电压信号输出端与交叉阵列的横线连接，选通器决定通向交叉阵列的信号是本征电压信号还是分压电压信号。
本发明还提供了一种忆阻器阻态的扩展方法，即对分压控制装置施加信号，由该分压控制装置对外界输入的电压信号进行分压，这样对应线路的输出电流就相当于本征的电压信号乘上一个忆阻器的电导值，累加上各次分压的电压信号乘上其他忆阻器的电导值，求和之后等效于扩展了忆阻器的阻态数目。
例如规定每次分压的比例为1/2，那么原来单个忆阻器的电导能够从{GH,GL}中取值，每个忆阻器的高导态电导为GH，低导态电导为GL，其中GH>>GL，可以将GL视为0，近似认为电导能从{GH,0}中取值；那么不分压与分压一次的信号求和之后则等效于两个忆阻器共同的等效电导能够从{3GH/2,GH,GH/2,0}中取值，从而达到等效扩展忆阻器阻态数目的效果。
本发明还提供了一种对交叉阵列中忆阻器阻值写入的方法，通过给交叉阵列的横线与纵线分别施加电压，根据训练需求，调整施加的电平信号。
由于忆阻器的阻态变换性质是当正向电压高过一个阈值V0时，阻态变为高阻；当负向电压低于一个阈值-V0时，阻态变为低阻。使接入信号呈现如下的特征：如果想要训练某一个忆阻器为高阻而不影响其他忆阻器存储的阻值，则找到这个忆阻器所在的横线与纵线，分别加上0和V0的电平信号，其余横线施加2V0/3(或V0/2)的电平信号，其余纵线施加V0/3(或V0/2)的电平信号。这样，其余节点处的压降只可能为±V0/3(或±V0/2)，不会超过上下阈值，这些节点处的忆阻器不会受到影响。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
图1为本发明第一实施例忆阻器交叉阵列分压等效扩展阻态结构的核心工作原理示意图。101～106表示的是分压控制装置的输入端，107～112所表示的横线将通过分压控制装置接收外界的电压信号，而113～118所表示的纵线将向外界输出电流信号。131、132指的是两个规格为3的分压控制单元。实际上这个规格是人为根据其更小的分压控制单元中开关的开闭来划分的，详见后图。以六条横线107～112和纵线113为例，电压信号转换为电流信号的方式将如下进行：将横线107、108通过输出线群接到外部的信号读取设备上，电平接地，形成施加在忆阻器上的电压差。分压控制装置内部结构决定，当分压功能开启时，如图所示的101、102、103三个输入端口中只有101能够起作用，并且有如下关系：V107＝V101，V108＝V101/2，V109＝V101/4，V110＝V104，V111＝V104/2，V112＝V104/4。根据电路分析可知，I114＝V107/R119+V108/R120+V109/R121+V110/R122+V111/R123+V112/R124，也可以表示成为I114＝V101*(G119+G120/2+G121/4)+V104*(G122+G123/2+G124/4)，而G119可取{GH,GL}中的一个值，其余类推，而GH>>2GL，因此可视作(G119+G120/2+G121/4)可取{7GH/4,3GH/2,5GH/4,GH,3GH/4,GH/2,GH/4,GL}中的一个值，等效于阻态数目发生了扩展，从原来的两个增加到现在的八个。电路加权求和的功能仍然保持。图1中展示的是每个分压控制装置由三个分压控制单元构成的情况，能够将阻态扩展到八种。如果每个分压控制装置由n个分压控制单元构成，则能够将阻态扩展到2n种，前提是GH>>2nGL。
图2为本发明第一实施例分压控制单元的工作原理示意图。如图2所示，选取三个分压控制单元作为例子进行阐述。201、202、203表示从外接收电压信号的线路，205、206、207表示通向交叉阵列的线路，208、211、214分别表示两级之间相连的分压信号输入线和分压信号输出线，209、212、213表示选通器，用以选择控制相应的分压控制单元是直接接通外界信号还是接通上一级分压后的信号，210表示控制单元内置的分压元件，本例的分压元件可以使输出电压为输入电压的二分之一。
配合参考图1、图2，将201、202、203对应图1中的101、102、103，将205、206、207对应图1中的109、108、107，那么为了实现图1的实施例，图2中的开关应该如是选通：选通器209连通线路201接入外界信号，选通器212连通线路211获得上一级分压后的信号，选通器213接通线路214获得上一级分压后的信号，由此达到V207＝V201，V206＝V201/2，V205＝V201/4的效果。由于选通器209接通线路201接入外界信号，而不接收来自上一级线路208的信息，认为这三个控制单元与上方的电路暂时孤立。实际使用过程中，可以通过改变选通器来控制实现n级分压电路。
图3为本发明第一实施例忆阻器交叉阵列分压等效扩展阻态结构写入模式下的工作原理示意图。301～306表示横线，307～312表示纵线，313～324表示其中一些忆阻器。在这种模式下，输出线群全部失能，输入线群选通，电平信号从左侧与上侧通入。例中需要写入的忆阻器为315号忆阻器，希望其余忆阻器不被影响。这时有两种方案可以使用，分别是三分阈值电压法和二分阈值电压法。
三分阈值电压法如图所示，如果希望对315号忆阻器进行低阻态写入，需要单独施加负向的V0电压，那么就在315号忆阻器所在的横线303上通入V0的电平信号，在315号忆阻器所在的纵线309上通入0电平信号，其余忆阻器的横线通入V0/3的电平信号，其余忆阻器的纵线通入2V0/3的电平信号。那么315号忆阻器上的电压差就为-V0，313、314、316、317、318号忆阻器上的电压差就为-V0/3，319、320、321、322、323号忆阻器上的电压差也为-V0/3，324号忆阻器上的电压差为V0/3。也即，仅有315号忆阻器上的压降达到了跳变的阈值。如果希望对315号忆阻器进行高阻态写入，需要单独施加正向的V0电压，那么类似的，在315号忆阻器所在的横线303上通入0电平信号，在315号忆阻器所在的纵线309上通入V0的电平信号，其余忆阻器的横线通入2V0/3的电平信号，其余忆阻器的纵线通入V0/3的电平信号。实际应用的时候可以将电压信号V0改为稍高一点的V，以保证希望被写入的忆阻器成功写入。
二分阈值电压法如图所示，如果希望对315号忆阻器进行低阻态写入，需要单独施加负向的V0电压，那么就在315号忆阻器所在的横线303上通入V0的电平信号，在315号忆阻器所在的纵线309上通入0电平信号，其余忆阻器的横线和纵线都通入V0/2的电平信号。那么315号忆阻器上的电压差就为-V0，313、314、316、317、318号忆阻器上的电压差就为-V0/2，319、320、321、322、323号忆阻器上的电压差也为-V0/2，324号忆阻器上的电压差为0。也即，仅有315号忆阻器上的压降达到了跳变的阈值。如果希望对315号忆阻器进行高阻态写入，需要单独施加正向的V0电压，那么类似的，在315号忆阻器所在的横线303上通入0电平信号，在315号忆阻器所在的纵线309上通入V0电平信号，其余忆阻器的横线和纵线都通入V0/2的电平信号。实际应用的时候可以将电压信号V0改为稍高一点的V，以保证希望被写入的忆阻器成功写入。
图4为本发明第二实施例忆阻器交叉阵列分压等效扩展阻态结构的工作示意图。401～406表示外部电压信号输入，407～412表示向外部输出电流的线路，413～418表示六个三级分压控制单元。与图1所示类似，图4所示的电路也能够做到将忆阻器的阻值等效扩展为八种。单独列出这一实施例的目的是，提示如果阻态扩展功能经常使用的话，分压控制装置中可以取消选通器，节省空间资源。
图5为与本发明有关的现有技术的工作示意图。501～506所表示的横线将接收外界的电压信号，而507～512所表示的纵线将向外界输出电流信号。以六条横线501～506和纵线507为例，513～524是涉及的一些忆阻器，电压信号转换为电流信号的方式将如下进行：将纵线507、508通过输出线群接到外部的信号读取设备上，电平接地，形成施加在忆阻器上的电压差。根据电路分析可知，I507＝V501/R513+V502/R514+V503/R415+V504/R516+V505/R517+V506/R518，其中V501表示501号线输入的电压信号，R513表示513号忆阻器当时的阻值，其余类推。该式也可表达为I507＝V501*G513+V502*G514+V503*G515+V504*G516+V505*G517+V506*G518，其中G513表示513号忆阻器当时的电导值。由此可见，从电压信号到电流信号，经过了加权求和的过程。G513可取{GH,GL}中的一个值，而GH>>GL，可以将GL视为0，这样便实现了“0、1”加权求和。其局限性在于只能实现二值加权求和，这对应用时神经网络的识别率有非常大的负面影响。另外，而本发明图1所示的分压阻值扩展功能，可以通过将选通器全部直接接往外部来关闭，这时实现的就是图5所示的现有技术的结构，也就是说本发明可以很好地兼容过去的技术以及在这种旧有技术下发展的其他技术。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (2)

1.一种在忆阻器交叉阵列中通过分压手段实现阻态数目扩展的结构，其特征在于，包含交叉阵列、分压控制装置；
所述交叉阵列包括横线、纵线、忆阻器，其中，横线之间平行，位于同一平面上；纵线之间平行，位于另一平面上；每条横线与每条纵线垂直交叉；在横线所在平面与纵线所在平面的法方向得到投影的交点，忆阻器处在这些交点上，每个忆阻器一端相应连接一条横线，另一端相应连接一条纵线；
所述分压控制装置将逐级分压后的电压信号，对应地输送到交叉阵列中作为输入线的多个横线或多个纵线，通过交叉阵列中作为输出线的多个纵线或多个横线输出电流信号，实现阻态的等效扩展，使n级分压所对应的忆阻器的等效的电导值逐级相加；
其中，每个忆阻器的高导态电导为GH，低导态电导为GL，GH»2nGL时，所述分压控制装置通过n级分压将阻态扩展到2n种；
输入线输入为本征电压信号时，等效于所连忆阻器的电导值从阻态集合｛GH,0｝中取值；每级的分压比例设为an；输入线输入为分压电压信号时，等效于所连忆阻器的电导值从阻态集合｛GH/an，0｝中取值；
还包括利用上述结构写入阻值的方法，包括：
所有分压控制单元的选通器，将外界输入的本征电压信号通向交叉阵列，实现二值加权求和；给交叉阵列的横线与纵线均施加电压信号，使交叉阵列单元进入训练状态；通过三分阈值电压法，对任意一个待训练的忆阻器进行低阻态写入时，待训练的忆阻器所在的横线施加V0的电平信号，所在的纵线施加0电平信号，其余忆阻器的横线施加V0/3的电平信号，其余忆阻器的纵线施加2V0/3的电平信号；
对待训练的忆阻器进行高阻态写入时，待训练的忆阻器所在的横线施加0电平信号，所在的纵线施加V0的电平信号，其余忆阻器的横线通入2V0/3的电平信号，其余忆阻器的纵线通入V0/3的电平信号；V0、-V0分别是忆阻器的阻态变换的正向电压阈值和负向电压阈值；
通过交叉阵列单元进入训练状态，还能使用二分阈值电压法来替代三分阈值电压法；
所述分压控制装置包含多个分压控制单元，每个分压控制单元包含正常电压信号输入端、分压电压信号输入端、选通器、正常电压信号输出端、分压电压信号输出端；
每个分压控制单元的分压电压信号输入端与其上一级分压控制单元的分压电压信号输出端连接，正常电压信号输入端与外界输入的本征电压信号连接，正常电压信号输出端与交叉阵列中作为输入线的横线连接，选通器决定通向交叉阵列的信号是本征电压信号还是分压电压信号。
2.一种忆阻器阻态的扩展方法，使用权利要求1中所述在忆阻器交叉阵列中通过分压手段实现阻态数目扩展的结构，其特征在于，所述扩展方法中，通过分压控制装置对外界输入的本征电压信号进行分压，交叉阵列对应线路输出的电流信号，为本征电压信号与一个忆阻器的电导值的乘积，逐级加上每一级分压的电压信号与相应一级忆阻器的电导值的乘积之后的和值，实现对忆阻器的阻态数目的扩展。
CN201811391904.6A 2018-11-21 2018-11-21 忆阻器交叉阵列分压等效扩展阻态数目的结构及相关方法 Active CN109543831B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811391904.6A CN109543831B (zh) 2018-11-21 2018-11-21 忆阻器交叉阵列分压等效扩展阻态数目的结构及相关方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811391904.6A CN109543831B (zh) 2018-11-21 2018-11-21 忆阻器交叉阵列分压等效扩展阻态数目的结构及相关方法

Publications (2)

Publication Number Publication Date
CN109543831A CN109543831A (zh) 2019-03-29
CN109543831B true CN109543831B (zh) 2024-03-19

Family

ID=65849014

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811391904.6A Active CN109543831B (zh) 2018-11-21 2018-11-21 忆阻器交叉阵列分压等效扩展阻态数目的结构及相关方法

Country Status (1)

Country Link
CN (1) CN109543831B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102789811A (zh) * 2012-06-15 2012-11-21 中国人民解放军国防科学技术大学 面向纳米交叉杆结构的多值忆阻器自适应编程电路及方法
CN103199813A (zh) * 2013-04-27 2013-07-10 清华大学 基于负反馈思想的忆阻器阻值状态控制电路
WO2015072958A1 (en) * 2013-11-12 2015-05-21 Hewlett-Packard Development Company, L.P. Nonlinear memristor devices with three-layer selectors
CN105511534A (zh) * 2014-09-22 2016-04-20 联合聚晶股份有限公司 多级分压电路
CN106373611A (zh) * 2016-09-29 2017-02-01 华中科技大学 一种存储与计算阵列结构及其操作方法
CN108665061A (zh) * 2017-03-28 2018-10-16 华为技术有限公司 数据处理装置和用于卷积计算的计算设备
CN109524039B (zh) * 2018-11-21 2020-10-09 复旦大学 一种忆阻器阻态数目扩展的结构及相关方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102789811A (zh) * 2012-06-15 2012-11-21 中国人民解放军国防科学技术大学 面向纳米交叉杆结构的多值忆阻器自适应编程电路及方法
CN103199813A (zh) * 2013-04-27 2013-07-10 清华大学 基于负反馈思想的忆阻器阻值状态控制电路
WO2015072958A1 (en) * 2013-11-12 2015-05-21 Hewlett-Packard Development Company, L.P. Nonlinear memristor devices with three-layer selectors
CN105511534A (zh) * 2014-09-22 2016-04-20 联合聚晶股份有限公司 多级分压电路
CN106373611A (zh) * 2016-09-29 2017-02-01 华中科技大学 一种存储与计算阵列结构及其操作方法
CN108665061A (zh) * 2017-03-28 2018-10-16 华为技术有限公司 数据处理装置和用于卷积计算的计算设备
CN109524039B (zh) * 2018-11-21 2020-10-09 复旦大学 一种忆阻器阻态数目扩展的结构及相关方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Memristor-CMOS Analog Coprocessor for Acceleration of High-Performance Computing Applications;Nihar Athreyas等;《ACM Journal on Emerging Technologies in Computing Systems》;20181101;第14卷(第3期);1-30 *
基于忆阻器存储阵列的读写及逻辑运算研究;张华;《中国优秀硕士学位论文全文数据库_信息科技辑》;20161215;第24-25页第3.1节第3-5段、图3.1-3.2、第28页第3.2.1节第1-6段、图3.5 *
基于忆阻的非易失性存储方法的研究;陈敏;《中国优秀硕士学位论文全文数据库_信息科技辑》;20170615;1-62 *
基于电压比例技术实现毫伏级交流电压的量值溯源;潘仙林等;《电测与仪表》;20170410;第54卷(第7期);第82页第1.2节第1段、图2 *

Also Published As

Publication number Publication date
CN109543831A (zh) 2019-03-29

Similar Documents

Publication Publication Date Title
US11354569B2 (en) Neural network computation circuit including semiconductor storage elements
CN110111827B (zh) 一种基于多个单值阻变存储器的多值阻变结构
CN109388853B (zh) 一种单双极混合高效忆阻逻辑电路及其控制方法
US11171650B2 (en) Reversible logic circuit and operation method thereof
CN110827898B (zh) 一种基于忆阻器的电压-电阻式可逆逻辑电路及其操作方法
US20210342678A1 (en) Compute-in-memory architecture for neural networks
TW202032545A (zh) 記憶體裝置及其操作方法
CN110569962A (zh) 一种基于1t1r存储器阵列的卷积计算加速器及其操作方法
CN105356876A (zh) 基于忆阻器的逻辑门电路
CN109524039B (zh) 一种忆阻器阻态数目扩展的结构及相关方法
WO2021135180A1 (zh) 一种存储器阵列结构
CN110445489B (zh) 一种数位比较电路及其操作方法
WO2021178585A1 (en) Compute-in-memory dynamic random access memory
CN108229669A (zh) 神经网络阵列的自学习
CN108920788B (zh) 基于忆阻器非实质蕴涵逻辑的编、译码电路的操作方法
JP4510895B2 (ja) ナノスケール状態機械、ナノスケールパイプライン及び他のナノスケール電子回路において用いるためのナノスケールラッチ及びインピーダンス符号化ロジック
CN109543831B (zh) 忆阻器交叉阵列分压等效扩展阻态数目的结构及相关方法
KR20230025401A (ko) 머신 러닝을 위한 전하 펌프 기반 전류 모드 뉴런
US9761309B2 (en) Sensing circuit for resistive memory array
CN116935929A (zh) 互补式存储电路及存储器
CN113222131B (zh) 基于1t1r的可实现带符号权重系数的突触阵列电路
KR20190126101A (ko) 최대 우도로의, 메시지/라벨 연관들 및 라벨/메시지 연관들의 비휘발성 저장, 취출 및 관리를 위한 자동화 방법 및 연관 디바이스
CN112071346A (zh) 基于忆阻器簇的3d交叉阵列结构
US10720925B2 (en) Integrated circuit
Laiho et al. Memristive analog arithmetic within cellular arrays

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant