CN110445489B - 一种数位比较电路及其操作方法 - Google Patents

Abstract

本发明公开了一种数位比较电路及其操作方法，数位比较电路由忆阻器和晶体管组成，其中忆阻器的负极与晶体管的漏极相连，忆阻器用于基于状态的变化来进行数位比较，晶体管用于通过调节栅极电压来控制流经忆阻器的电流进而控制忆阻器的阻值，改变忆阻器状态。通过在晶体管的栅极输入大于晶体管开启电压的电压，使晶体管导通，利用晶体管的调控特性和忆阻器在不同操作电压下具有多阻态的特点，以电压信号为输入，电阻态为输出，根据输出结果判断输入之间的大小关系，实现了数位比较功能，其扩展性较强，易扩展成多位二进制数位比较电路，电路所占面积较小，电路复杂度低。

Description

一种数位比较电路及其操作方法

技术领域

本发明属于数字电路领域，更具体地，涉及一种数位比较电路及其操作方法。

背景技术

在各种数字系统尤其是在数字电子计算机中，经常需要对两个二进制数进行大小判别，然后根据判别结果转向执行某种操作。用来完成二进制数的大小比较的逻辑电路称为数位比较器。在数字电路中，数位比较器的输入是要进行比较的二进制数，输出是比较的结果。

对于两个二进制数，比较的结果只有三种：大于、等于和小于，相应地会得到三种逻辑输出。逻辑输出与逻辑输入之间存在逻辑关系，可以通过搭建逻辑电路来实现这样的逻辑关系。在现有的CMOS数字电路技术中，当对两个一位二进制数进行比较时，就需要两个非门电路、两个与门电路以及一个同或门电路，每个门电路又会由多个晶体管组成，占用了较大的面积；若对多位二进制数进行比较时，比较电路将会变得更为复杂；如果通过重复使用一位数的数位比较器来实现多位数的比较功能，则会延长整个操作的时间。

因此，提出一种面积小、数位扩展时电路复杂度低、时延小的数位比较电路及其操作方法是亟需解决的问题。

发明内容

针对现有技术的缺陷，本发明的目的在于提供一种数位比较电路及其操作方法，旨在解决现有技术中由于对二进制数进行比较所需的门电路采用晶体管组成而导致的电路复杂度较高的问题。

为实现上述目的，本发明一方面提供了一种数位比较电路，包括忆阻器、晶体管；其中，忆阻器的负极与晶体管的漏极相连；

忆阻器用于基于状态的变化来进行数位比较；

晶体管用于通过调节栅极电压来控制流经忆阻器的电流进而控制忆阻器的阻值，改变忆阻器状态；

优选地，忆阻器包括第一状态、第二状态、第三状态，三种状态之间可以互相转换。

优选地，忆阻器的第一状态、第三状态分别对应于忆阻器的最低组态和最高阻态，忆阻器第二状态的电阻值处于第一状态与第三状态下的电阻值之间；理论上，第二状态的电阻值应该为第一状态和第三状态下电阻值的几何平均值，但考虑到实际忆阻器件阻值的波动性，在几何平均值附近的能够明显和第一状态及第三状态区分的阻值，都属于第二状态范畴。

优选地，晶体管为NMOS晶体管或者PMOS晶体管；

利用晶体管的开关特性，在忆阻器的正极和晶体管的源极之间施加操作电压，可以使忆阻器在三个电阻状态之间的转换。

本发明一方面提供了一种数位比较电路的操作方法，包括以下步骤：

S1、将忆阻器的初始状态预设为第二状态；

S2、在晶体管的栅极输入大于晶体管开启电压的电压，使晶体管导通；

S3、晶体管导通的同时，将待比较的二进制数p和q转换为相对应的电压信号V_p和V_q，分别从忆阻器的正极和晶体管的源极输入；

S4、读取忆阻器阻值，通过判断忆阻器的状态，进行数位比较。

优选地，待比较的二进制数为0或者1；当待比较的二进制数为0时，将其转换为0V的电压；当待比较的二进制数为1时，将其转换为电压V_H，其中，V_H大于V₂，且大于V₃，V₂为忆阻器1从第二状态转换到第一状态的阈值电压，V₃为忆阻器从第二状态转化到第三状态的阈值电压。

优选地，当忆阻器从第二状态阻变至第三状态时，忆阻器正极处的二进制数p小于晶体管源极处的二进制数q；当忆阻器的状态不发生改变仍然为第二状态时，忆阻器正极处的二进制数p与晶体管源极处的二进制数q相等；当忆阻器从第二状态阻变至第一状态时，忆阻器正极处的二进制数p大于晶体管源极处的二进制数q。

本发明还提供了一种多位二进制数位比较电路，由本发明所提供的数位比较电路扩展所得，包括多个忆阻器和多个晶体管；其中，忆阻器的个数与晶体管的个数相同，忆阻器的负极与晶体管的漏极相连，忆阻器的正极分别连接到字线上，晶体管的源极分别连接在位线上，晶体管的栅极共同连接在同一选择线上。

本发明还提供了一种多位二进制数位比较电路的操作方法，包括以下步骤：

S1、将所有忆阻器的初始状态预设为第二状态；

S2、在共用的选择线上输入大于晶体管开启电压的电压，使所有晶体管导通；

S3、晶体管导通的同时，将待比较的多位二进制数转换为相对应的电压信号，同一时间分别从每个忆阻器所在的字线和位线端输入；

S4、从高位到低位依次读取忆阻器阻值，判断两个数的大小。

进一步优选地，在步骤S1中，通过调节晶体管的源漏极电压幅度或者将晶体管的源漏极电压幅度保持不变，通过调节晶体管的栅极电压对忆阻器限流将忆阻器的初始状态预设为第二状态。

通过本发明所构思的以上技术方案，与现有技术相比，具有以下有益效果：

1、本发明提供了一种数位比较电路及其操作方法，数位比较电路由忆阻器和晶体管组成，利用晶体管的调控特性和忆阻器在不同操作电压下具有多阻态的特点，以电压信号为输入，电阻态为输出，根据输出结果判断输入之间的大小关系，实现了数位比较功能，电路所占面积较小，电路复杂度低。

2、本发明所提供的数位比较电路通过采用多组忆阻器与晶体管组合可以扩展为多位二进制数比较电路，电路复杂度低，可扩展性强。

3、本发明所提供的数位比较电路及其操作方法，根据忆阻器非易失的特点，数位比较功能完成后，逻辑输出直接存储在忆阻器中，无需额外的数据传输与存储，降低了功耗并减少了时延。

附图说明

图1是本发明所提供的数位比较电路结构示意图；

图2是本发明所提供的忆阻器三级电阻态之间的转换关系示意图；

图3是本发明所提供的一位二进制数的数位比较功能实现示意图；

图4是本发明所提供的多位二进制数的数位比较电路结构示意图；

图5是本发明实施例1所提供的多位二进制数的数位比较操作示意图；

图6是本发明实施例2所提供的多位二进制数的数位比较操作示意图。

1：忆阻器 2：晶体管

11：忆阻器正极 12：忆阻器负极

21：晶体管栅极 22：晶体管漏极

23：晶体管源极 401：阵列第一忆阻器

402：阵列第二忆阻器 403：阵列第三忆阻器

404：阵列第四忆阻器 411：阵列第一字线

412：阵列第二字线 413：阵列第三字线

414：阵列第四字线 421：阵列选择线

431：阵列第一位线 432：阵列第二位线

433：阵列第三位线 434：阵列第四位线

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

为了实现上述目的，本发明提供了一种数位比较电路，如图1所示为一种数位比较电路，包括忆阻器1、晶体管2；其中，忆阻器1是二端器件，包含正极11和负极12；晶体管2是三端器件，包含栅极21、漏极22、源极23。在数位比较电路中，忆阻器1的负极12和晶体管2的漏极22相连。

忆阻器1用于基于状态的变化来进行数位比较；

具体的，当电流从忆阻器1的正极11流向负极12时，忆阻器1的电阻值会变低，降低到某一阻值后，不再继续受正向电流影响，这一阻值为忆阻器1的最低阻值；当电流从负极12流向正极11时，忆阻器1的电阻值会变高，升高到某一阻值后，不再继续受反向电流影响，这一阻值为忆阻器的最高阻值。通过控制忆阻器1正极11和负极12之间的电流或电压，可以使忆阻器在最低阻值和最高阻值之间转换，包含高于最低阻值且低于最高阻值的中间阻值。

具体的，忆阻器1包括第一状态、第二状态、第三状态，三种状态之间可以互相转换。具体的，虽然可以通过对忆阻器进行电流或电压上的微调，使忆阻器达到非常多的中间阻态，但过多的中间阻态会导致邻近的阻态之间难以有效区分。因此，本发明中只选取一个中间阻态作为忆阻器的第二状态，而忆阻器的最低阻态和最高阻态分别作为第一状态和第三状态。为了能使三个状态容易被有效区分，理论上，第二状态的电阻值应为第一状态和第三状态的几何平均值，但考虑到实际忆阻器件阻值的波动性，在几何平均值附近的能够明显和第一状态及第三状态区分的阻值，都属于第二状态范畴。

具体的，可以通过在忆阻器1的正负极之间施加不同的操作电压，来改变忆阻器的状态。如图2所示为忆阻器三级电阻态之间的转换关系示意图，当忆阻器1处于第一状态时，将忆阻器1的正极11接地，在负极12处施加电压V₁，使其阻变至第二状态；在负极12处施加电压V₅可以使其阻变至第三状态。当忆阻器处于第二状态时，将忆阻器1的负极接地，在正极12处施加电压V₂可以使其阻变至第一状态；将忆阻器1的正极接地，在负极12处施加电压V₃可以使其阻变至第三状态。当忆阻器处于第三状态时，将忆阻器1的负极接地，在正极12处施加电压V₄可以使其阻变至第二状态；在正极12处施加V₆可以直接使其阻变至第一状态。其中，V₁、V₃、V₅为在忆阻器正极接地时在忆阻器负极施加的正电压，分别为忆阻器1从第一状态转换到第二状态、从第二状态转换到第三状态、第一状态转换到第三状态的阈值电压；V₂、V₄、V₆为在忆阻器负极接地时在忆阻器正极施加的正电压，分别为忆阻器1从第二状态转换到第一状态、第三状态转换到第二状态、第三状态转换到第一状态的阈值电压。在数值大小上满足：V₁小于V₃，V₁小于V₅，V₂大于V₄，V₄小于V₆。以Pt/HfO₂(10nm)/TiN忆阻器为例，V₁取值为1V，V₂取值为1V，V₃取值为2V，V₄取值为0.6V，V₅取值为2.5V，V₆取值为1.5V。

晶体管2用于通过调节栅极电压来控制流经忆阻器的电流进而控制忆阻器的阻值，改变忆阻器状态；

具体的，当晶体管2的栅极电压达到开启电压时，晶体管2的漏极22和源极23之间呈导通状态；当晶体管2的栅极电压低于开启电压时，晶体管2的漏极22和源极23之间呈断开状态；上述特性为晶体管2的开关特性。通过改变晶体管2栅极电压的大小还能调控其漏极22和源极23之间的电流大小，当晶体管2在导通状态下，如果增大栅极21的电压，则漏极22和源极23之前的电流也会变大，故可以通过调节栅极电压的大小来控制数位比较电路的电流，进而调节忆阻器1的阻值。

利用晶体管2的开关特性，在忆阻器1的正极11和晶体管2的源极23之间施加不同的操作电压，可以使忆阻器1在三个电阻状态之间的转换，进而判断在忆阻器1的正极11和晶体管2的源极23之间的电压大小。

优选地，晶体管2为NMOS晶体管或者PMOS晶体管；如果是NMOS晶体管，则比较电路中所有的操作电压都是正电压；如果是PMOS晶体管，则比较电路中所有的操作电压都为负电压。本实施例以NMOS晶体管为例来进行说明。

本发明一方面提供了一种数位比较电路的操作方法，包括以下步骤：

S1、将忆阻器1的初始状态预设为第二状态；

具体的，通过调节晶体管2的源漏极电压幅度或者将晶体管2的源漏极电压幅度保持不变，通过调节晶体管2的栅极电压对忆阻器1限流将忆阻器1的初始状态预设为第二状态。具体的，当晶体管2的源漏极电压Vds一定时，晶体管2的栅极电压Vg能调控晶体管2的源漏电流Ids大小，这是晶体管的限流特性。

S2、在晶体管2的栅极21输入大于晶体管2开启电压的电压V_G，使晶体管导通；

S3、晶体管导通的同时，将待比较的二进制数p和q转换为相对应的电压信号V_p和V_q，分别从忆阻器1的正极11和晶体管2的源极23输入；

具体的，待比较的二进制数p或q为0或者1；当待比较的二进制数为0时，将其转换为0V的电压；当待比较的二进制数为1时，将其转换为电压V_H；其中，V_H大于V₂，且大于V₃，V₂为忆阻器1从第二状态转换到第一状态的阈值电压，V₃为忆阻器1从第二状态转化到第三状态的阈值电压；

S4、读取忆阻器阻值，通过判断忆阻器1的状态，进行数位比较。

具体的，当忆阻器1从第二状态阻变至第三状态时，忆阻器1正极11处的二进制数p小于晶体管2源极23处的二进制数q；当忆阻器1的状态不发生改变仍然为第二状态时，忆阻器1正极处11的二进制数p与晶体管源极23处的二进制数q相等；当忆阻器1从第二状态阻变至第一状态时，忆阻器1正极11处的二进制数p大于晶体管2源极23处的二进制数q。

具体的，如图3所示为本发明所提供的一位二进制数的数位比较功能实现示意图，当p小于q，即p＝0，q＝1时，V_p＝0，V_q＝V_H，由于V_H大于V₃，故忆阻器会从第二状态阻变至第三状态；当p等于q，即p＝q＝0或p＝q＝1时，V_p＝V_q＝0或V_p＝V_q＝V_H，由于这两种情况下忆阻器两端的压降为0，故忆阻器的电阻状态保持不变，仍为第二状态；当p大于q，即p＝1，q＝0时，V_p＝V_H，V_q＝0，由于V_H大于V₂，故忆阻器会从第二状态阻变至第一状态。

当在忆阻器1的正极11和晶体管2的源极23施加电压信号时，即可根据忆阻器的状态变化情况完成数位比较计算，并且计算结果以电阻的形式直接存储在忆阻器中，不需要消耗额外的存储单元。只要施加非常小的不足以改变电阻状态的读取电压，读取忆阻器的电阻状态，就可以获得计算结果。

本发明还提供了一种多位二进制数位比较电路，由本发明所提供的数位比较电路扩展所得，包括多个忆阻器和多个晶体管；其中，忆阻器的个数与晶体管的个数相同，忆阻器的负极与晶体管的漏极相连，忆阻器的正极分别连接到字线上，晶体管的源极分别连接在位线上，晶体管的栅极共同连接在同一选择线上。

具体的，以四位二进制数进行比较为例，如图4所示为本发明所提供的多位二进制数的数位比较电路结构示意图，图中使用4个忆阻器来执行两个4位数A＝A₃A₂A₁A₀和B＝B₃B₂B₁B₀的比较。忆阻器401到忆阻器404共用一条选择线421和一条位线431，正极分别在字线411到414上，晶体管源极分别在位线431到434上。4个忆阻器分别执行两个4位数的每一位的比较功能。例如，对于第一位A3和B3的比较，首先将忆阻器401操作到第二状态；其次在选择线421上施加电压V_g使晶体管导通，同时将A3和B3的数字信息转化为相应的电压信号，分别施加在字线411和位线431上，完成A3和B3信息的比较功能。对于后三位数的比较，可用同样的操作方法在忆阻器402、忆阻器403和忆阻器404中完成。可以同时将四位数的电压信号施加在相应的字线和位线上，一次完成所有位的比较。

基于扩展所得的多位二进制数的数位比较电路，本发明还提供了一种多位二进制数位比较电路的操作方法，包括以下步骤：

S1、将所用的所有忆阻器的初始状态预设为第二状态；

S2、在共用的选择线上输入大于晶体管开启电压的电压V_g，使所有晶体管导通；

S3、晶体管导通的同时，将待比较的多位二进制数转换为相对应的电压信号，同一时间分别从每个忆阻器所在的字线和位线端输入；

S4、从高位到低位依次读取忆阻器阻值，判断两个数的大小。

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明所提供的基于扩展所得的多位二进制数的数位比较电路的操作方法进行进一步详细说明。

实施例1、

如图5所示为本发明实施例1所提供的多位二进制数的数位比较操作示意图。对四位二进制数A＝A₃A₂A₁A₀和B＝B₃B₂B₁B₀进行数位比较，其中A＝0101，B＝0101，四位数的比较功能分别在忆阻器M₁、M₂、M₃和M₄中进行。首先将4个忆阻器预操作为第二状态，其次将A和B转化为相应的电压信号，对于A＝0101，四个电压信号分别为0、V_H、0和V_H；对于B＝0101，四个电压信号分别为0、V_H、0和V_H；然后施加V_g电压使晶体管导通，并在每个忆阻器所在的字线和位线上施加相应的电压信号，完成比较操作。

本实施例中，每个忆阻器两端的压降都为0，所以四个忆阻器都不会发生阻态变化，施加读取电压后，四个忆阻器的状态都为第二状态，所以有A₃＝B₃，A₂＝B₂，A₁＝B₁，A₀＝B₀，即A＝B。

实施例2、

如图6所示为本发明实施例2所提供的多位二进制数的数位比较操作示意图。对四位二进制数A＝A₃A₂A₁A₀和B＝B₃B₂B₁B₀进行数位比较，其中A＝0101，B＝0101，四位数的比较功能分别在忆阻器M₁、M₂、M₃和M₄中进行。首先将4个忆阻器预操作为第二状态；其次将A和B转化为相应的电压信号，对于A＝0101,四个电压信号分别为0、V_H、0和V_H；对于B＝1000，四个电压信号分别为V_H、0、0和0；然后施加V_g电压使晶体管导通，并在每个忆阻器所在的字线和位线上施加相应的电压信号，完成比较操作。

本实施例中，忆阻器M₁两端的压降为-V_H，所以会阻变至第三状态；忆阻器M₂和M₃两端压降都为0，所以两个忆阻器都不会发生阻态变化，仍为第二状态；忆阻器M₄两端的压降为V_H，所以会阻变至第一状态。所以有A₃＜B₃，A₂＝B₂，A₁＝B₁，A₀＞B₀。因为高位数的优先级大于低位数，所以A<B。

本发明提供的由忆阻器和晶体管组成的比较电路，利用晶体管的调控特性和忆阻器在不同操作电压下具有多阻态的特点，以电压信号为输入，电阻态为输出，根据输出结果判断输入之间的大小关系，实现了数位比较功能，同时具有面积小、易扩展、扩展时电路复杂度低及延时低等优点。

本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种数位比较电路的操作方法，其特征在于，所述数位比较电路包括忆阻器和晶体管；所述忆阻器的负极与所述晶体管的漏极相连；

所述忆阻器包括第一状态、第二状态和第三状态，三种状态之间可以互相转换；所述忆阻器的第一状态、第三状态分别对应于忆阻器的最低组态和最高阻态，忆阻器第二状态的电阻值处于第一状态与第三状态下的电阻值之间；所述忆阻器用于基于状态的变化来进行数位比较；

所述晶体管用于通过调节栅极电压来控制流经忆阻器的电流进而控制忆阻器的阻值，改变忆阻器状态；

所述数位比较电路的操作方法，包括以下步骤：

S1、将忆阻器的初始状态预设为第二状态；

S2、在晶体管的栅极输入大于晶体管开启电压的电压，使晶体管导通；

S3、晶体管导通的同时，将待比较的二进制数p和q转换为相对应的电压信号V_p和V_q，分别从忆阻器的正极和晶体管的源极输入；

S4、读取忆阻器阻值，通过判断忆阻器的状态，进行数位比较。

2.根据权利要求1所述的数位比较电路的操作方法，其特征在于，所述晶体管为NMOS晶体管或者PMOS晶体管。

3.根据权利要求1所述的数位比较电路的操作方法，其特征在于，所述待比较的二进制数为0或者1；当待比较的二进制数为0时，将其转换为0V的电压；当待比较的二进制数为1时，将其转换为电压V_H，其中，V_H大于V₂，且大于V₃，V₂为忆阻器从第二状态转换到第一状态的阈值电压，V₃为忆阻器从第二状态转化到第三状态的阈值电压。

4.根据权利要求1所述的数位比较电路的操作方法，其特征在于，当忆阻器从第二状态阻变至第三状态时，忆阻器正极处的二进制数p小于晶体管源极处的二进制数q；当忆阻器的状态不发生改变仍然为第二状态时，忆阻器正极处的二进制数p与晶体管源极处的二进制数q相等；当忆阻器从第二状态阻变至第一状态时，忆阻器正极处的二进制数p大于晶体管源极处的二进制数q。

5.一种多位二进制数位比较器电路的操作方法，其特征在于，所述多位二进制数位比较器电路包括多个忆阻器和多个晶体管；忆阻器的个数与晶体管的个数相同；一个忆阻器对应一个晶体管，且忆阻器的负极与对应晶体管的漏极相连；各忆阻器的正极分别连接到对应的字线上，各晶体管的源极分别连接在对应的位线上，各晶体管的栅极共同连接在同一选择线上；

所述忆阻器包括第一状态、第二状态和第三状态，三种状态之间可以互相转换；所述忆阻器的第一状态、第三状态分别对应于忆阻器的最低组态和最高阻态，忆阻器第二状态的电阻值处于第一状态与第三状态下的电阻值之间；

所述多位二进制数位比较器电路的操作方法，包括以下步骤：

S1、将所有忆阻器的初始状态预设为第二状态；

S2、在共用的选择线上输入大于晶体管开启电压的电压，使所有晶体管导通；

S3、晶体管导通的同时，将待比较的多位二进制数转换为相对应的电压信号，同一时间分别从每个忆阻器所在的字线和位线端输入；

S4、从高位到低位依次读取忆阻器阻值，判断两个数的大小。

6.根据权利要求5所述的多位二进制数位比较器电路的操作方法，其特征在于，所述晶体管为NMOS晶体管或者PMOS晶体管。

Images