CN114171070B - 一种基于忆阻器的存储电路及其存储方法 - Google Patents

Abstract

本发明提出了一种基于忆阻器的存储电路，包括信号输出单元、寻址单元、交叉阵列单元、存储状态读取单元和信号调节单元；所述信号输出单元能够根据存储数据的需求输出相应的写入或读取信号，读写信号由寻址单元控制并输入到交叉阵列单元；交叉阵列单元中的每个存储单元都能进行四值存储，与二值存储单元相比具有更高的存储密度。本发明提出了基于反馈和脉冲宽度调节的存储方法，该方法更具灵活性和包容性，能够使得忆阻器在具有某些缺陷的情况下进行数据存储，采用基于反馈和脉冲宽度调节的方法来进行存储状态的写入以及重写，能够使得数据存储更加精确。

Description

一种基于忆阻器的存储电路及其存储方法

技术领域

本发明涉及非易失性存储领域，特别是涉及一种基于忆阻器的非易失性存储电路以及多值存储方法。

背景技术

忆阻器具有非易失性、纳米级尺寸以及低功耗等特性，忆阻器的这些特性使其在交叉阵列存储结构上进行应用时具有很大的优势，忆阻器的阻值可以被划分为多个层次，因此忆阻器具有实现多值存储功能的潜力。利用忆阻器进行数据存储的难题在于如何设计合理的存储电路结构以及如何对忆阻器进行精准的数据读写操作。

忆阻存储电路中基本存储单元一般由晶体管和忆阻器组成，晶体管具有开关作用，使得被选择的存储单元能够在不影响其他存储单元的情况下进行数据的读写。然而，忆阻器与晶体管在组成材料以及结构上存在差异，这种差异会导致基本存储单元产生兼容性问题，不仅会影响整个存储结构的稳定性，并给外围读写电路的设计带来困难。忆阻存储电路一般采用固定脉冲信号的方法进行数据存储，即对存储电路中每个基本存储单元施加相同的写入或重写信号以达到数据存储的需求，然而实物忆阻器与理想忆阻器相比存在一定的缺陷，利用这种方式对存在缺陷的忆阻器进行数据写入或重写时，往往不能让忆阻器达到正确的存储状态，从而造成存储故障使得下一步工作无法进行。

发明内容

为了解决上述问题，本发明提供了一种基于忆阻器的存储电路及其存储方法，本发明提出的存储电路其基本存储单元完全由相同的忆阻器组成，缓解了由于器件差异带来的兼容性问题；本发明提出了基于反馈和脉冲宽度调节的存储方法，该方法更具灵活性和包容性，能够使得忆阻器在具有某些缺陷的情况下进行数据存储。

一种基于忆阻器的存储电路，其特征在于，包括信号输出单元、寻址单元、交叉阵列单元、存储状态读取单元和信号调节单元；所述信号输出单元能够根据存储数据的需求输出相应的写入或读取信号，读写信号由寻址单元控制并输入到交叉阵列单元；所述交叉阵列单元由基本存储电路单元组成，每个基本存储电路单元包括忆阻逻辑开关以及用来存储数据的忆阻器，忆阻逻辑开关的输入端口共有四个，分别是正电压端、正电压控制端、负电压端以及负电压控制端；在交叉阵列单元中，第N列基本存储单元的正电压端相接，并接入寻址单元的第N列正电压信号输出端，第N列基本存储单元的负电压端相接，并接入寻址单元的第N列负电压信号输出端，第N行基本存储单元的正电压控制端相接，并接入寻址单元的第N行正电压控制信号输出端，第N行基本存储单元的负电压控制端相接，并接入寻址单元的第N行负电压控制信号输出端，N是正整数，N＝1,2,3,……；所述存储状态读取单元由电流控制电压源、电压比较器以及电阻组成，电流控制电压源的电流控制端接交叉阵列中每个存储数据的忆阻器的负极，电压输出负极接地，电压输出正极分别通过电阻R2、R5、R8以及R11接电压比较器VC₁、VC₂、VC₃以及VC₄的同相输入端，电压比较器VC₁、VC₂、VC₃以及VC₄的反相输入端分别通过电阻R3、R6、R9、以及R12接电压Uref3、Uref4、Uref5以及Uref6，四个电压比较器的同相电源端接Uref1，反相电源端接电压Uref2，电压比较器的输出端分别通过电阻R1、R4、R7、以及R10接电压Uref1。

优选的，所述交叉阵列单元中的忆阻逻辑开关由忆阻器M1、M2、M3、M4、M5、M6、M7以及M8组成；忆阻逻辑开关的正电压端为忆阻器M2负极，M2正极接M4负极；正电压控制端为忆阻器M1负极，M1正极接M3负极；负电压端为忆阻器M6正极，M6负极接M8正极；负电压控制端为忆阻器M5正极，M5负极接M7正极；忆阻器M3的正极、M4的正极、M7的负极以及M8的负极相接，作为忆阻逻辑开关的输出端。

优选的，所述交叉阵列单元中每个存储数据的忆阻器具有阈值特性，当输入忆阻器的正电压信号大于其正向阈值，或者输入忆阻器的负电压信号小于其反向阈值时，能够改变忆阻器的存储状态，当输入忆阻器的正电压信号小于其正向阈值时，能够在不改变其状态的情况下进行存储数据的读取，存储数据的忆阻器具有四种存储状态，与“1000”、“1100”、“1110”以及“1111”四种存储数据相对应。

一种基于忆阻器的存储电路的存储方法，当忆阻器无缺陷时，利用固定脉冲信号方法对存储电路进行数据存储，其中“1000”数据对应的写入信号脉冲宽度为50ms，振幅为5V；“1100”数据对应的写入信号脉冲宽度为100ms，振幅为5V；“1110”数据对应的写入信号脉冲宽度为150ms，振幅为5V；“1111”数据对应的写入信号脉冲宽度为200ms，振幅为5V；

当忆阻器存在缺陷时，固定脉冲信号方法无法达到数据存储的需求，利用基于反馈和脉冲宽度调节方法来进行存储数据的写入以及重写；利用基于反馈和脉冲宽度调节方法进行数据存储的过程如下：在数据写入之前，对忆阻器的存储状态进行读取，判断其是否在设定值范围内，如果不在范围内，则需计算当前存储状态与所需要存储数据对应存储状态之间的误差，也就是在读信号下交叉阵列单元中每个基本存储单元的当前电流值I_MC与存储状态设定电流值I_MS之间的误差，然后根据误差输入相应的写入信号，第一次写入过程结束后，再次进行误差计算，并根据更新后的误差调整写入信号的脉冲宽度，从而继续下一步写入过程；每次写入过程结束后，都要对基本存储单元的当前状态进行读取并计算误差，直至存储状态达到需求。

优选的，在读取基本存储单元存储状态的过程中，判断依据为基本存储单元的电流I_M，电流I_M通过存储状态读取单元中的电流控制电压源CCVS转换成电压Ua，转换关系由电流控制电压源CCVS的转移电阻β决定；电流控制电压源CCVS的输出电压Ua与电压Uref3、Uref4、Uref5以及电压Uref6分别进行比较，当Ua大于或等于电压Uref3时，电压比较器VC₁的输出电压等于电压Uref1，否则等于电压Uref2，当Ua大于或等于电压Uref4时，电压比较器VC₂的输出电压等于电压Uref1，否则等于电压Uref2，当Ua大于或等于电压Uref5时，电压比较器VC₃的输出电压等于电压Uref1，否则等于电压Uref2，当Ua大于或等于电压Uref6时，电压比较器VC₄的输出电压等于电压Uref1，否则等于电压Uref2。

优选的，忆阻器的缺陷是利用忆阻器缺陷模拟电路进行模拟，忆阻器缺陷模拟电路由忆阻逻辑开关、数据存储忆阻器以及可调电阻组成，可调电阻与数据存储忆阻器并联，在适合的范围内改变可调电阻的阻值会导致数据读写过程中电流I_M产生变化，从而导致基本存储单元存储状态产生改变。

与现有技术比较，本发明的优点是：

1.利用忆阻器搭建逻辑开关电路，再利用逻辑开关电路搭建交叉阵列结构，实现完全由忆阻器组成的交叉阵列存储电路，缓解由于器件差异带来的兼容性问题；

2.存储电路中的每个存储单元都能进行四值存储，与二值存储单元相比具有更高的存储密度；

3.利用基于反馈和脉冲宽度调节的存储方法来进行数据存储，不仅能够在忆阻器具有某些缺陷的情况下进行数据存储，而且能够提升数据存储的精确程度。

附图说明

图1为一种基于忆阻器的存储电路结构图；

图2为一种基于忆阻器的存储电路的基本存储单元及其简化图；

图3为一种基于忆阻器的存储电路的存储状态读取电路图；

图4为一种基于忆阻器的存储电路的忆阻交叉阵列电路图；

图5为一种基于忆阻器的利用固定脉冲信号的方法对交叉阵列电路进行数据读写操作的结果图；

图6为一种基于忆阻器的存储电路的忆阻器缺陷模拟电路图；

图7为一种基于忆阻器的利用固定脉冲信号存储方法对存在缺陷的存储单元进行数据存储结果图；

图8为一种基于忆阻器的基于反馈和脉冲宽度调节存储方法流程图；

图9为一种基于忆阻器的利用基于反馈和脉冲宽度调节存储方法对存在缺陷的存储单元进行数据存储结果图；

图10为一种基于忆阻器的存储方法的图片灰度层次与存储状态对应关系图；

图11为一种基于忆阻器的存储方法第一次被存储图片及其读写顺序图；

图12为一种基于忆阻器的存储方法第一次图片存储的读写信号及其读取过程电流图；

图13为一种基于忆阻器的存储方法第二次被存储图片及其读写顺序图；

图14为一种基于忆阻器的存储方法第二次图片存储的读写信号及其读取过程电流图。

具体实施方式

为了对本发明的技术特征、目的和效果有更加清楚的理解，现对照附图详细说明本发明的具体实施方式。

如图1为本发明提出的一种基于忆阻器的存储电路结构图，该电路包括信号输出单元、寻址单元、交叉阵列单元、存储状态读取单元和信号调节单元。信号输出单元能够根据需求输出相应的写入或读取信号，读写信号通过寻址单元输入交叉阵列单元，用来改变或读取交叉阵列单元中每个基本存储单元的存储状态；在读取过程中，基本存储单元的存储状态通过存储状态读取单元转换为高低电平进行数据输出；信号调节单元用来计算误差并调整下一步的写入信号。

所述交叉阵列单元由基本存储单元组成，如图2所示，基本存储单元由忆阻逻辑开关和数据存储忆阻器组成，忆阻逻辑开关共有四个输入端口，其中U2是正电压端，U1是正电压控制端，U4是负电压端，U3是负电压控制端，忆阻逻辑开关的输出端与数据存储忆阻器M的正极相接。基本存储单元具有以下特性：当U2为5V，U1、U3以及U4为0V，或者当U1为5V，U2、U3以及U4为0V时，数据存储忆阻器M的状态不会发生改变，当U1以及U2为5V，U3以及U4为0V时，数据存储忆阻器M的忆导值由低向高变化；当U4为-5V，U1、U2以及U3为0V，或者U3为-5V，U1、U2以及U4为0V时，数据存储忆阻器M的状态不会发生改变，当U3以及U4为-5V，U1以及U2为0V时，数据存储忆阻器M的忆导值由高向低变化。图2所示的存储数据忆阻器M具有阈值特性，正向阈值电压为0.9V，负向阈值电压为-0.9V。

如图3为存储状态读取电路图，存储状态读取电路由电流控制电压源、电压比较器以及电阻组成，存储状态的判断依据为忆阻器的电流I_M。在数据读取过程中，电流控制电压源CCVS的输出电压Ua为：

Ua＝βIM

其中β为转移电阻。

存储状态读取电路中电压比较器的同相电源端接Uref1，反相电源端接电压Uref2，Uref1的值为5V，Uref2的值为-5V，当电压比较器的同向输入端电压大于或等于其反向输入端电压，其输出电压为5V，否则为-5V。电压比较器VC₁的反向输入端电压Uref3为2V，电压比较器VC₂的反向输入端电压Uref4为2.4V，电压比较器VC₃的反向输入端电压Uref5为2.7V，电压比较器VC₄的反向输入端电压Ure6为2.9V。

在数据读取过程中，取转移电阻β值为100Ω，当电流I_M大于等于20mA且小于24mA，即电流控制电压源CCVS的输出电压Ua大于等于Uref3且小于Uref4时，此时VC₁的输出端电压为5V，电压比较器VC2、VC3以及VC₄的输出端电压为-5V，对应“1000”存储状态；当电流I_M大于等于24mA且小于27mA，即Ua大于等于Uref4且小于Uref5时，电压比较器VC₁以及VC₂的输出端电压为5V，VC₃以及VC₄的输出端电压为-5V，对应“1100”存储状态；当电流I_M大于等于27mA且小于29mA，即Ua大于等于Uref5且小于Uref6时，电压比较器VC₁、VC₂以及VC₃的输出端电压为5V，电压比较器VC₄的输出端电压为-5V，对应“1110”存储状态；当电流I_M大于等于29mA，即Ua大于等于Uref6时，电压比较器VC₁、VC₂、VC₃以及VC₄的输出端电压为5V，对应“1111”存储状态。

如图4所示，交叉阵列电路中每一列基本存储单元的正电压端由列信号U_px进行控制，负电压端由列信号U_nx进行控制；每一行基本存储单元的正电压控制端由行信号U_pcx进行控制，负电压控制端由行信号U_ncx进行控制。图5为利用固定脉冲信号的方法对交叉阵列电路进行数据读写操作的结果图，其中“1000”数据对应的写入信号脉冲宽度为50ms，振幅为5V；“1100”数据对应的写入信号脉冲宽度为100ms，振幅为5V；“1110”数据对应的写入信号脉冲宽度为150ms，振幅为5V；“1111”数据对应的写入信号脉冲宽度为200ms，振幅为5V；读取信号的脉冲宽度为20ms，振幅为0.8V。

由于当前制造技术以及材料的限制，实物忆阻器与理想忆阻器存在一定的缺陷，例如在相同工作电压下，每个忆阻器忆阻值的变化过程并不相同，这将会给忆阻存储电路数据读写过程造成一定影响。如图6所示，该电路由忆阻逻辑开关、数据存储忆阻器M以及可调电阻Rr组成。在适合的范围内改变Rr的阻值，会引起电流I_M的变化，从而导致基本存储单元存储状态的改变。以“1100”数据读写过程为例，利用固定脉冲信号的方法对该电路进行读写操作，其结果如图7所示。当Rr的阻值发生改变时，虽然施加的写入信号相同，但数据读取过程中I_M的值并不相同，即存储状态并不相同。

为解决该问题，本发明提出一种基于反馈和脉冲宽度调节的存储方法，图8为一种基于忆阻器的基于反馈和脉冲宽度调节存储方法流程图，具体操作过程如下：

在写入过程之前先对基本存储单元的存储状态进行读取，并判断其是否在所需要存储数据对应存储状态的设定范围内，如果不在设定范围之内，则可计算目前存储状态和所需要存储数据对应存储状态之间的误差I_E：

I_E(1)＝I_MS-I_MC (1)

其中I_MC为存储状态读取过程中基本存储单元的当前电流，I_MS为基本存储单元四种存储状态的设定值。在存储状态读取过程中，当基本存储单元的电流I_M大于等于20mA且小于24mA时，对应“1000”存储状态，则可定义“1000”对应存储状态的设定值I_MS为22mA，同理可定义“1100”对应存储状态的设定值I_MS为26mA，定义“1110”对应存储状态的设定值I_MS为28mA，定义“1111”对应存储状态的设定值I_MS为30mA。

误差计算完成后，输入写入信号改变基本存储单元的存储状态，写入过程完成后，再次施加读取信号，得到更新后存储状态和所需要存储数据对应存储状态之间的误差：

I_E(2)＝I_MS-I_MC (2)

每次写入过程完成后，都会施加读取信号对基本存储单元的当前存储状态进行读取，并计算更新后存储状态和所需要存储数据对应存储状态之间的误差：

I_E(k)＝I_MS-I_MC(k)

第k次写入过程完成后，误差I_E(k)与第一次写入过程之前的误差I_E(1)之间对应关系为：

第k次写入信号U(k)的脉冲宽度和振幅与E(k)有关，其对应关系为：当E(k)大于60％且小于等于100％时，U(k)的脉冲宽度为10ms且振幅为5V；当E(k)大于30％且小于等于60％时，U(k)的脉冲宽度为7ms且振幅为5V；当E(k)大于1％且小于等于30％时，U(k)的脉冲宽度为5ms且振幅为5V；当E(k)大于-1％且小于等于1％时，停止写入信号的输入；当E(k)大于-30％且小于等于-1％时，U(k)的脉冲宽度为5ms且振幅为-5V；当E(k)大于-60％且小于等于-30％时，U(k)的脉冲宽度为7ms且振幅为-5V；当E(k)大于-100％且小于等于-60％时，U(k)的脉冲宽度为10ms且振幅为-5V。

如图9为利用基于反馈和脉冲宽度调节的存储方法在不同Rr值下对“1110”数据进行读写的结果图。其中，图9中的a图，Rr的值为50Ω，读取过程中I_M的值为28.13mA，图9中的b图，Rr的值为60Ω，读取过程中I_M的值为27.97mA，图9中的c图，Rr的值为65Ω，读取过程中I_M的值为28.11mA，图9中的d图，Rr的值为70Ω，读取过程中I_M的值为28.01mA。以上电流值I_M均在“1110”数据对应存储状态的设定范围内。

以N＝8的8*8的交叉阵列为例，下面为利用本发明提出的存储电路以及存储方法进行图片存储的过程：

如图10所示，首先将图片灰度划分为四个层次，从浅灰到深灰，四个层次的灰度分别对应“1000”、“1100”、“1110”、“1111”，与存储电路的四个存储状态相对应。

如图11中的a为第一次图片存储的读写操作顺序图，图11中的b为第一次图片存储的被存储图片。接下来将第一次被存储图片按照对应关系转换为存储数据，并按照图11中的a所示存储的读写操作顺序对存储电路进行写入操作。

如图12中的a为基本存储单元M1-M8的写入信号，图12中的b为M9-M16的写入信号，图12中的c为M17-M24的写入信号，图12中的d为M25-M32的写入信号，图12中的e为M33-M40的写入信号，图12中的f为M41-M48的写入信号，图12中的g为M49-M64的写入信号。写入过程完成后，按照图11中的a所示顺序对存储电路进行读取操作，基本存储单元M1-M64的读取信号和读取过程中每个基本存储单元的电流如图12中的h所示。

第一次图片存储读写过程完成后，再利用基于反馈和脉冲宽度调节的存储方法对存储电路进行重写，即对存储电路进行二次图片存储操作。图13中的a为第二次图片存储的读写操作顺序图，图13中的b为第二次图片存储的被存储图片。将第二次被存储图片按照对应关系转换为存储数据，并按照图13中a所示存储的读写操作顺序对存储电路进行重写。

如图14中的a为基本存储单元M1-M16的重写信号，图14中的b为M17-M32的重写信号，图14中的c为M33-M48的重写信号，图14中的d为M49-M64的重写信号。重写过程完成后，按照图13中的a所示顺序对存储电路进行读取操作，如图14中的e所示为基本存储单元M1-M64的读取信号和读取过程中每个基本存储单元的电流。

上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

对于本领域的技术人员来说，附图中的某些公知结构及其说明可能省略；一些方位或位置关系的描述是基于附图所示的方位或位置关系，以及一些符号仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、名称，因此，不能理解为对本发明的限制。

Claims (6)

1.一种基于忆阻器的存储电路，其特征在于，包括信号输出单元、寻址单元、交叉阵列单元、存储状态读取单元和信号调节单元；所述信号输出单元能够根据存储数据的需求输出相应的写入或读取信号，读写信号由寻址单元控制并输入到交叉阵列单元；所述交叉阵列单元由基本存储电路单元组成，每个基本存储电路单元包括忆阻逻辑开关以及用来存储数据的忆阻器，忆阻逻辑开关的输入端口共有四个，分别是正电压端、正电压控制端、负电压端以及负电压控制端；在交叉阵列单元中，第N列基本存储单元的正电压端相接，并接入寻址单元的第N列正电压信号输出端，第N列基本存储单元的负电压端相接，并接入寻址单元的第N列负电压信号输出端，第N行基本存储单元的正电压控制端相接，并接入寻址单元的第N行正电压控制信号输出端，第N行基本存储单元的负电压控制端相接，并接入寻址单元的第N行负电压控制信号输出端，N为正整数；所述存储状态读取单元由电流控制电压源、电压比较器以及电阻组成，电流控制电压源的电流控制端接交叉阵列中每个数据存储的忆阻器的负极，电流控制电压源的电压输出负极接地，电压输出正极分别通过电阻R2、R5、R8以及R11接电压比较器VC₁、VC₂、VC₃以及VC₄的同相输入端，电压比较器VC₁、VC₂、VC₃以及VC₄的反相输入端分别通过电阻R3、R6、R9、以及R12接电压Uref3、Uref4、Uref5以及Uref6，四个电压比较器的同相电源端接Uref1，反相电源端接电压Uref2，电压比较器的输出端分别通过电阻R1、R4、R7、以及R10接电压Uref1。

2.如权利要求1所述的一种基于忆阻器的存储电路，其特征在于，所述交叉阵列单元中的忆阻逻辑开关由忆阻器M1、M2、M3、M4、M5、M6、M7以及M8组成，忆阻逻辑开关的正电压端为忆阻器M2负极，M2正极接M4负极；正电压控制端为忆阻器M1负极，M1正极接M3负极；负电压端为忆阻器M6正极，M6负极接M8正极；负电压控制端为忆阻器M5正极，M5负极接M7正极；忆阻器M3的正极、M4的正极、M7的负极以及M8的负极相接，作为忆阻逻辑开关的输出端。

3.如权利要求1所述的一种基于忆阻器的存储电路，其特征在于，所述交叉阵列单元中每个存储数据的忆阻器具有阈值特性，当输入忆阻器的正电压信号大于其正向阈值，或者输入忆阻器的负电压信号小于其反向阈值时，能够改变忆阻器的存储状态，当输入忆阻器的正电压信号小于其正向阈值时，能够在不改变其状态的情况下进行存储数据的读取；存储数据的忆阻器具有四种存储状态，与“1000”、“1100”、“1110”以及“1111”四种存储数据相对应。

4.一种权利要求1至3任一项所述的基于忆阻器的存储电路的存储方法，其特征在于，当忆阻器无缺陷时，利用固定脉冲信号方法对存储电路进行数据存储，其中“1000”数据对应的写入信号脉冲宽度为50ms，振幅为5V，“1100”数据对应的写入信号脉冲宽度为100ms，振幅为5V，“1110”数据对应的写入信号脉冲宽度为150ms，振幅为5V，“1111”数据对应的写入信号脉冲宽度为200ms，振幅为5V；

当忆阻器存在缺陷时，固定脉冲信号方法无法达到数据存储的需求，利用基于反馈和脉冲宽度调节方法来进行存储数据的写入以及重写；利用基于反馈和脉冲宽度调节方法进行数据存储的过程如下：在数据写入之前，对忆阻器的存储状态进行读取，判断其是否在设定值范围内，如果不在范围内，则需计算当前存储状态与所需要存储数据对应存储状态之间的误差，即在读信号下交叉阵列单元中每个基本存储单元的当前电流值I_MC与存储状态设定电流值I_MS之间的误差，然后根据误差输入相应的写入信号，第一次写入过程结束后，再次进行误差计算，并根据更新后的误差调整写入信号的脉冲宽度，从而继续下一步写入过程；每次写入过程结束后，都要对基本存储单元的当前状态进行读取并计算误差，直至存储状态达到需求。

5.如权利要求4所述的一种基于忆阻器的存储电路的存储方法，其特征在于，在读取基本存储单元存储状态的过程中，判断依据为基本存储单元的电流I_M，电流I_M通过存储状态读取单元中的电流控制电压源CCVS转换成电压Ua，转换关系由电流控制电压源CCVS的转移电阻β决定；电流控制电压源CCVS的输出电压Ua与电压Uref3、Uref4、Uref5以及电压Uref6分别进行比较，当Ua大于或等于电压Uref3时，电压比较器VC₁的输出电压等于电压Uref1，否则等于电压Uref2，当Ua大于或等于电压Uref4时，电压比较器VC₂的输出电压等于电压Uref1，否则等于电压Uref2，当Ua大于或等于电压Uref5时，电压比较器VC₃的输出电压等于电压Uref1，否则等于电压Uref2，当Ua大于或等于电压Uref6时，电压比较器VC₄的输出电压等于电压Uref1，否则等于电压Uref2。

6.如权利要求4所述的一种基于忆阻器的存储电路的存储方法，其特征在于，忆阻器的缺陷是利用忆阻器缺陷模拟电路进行模拟，忆阻器缺陷模拟电路由忆阻逻辑开关、数据存储忆阻器以及可调电阻组成，可调电阻与数据存储忆阻器并联，在适合的范围内改变可调电阻的阻值会导致数据读写过程中电流I_M产生变化，从而导致基本存储单元存储状态产生改变。