CN112216320A - 用于电阻式存储器中的电压感测的参考电压产生 - Google Patents

用于电阻式存储器中的电压感测的参考电压产生 Download PDF

Info

Publication number
CN112216320A
CN112216320A CN202010662889.5A CN202010662889A CN112216320A CN 112216320 A CN112216320 A CN 112216320A CN 202010662889 A CN202010662889 A CN 202010662889A CN 112216320 A CN112216320 A CN 112216320A
Authority
CN
China
Prior art keywords
cell
voltage
current
circuit
sense amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010662889.5A
Other languages
English (en)
Inventor
K·拉曼安
J·S·乔伊
J·T·威廉姆斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN112216320A publication Critical patent/CN112216320A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell

Abstract

本公开涉及用于电阻式存储器中的电压感测的参考电压产生。一种感测放大器电路包括参考路径、单元路径和比较器电路。参考路径包括第一电流负载装置和参考比较节点，其中在读取期间参考路径耦合到单元参考电路，其中所述第一电流负载装置包括用于控制所述参考路径的电流的控制输入。所述单元路径包括第二电流负载装置和单元比较节点，其中在读取期间所述单元路径耦合到存储器单元，其中所述第二电流负载装置包括用于控制所述单元路径的电流的控制输入。基于所述参考比较节点的电压与所述单元比较节点的电压的比较，所述比较器电路指示存储在所述存储器单元中的数据值。向所述第一电流负载装置和所述第二电流负载装置的所述控制输入提供不同信号。

Description

用于电阻式存储器中的电压感测的参考电压产生
技术领域
本公开大体上涉及存储器，且更具体地说，涉及产生电阻式存储器的参考电压。
背景技术
诸如磁阻性随机存取存储器(MRAM)的电阻式存储器常用作非易失性存储器(NVM)。MRAM单元的磁性元件为磁性隧道连接(MTJ)。例如，当MTJ的交互磁性层的磁矩一致时，存储对应于“0”的低电阻状态(LRS)，相反地，当磁矩不一致时，存储对应于“1”的高电阻(HRS)。通过感测在LRS与HRS两种状态之间存储器单元的电阻式元件中的电阻差来完成读取存储在此类存储器中的数据。但是，高电阻状态与低电阻状态之间的电阻差可能极小。这在高温下会进一步加剧，高温下的电阻差甚至更小。由于必须感测的电阻增量较小，因此合适的参考电压产生对于成功感测至关重要。在感测期间需要考虑各种误差源。因此，需要改进电阻式存储器中的感测，使之甚至不受温度变化的影响。
发明内容
根据一种实施方式，一种电路包括：
感测放大器电路，所述感测放大器电路包括：
参考路径，所述参考路径包括第一电流负载装置和参考比较节点，在所述感测放大器电路读取电压期间所述参考路径耦合到单元参考电路，其中所述第一电流负载装置包括用于控制所述参考路径
的电流的控制输入；
单元路径，所述单元路径包括第二电流负载装置和单元比较节点，在所述感测放大器电路读取电压期间所述单元路径耦合到存储器单元阵列的存储器单元，其中所述第二电流负载装置包括用于控
制所述单元路径的电流的控制输入；
比较器电路，所述比较器电路包括耦合到所述参考比较节点的第一输入、耦合到所述单元比较节点的第二输入，以及输出，所述输出基于所述参考比较节点的电压和所述单元比较节点的电压的比较提供数据输出信号，且所述比较器电路指示在存储器读取操作
期间被读取的存储在存储器单元中的数据值；
第一电路，所述第一电路包括用于向所述第一电流负载装置的所述控制输入提供第一信号的输出；
第二电路，所述第二电路包括用于向所述第二电流负载装置的所述控制输入提供第二信号的输出，所述第一信号和所述第二信号为不同信号。
可选地，所述第二信号为无关被读取的所述存储器单元的电阻值而通过所述单元路径产生相对恒定电流的电压，其中所述存储器单元为电阻式存储器单元。
可选地，所述第二电路包括电压至电流转换器，所述电压至电流转换器包括由接收相对温度恒定的电流的节点所产生的输入。
可选地，所述第二信号的电压取决于相对温度恒定的电流，其中所述第一信号的电压不取决于所述相对温度恒定的电流。
可选地，所述第二电路包括电流镜以镜射通过所述单元路径的所述相对温度恒定的电流。
可选地，所述第一电路包括电压至电流转换器，其中所述电压至电流转换器包括第一电阻材料的第一电阻器，其中所述单元参考电路包括所述第一电阻材料的第二电阻器。
可选地，所述第二电阻器两端的电压对所述第二电阻器的温度系数相对不敏感。
可选地，所述第一电路包括电压至电流转换器，所述电压至电流转换器包括接收相对温度恒定的电压的输入，其中所述第一信号基于所述相对温度恒定的电压，其中所述第二信号不基于所述相对温度恒定的电压。
可选地，所述第一信号为所述感测放大器电路的读取操作期间计入温度和工艺的变化而在所述单元参考电路两端产生相对恒定电压的电压，其中所述单元参考电路为电阻参考电路。
可选地，所述电路另外包括：
第二感测放大器电路，所述第二感测放大器电路包括：
第二参考路径，所述第二参考路径包括第三电流负载装置和第二参考比较节点，在所述第二感测放大器电路读取电压期间所述第二参考路径耦合到第二单元参考电路，其中所述第三电流负载装置包括用于控制所述第二参考路径的电流的控制输入；
第二单元路径，所述第二单元路径包括第四电流负载装置和第二单元比较节点，在所述第二感测放大器电路读取电压期间所述第二单元路径耦合到所述存储器单元阵列的所述存储器单元，其中所述第四电流负载装置包括用于控制所述第二单元路径的电流的控
制输入；
第二比较器电路，所述第二比较器电路包括耦合到所述第二参考比较节点的第一输入、耦合到所述第二单元比较节点的第二输入，以及输出，所述输出基于所述第二参考比较节点的电压与所述第二单元比较节点的电压的比较提供第二数据输出信号，且所述第二比较器电路指示在由所述第二感测放大器电路进行的存储器读取操作期间被读取的存储在存储器单元中的数据值；
其中向所述第三电流负载装置的所述控制输入提供所述第一信号，并且向所述第四电流负载装置的所述控制输入提供所述第二信号。
可选地，所述存储器单元为电阻式存储器单元。
可选地，所述存储器单元为MRAM存储器单元。
可选地，所述单元参考电路为电阻器元件。
根据另一实施方式，一种使用感测放大器电路执行存储器读取操作的方法包括：
在存储器单元阵列的存储器单元的存储器读取操作期间产生控制感测放大器电路的参考路径的电流的第一信号，所述参考路径包括参考比较节点；
在所述存储器读取操作期间产生控制所述感测放大器电路的单元路径的电流的第二信号，所述单元路径包括单元比较节点，其中所述第一信号和所述第二信号为不同信号；
将当单元参考电路耦合到所述参考路径时所述参考比较节点的电压与当存储器阵列的所述存储器单元耦合到所述单元路径时所述单元比较节点的电压进行比较，以在所述存储器读取操作期间产生存储在所述存储器单元中的值的指示。
可选地，所述产生所述第一信号是基于相对温度恒定的电压，其中所述产生所述第二信号不基于所述相对温度恒定的电压。
可选地，所述产生所述第二信号是基于相对温度恒定的电流，其中所述产生所述第一信号不基于所述相对温度恒定的电流。
可选地，所述方法另外包括：
在所述存储器单元阵列的第二存储器单元的存储器读取操作期间用所述第一信号控制第二感测放大器电路的第二参考路径的电流，所述第二参考路径包括第二参考比较节点；
在所述第二存储器单元的所述存储器读取操作期间控制所述第二感测放大器电路的第二单元路径的电流，所述第二单元路径包括第二单元比较节点；
将当第二单元参考电路耦合到所述第二参考路径时所述第二参考比较节点的电压与当所述存储器阵列的所述第二存储器单元耦合到所述第二单元路径时所述第二单元比较节点的电压进行比较，以产生在所述存储器读取操作期间存储在所述第二存储器单元中的值的指示。
根据另一实施方式，一种电路包括：
多个感测放大器电路，所述多个感测放大器电路中的每个感测放大器电路包括：
参考路径，所述参考路径包括第一电流负载装置和参考比较节点，在所述感测放大器电路读取电压期间所述参考路径耦合到单元参考电路，其中所述第一电流负载装置包括用于控制所述参考路径的电流的控制输入；
单元路径，所述单元路径包括第二电流负载装置和单元比较节点，在所述感测放大器电路读取电压期间所述单元路径耦合到存储器单元阵列的存储器单元，其中所述第二电流负载装置包括用于控制所述单元路径的电流的控制输入；
比较器电路，所述比较器电路包括耦合到所述参考比较节点的第一输入、耦合到所述单元比较节点的第二输入，以及输出，所述输出基于所述参考比较节点的电压和所述单元比较节点的电压的比较提供数据输出信号，且所述比较器电路指示在存储器读取操作期间被读取的存储在存储器单元中的数据值；
第一电路，所述第一电路包括用于向所述第一多个感测放大器电路中的每个感测放大器电路的所述第一电流负载装置的所述控制输入提供第一信号的输出；
第二电路，所述第二电路包括用于向所述多个感测放大器电路中的每个感测放大器电路的所述第二电流负载装置的所述控制输入提供第二信号的输出，所述第一信号和所述第二信号为不同信号。
可选地，所述第二信号的电压取决于相对温度恒定的电流，其中所述第一信号的电压不取决于所述相对温度恒定的电流。
可选地，所述单元参考电路包括电阻器，其中所述电阻器两端的电压对所述电阻器的温度系数相对不敏感。
附图说明
本发明借助于例子示出并且不受附图的限制，附图中的类似附图标记指示类似元件。图式中的元件为简单和清楚起见而示出并且不一定按比例绘制。
图1以局部示意图和局部框图的形式示出了根据本发明的一个实施例的MRAM。
图2以局部框图和局部示意图的形式示出了图1中根据本发明的一个实施例的MRAM的一部分。
图3以局部框图和局部示意图的形式示出了图1中根据本发明的一个实施例的MRAM的一部分。
具体实施方式
由于例如MRAM的电阻式存储器的两个电阻状态之间的电阻增量越来越小，因此使用偏置产生电路来改进感测容限。在MRAM中，具有在LRS与HRS之间的电阻的参考多晶硅电阻器通常用于产生电压参考，以与存储器单元的存储器元件(例如MTJ)中的数据进行比较。但是，与存储器单元的存储器元件(例如MTJ)的过程变化和温度系数极不同的是，此多晶硅具有较大的过程变化和温度系数。因此，在MRAM中使用一种感测方案，所述感测方案能减少或消除多晶硅电阻器的影响。一方面，为了感测MRAM位单元，无论MTJ的电阻状态如何，均产生第一偏置电压，以产生通过被感测的位单元的MTJ的恒定电流；并且产生第二偏置电压，以在对应的参考多晶硅电阻器上产生恒定电压降，所述电压降能补偿参考多晶硅电阻器的温度和过程的变化。以此方式，可以基于参考多晶硅电阻器产生改进的参考电压，以供感测放大器用来与MTJ的感测电压进行比较。这样甚至在整个过程和温度变化范围内得到改进的感测计划。
图1以局部示意图和局部框图的形式示出了根据本发明的一个实施例的MRAM100。MRAM 100包括MRAM阵列102、行解码器104、列解码器106、控制电路系统110、感测放大器电路108、恒定电流偏置电压产生器112和恒定电压偏置电压产生器114。MRAM阵列102包括各自具有对应的字线WL1至WLM的M行，和各自具有对应的位线(BL)的N×K列。(应注意，WLj仅指将在图2的更详细视图中使用的选中字线。)位线被分为N组K位线，得到BL1,1至BL1,K到BLN,1至BLN,K，其中每个BL都后接两个索引；第一个索引指示组，第二个索引指示组内K位线之一。MRAM阵列102的位单元位于字线和位线的每个相交点处。行解码器104耦合到字线，且列解码器106耦合在位线与感测放大器电路108之间。控制电路系统110接收存取地址(ADDR)和对应的控制信号(CNKL)，并耦合到行解码器104和列解码器106。感测放大器电路108耦合到列解码器106的N个数据线DL1至DLN，并且包括输出N个数据输出DO1至DON的N个感测放大器(SA)。恒定电流偏置电压产生器112向感测放大器电路108提供第一全局偏置电压VCI。恒定电压偏置电压产生器114向感测放大器电路108提供第二全局偏置电压VCV。应注意，图1中的MRAM 100为简化的MRAM，所述MRAM具有用于描述本发明实施例所需的元件，且因此可能包括未示出的且不与本文所述实施例相关的另外的元件和方面。例如，MRAM阵列102还包括每一列的源极线(对应于每一位线)，所述源极线还可耦合到列解码器106。源极线像位线一样耦合到MRAM阵列102的位单元。
在操作中，响应于用于读取或写入操作的存取地址，行解码器104基于存取地址的第一部分启用一个字线，且列解码器106基于存取地址的第二部分从N组位线中的每一组中选择一个位线以耦合到对应的数据线DL1至DLN。以此方式，存取位于选中字线与选中位线的相交点处的阵列102的特定行位单元，以用于读取/写入操作。对于读取操作，感测放大器电路108感测数据线以产生对应的输出数据DO1至DON。对于写入操作，写入电路系统(未示出)向DL1至DLN提供写入数据以存储于选中位单元中。控制电路系统110解析存取地址且向行解码器104和列解码器106提供合适的第一部分，并且根据需要和本领域已知的方式提供定时信息和任何其它控制信号以执行阵列102的读取和写入。
用于感测选中位线以进行读取操作的感测放大器电路108包括N个SA。每一SA具有耦合到DL1至DLN中的对应DL的第一输入和对应电流负载装置，以及耦合到R21至R2N中的对应参考多晶硅电阻器R2的第一端的第二输入和对应电流负载装置。在所示出的实施例中，每一电流负载装置被实施为p型金属氧化物半导体(PMOS)晶体管，所述PMOS晶体管具有耦合到第一电压供应端(例如VDD)的第一供电电极、经耦合以接收全局偏置电压(例如VCI或VCV)的控制电极，以及耦合到对应SA的第一或第二输入的第二供电电极。在一个实施例中，每一SA被实施为比较器，并且每一SA的第一输入对应于比较器的反相输入，第二输入对应于比较器的非反相输入。但是，可替换的是，可调换反相和非反相输入。
参照感测放大器电路108中的SA1 214，对应DL(即DL1)耦合到SA1 214的反相输入。PMOS晶体管212的第一供电电极(也被称作电流负载装置或电流源)耦合到VDD，PMOS晶体管212的控制电极经耦合以接收VCI，且PMOS晶体管212的第二供电电极也耦合到SA1 214的反相输入。参考多晶硅电阻器R21 222的第一端耦合到SA1 214的非反相输入，且R21 222的第二端耦合到第二电源电压端(例如VSS)。PMOS晶体管210的第一供电电极(也被称作电流负载装置或电流源)耦合到VDD，PMOS晶体管210的控制电极经耦合以接收VCV，且PMOS晶体管210的第二供电电极也耦合到SA1 214的非反相输入。SA1基于SA1的输入来输出DO1。应注意，类似的连接适用于PMOS晶体管118和122、参考多晶硅电阻器R2N，以及SAN，这些部件全部对应于DLN和DON。类似的元件和连接将适用于感测放大器电路108中的每个SA。
应注意，如将参照图2更详细地看到的，耦合到对应R2的感测放大器的输入可被称作感测放大器的参考路径，且耦合到对应DL的输入可被称作感测放大器的单元路径。由于VCI和VCV各自被提供到多个电流源以供SA1至SAN中的每一个使用，而不是被提供以供仅一个SA使用，因此VCI和VCV被视为全局偏置电压。
图2以局部框图的形式和局部示意图的形式示出了偏置产生器112和114的另外的细节、以及感测放大器电路108对应于SA1 214的一部分，和包括传输晶体管226和存储器元件(例如MTJ)228的示例位单元，所述位单元经选择用于感测耦合到MRAM阵列102的WLj的部件。偏置电压产生器114包括提供带隙电压参考VBGREF的带隙电压产生器202、放大器204、PMOS晶体管206和多晶硅电阻器R1 208。放大器204的反相输入经耦合以接收VBGREF，且放大器204的输出提供VCV且耦合到晶体管206的控制电极。晶体管206的第一供电电极耦合到VDD，且晶体管206的第二供电电极耦合到电路节点209。放大器204的非反相输入耦合到节点209。R1 208的第一端耦合到节点209，且R1208的第二端耦合到VSS。
偏置电压产生器112包括耦合在VDD与电路节点235之间的产生与温度成比例的电流(IPTAT)的电流源232；耦合在VDD与节点235之间的产生与温度互补的电流(ICTAT)的电流源234；多晶硅电阻器R3 236；放大器238；PMOS晶体管240；以及多晶硅电阻器R4 242。R3236的第一端耦合到节点235，且R3 236的第二端耦合到VSS。放大器238的反相输入耦合到节点235，且放大器238的非反相输入耦合到电路节点241。放大器238的输出提供VCI且耦合到晶体管240的控制电极。晶体管240的第一供电电极耦合到VDD，且晶体管240的第二供电电极耦合到节点241。R4 242的第一端耦合到节点241，且R4 242的第二端耦合到VSS。
感测放大器电路108包括晶体管210和212以及R21 222和SA1 214。感测放大器电路108包括参考路径211和单元路径213。参考路径211包括电流负载装置210、开关216和220以及NMOS晶体管218和R21 222。在一个实施例中，R21 222的电阻约设置为MRAM阵列102中的MTJ的HRS和LRS之间的电阻的一半。(应注意，每个R2电阻器，例如电阻器R21 222，可被实施为可变电阻器，其中感测放大器电路108中的每个R2的电阻可被微调以解决局部变化，如本领域中已知的。)晶体管210的第二供电电极在SA1 214的非反相输入耦合到参考比较节点215。闭合开关216耦合在节点215与晶体管218的第一供电电极之间。闭合开关220耦合在晶体管218的第二供电电极与电路节点221之间。电路节点221耦合到R21 222的第一端。晶体管218对应于传输晶体管，当此例子中的选中字线WLj通过行解码104启用时，所述传输晶体管接通。应注意，传输晶体管218表示不包括存储器元件的参考位单元。闭合开关216和220表示列解码106内的电路系统，所述电路系统在感测放大器电路系统108的输入处将参考位单元(即传输晶体管218)和R21222连接到参考比较节点215。
单元路径213包括电流负载装置212、开关224和230、NMOS晶体管226以及阵列202的选中位单元228。晶体管212的第二供电电极在SA1 214的反相输入处耦合到单元比较节点223。闭合开关224耦合在节点223与晶体管226的第一供电电极之间。晶体管226的第二供电电极耦合到选中存储器元件228的第一端(MTJj,1，对应于行j与列1的相交点处的存储器元件，其中列1指BL1,1至BL1,K的选中位线)。闭合开关230耦合在选中位单元228的第二端与VSS之间。如晶体管218一样，晶体管226对应于传输晶体管，当此例子中的选中字线WLj通过行解码104启用时，所述传输晶体管接通。闭合开关224和230表示列解码106内的电路系统，所述电路系统在感测放大器电路108的输入处将选中位单元连接到DL1(且因此连接到单元比较节点223)。
在操作中，电流负载装置210由VCV控制以确保R21上的恒定电压降(即节点221处的恒定电压)，无论R21的过程和温度变化如何。因此，VCV是指“受电压控制的电压”，其中晶体管210的控制电极处的电压控制R21上的电压。电流负载装置212由VCI控制以确保通过被读取的选中MTJ(即选中位单元228)的恒定电流，无论MTJ的电阻的值是多少。因此，VCI是指“受电压控制的电流”，其中晶体管212的控制电极的电压控制通过选中MTJ的电流。应注意，电阻器R1、R21至R2N、R3和R4都是随过程和温度的变化而变化的多晶硅型电阻器。然而，由于它们都是彼此相同的多晶硅型，因此所有的电阻器将根据过程和温度全局地追踪彼此。
为产生VCV全局偏置电压，偏置产生器114使用VBGREF，VBGREF是在整个温度和电压范围内恒定的带隙电压(且可基于带隙电压产生器202的设计固定为特定值)。应注意，可使用任何带隙电压产生器以产生VBGREF。放大器204和晶体管206的配置用以在节点209将VBGREF转换为通过R1 208的电流。此电流由VBGREF/R1表示。应注意，此电流取决于多晶硅电阻器R1 208的电阻。放大器204基于VBGREF和节点209的电压控制偏置电压VCV，且晶体管206和210用作电流镜，以提供通过R21的与VBGREG/R1成比例的电流。这在节点221得到电压(VBGREF·R21)/R1。R21上的电压在过程和温度变化过程中保持恒定(例如，此电压对R21的温度系数相对不敏感)。也就是说，因为存在R21/R1作为影响节点221的电压的因素，所以多晶硅电阻器R21和R1中由于过程和温度引起的变化彼此消除，从而抵消了所述多晶硅电阻器对参考比较节点215的影响。类似地，如下文参考偏置产生器112描述的，多晶硅电阻器R3和R4中由于过程和温度引起的变化彼此消除，从而抵消了所述多晶硅电阻器对单元比较节点223的影响。
参考偏置电压产生器112，耦合在VDD与节点235之间的IPTAT电流源232和耦合在VDD与节点235之间的ICTAT电流源234一起产生通过节点235和电阻器R3 236的恒定电流Iconstant。也就是说，IPTAT电流加上ICTAT电流能提供在温度变化过程中恒定的电流。在节点235和放大器238的反相输入处，电流电压转换电路(由R3实施)将Iconstant转换成节点235的电压，所述电压基于Iconstant和R3。基于节点235和节点211处的电压，放大器238控制偏置电压VCI且产生通过R4 242的相对于温度来说绝对且恒定的电流，表示为(Iconstant·R3)/R4。应注意，因为存在R3/R4作为影响节点211的电流的因素，所以多晶硅电阻器R3和R4中由于过程和温度引起的变化彼此消除，从而抵消了所述多晶硅电阻器对单元比较节点223的影响。由于晶体管240和212用作电流镜，因此晶体管212通过选中位单元228提供与(Iconstant·R3)/R4成比例的电流。因此，偏置电压VCI产生通过位单元228的MTJ的电流，所述电流在整个温度范围内保持恒定，无论MTJ的已编程的电阻值是多少。然后，实施为比较器的SA1 214将参考比较节点215的电压与单元比较节点223的电压进行比较，以确定SA1 214的输出处D01的逻辑状态，同时受多晶硅电阻器R21中的过程和温度变化的影响最小。
也就是说，在每个电流负载装置210和212接收到不同且独立的偏置电压的情况下，可实现减少过程和温度的变化。例如，在VCV基于R21与R1之间的比率的情况下，R21与R1的影响彼此消除，且在VCI基于R4与R3之间的比率的情况下，R4与R3的影响彼此消除。以此方式，可通过对应的感测放大器(例如，在所示例子中的SA1 214)实现改进节点215和223的感测。
图3示出了用于产生VCI的替代实施例。如图3中所示，可使用PMOS晶体管302、IPTAT电流产生器304以及ICTAT电流产生器306来代替偏置产生器112，根本不需要加入多晶硅电阻器R3和R4。在此实施例中，晶体管302的第一供电电极耦合到VDD，且控制电极提供VCI。晶体管302的控制电极还连接到晶体管302的第二供电电极，所述第二供电电极连接到电流源304和306中的每一个的第一端。以此方式，通过晶体管302的第二供电电极提供温度范围内恒定的电流，从而产生偏置电压VCI。图2中的晶体管212将镜射此恒定电流，还通过选中位单元228产生温度范围内的恒定电流，无论MTJ的已编程的电阻是多少。但是，由于VCI的驱动强度缺乏全局信号(即，如图1所示，向多个感测放大器提供的信号)，此实施例可能不如图2中所示的偏置产生器112的实施例理想。
因此，现在可了解如何使用相同类型和电阻材料的多个多晶硅电阻器(例如，R1、R21至R2N、R3和R4)产生独立的偏置电压，所述偏置电压用于使电流负载装置驱动参考路径且使电流负载装置驱动单元路径，以产生可由对应的感测放大器准确地感测到的电压。在一个实施例中，在MRAM阵列的选中位单元的读取操作期间，用于控制参考路径中的电流的第一偏置电压是取决于VBGREF/R1的VCV，而用于控制单元路径中的电流的第二偏置电压是取决于Iconstant的VCI。这些偏置电压、VCV和VCI可用作感测放大器电路系统内的全局偏置电压，其中这些偏置电压用于分别控制MRAM阵列的多个感测放大器电路中的每一感测放大器电路的参考路径和单元路径中的电流。
因为实施本发明的设备大部分由本领域技术人员已知的电子组件和电路组成，所以为了理解和了解本发明的基本概念且为了不混淆或分散本发明的教示，将不会在任何大于如上文所示的被视为必须的程度上解释电路细节。
尽管已关于特定导电类型或电势极性描述了本发明，但本领域技术人员会了解到，可颠倒导电类型或电势极性。
此外，说明书和权利要求书中的术语“前”、“后”、“顶部”、“底部”、“上”、“下”等等，如果存在的话，是出于描述目的而使用，且未必用于描述永久性相对位置。应理解，如此使用的术语在适当情况下可互换，使得本文中所描述的本发明的实施例例如能够以不是本文中所示出或以其它方式描述的那些定向的其它定向进行操作。
在适用时，可在多种不同信息处理系统中使用多种不同架构实施以上实施例中的一些。例如，尽管图1及其论述描述了示例性存储器系统架构，但此示例性架构仅是为了在论述本发明的各种方面时提供有用参考而呈现。当然，出于论述的目的，已经简化了架构的描述，并且其只是可根据本发明使用的许多不同类型的合适架构中的一种。本领域技术人员应认识到，逻辑块之间的边界仅为说明性的，且替代实施例可合并逻辑块或电路元件，或在各种逻辑块或电路元件上施加功能性的替代分解。
因此，应理解，在本文中描绘的架构仅为示例性的，并且实际上，可以实施实现相同功能的许多其它架构。从抽象角度但仍具有明确意义来说，实现相同功能的任何组件布置实际上“相关联”，使得所希望的功能得以实现。因此，本文中经组合以实现特定功能的任何两个组件都可以被视为彼此“相关联”，使得所希望的功能得以实现，而与架构或中间组件无关。同样地，如此相关联的任何两个组件还可看作彼此“可操作地连接”或“可操作地耦合”以实现所要功能性。
并且，例如，在一个实施例中，所示出的系统100的元件是位于单个集成电路上或同一装置内的电路。此外，本领域技术人员将认识到，上述操作的功能性之间的边界仅为说明性的。多个操作的功能可以组合成单一操作，和/或单一操作的功能可分布在另外的操作中。此外，替代性实施例可包括特定操作的多个实例，并且操作的次序可以在不同其它实施例中进行更改。
虽然本文中参考具体实施例描述了本发明，但是可以在不脱离如所附权利要求书中所阐述的本发明的范围的情况下进行各种修改和改变。例如，存储器系统100可包括除MRAM外的其它电阻式存储器。因此，说明书和图式应视为说明性而不是限制性意义，并且预期所有这些修改都包括在本发明的范围内。并不希望将本文中相对于特定实施例描述的任何益处、优势或针对问题的解决方案理解为任何或所有权利要求的关键、必需或必不可少的特征或元件。
如本文中所使用，术语“耦合”并不旨在局限于直接耦合或机械耦合。
此外，如本文中所使用，术语“一”被限定为一个或大于一个。并且，权利要求书中对例如“至少一个”和“一个或多个”等引导性短语的使用不应被解释为暗示由不定冠词“一”引导的另一权利要求要素将含有此类引导的权利要求要素的任何特定权利要求限于仅含有一个此类要素的发明，即使是当同一权利要求包括引导性短语“一个或多个”或“至少一个”和例如“一”等不定冠词时也如此。上述同样适用于定冠词的使用。
除非另外说明，否则诸如“第一”和“第二”之类的术语用于任意区分此类术语描述的元件。因此，这些术语不一定旨在指示此类元件的时间上的优先级或其它优先级。
以下为本发明的各种实施例。
在一个实施例中，一种电路包括感测放大器电路、第一电路和第二电路。感测放大器电路包括参考路径，所述参考路径包括第一电流负载装置和参考比较节点，在感测放大器电路读取电压期间参考路径耦合到单元参考电路，其中第一电流负载装置包括用于控制参考路径的电流的控制输入。感测放大器电路包括单元路径，所述单元路径包括第二电流负载装置和单元比较节点，在感测放大器电路读取电压期间所述单元路径耦合到存储器单元阵列的存储器单元，其中第二电流负载装置包括用于控制单元路径的电流的控制输入。感测放大器电路还包括比较器电路，所述比较器电路包括包括耦合到参考比较节点的第一输入、耦合到单元比较节点的第二输入，以及输出，所述输出基于参考比较节点的电压和单元比较节点的电压的比较提供数据输出信号，且比较器电路指示在存储器读取操作期间正被读取的存储在存储器单元中的数据值；第一电路包括用于向第一电流负载装置的控制输入提供第一信号的输出，且第二电路包括用于向第二电流负载装置的控制输入提供第二信号的输出，第一信号和第二信号为不同信号。在以上实施例的一个方面中，第二信号为无论正被读取的存储器单元的电阻值是多少都通过单元路径产生相对恒定电流的电压，其中存储器单元为电阻式存储器单元。在另一方面，第二电路包括电压到电流转换器，所述电压到电流转换器包括由接收整个温度范围内相对恒定的电流的节点产生的输入。在另一方面，第二信号的电压取决在整个温度范围内相对恒定的电流，其中第一信号的电压不取决于在整个温度范围内相对恒定的电流。在再一方面，第二电路包括电流镜以镜射通过单元路径的在整个温度范围内相对恒定的电流。在以上实施例的又一方面，第一电路包括电压至电流转换器，其中所述电压至电流转换器包括第一电阻材料的第一电阻器，其中单元参考电路包括第一电阻材料的第二电阻器。在再一方面，第二电阻器两端的电压对第二电阻器的温度系数相对不敏感。在另一方面，第一电路包括电压至电流转换器，所述电压至电流转换器包括接收在整个温度范围内相对恒定的电压的输入，其中第一信号基于在整个温度范围内相对恒定的电压，其中第二信号不基于在整个温度范围内相对恒定的电压。在另一方面，第一信号为考虑到感测放大器电路的读取操作期间温度和过程的变化而在单元参考电路两端产生相对恒定电压的电压，其中所述单元参考电路被表征为电阻参考电路。在另一方面，电路另外包括第二感测放大器电路。在此另一方面，第二感测放大器电路包括第二参考路径，所述第二参考路径包括第三电流负载装置和第二参考比较节点，在第二感测放大器电路读取电压期间第二参考路径耦合到第二单元参考电路，其中第三电流负载装置包括用于控制第二参考路径的电流的控制输入；第二单元路径，所述第二单元路径包括第四电流负载装置和第二单元比较节点，在第二感测放大器电路读取电压期间第二单元路径耦合到存储器单元阵列的存储器单元，其中第四电流负载装置包括用于控制第二单元路径的电流的控制输入；以及第二比较器电路，所述第二比较器电路包括耦合到第二参考比较节点的第一输入、耦合到第二单元比较节点的第二输入，以及输出，所述输出基于第二参考比较节点的电压与第二单元比较节点的电压的比较提供第二数据输出信号，且第二比较器电路指示在由第二感测放大器电路进行的存储器读取操作期间正被读取的存储在存储器单元中的数据值；其中向第三电流负载装置的控制输入提供第一信号，并且向第四电流负载装置的控制输入提供第二信号。在以上实施例的另一方面，其中存储器单元被表征为电阻式存储器单元。在再一方面，存储器单元被表征为MRAM存储器单元。在以上实施例的又一方面，单元参考电路被表征为电阻器元件。
在另一实施例中，一种使用感测放大器电路执行存储器读取操作的方法包括：在存储器单元阵列的存储器单元的存储器读取操作期间产生控制感测放大器电路的参考路径的电流的第一信号，所述参考路径包括参考比较节点；在存储器读取操作期间产生控制感测放大器电路的单元路径的电流的第二信号，所述单元路径包括单元比较节点，其中第一信号和第二信号为不同信号；并且将当单元参考电路耦合到参考路径时参考比较节点的电压与当存储器阵列的存储器单元耦合到单元路径时单元比较节点的电压进行比较，以在存储器读取操作期间产生存储在存储器单元中的值的指示。在此另一实施例的一方面，产生第一信号是基于在整个温度范围内相对恒定的电压，其中产生第二信号并不基于在整个温度范围内相对恒定的电压。在另一方面，产生第二信号是基于在整个温度范围内相对恒定的电流，其中产生第一信号并不基于在整个温度范围内相对恒定的电流。在另一方面，所述方法另外包括在存储器单元阵列的第二存储器单元的存储器读取操作期间用第一信号控制第二感测放大器电路的第二参考路径的电流，所述第二参考路径包括第二参考比较节点；在第二存储器单元的存储器读取操作期间控制第二感测放大器电路的第二单元路径的电流，第二单元路径包括第二单元比较节点；并且将当第二单元参考电路耦合到第二参考路径时第二参考比较节点的电压与当存储器阵列的第二存储器单元耦合到第二单元路径时第二单元比较节点的电压进行比较，以在所述存储器读取操作期间产生存储在第二存储器单元中的值的指示。
在又一实施例中，一种电路包括多个感测放大器电路，所述多个感测放大器电路中的每个感测放大器电路包括：参考路径，所述参考路径包括第一电流负载装置和参考比较节点，在感测放大器电路读取电压期间参考路径耦合到单元参考电路，其中第一电流负载装置包括用于控制参考路径的电流的控制输入；单元路径，所述单元路径包括第二电流负载装置和单元比较节点，在感测放大器电路读取电压期间单元路径耦合到存储器单元阵列的存储器单元，其中第二电流负载装置包括用于控制单元路径的电流的控制输入；以及比较器电路，所述比较器电路包括耦合到参考比较节点的第一输入、耦合到单元比较节点的第二输入，以及输出，所述输出基于参考比较节点的电压和单元比较节点的电压的比较提供数据输出信号，且比较器电路指示在存储器读取操作期间正被读取的存储在存储器单元中的数据值。在此又一实施例中，所述电路还包括第一电路，所述第一电路包括用于向第一多个感测放大器电路中的每个感测放大器电路的第一电流负载装置的控制输入提供第一信号的输出；以及第二电路，所述第二电路包括用于向多个感测放大器电路中的每个感测放大器电路的第二电流负载装置的控制输入提供第二信号的输出，第一信号和第二信号为不同信号。在此又一实施例的又一方面，第二信号的电压取决在整个温度范围内相对恒定的电流，其中第一信号的电压不取决于在整个温度范围内相对恒定的电流。在另一方面，单元参考电路包括电阻器，其中电阻器两端的电压对电阻器的温度系数相对不敏感。

Claims (10)

1.一种电路，其特征在于，包括：
感测放大器电路，所述感测放大器电路包括：
参考路径，所述参考路径包括第一电流负载装置和参考比较节点，在所述感测放大器电路读取电压期间所述参考路径耦合到单元参考电路，其中所述第一电流负载装置包括用于控制所述参考路径的电流的控制输入；
单元路径，所述单元路径包括第二电流负载装置和单元比较节点，在所述感测放大器电路读取电压期间所述单元路径耦合到存储器单元阵列的存储器单元，其中所述第二电流负载装置包括用于控制所述单元路径的电流的控制输入；
比较器电路，所述比较器电路包括耦合到所述参考比较节点的第一输入、耦合到所述单元比较节点的第二输入，以及输出，所述输出基于所述参考比较节点的电压和所述单元比较节点的电压的比较提供数据输出信号，且所述比较器电路指示在存储器读取操作期间被读取的存储在存储器单元中的数据值；
第一电路，所述第一电路包括用于向所述第一电流负载装置的所述控制输入提供第一信号的输出；
第二电路，所述第二电路包括用于向所述第二电流负载装置的所述控制输入提供第二信号的输出，所述第一信号和所述第二信号为不同信号。
2.根据权利要求1所述的电路，其特征在于，所述第二电路包括电压至电流转换器，所述电压至电流转换器包括由接收相对温度恒定的电流的节点所产生的输入。
3.根据权利要求1所述的电路，其特征在于，所述第二信号的电压取决于相对温度恒定的电流，其中所述第一信号的电压不取决于所述相对温度恒定的电流。
4.根据权利要求1所述的电路，其特征在于，所述第一电路包括电压至电流转换器，所述电压至电流转换器包括接收相对温度恒定的电压的输入，其中所述第一信号基于所述相对温度恒定的电压，其中所述第二信号不基于所述相对温度恒定的电压。
5.根据权利要求1所述的电路，其特征在于，另外包括：
第二感测放大器电路，所述第二感测放大器电路包括：
第二参考路径，所述第二参考路径包括第三电流负载装置和第二参考比较节点，在所述第二感测放大器电路读取电压期间所述第二参考路径耦合到第二单元参考电路，其中所述第三电流负载装置包括用于控制所述第二参考路径的电流的控制输入；
第二单元路径，所述第二单元路径包括第四电流负载装置和第二单元比较节点，在所述第二感测放大器电路读取电压期间所述第二单元路径耦合到所述存储器单元阵列的所述存储器单元，其中所述第四电流负载装置包括用于控制所述第二单元路径的电流的控制输入；
第二比较器电路，所述第二比较器电路包括耦合到所述第二参考比较节点的第一输入、耦合到所述第二单元比较节点的第二输入，以及输出，所述输出基于所述第二参考比较节点的电压与所述第二单元比较节点的电压的比较提供第二数据输出信号，且所述第二比较器电路指示在由所述第二感测放大器电路进行的存储器读取操作期间被读取的存储在存储器单元中的数据值；
其中向所述第三电流负载装置的所述控制输入提供所述第一信号，并且向所述第四电流负载装置的所述控制输入提供所述第二信号。
6.一种使用感测放大器电路执行存储器读取操作的方法，其特征在于，所述方法包括：
在存储器单元阵列的存储器单元的存储器读取操作期间产生控制感测放大器电路的参考路径的电流的第一信号，所述参考路径包括参考比较节点；
在所述存储器读取操作期间产生控制所述感测放大器电路的单元路径的电流的第二信号，所述单元路径包括单元比较节点，其中所述第一信号和所述第二信号为不同信号；
将当单元参考电路耦合到所述参考路径时所述参考比较节点的电压与当存储器阵列的所述存储器单元耦合到所述单元路径时所述单元比较节点的电压进行比较，以在所述存储器读取操作期间产生存储在所述存储器单元中的值的指示。
7.根据权利要求6所述的方法，其特征在于，所述产生所述第一信号是基于相对温度恒定的电压，其中所述产生所述第二信号不基于所述相对温度恒定的电压。
8.根据权利要求6所述的方法，其特征在于，所述产生所述第二信号是基于相对温度恒定的电流，其中所述产生所述第一信号不基于所述相对温度恒定的电流。
9.一种电路，其特征在于，包括：
多个感测放大器电路，所述多个感测放大器电路中的每个感测放大器电路包括：
参考路径，所述参考路径包括第一电流负载装置和参考比较节点，在所述感测放大器电路读取电压期间所述参考路径耦合到单元参考电路，其中所述第一电流负载装置包括用于控制所述参考路径的电流的控制输入；
单元路径，所述单元路径包括第二电流负载装置和单元比较节点，在所述感测放大器电路读取电压期间所述单元路径耦合到存储器单元阵列的存储器单元，其中所述第二电流负载装置包括用于控制所述单元路径的电流的控制输入；
比较器电路，所述比较器电路包括耦合到所述参考比较节点的第一输入、耦合到所述单元比较节点的第二输入，以及输出，所述输出基于所述参考比较节点的电压和所述单元比较节点的电压的比较提供数据输出信号，且所述比较器电路指示在存储器读取操作期间被读取的存储在存储器单元中的数据值；
第一电路，所述第一电路包括用于向所述第一多个感测放大器电路中的每个感测放大器电路的所述第一电流负载装置的所述控制输入提供第一信号的输出；
第二电路，所述第二电路包括用于向所述多个感测放大器电路中的每个感测放大器电路的所述第二电流负载装置的所述控制输入提供第二信号的输出，所述第一信号和所述第二信号为不同信号。
10.根据权利要求9所述的电路，其特征在于，所述第二信号的电压取决于相对温度恒定的电流，其中所述第一信号的电压不取决于所述相对温度恒定的电流。
CN202010662889.5A 2019-07-10 2020-07-10 用于电阻式存储器中的电压感测的参考电压产生 Pending CN112216320A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/507,691 US10984846B2 (en) 2019-07-10 2019-07-10 Reference generation for voltage sensing in a resistive memory
US16/507,691 2019-07-10

Publications (1)

Publication Number Publication Date
CN112216320A true CN112216320A (zh) 2021-01-12

Family

ID=74058818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010662889.5A Pending CN112216320A (zh) 2019-07-10 2020-07-10 用于电阻式存储器中的电压感测的参考电压产生

Country Status (2)

Country Link
US (1) US10984846B2 (zh)
CN (1) CN112216320A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11574676B2 (en) * 2021-02-25 2023-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for multiple sense amplifiers of memory device
US11742012B2 (en) 2021-05-28 2023-08-29 Nxp Usa, Inc. Memory read circuitry with a flipped voltage follower

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US850900A (en) 1906-06-05 1907-04-23 Michael Boyton Wrench.
US6693826B1 (en) 2001-07-30 2004-02-17 Iowa State University Research Foundation, Inc. Magnetic memory sensing method and apparatus
EP2299450B1 (en) * 2009-09-18 2013-03-27 STMicroelectronics Srl Sense-amplifier circuit for non-volatile memories that operates at low supply voltages
US8587994B2 (en) 2010-09-08 2013-11-19 Qualcomm Incorporated System and method for shared sensing MRAM
US8902641B2 (en) 2012-04-10 2014-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Adjusting reference resistances in determining MRAM resistance states
US8929168B2 (en) * 2013-02-28 2015-01-06 Freescale Semiconductor, Inc. Sense amplifier voltage regulator
US9165629B2 (en) 2013-03-12 2015-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for MRAM sense reference trimming
US9251881B2 (en) 2013-09-27 2016-02-02 Qualcomm Incorporated System and method to trim reference levels in a resistive memory
US9502088B2 (en) 2014-09-27 2016-11-22 Qualcomm Incorporated Constant sensing current for reading resistive memory
US9659622B1 (en) * 2016-01-22 2017-05-23 Nxp Usa, Inc. Sense amplifier
US10224088B1 (en) * 2018-02-12 2019-03-05 Nxp Usa, Inc. Memory with a global reference circuit

Also Published As

Publication number Publication date
US20210012821A1 (en) 2021-01-14
US10984846B2 (en) 2021-04-20

Similar Documents

Publication Publication Date Title
US9520173B1 (en) Magnetic random access memory (MRAM) and method of operation
KR101194933B1 (ko) 비휘발성 메모리 장치
CN109949837B (zh) 存储装置的漏电流补偿读取方法
KR101784006B1 (ko) 제어전압 생성 회로 및 그것을 구비한 불휘발성 기억 장치
KR102510497B1 (ko) 누설 전류를 감소시키기 위한 메모리 장치
US8274842B1 (en) Variable impedance memory device having simultaneous program and erase, and corresponding methods and circuits
JPH08235884A (ja) 基準回路
KR20030083557A (ko) 데이터 판독시에 있어서 데이터선의 충전시간을 단축하는박막자성체 기억장치
US8228711B2 (en) Bi-directional resistive memory devices and related memory systems and methods of writing data
EP3457403B1 (en) Resistive non-volatile memory and a method for sensing a memory cell in a resistive non-volatile memory
US9514810B1 (en) Resistive non-volatile memory cell and method for programming same
US7075844B2 (en) Parallel sense amplifier with mirroring of the current to be measured into each reference branch
CN112216320A (zh) 用于电阻式存储器中的电压感测的参考电压产生
JP2002217295A (ja) 半導体装置
US7447057B2 (en) Semiconductor integrated circuit device with a plurality of memory cells storing data
EP3518240B1 (en) Resistive non-volatile memory and a method for sensing a memory cell in a resistive non-volatile memory
US20070242541A1 (en) Sense amplifier with reduced current consumption for semiconductors memories
CN114255810A (zh) 具有虚拟接地电路系统的非易失性存储器
US11289144B1 (en) Non-volatile memory with virtual ground voltage provided to unselected column lines during memory write operation
KR19990053220A (ko) 강유전체 메모리 장치 및 그 동작 방법
US10410705B2 (en) Sense path circuitry suitable for magnetic tunnel junction memories
US20220084591A1 (en) Resistive memory device for writing data and operating method thereof
CN105027218A (zh) 电阻式随机存取存储器(reram)与导电桥式随机存取存储器(cbram)交叉耦合的熔丝与读取方法及系统
CN115410622A (zh) 具有翻转电压跟随器的存储器读取电路系统
JP2012256388A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination