CN104733047A - 一种包括参考单元的rram子阵列结构 - Google Patents

一种包括参考单元的rram子阵列结构 Download PDF

Info

Publication number
CN104733047A
CN104733047A CN201510144347.8A CN201510144347A CN104733047A CN 104733047 A CN104733047 A CN 104733047A CN 201510144347 A CN201510144347 A CN 201510144347A CN 104733047 A CN104733047 A CN 104733047A
Authority
CN
China
Prior art keywords
array
rer
row
storage unit
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510144347.8A
Other languages
English (en)
Other versions
CN104733047B (zh
Inventor
韩小炜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Unilc Semiconductors Co Ltd
Original Assignee
Shandong Sinochip Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Sinochip Semiconductors Co Ltd filed Critical Shandong Sinochip Semiconductors Co Ltd
Priority to CN201510144347.8A priority Critical patent/CN104733047B/zh
Publication of CN104733047A publication Critical patent/CN104733047A/zh
Priority to US15/563,014 priority patent/US10418100B2/en
Priority to PCT/CN2016/072176 priority patent/WO2016155410A1/zh
Application granted granted Critical
Publication of CN104733047B publication Critical patent/CN104733047B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/82—Array having, for accessing a cell, a word line, a bit line and a plate or source line receiving different potentials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/067—Single-ended amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明一种包括参考单元的RRAM子阵列结构，包括主阵列和参考阵列，主阵列包括n行m列存储单元；参考阵列包括n行2列存储单元；主阵列和参考阵列中的存储单元通过按行设置的字线依次连接；主阵列中任意1列包括主阵列位线BL和主阵列源线SL，以及依次并联在主阵列位线BL和主阵列源线SL之间的n个存储单元；参考阵列中任意1列均能够作为参考单元；每列参考单元共包括n个存储单元，由两级n/2个存储单元并联结构串联组成；每列参考单元包括第一位线RBLH，第二位线RBLL和一条源线CSL，两列参考单元共享源线CSL；第一位线和第二位线各连接n/2个存储单元，两级n/2个存储单元并联结构由CSL串联。

Description

一种包括参考单元的RRAM子阵列结构
技术领域
本发明涉及非挥发随机存储器设计领域，具体为一种包括参考单元的RRAM子阵列结构。
背景技术
近几年在智能手机、智能电视和平板电脑等消费类市场牵引下，flash存储器得到迅速发展。但是，由于复杂的掩模图形及昂贵的制造成本，越来越大的字线漏电和单元之间的串扰，以及浮栅中电子数目越来越少等原因，其尺寸缩小能力受到了很大限制，估计发展到1znm将很难继续往下发展。因此，新兴的非挥发存储器CBRAM、MRAM、PRAM、RRAM等越来越受到重视，其中RRAM凭借高速度、大容量、低功耗、低成本和高可靠性被认为是flash最有力的候选者。
但是，由于工艺电压温度(PVT)的影响，图1所示，RRAM阻变单元电阻大小存在严重的一致性问题，晶圆和晶圆之间，同一经圆芯片与芯片之间，同一芯片上不同区域都存在着电阻大小的偏差。无论是高阻态还是低阻态，电阻大小都呈一定范围的正态分布。因此，对于基于电流模式的读取电路来说，就很难提供一个比较理想的参考电流。采用固定参考电流不太可能，因为它无法跟踪阻变单元高阻态和低阻态因为区域和温度带来的偏差。目前常用的方法是采用共享的参考单元提供参考电流，如图2所示，可以跟踪电阻随着区域和温度的变化。但是，参考单元本身电阻大小也存在一致性问题，其产生的参考电流也呈正态分布，所以必须找到合适的参考阵列结构，缩窄参考电流分布，提高读取裕度，从而提供读取速度和读取成功率。
发明内容
针对现有技术中存在的问题，本发明提供一种通过提供自适应读取参考电流，进而增大读取裕度，提高读取速度和成功率的包括参考单元的RRAM子阵列结构。
本发明是通过以下技术方案来实现：
本发明一种包括参考单元的RRAM子存储阵列结构，包括主阵列和参考阵列，主阵列包括n行m列存储单元；参考阵列包括n行2列存储单元，其中，n为正整数，m为正整数；主阵列和参考阵列中的存储单元通过按行设置的字线依次连接；
主阵列中任意1列包括主阵列位线BL和主阵列源线SL，以及依次并联在主阵列位线BL和主阵列源线SL之间的n个存储单元；
参考阵列中任意1列均能够作为参考单元；每列参考单元共包括n个存储单元，由两级n/2个存储单元并联结构串联组成；每列参考单元包括第一位线RBLH，第二位线RBLL和一条源线CSL，且两列参考单元共享源线CSL；第一位线RBLH和第二位线RBLL各连接n/2个存储单元，两级n/2个存储单元并联结构通过CSL串联；读取时第一位线RBLH接读取电压Vread，第二位线RBLL接地线GND。
优选的，还包括参考读取开关RD_RER_SW<n-1:0>，以及设置在主阵列和参考阵列之间字线上的参考写入开关WR_RER_SW<n-1:0>；参考读取开关RD_RER_SW<n-1:0>的三端分别连接参考阵列列字线，参考阵列读取字线电压RD_RER_WL以及参考读取使能信号RD_RER_EN；写入开关WR_RER_SW<n-1:0>的三端分布连接主阵列字线，参考阵列字线以及参考写入使能信号WR_REF_EN。
进一步，当对参考单元写入时，
WR_RER_EN有效，WR_RER_SW<n-1:0>打开，RD_RER_EN无效，RD_RER_SW<n-1:0>关闭且RD_RER_WL接GND，通过WL<i>(0≤i≤n-1)选择对应的参考阵列字线REF_WL<i>(0≤i≤n-1)进行写入。
进一步，当参考单元作为读取参考时，
WR_RER_EN无效，WR_RER_SW<n-1:0>关闭，RD_RER_EN有效，RD_RER_SW<n-1:0>打开且RD_RER_WL接芯片电源VDD，REF_WL<n-1:0>全部打开，n个参考单元形成两级n/2个单元并联再串联的结构。
优选的，读取数据前，参考阵列中的存储单元均被写为低阻态。
与现有技术相比，本发明具有以下有益的技术效果：
本发明提出一种包括参考单元的RRAM子阵列结构，通过每列参考单元实现并串结构，利用并联单元数目和串联级数的优化限定，节省面积和简化控制逻辑的同时，能够提供自适应读取参考电流，从而提高读取速度和成功率。通过在参考阵列中设置两列共用源线的参考单元，实现冗余方案，保证了读取参考电流的可修复性。
进一步的，通过两组开关以及对应控制信号的控制，能够准确快速的对参考单元中的单元进行读写操作，以及形成参考阵列，结构巧妙，逻辑控制简单方便。
进一步的，参考单元全部选择低阻态单元，大大缩窄参考电流分布，增大读取裕度，更好的提高了读取速度和读取成功率。
附图说明
图1为现有技术中1T1R结构的RRAM存储单元结构图。
图2为现有技术中基于1T1R存储单元的包括参考单元的存储阵列。
图3为本发明实例中所述的一个子存储阵列。
图4为本发明实例中所述子存储阵列的参考阵列结构。
图5为基于本发明参考阵列结构的电流模式灵敏放大器的读取原理图。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。
本发明提供一种包括参考单元的RRAM子存储阵列结构，如图3所示，其包括主阵列和参考阵列，主阵列包括32x128(32行，128列)存储单元。参考阵列包括32x2(n行，2列)存储单元，任选其中1列作为参考单元。
每列参考单元采用存储单元并串结构，共包括32个存储单元，由两级16个存储单元并联结构串联组成。每列参考单元包括两条位线，分别为第一位线RBLH，第二位线RBLL和一条源线CSL，且两列参考单元共享源线CSL。RBLH和RBLL各连接16个存储单元，读取时RBLH接读取电压Vread，RBLL接地线GND，两级16个存储单元并联结构通过CSL串联。
该参考阵列包括参考写入开关WR_RER_SW<31:0>和参考读取开关RD_RER_SW<31:0>，参考写入使能信号WR_RER_EN，参考读取使能信号RD_RER_EN，参考读取字线电压RD_RER_WL。对参考单元写入时，WR_RER_EN有效，WR_RER_SW<31:0>打开，RD_RER_EN无效，RD_RER_SW<31:0>关闭且RD_RER_WL接GND，通过WL<i>(0≤i≤n31)选择REF_WL<i>(0≤i≤31)进行写入；当参考单元作为读取参考时，WR_RER_EN无效，WR_RER_SW<31:0>关闭，RD_RER_EN有效，RD_RER_SW<31:0>打开且RD_RER_WL接VDD，REF_WL<3:0>全部打开，参考单元中32个存储单元形成两级16个存储单元并联再串联的结构，如图4所示。
将本发明所述的子存储阵列结构应用到电流模式的灵敏放大器时，如图5所示，参考阵列读取时RBLH接读取电压Vread，RBLL接地线GND，Iref为8IL，经电流缓冲器CB变为(IH+IL)/2，送入电流模式灵敏放大器CSA参考支路，和目标单元电流Icell进行比较，若Icell大于(IH+IL)/2，dout为“1”，否则dout为“0”。

Claims (5)

1.一种包括参考单元的RRAM子存储阵列结构，其特征在于，包括主阵列和参考阵列，主阵列包括n行m列存储单元；参考阵列包括n行2列存储单元，其中，n为正整数，m为正整数；主阵列和参考阵列中的存储单元通过按行设置的字线依次连接；
主阵列中任意1列包括主阵列位线BL和主阵列源线SL，以及依次并联在主阵列位线BL和主阵列源线SL之间的n个存储单元；
参考阵列中任意1列均能够作为参考单元；每列参考单元共包括n个存储单元，由两级n/2个存储单元并联结构串联组成；每列参考单元包括第一位线RBLH，第二位线RBLL和一条源线CSL，且两列参考单元共享源线CSL；第一位线RBLH和第二位线RBLL各连接n/2个存储单元，两级n/2个存储单元并联结构通过CSL串联；读取时第一位线RBLH接读取电压Vread，第二位线RBLL接地线GND。
2.根据权利要求1所述的一种包括参考单元的RRAM子存储阵列结构，其特征在于，还包括参考读取开关RD_RER_SW<n-1:0>，以及设置在主阵列和参考阵列之间字线上的参考写入开关WR_RER_SW<n-1:0>；参考读取开关RD_RER_SW<n-1:0>的三端分别连接参考阵列列字线，参考阵列读取字线电压RD_RER_WL以及参考读取使能信号RD_RER_EN；写入开关WR_RER_SW<n-1:0>的三端分布连接主阵列字线，参考阵列字线以及参考写入使能信号WR_REF_EN。
3.根据权利要求2所述的一种包括参考单元的RRAM子存储阵列结构，其特征在于，当对参考单元写入时，
WR_RER_EN有效，WR_RER_SW<n-1:0>打开，RD_RER_EN无效，RD_RER_SW<n-1:0>关闭且RD_RER_WL接GND，通过WL<i>(0≤i≤n-1)选择对应的参考阵列字线REF_WL<i>(0≤i≤n-1)进行写入。
4.根据权利要求2所述的一种包括参考单元的RRAM子存储阵列结构，其特征在于，当参考单元作为读取参考时，
WR_RER_EN无效，WR_RER_SW<n-1:0>关闭，RD_RER_EN有效，RD_RER_SW<n-1:0>打开且RD_RER_WL接芯片电源VDD，REF_WL<n-1:0>全部打开，n个参考单元形成两级n/2个单元并联再串联的结构。
5.根据权利要求1所述的一种包括参考单元的RRAM子存储阵列结构，其特征在于，读取数据前，参考阵列中的存储单元均被写为低阻态。
CN201510144347.8A 2015-03-30 2015-03-30 一种包括参考单元的rram子阵列结构 Active CN104733047B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510144347.8A CN104733047B (zh) 2015-03-30 2015-03-30 一种包括参考单元的rram子阵列结构
US15/563,014 US10418100B2 (en) 2015-03-30 2016-01-26 RRAM subarray structure proving an adaptive read reference current
PCT/CN2016/072176 WO2016155410A1 (zh) 2015-03-30 2016-01-26 一种rram子阵列结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510144347.8A CN104733047B (zh) 2015-03-30 2015-03-30 一种包括参考单元的rram子阵列结构

Publications (2)

Publication Number Publication Date
CN104733047A true CN104733047A (zh) 2015-06-24
CN104733047B CN104733047B (zh) 2018-05-08

Family

ID=53456873

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510144347.8A Active CN104733047B (zh) 2015-03-30 2015-03-30 一种包括参考单元的rram子阵列结构

Country Status (3)

Country Link
US (1) US10418100B2 (zh)
CN (1) CN104733047B (zh)
WO (1) WO2016155410A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016155410A1 (zh) * 2015-03-30 2016-10-06 山东华芯半导体有限公司 一种rram子阵列结构
CN108257636A (zh) * 2016-12-28 2018-07-06 上海磁宇信息科技有限公司 一种磁性随机存储器及其读取方法
CN108257635A (zh) * 2016-12-28 2018-07-06 上海磁宇信息科技有限公司 一种磁性随机存储器及其读取方法
CN108847262A (zh) * 2018-06-05 2018-11-20 王梅玉 存储器的读取电路
CN109427376A (zh) * 2017-08-24 2019-03-05 三星电子株式会社 配置为防止由于泄漏电流进入位线的读取失败的存储设备
US10522221B2 (en) 2014-09-30 2019-12-31 Xi'an Uniic Semiconductors Co., Ltd. Storage array programming method and device for resistive random access memory
CN114649018A (zh) * 2020-12-18 2022-06-21 力旺电子股份有限公司 存储器装置及其操作方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10755779B2 (en) * 2017-09-11 2020-08-25 Silicon Storage Technology, Inc. Architectures and layouts for an array of resistive random access memory cells and read and write methods thereof
DE102020120890A1 (de) 2019-10-30 2021-05-06 Taiwan Semiconductor Manufacturing Co., Ltd. Struktur für mehrere leseverstärker einer speichervorrichtung
US11450357B2 (en) * 2019-10-30 2022-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Structure for multiple sense amplifiers of memory device
US11127459B1 (en) 2020-03-16 2021-09-21 Globalfoundries Singapore Pte. Ltd. Memory devices and methods of forming the same
US12080346B2 (en) 2022-05-17 2024-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device, integrated circuit device and method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839585A (zh) * 2014-03-03 2014-06-04 山东华芯半导体有限公司 一种具有读取自参考功能的 2-1t1r rram 存储单元
US20140204652A1 (en) * 2013-01-18 2014-07-24 Samsung Electronics Co., Ltd. Resistive memory device
CN204680387U (zh) * 2015-03-30 2015-09-30 山东华芯半导体有限公司 一种包括参考单元的rram子阵列结构

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7203112B2 (en) 2004-08-05 2007-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple stage method and system for sensing outputs from memory cells
JP4890016B2 (ja) * 2005-03-16 2012-03-07 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
JP2007052558A (ja) 2005-08-16 2007-03-01 Matsushita Electric Ind Co Ltd フラッシュメモリ書換え装置、フラッシュメモリ書換え方法及びフラッシュメモリ書換えプログラム
KR100764738B1 (ko) 2006-04-06 2007-10-09 삼성전자주식회사 향상된 신뢰성을 갖는 상변화 메모리 장치, 그것의 쓰기방법, 그리고 그것을 포함한 시스템
KR100834738B1 (ko) 2006-08-31 2008-06-05 삼성전자주식회사 상변화 메모리 장치의 구동 방법 및 그 방법을 사용하는상변화 메모리 장치
KR100816161B1 (ko) 2007-01-23 2008-03-21 주식회사 하이닉스반도체 플래시 메모리 소자의 프로그램 방법
CN101266834B (zh) 2007-03-15 2012-07-04 西格斯教育资本有限责任公司 相变存储器的驱动方法与系统
KR100887061B1 (ko) * 2007-07-24 2009-03-04 주식회사 하이닉스반도체 상 변화 메모리 장치
CN101388246A (zh) * 2007-09-10 2009-03-18 财团法人工业技术研究院 相变化存储器
US7826255B2 (en) 2008-09-15 2010-11-02 Seagate Technology Llc Variable write and read methods for resistive random access memory
CN101404179B (zh) 2008-11-07 2011-04-20 中国科学院上海微系统与信息技术研究所 提升相变存储器编程速度的方法及实现方法
EP2564387A1 (en) 2010-04-26 2013-03-06 Mosaid Technologies Incorporated Write scheme in phase change memory
KR20130043469A (ko) 2011-10-20 2013-04-30 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그의 라이트 제어방법
JP6260832B2 (ja) * 2012-10-30 2018-01-17 パナソニックＩｐマネジメント株式会社 不揮発性半導体記憶装置
US9082509B2 (en) * 2012-12-19 2015-07-14 Intel Corporation Method and apparatus for reading variable resistance memory elements
KR102090589B1 (ko) 2013-01-14 2020-03-18 삼성전자주식회사 비휘발성 메모리 장치의 데이터 저장 방법 및 비휘발성 메모리 장치의 테스트 방법
CN104318956B (zh) 2014-09-30 2018-05-15 西安紫光国芯半导体有限公司 一种阻变随机存储器存储阵列编程方法及装置
CN104733047B (zh) * 2015-03-30 2018-05-08 西安紫光国芯半导体有限公司 一种包括参考单元的rram子阵列结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140204652A1 (en) * 2013-01-18 2014-07-24 Samsung Electronics Co., Ltd. Resistive memory device
CN103839585A (zh) * 2014-03-03 2014-06-04 山东华芯半导体有限公司 一种具有读取自参考功能的 2-1t1r rram 存储单元
CN204680387U (zh) * 2015-03-30 2015-09-30 山东华芯半导体有限公司 一种包括参考单元的rram子阵列结构

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522221B2 (en) 2014-09-30 2019-12-31 Xi'an Uniic Semiconductors Co., Ltd. Storage array programming method and device for resistive random access memory
WO2016155410A1 (zh) * 2015-03-30 2016-10-06 山东华芯半导体有限公司 一种rram子阵列结构
US10418100B2 (en) 2015-03-30 2019-09-17 Xi'an Uniic Semiconductors Co., Ltd. RRAM subarray structure proving an adaptive read reference current
CN108257636A (zh) * 2016-12-28 2018-07-06 上海磁宇信息科技有限公司 一种磁性随机存储器及其读取方法
CN108257635A (zh) * 2016-12-28 2018-07-06 上海磁宇信息科技有限公司 一种磁性随机存储器及其读取方法
CN108257636B (zh) * 2016-12-28 2020-11-03 上海磁宇信息科技有限公司 一种磁性随机存储器及其读取方法
CN108257635B (zh) * 2016-12-28 2020-11-10 上海磁宇信息科技有限公司 一种磁性随机存储器及其读取方法
CN109427376A (zh) * 2017-08-24 2019-03-05 三星电子株式会社 配置为防止由于泄漏电流进入位线的读取失败的存储设备
CN108847262A (zh) * 2018-06-05 2018-11-20 王梅玉 存储器的读取电路
CN114649018A (zh) * 2020-12-18 2022-06-21 力旺电子股份有限公司 存储器装置及其操作方法

Also Published As

Publication number Publication date
CN104733047B (zh) 2018-05-08
US10418100B2 (en) 2019-09-17
WO2016155410A1 (zh) 2016-10-06
US20180366186A1 (en) 2018-12-20

Similar Documents

Publication Publication Date Title
CN104733047A (zh) 一种包括参考单元的rram子阵列结构
US8009458B2 (en) Asymmetric write current compensation using gate overdrive for resistive sense memory cells
US7830693B2 (en) NAND based resistive sense memory cell architecture
CN103839585A (zh) 一种具有读取自参考功能的 2-1t1r rram 存储单元
US6215707B1 (en) Charge conserving write method and system for an MRAM
US10964368B2 (en) Semiconductor memory device
CN103886899A (zh) 非易失性存储装置
US11527276B2 (en) Semiconductor storage device
CN203733475U (zh) 一种具有读取自参考功能的 2-1t1r rram 存储单元
JP2006503387A5 (zh)
CN104603883A (zh) 存储器中的二极管分段
CN101276638B (zh) 具有铁电器件的半导体存储器器件及其更新方法
CN110033797B (zh) 存储系统及存储方法
US11705199B2 (en) Programming memory cells using asymmetric current pulses
CN204680387U (zh) 一种包括参考单元的rram子阵列结构
CN214377680U (zh) 一种用于stt-mram中的读写控制电路
CN102789807B (zh) 具有二极管在存储串列中的三维阵列存储器架构
US11581041B2 (en) Nonvolatile memory apparatus performing consecutive access operations and an operation method of the nonvolatile memory apparatus
KR101773660B1 (ko) 메모리 내부의 자체 에러 검출을 통한 선택적 리프레시를 이용한 메모리 제어 방법, 장치 및 시스템
CN108257635B (zh) 一种磁性随机存储器及其读取方法
CN113284530B (zh) 一种磁性随机存储器及其读写方法
US20240153558A1 (en) Resistive memory with enhanced redundancy writing
CN212484942U (zh) 非易失性存储器及非易失性存储器系统
CN110097903B (zh) 使用字内参考单元的mram芯片及其读写方法
CN108257636B (zh) 一种磁性随机存储器及其读取方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20170427

Address after: 710075 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4

Applicant after: XI'AN UNIIC SEMICONDUCTORS Co.,Ltd.

Address before: Xinluo Avenue high tech Zone of Ji'nan City, Shandong province 250101 No. 1768 Qilu Software Park building B block two layer

Applicant before: Shandong Sinochip Semiconductors Co., Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant